JP2006323949A - 半導体記憶装置及びそのテスト方法 - Google Patents
半導体記憶装置及びそのテスト方法 Download PDFInfo
- Publication number
- JP2006323949A JP2006323949A JP2005147428A JP2005147428A JP2006323949A JP 2006323949 A JP2006323949 A JP 2006323949A JP 2005147428 A JP2005147428 A JP 2005147428A JP 2005147428 A JP2005147428 A JP 2005147428A JP 2006323949 A JP2006323949 A JP 2006323949A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- reference potential
- cell plate
- plate voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【解決手段】 メモリセルのプレート電極へ供給するメモリセルプレート電圧を可変して出力するメモリセルプレート電圧可変制御回路1を備え、テスト時にこの制御回路1によりメモリセルプレート電圧を可変して、通常動作時よりもよりメモリセルのキャパシタリークが発生しやすい状態に設定する。こうすることにより、通常状態でのテストでは定常的に発生しなかったメモリセルのキャパシタリークを定常的に発生させることが可能となり、テスト時に確実にリーク発生メモリセルをスクリーニングすることができ、結果的にこの半導体記憶装置の品質の向上並びに歩留の向上を実現できる。
【選択図】 図1
Description
特に、近年のように高集積化が進み、メモリセルの微細化や新材料の使用等に伴い、上記の様なメモリセルのリークに起因する不安定さが大きな問題となってきている。
図1は本発明の実施の形態における半導体記憶装置のメモリセルプレート電圧(VCP)可変制御回路の構成図である。
<メモリセルプレート電圧可変制御回路>
メモリセルプレート電圧可変制御回路1は、メモリセルのプレート電極へ、そのメモリセルプレート電圧を可変制御して供給する回路であり、メモリセルプレート電圧制御回路10と、リファレンス電位発生回路30と、リファレンス電位制御回路40と、リードライトリファレンス電位切替回路50から構成されている。
また前記リファレンス電位制御回路40は、リファレンス電位発生回路30に対して前記リファレンス電圧を可変するリファレンス電位制御信号を発生する。
<リードライトリファレンス電位切替回路>
まず、リードライトリファレンス電位切替回路50を、図6を用いて詳細に説明する。
Reh0〜Reh2はメモリセルからデータをリードする時の図4のリファレンス電位発生回路30のREPNT0〜2を制御するHigh側リファレンス電位制御信号であり、Wih0〜2はメモリセルにデータをライトする時の図4のリファレンス電位発生回路30のREPNT0〜2を制御するHigh側リファレンス電位制御信号である。また、Rel0〜Rel2はメモリセルからデータをリードする時の図4のリファレンス電位発生回路30のREPPT0〜2を制御するLow側リファレンス電位制御信号であり、Wil0〜2はメモリセルにデータをライトする時の図4のリファレンス電位発生回路30のREPPT0〜2を制御するLow側リファレンス電位制御信号である。
この図7のタイミング図を用いてリードライトリファレンス電位切替回路50におけるリードライトリファレンス電位切替動作について説明する。
<リファレンス電位発生回路30とリファレンス電位制御回路40>
次に、リファレンス電位発生回路30とリファレンス電位制御回路40について、図4と図5を用いて詳細に説明する。
図5において、41,45はそれぞれ、リファレンス電位制御信号を任意に設定する為のFuse回路であり、42,46はそれぞれ、Fuse回路41、45中のFuse素子の切断により設定された信号を保持するラッチ回路であり、これらFuse回路41、45とラッチ回路42,46により、リファレンス電位プログラム回路49が構成されている。
図4はリファレンス電位発生回路30の詳細回路図である。
*リファレンス電位発生動作
次に、リファレンス電位発生回路30とリファレンス電位制御回路40による、リファレンス電位発生動作について説明する。
まず、セレクタ回路44及び48のテストモード選択信号INEXSELをLowレベルに設定する。そうすると、High側及びLow側のリファレンス電位外部制御信号である、VCPREXSP(2:0)及びVCPREXSN(2:0)が選択される。この信号は外部端子より直接制御することができるため、テスト時において半導体テスター等を用いて直接、外部制御信号であるこのVCPREXSP(2:0)及びVCPREXSN(2:0)を入力してやることにより、通常動作で使用するメモリセルプレート電圧制御回路10を用いてメモリセルプレート電圧特性テストが可能となる。
<メモリセルプレート電圧制御回路10とメモリセルプレート電圧モード別切替回路11>
メモリセルプレート電圧制御回路10とメモリセルプレート電圧モード別切替回路11について、図2と図3を使用して詳細に説明する。
図2において、12は、メモリセルプレート電圧VCPと、リファレンス電位発生回路30により発生されるリファレンス電位REFP,REFNの比較を行い、差があった場合、補正用信号REFPN,REFNNを出力する、一般的な差動増幅回路である。
図3において、17A,17B,17Cは、テストモード設定回路80より出力される各モード切替信号MODE2,1,0{MODE(2:0)}をそれぞれ反転するインバータ回路であり、18A,18B,18Cは各モード切替信号MODE2,1,0とその反転信号(インバータ回路17A,17B,17Cの出力信号)それぞれのANDをとる第1のAND回路である。また、20は各モード切替信号MODE2,1,0のNORをとる第1のNOR回路である。
*メモリセルプレート電圧モード別切替動作
図2のメモリセルプレート電圧可変制御回路10と図3のメモリセルプレート電圧モード別切替回路11と表1のメモリセルプレート電圧モード別切替回路モード別動作一覧表を用いて図1のメモリセルプレート電圧モード別切替動作について説明する。
・モード設定がMODE0=H、MODE1=L、MODE2=Lの時について説明する。
・次に、モード設定が、MODE0=L、MODE1=H、MODE2=Lの時について説明する。
・次に、モード設定が、MODE0=L、MODE1=L、MODE2=Hの時について説明する。
*半導体記憶装置のテスト方法
次に、以上で説明した図2のメモリセルプレート電圧制御回路10と図3のメモリセルプレート電圧モード別切替回路11の動作を利用した半導体記憶装置のテスト方法について説明する。
通常動作では、前述した様にメモリセルプレートは1/2VDDにするのが一般的である。しかしながら、メモリセルのキャパシタにリークが発生していた場合、前述した様に、メモリセル記憶ノードの電位は、最終的にメモリセルプレート電圧と同じ1/2VDDとなり、またセンスアンプのリファレンス電圧である、プリチャージ電圧も1/2VDDの為、メモリセルの電荷をビット線に読み出し、センス動作で“1”又は“0”を増幅判定させても、“1”又は“0”の判定ができず誤動作する。そこで、メモリセルプレート電圧をVSS又はVDDに固定する機能を用いて以下の様なテストを行う。
例えば、メモリセルキャパシタにVSSを印加している場合には、まずモード設定{モード信号MODE(2:0)による設定}により、メモリセルプレート電圧を遮断する。その後、メモリセルプレート電圧として、外部から供給する為のパッド70を介して外部よりVDDを印加する。こうすることで、メモリセルプレートにVDDが印加され、メモリセルプレートに1/2VDDが印加されている通常状態に比べメモリセルキャパシタに蓄えられている電圧とメモリセルプレートに印加されている電圧の差が広がることでリークの発生がより顕著となり、より高効率な、リーク発生メモリセルキャパシタの検出テストが可能となる。また、逆にメモリセルキャパシタにVDDを印加している場合は、同様にメモリセルプレート電圧を遮断した後、外部パッド70を介して外部よりVSSをメモリセルプレートへ印加することにより、上記と同様に、高効率な、リーク発生メモリセルキャパシタの検出テストが可能となる。
以上の様に、本実施の形態によれば、メモリセルリークが起こっている不良メモリセルキャパシタをメモリセルプレート電圧を様々な方法で可変させてやることにより通常使用状態とは異なる様々な状態に設定する事が可能となり、より効率の良いスクリーニングテスト及びより詳細な特性評価が可能となり、DRAM及びDRAMを混載したシステムLSIの品質向上及び歩留の改善を容易に実現できる。
10 メモリセルプレート電圧可変制御回路
11 メモリセルプレート電圧モード別切替回路
12 差動アンプ
R1〜R7 リファレンス電位設定用抵抗
30 リファレンス電位発生回路
40 リファレンス電位制御回路
41 Fuse回路
42 ラッチ回路
50 リードライトリファレンス電位切替回路
51〜62 フリップフロップ回路
63,64 セレクタ回路
70 外部パッド
80 テストモード設定回路
90 スイッチング素子
Claims (15)
- メモリセルがマトリクス状に配列されたダイナミック型半導体記憶装置であって、
前記メモリセルのプレート電極へ、そのメモリセルプレート電圧を可変制御して供給するメモリセルプレート電圧可変制御回路と、
前記メモリセルプレート電圧をモニターまたは外部から供給するためのパッドと
を備えたことを特徴とする半導体記憶装置。 - 前記メモリセルプレート電圧可変制御回路は、
前記メモリセルプレート電圧のリファレンス電圧を発生するリファレンス電位発生回路と、
前記リファレンス電位発生回路に対して前記リファレンス電圧を可変するリファレンス電位制御信号を発生するリファレンス電位制御回路と、
前記リファレンス電位発生回路により発生されたメモリセルプレート電圧のリファレンス電圧、あるいは所定のメモリセルプレート電圧を指令するモード切替信号に応じて、前記メモリセルプレート電圧を発生し、前記メモリセルのプレート電極へ供給するメモリセルプレート電圧制御回路と
を備えることを特徴とする請求項1記載の半導体記憶装置。 - 前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、前記メモリセルプレート電圧を接地電位に固定する回路
を有することを特徴とする請求項2記載の半導体記憶装置。 - 請求項3に記載の半導体記憶装置のテスト方法であって、
前記メモリセルにHighデータを書込み、所定時間の後、前記Highデータを読み出すよう制御し、且つその間前記メモリセルプレート電圧制御回路により前記メモリセルプレート電圧を接地電位に固定すること
を特徴とする半導体記憶装置のテスト方法。 - 前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、前記メモリセルプレート電圧を電源電位に固定する回路
を有することを特徴とする請求項2記載の半導体記憶装置。 - 請求項5に記載の半導体記憶装置のテスト方法であって、
前記メモリセルにLowデータを書込み、所定時間の後、前記Lowデータを読み出すよう制御し、且つその間前記メモリセルプレート電圧制御回路により前記メモリセルプレート電圧を電源電位に固定すること
を特徴とする半導体記憶装置のテスト方法。 - 前記メモリセルプレート電圧制御回路は、
前記モード切替信号により、メモリセルプレート電圧の供給を遮断する回路
を有することを特徴とする請求項2記載の半導体記憶装置。 - 請求項7に記載の半導体記憶装置のテスト方法であって、
前記メモリセルプレート電圧制御回路によりメモリセルのプレート電極へ印加するメモリセルプレート電圧を遮断し、前記パッドを介して、外部より直接所望のメモリセルプレート電圧を供給すること
を特徴とする半導体記憶装置のテスト方法。 - 前記リファレンス電位制御回路は、
ヒューズの切断によりリファレンス電位制御信号を任意に設定するヒューズ回路とこのヒューズ回路より出力されたリファレンス電位制御信号をラッチするラッチ回路で構成されたリファレンス電位プログラム回路と、
前記リファレンス電位プログラム回路により設定されたリファレンス電位制御信号と外部より入力されたリファレンス電位制御信号とのいずれかを選択し、選択したリファレンス電位制御信号を前記リファレンス電位発生回路へ出力するセレクタ回路
を備えることを特徴とする請求項2記載の半導体記憶装置。 - 請求項9の半導体記憶装置のテスト方法であって、
前記リファレンス電位制御回路のセレクタ回路により、外部から入力されたリファレンス電位制御信号を選択するように設定し、前記メモリセルプレート電圧のリファレンス電位を外部から任意に設定しテストを行うこと
を特徴とする半導体記憶装置のテスト方法。 - 前記メモリセルプレート電圧可変制御回路は、
前記半導体記憶装置への書込み動作時と読み出し動作時のメモリセルプレート電圧をリアルタイムに可変するリファレンス電位制御信号を発生し、このリファレンス電位制御信号を、前記リファレンス電位制御回路へ外部入力として出力するリードライトリファレンス電位切替回路
を備えることを特徴とする請求項1記載の半導体記憶装置。 - 前記リードライトリファレンス電位切替回路は、
複数のリード用リファレンス電位制御信号と複数のライト用リファレンス電位制御信号を発生するレジスタ回路を備え、
前記レジスタ回路は、一つの外部端子よりシリアル入力可能な構成であって、リード用リファレンス電位設定信号とライト用リファレンス電位設定信号とのいずれかをリードライトフラグ信号により選択して出力するセレクタ回路を有すること
を特徴とする請求項11記載の半導体記憶装置。 - 請求項11または請求項12に記載の半導体記憶装置のテスト方法であって、
前記リードライトリファレンス電位切替回路により、前記半導体記憶装置への書込み動作時と読み出し動作時の前記メモリセルプレート電圧のリファレンス電位をリアルタイムに可変しながらテストすること
を特徴とする半導体記憶装置のテスト方法。 - 前記メモリセルプレート電圧可変制御回路より出力されるメモリセルプレート電圧と、前記パッドを介して外部より入力されるメモリセルプレート電圧とを、切り替えて前記メモリセルのプレート電極へ供給するスイッチング素子
を備えることを特徴とする請求項1記載の半導体記憶装置。 - 請求項14の半導体記憶装置のテスト方法であって、
前記スイッチング素子を制御し、前記メモリセルプレート電圧可変制御回路より出力されるメモリセルプレート電圧を電気的に遮断し、前記パッドを介して外部より直接所望のメモリセルプレート電圧を供給しながらテストを行うこと
を特徴とする半導体記憶装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005147428A JP2006323949A (ja) | 2005-05-20 | 2005-05-20 | 半導体記憶装置及びそのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005147428A JP2006323949A (ja) | 2005-05-20 | 2005-05-20 | 半導体記憶装置及びそのテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006323949A true JP2006323949A (ja) | 2006-11-30 |
Family
ID=37543505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005147428A Ceased JP2006323949A (ja) | 2005-05-20 | 2005-05-20 | 半導体記憶装置及びそのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006323949A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009110580A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体記憶装置、および欠陥セルテスト方法 |
JP2010118095A (ja) * | 2008-11-11 | 2010-05-27 | Elpida Memory Inc | 半導体記憶装置及びそのテスト方法 |
JP2014089784A (ja) * | 2012-10-31 | 2014-05-15 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62252598A (ja) * | 1986-04-24 | 1987-11-04 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH0487100A (ja) * | 1990-07-30 | 1992-03-19 | Mitsubishi Electric Corp | Dram |
JPH04230048A (ja) * | 1990-12-27 | 1992-08-19 | Toshiba Corp | 半導体記憶装置 |
JPH05144296A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 半導体記憶装置の検査方法 |
JPH05205464A (ja) * | 1992-01-13 | 1993-08-13 | Nec Corp | 半導体記憶回路 |
JPH0917198A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 半導体記憶装置および半導体集積回路装置用半製品 |
JPH1040698A (ja) * | 1996-07-26 | 1998-02-13 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
JPH11273360A (ja) * | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
JP2000040396A (ja) * | 1998-07-21 | 2000-02-08 | Fujitsu Ltd | 半導体記憶装置 |
JP2000173297A (ja) * | 1998-12-07 | 2000-06-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2001014892A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2005
- 2005-05-20 JP JP2005147428A patent/JP2006323949A/ja not_active Ceased
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62252598A (ja) * | 1986-04-24 | 1987-11-04 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH0487100A (ja) * | 1990-07-30 | 1992-03-19 | Mitsubishi Electric Corp | Dram |
JPH04230048A (ja) * | 1990-12-27 | 1992-08-19 | Toshiba Corp | 半導体記憶装置 |
JPH05144296A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 半導体記憶装置の検査方法 |
JPH05205464A (ja) * | 1992-01-13 | 1993-08-13 | Nec Corp | 半導体記憶回路 |
JPH0917198A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 半導体記憶装置および半導体集積回路装置用半製品 |
JPH1040698A (ja) * | 1996-07-26 | 1998-02-13 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
JPH11273360A (ja) * | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
JP2000040396A (ja) * | 1998-07-21 | 2000-02-08 | Fujitsu Ltd | 半導体記憶装置 |
JP2000173297A (ja) * | 1998-12-07 | 2000-06-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2001014892A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009110580A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | 半導体記憶装置、および欠陥セルテスト方法 |
JP2010118095A (ja) * | 2008-11-11 | 2010-05-27 | Elpida Memory Inc | 半導体記憶装置及びそのテスト方法 |
JP2014089784A (ja) * | 2012-10-31 | 2014-05-15 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571729B2 (ja) | パワーオンリセット回路及び方法 | |
JP2003059297A (ja) | 半導体記憶装置およびそれを用いた半導体モジュール | |
KR20170094034A (ko) | 적층형 반도체 장치 | |
JPS6337269A (ja) | モ−ド選定回路 | |
US10665316B2 (en) | Memory device | |
KR20160056756A (ko) | 반도체 장치의 빌트 인 테스트 회로 | |
US9183949B2 (en) | Semiconductor device | |
KR20080019322A (ko) | 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법 | |
JP2006323949A (ja) | 半導体記憶装置及びそのテスト方法 | |
US7408833B2 (en) | Simulating a floating wordline condition in a memory device, and related techniques | |
US6288958B1 (en) | Semiconductor storage device and burn-in test method | |
US7495472B2 (en) | Circuits/methods for electrically isolating fuses in integrated circuits | |
US8039274B2 (en) | Multi-chip package semiconductor device and method of detecting a failure thereof | |
US7454672B2 (en) | Semiconductor memory device testable with a single data rate and/or dual data rate pattern in a merged data input/output pin test mode | |
US20120014195A1 (en) | SRAM with buffered-read bit cells and its testing | |
US20050213394A1 (en) | Multiple-select multiplexer circuit, semiconductor memory device including a multiplexer circuit and method of testing the semiconductor memory device | |
US20100085818A1 (en) | Semiconductor memory device | |
JP2011080808A (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
US6654300B2 (en) | Semiconductor memory device having internal circuit screening function | |
KR100524936B1 (ko) | 셀프 테스트를 위한 입력 신호 발생 기능을 갖는 sbd 버퍼 및 sbd 버퍼의 셀프 테스트 방법 | |
JPH04311898A (ja) | 半導体装置 | |
US20110133808A1 (en) | Apparatus | |
KR100365562B1 (ko) | 반도체 기억소자의 테스트회로 | |
CN114121084B (zh) | 存储装置、侦测方法以及装置、存储介质 | |
JP2009053130A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110817 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20111220 |