KR900005444A - 속기 기능을 지닌 반도체 메모리 장치 - Google Patents

속기 기능을 지닌 반도체 메모리 장치 Download PDF

Info

Publication number
KR900005444A
KR900005444A KR1019890013548A KR890013548A KR900005444A KR 900005444 A KR900005444 A KR 900005444A KR 1019890013548 A KR1019890013548 A KR 1019890013548A KR 890013548 A KR890013548 A KR 890013548A KR 900005444 A KR900005444 A KR 900005444A
Authority
KR
South Korea
Prior art keywords
signal
address
mode
gate circuit
shorthand
Prior art date
Application number
KR1019890013548A
Other languages
English (en)
Other versions
KR920011002B1 (ko
Inventor
시게끼 고또
요시하루 가또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
나까노 히로유끼
후지쓰 브이 엘 에스 아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 나까노 히로유끼, 후지쓰 브이 엘 에스 아이 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR900005444A publication Critical patent/KR900005444A/ko
Application granted granted Critical
Publication of KR920011002B1 publication Critical patent/KR920011002B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087Data input latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418Address circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

속기 기능을 지닌 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 반도체 메모리 장치의 전체 배치 블록도.
제5도는 제어장치의 주요부분에 대한 배치 회로도.
제6도는 어드레스 스윗칭 회로의 배치 회로도.

Claims (15)

  1. 복수의 워어드라인(8a) 및 비트라인(8b)과 상기 워어드 라인들과 상기 비트라인들 사이에 접속된 복수의 메모리 셀(8c)과, 외부 제어 신호들(FLW, CAS, RAS)에 따라 속기 모드를 지정하는 속기 모드 지정 수단과 상기 속기 모드 지정수단(2)에 접속되고 속기 모드 동안에 구동되어 내부 어드레스 신호를 순차적으로 발생하는 내부 어드레스 발생 수단과, 상기 내부 어드레스 발생수단에 연결되어 상기 내부 어드레스 발생수단으로부터 오늘 내부 어드레스 신호에 따라서 워어드 라인들을 순차적으로 선택하는 워어드 라인 선택 수단과, 현재의 데이타를 발생하는 현재의 데이타 발생수단(10)과, 상기 현재의 데이타 발생수단에 연결되고 속기 모드동안에 구동되어 상기 워어드 라인 선택수단에 의하여 선택되는 워어드 라인에 연결된 모든 메모리 셀들 안으로 상기 현재의 데이타 발생수단으로 부터오는 데이타를 라이트 하는 라이트 수단(6,7,11,20,21)과로 이루어진 반도체 메모리 장치.
  2. 제2항에 있어서, 상기 속기 모드 지정수단(2)은 상기 외부제어 신호들은 수신하는 입력단자와, 상기 제어 신호들이 일정 상태에 있을 때 속기 모드 신호(SFW)을 공급하는 출력단자를 가지고, 상기 어드레스 발생수단(13)은 속기 모드 신호를 수신하는 입력단자와, 상기 속기 모드 신호를 상기 어드레스 발생 장치의 입력 단자에 인가할 때 상기 어드레스 신호를 공급하는 출력단자를 가진다.
  3. 제2항에 있어서, 상기 제어 수단은 상기 제어 신호들이 또 다른 일정한 상태에 있을 때 리프레쉬 모드 신호(SRF)를 공급하는 출력 단자를 가지고 상기 내부 어드레스 발생 수단(13)은 상기 리프레쉬 모드 신호를 수신하는 또 다른 입력단자를 가지고, 상기 내부 어드레스 발생 수단(13)의 출력단자는 상기 리프레쉬 모드 신호를 상기 어드레스 발생수단의 또 다른 입력 단자에 인가할 때 상기 워어드 어드레스 신호를 공급하는 반도체 메모리 장치.
  4. 제3항에 있어서, 외부 어드레스 신호들을 수신하는 어드레스 입력 버퍼 수단(3)과, 상기 어드레스 입력 버퍼수단으로부터의 상기 외부 어드레스 신호들과 상기 내부 어드레스 발생수단으로 부터의 상기 내부 워어드 어드레스 신호들 사이의 출력을 스위칭하는 어드레스 스윗칭 회로(4)를 더 구성하고, 상기 제어수단(2)은 상기 외부 제어 신호들에 의거하여 엑세스 모드가 외부 어드레스 엑세스 모드 또는 내부 어드레스 엑세스 모드 인가를 판별하는 판별 수단을 가지고 있으므로, 상기 제어 수단이 엑세스 모드가 내부 어드레스 엑세스 모드라는 것을 판별하면 상기 어드레스 스윗칭 수단(4)은 상기 메모리 셀들에 엑세스하기 위하여 어드레스 신호들로서 상기 내부 어드레스 발생장치로부터의 상기 내부 어드레스 신호들을 선택하고 상기 제어 수단이 엑세스 모드가 상기 외부 어드레스 엑세스 모드라는 것을 판별하면 상기 어드레스 스윗칭 수단(4)은 상기 메모리 셀들에 엑세스하기 위하여 어드레스 신호들로서 상기 어드레스 입력 버퍼 수단으로 부터의 상기 외부 어드레스 신호들을 선택하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제어수단이 컬럼 어드레스를 수신할 수 있도록 컬럼 어드레스 스트로브 신호를 수신하는 입력과, 로우 어드레스를 수신할 수 있도록 로우 어드레스 스트로브 신호를 수신하는 입력을 가지고 상기 속기 모드 신호 또는 상기 리프레쉬 모드 신호는 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호가 일정한 관계를 갖는 상기 내부 엑세스 모드에서 발생되고 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호가 또 다른 일정한 관계를 갖는 상기 외부 엑세스 모드에서 발생되지 않은 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 제어수단이 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호가 상기 일정한 관계에 있고 상기 속기 제어 신호(FLW)가 첫 번째 레벨에 있을 때 상기 리프레쉬 모드 신호(SRF)를 출력하는 첫 번째 플립플롭(FF1) 상기 컬럼 어드레스 스트로브 신호와 상기 로우 어드레스 스트로브 신호가 상기 일정한 관계에 있고 상기 속기 제어 신호(FL W)가 상기 첫 번째 레벨과 다른 두 번째 레벨에 있을 때 상기 속기 모드 신호(SRF)를 출력하는 두 번째 플립플롭(FF2)으로 구성되는 반도체 메모리 장치.
  7. 제4항에 있어서, 상기 어드레스 스윗칭 수단(4)이 상기 리프레쉬 모드 신호를 수신하는 첫 번째 입력과 상기 속기 모드 신호를 수신하는 두 번째 입력을 가지는 OR 게이트 회로와, 상기 OR 게이트 회로의 출력 신호에 응하여 상기 내부 어드레스 신호 또는 외부 어드레스 신호를 출력하는 스윗칭 게이트 회로(4b,4c,4d,4e)와로 구성되는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 어드레스 스윗칭 수단(4)은 외부 속기 제어 신호(EF/W) 및 OR 게이트회로(4a)의 출력신호를 수신하는 게이트 회로(4f, 4g)을 더 구성하고 상기 게이트 회로의 출력이 상기 스윗칭 게이트 회로의 입력에 접속되어 있어 상기 외부 속기 제어 신호가 일정한 레벨에 있을 때 상기 스윗칭 게이트 회로가 상기 리프레쉬 모드 신호 또는 상기 속기 모드 신호에 상관없이 출력되게 상기 외부 어드레스 신호들을 선택하는 반도체 메모리 장치.
  9. 제4항에 있어서, 상기 어드레스 스윗칭 수단(4)이 상기 리프레쉬 모드 신호 또는 상기 속기 모드 신호를 수신하는 OR 게이트 회로(4a)와, 상기 OR 게이트 회로의 출력과 상기 내부 어드레스 신호를 수신하는 첫 번째 NAND 게이트 회로(4b)와, 상기 OR 게이트 회로의 출력 신호의 반전신호와 상기 외부 어드레스 신호를 수신하는 두 번째 NAND 게이트 회로(4e)와, 상기 첫번째 또는 두번째 NAND 게이트, 회로의 출력중 한 출력을 출력하는 세번째 NAND 게이트 회로(4e)로 이루어지는 반도체 메모리 장치.
  10. 제4항에 있어서, 상기 어드레스 스윗칭 수단(4)이 상기 리프레쉬 모드 신호 또는 상기 속기 모드 신호를 수신하는 OR 게이트 회로(4a)와, OR 게이트 회로의 출력에 접속된 첫 번째 입력과 외부 속기 제어 신호를 수신하는 두 번째 입력을 가지는 게이트 회로(4f,4g)와, 상기 게이트 회로의 출력 및 상기 내부 어드레스 신호들을 수신하는 첫 번째 NAND 게이트 (4b)와, 상기 게이트 회로의 출력 신호의 반전 신호와 상기 외부 어드레스 신호를 수신하는 두 번째 NAND 게이트(4d)와, 상기 첫 번째 또는 두 번째 NAND 게이트 회로의 출력신호들 중 한 신호를 출력하는 세 번째 NAND 게이트 회로(4e)로 구성되는 반도체 메모리 장치.
  11. 제2항에 있어서, 상기 라이트 수단이 속기 모드 신호(SFW)가 상기 컬럼 디코우더에 인가될 때 상기 비트 라인들 모두를 선택하는 컬럼 디코우더(6)으로 형성되므로 상기 프리셋트 데이타를 상기 비트라인들 모두와 선택 워어드 라인 사이에 접속된 메모리 셀들만으로 라이트하는 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 라이트수단이 상기 프리셋트 데이타를 상기 메모리 셀들에다 통과하게 하는 입력/출력 게이트 회로(7)을 더 포함하는 반도체 메모리 장치.
  13. 제11항에 있어서, 상기 라이트 수단이 사이 속기 모드 신호가 상기 데이타 스윗칭 수단에 인가되면 상기 프리셋트 데이타 발생 수단(10)으로부터의 프리셋트 데이타를 선택하고 상기 속기 모드 신호가 인가되지 않으면 일반 라이트 데이타를 선택하는 데이타 스윗칭 수단(11)을 더 포함하는 반도체 메모리 장치.
  14. 제2항에 있어서, 상기 속기 수단이 각각이 상기 상기 비트라인들 각각과 접지 사이에 접속된 속기 트랜지스터들(20)과, 상기 속기 모드 신호(SFW)가 상기 스윗칭 수단에 인가될 때 상기 속기 트랜지스터들안으로 라이트되게 상기 프리셋트데이타 발생수단으로부터의 프리셋트 데이타를 선택하고 속기 모드 신호가 인가되지 않으면 상기 메모리 셀들 안으로 라이트 되게 일반 데이타를 선택하는 스윗칭 수단(21)등으로 구성되는 반도체 메모리 수단.
  15. 제2항에 있어서, 상기 비트라인들에 접속되고, 첫 번째 클록 신호(ø1)에 응하여 ON 상태로 되어 비트라인들을 첫 번째 () 전원라인에 연결시켜주는 첫 번째 트랜지스터들(T8, T9)과, 두 번째 클록 신호(ø2)에 응하여 ON 상태로 되어 비트라인들을 두 번째(Vss) 전원 라인에 연결시켜주는 두 번째 트랜지스터들(T10, T11)과, 네 번째 클록 신호(ø3)에 응하여 ON 상태로 되어 비트라인들을 세 번째(Vcc) 전원라인에 연결시켜 주는 세 번째 트랜지스터들(T12, T13)을 포함하는 비트라인 제어회로(BC)로 상대 라이트 수단이 구성되어 리세트 모드에서 상기 첫 번째 클록 신호(ø1)에 응하여 상기 세 번째 전원라인의 레벨의레벨인 상기 첫 번째 전원라인의 레벨에 비트라인을 리셋트하고, 속기 모드에서 상기 리셋트 모드후에 상기 두 번째 또는 세 번째 클록 신호에 응하여 상기 세 번째 전원공급라인의 레벨(Vcc) 또는 상기 두 번째 전원공급라인의 레벨(Vss)에 상기 비트 라인들을 리셋트하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013548A 1988-09-20 1989-09-20 속기 기능을 지닌 반도체 메모리 장치 KR920011002B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63235696A JPH0283892A (ja) 1988-09-20 1988-09-20 半導体記憶装置
JP63-235696 1988-09-20
JP88-235696 1988-09-20

Publications (2)

Publication Number Publication Date
KR900005444A true KR900005444A (ko) 1990-04-14
KR920011002B1 KR920011002B1 (ko) 1992-12-26

Family

ID=16989868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013548A KR920011002B1 (ko) 1988-09-20 1989-09-20 속기 기능을 지닌 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5155705A (ko)
EP (1) EP0360526B1 (ko)
JP (1) JPH0283892A (ko)
KR (1) KR920011002B1 (ko)
DE (1) DE68919458T2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38379E1 (en) * 1989-08-28 2004-01-06 Hitachi, Ltd. Semiconductor memory with alternately multiplexed row and column addressing
EP0430614B1 (en) * 1989-12-01 1996-02-07 Matsushita Electronics Corporation A dynamic type semiconductor memory
JP2547268B2 (ja) * 1990-03-14 1996-10-23 シャープ株式会社 半導体記憶装置の内部アドレス決定装置
JPH04221496A (ja) * 1990-03-29 1992-08-11 Intel Corp 単一基板上に設けられるコンピュータメモリ回路およびコンピュータメモリを消去するためのシーケンスを終らせる方法
JP2963504B2 (ja) * 1990-07-23 1999-10-18 沖電気工業株式会社 半導体記憶装置
JP2704041B2 (ja) * 1990-11-09 1998-01-26 日本電気アイシーマイコンシステム株式会社 半導体メモリ装置
US5289423A (en) * 1990-11-16 1994-02-22 Sgs-Thomson Microelectronics S.R.L. Bank erasable, flash-EPROM memory
JP2623979B2 (ja) * 1991-01-25 1997-06-25 日本電気株式会社 ダイナミック型論理回路
JPH04268287A (ja) * 1991-02-22 1992-09-24 Nec Ic Microcomput Syst Ltd 半導体メモリ回路
JP2837970B2 (ja) * 1991-04-12 1998-12-16 三菱電機株式会社 Icカード
US5305263A (en) * 1991-06-12 1994-04-19 Micron Technology, Inc. Simplified low power flash write operation
JP3084801B2 (ja) * 1991-06-27 2000-09-04 日本電気株式会社 半導体メモリ装置
JPH0528756A (ja) * 1991-07-24 1993-02-05 Toshiba Corp 半導体記憶装置
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
JPH05314763A (ja) * 1992-05-12 1993-11-26 Mitsubishi Electric Corp 半導体記憶装置
JP3280704B2 (ja) * 1992-05-29 2002-05-13 株式会社東芝 半導体記憶装置
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices
JP3358030B2 (ja) * 1993-01-22 2002-12-16 日本テキサス・インスツルメンツ株式会社 半導体メモリ装置及びその初期化方法
US5388083A (en) * 1993-03-26 1995-02-07 Cirrus Logic, Inc. Flash memory mass storage architecture
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
KR940026946A (ko) * 1993-05-12 1994-12-10 김광호 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
JP3782840B2 (ja) 1995-07-14 2006-06-07 株式会社ルネサステクノロジ 外部記憶装置およびそのメモリアクセス制御方法
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US6040997A (en) * 1998-03-25 2000-03-21 Lexar Media, Inc. Flash memory leveling architecture having no external latch
WO2000030116A1 (en) 1998-11-17 2000-05-25 Lexar Media, Inc. Method and apparatus for memory control circuit
CN100483552C (zh) * 2002-10-28 2009-04-29 桑迪士克股份有限公司 在非易失性存储***中执行自动磨损平衡的方法
JP4753637B2 (ja) * 2005-06-23 2011-08-24 パトレネラ キャピタル リミテッド, エルエルシー メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099256A (en) * 1976-11-16 1978-07-04 Bell Telephone Laboratories, Incorporated Method and apparatus for establishing, reading, and rapidly clearing a translation table memory
US4270185A (en) * 1977-06-20 1981-05-26 Motorola Israel Limited Memory control circuitry for a supervisory control system
JPS5785255A (en) * 1980-11-17 1982-05-27 Nec Corp Memory storage for integrated circuit
JPS57118599U (ko) * 1981-01-14 1982-07-23
JPS58222489A (ja) * 1982-06-18 1983-12-24 Nec Corp 半導体記憶装置
US4567578A (en) * 1982-09-08 1986-01-28 Harris Corporation Cache memory flush scheme
JPS5958691A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd Icメモリ
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
US4587629A (en) * 1983-12-30 1986-05-06 International Business Machines Corporation Random address memory with fast clear
JPS6148192A (ja) * 1984-08-11 1986-03-08 Fujitsu Ltd 半導体記憶装置
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ram
JP2569010B2 (ja) * 1986-05-21 1997-01-08 株式会社日立製作所 半導体メモリ
US4789967A (en) * 1986-09-16 1988-12-06 Advanced Micro Devices, Inc. Random access memory device with block reset
JPH07118193B2 (ja) * 1986-09-18 1995-12-18 富士通株式会社 半導体記憶装置
JPS63106989A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
DE68919458T2 (de) 1995-03-30
KR920011002B1 (ko) 1992-12-26
DE68919458D1 (de) 1995-01-05
JPH0283892A (ja) 1990-03-23
EP0360526B1 (en) 1994-11-23
EP0360526A1 (en) 1990-03-28
US5155705A (en) 1992-10-13

Similar Documents

Publication Publication Date Title
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR100307798B1 (ko) Dram용메모리인터페이스및메모리회로판독방법
US7372768B2 (en) Memory with address management
US5535169A (en) Semiconductor memory device
KR920001758B1 (ko) 내부 셀프-리프레쉬 회로를 가지는 의사(pseudo)-정적 메모리장치
US4962487A (en) Static random access memory device with power down function
US5969995A (en) Static semiconductor memory device having active mode and sleep mode
US4060794A (en) Apparatus and method for generating timing signals for latched type memories
EP0017228B1 (en) Memory device
KR910003662A (ko) 다이나믹 랜덤 액세스 메모리와 그 데이터기록방법
KR870009395A (ko) 불휘발성 메모리 회로
US5708599A (en) Semiconductor memory device capable of reducing power consumption
US6801468B1 (en) Pseudo static RAM capable of performing page write mode
JP3406698B2 (ja) 半導体装置
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
JPH07169272A (ja) エッジ遷移検知装置
KR100294450B1 (ko) 반도체메모리장치의어레이내부전원전압발생회로
JPH0628846A (ja) 半導体記憶装置
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
JPS6118836B2 (ko)
KR100299003B1 (ko) 외부 마스킹 신호에 응답하여 데이타 포트가 고-임피던스 상태가 되게 하는 반도체 동기 메모리 장치 및 이를 제어하기 위한 방법
US4695980A (en) Integrated circuit having a common input terminal
US6058068A (en) Write driver with locally generated reset pulse
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee