KR20050063360A - 반도체 소자의 불순물 영역 형성 방법 - Google Patents

반도체 소자의 불순물 영역 형성 방법 Download PDF

Info

Publication number
KR20050063360A
KR20050063360A KR1020030094759A KR20030094759A KR20050063360A KR 20050063360 A KR20050063360 A KR 20050063360A KR 1020030094759 A KR1020030094759 A KR 1020030094759A KR 20030094759 A KR20030094759 A KR 20030094759A KR 20050063360 A KR20050063360 A KR 20050063360A
Authority
KR
South Korea
Prior art keywords
ion implantation
substrate
mask
film
forming
Prior art date
Application number
KR1020030094759A
Other languages
English (en)
Other versions
KR100552851B1 (ko
Inventor
강성원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030094759A priority Critical patent/KR100552851B1/ko
Publication of KR20050063360A publication Critical patent/KR20050063360A/ko
Application granted granted Critical
Publication of KR100552851B1 publication Critical patent/KR100552851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 반도체 소자의 불순물 영역 형성 방법은, 기판 위에 이온주입 버퍼막을 형성하는 단계와, 이온주입 버퍼막 위에 마스크막 패턴을 형성하는 단계와, 마스크막 패턴을 이온 주입 마스크로 한 이온 주입 공정으로 기판에 불순물 이온들을 주입시키는 단계와, 마스크막 패턴과 이온 주입 버퍼막을 순차적으로 제거하는 단계와, 그리고 열처리 공정을 수행하여 기판에 주입된 불순물 이온들을 확산시키는 단계를 포함한다.

Description

반도체 소자의 불순물 영역 형성 방법{Method for fabricating the impurity region in semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 불순물 영역 형성 방법에 관한 것이다.
일반적으로 반도체 소자를 만들기 위해서는 먼저 기판 내에 활성영역을 한정하고 이 활성 영역 내에 불순물 영역을 형성하여야 한다. 이 불순물 영역의 대표적인 예로서 모스 전계효과트랜지스터의 소스/드레인 영역을 들 수 있다. 이와 같은 불순물 영역은 포토리소그라피 공정에 따른 이온주입마스크막 형성, 이온주입, 이온주입마스크막 제거 및 불순물이온 확산 등의 공정을 수행함으로서 만들 수 있다.
보다 구체적으로 설명하면, 먼저 불순물 영역을 형성하고자 하는 기판 위에 이온주입 버퍼막으로서 산화막을 형성한다. 다음에 산화막 위에 이온주입마스크막으로서 포토레지스트막 패턴을 형성한다. 이 포토레지스트막 패턴은 기판 내에서 불순물 영역이 형성될 부분의 산화막을 노출시킨다. 다음에 포토레지스트막 패턴을 이온 주입 마스크로 한 이온 주입 공정을 수행하여 기판 내에 불순물 이온들을 주입시킨다. 다음에 포토레지스트막 패턴을 제거하고 급속 열처리 장치를 이용하여 고온에서 어닐링을 진행시킨다. 이 어닐링 공정에 의해 기판 내에 주입되었던 불순물 이온들은 확산되며, 그 결과 불순물 영역이 만들어진다. 이와 같이 불순물 이온들을 확산시킨 후에는 이온주입 버퍼막으로서의 산화막을 제거하고, 다시 게이트 절연막을 위한 산화막을 형성시킨다.
그런데 이와 같은 종래의 방법에 의하면, 포토레지스트막 패턴을 제거한 후에 이온주입 버퍼막으로서의 산화막 위에 카본(Carbon) 성분이 남게 된다. 따라서 고온의 어닐링 시에 이 카본 성분이 기판 표면과 반응하고, 그 결과 기판에 결함(defect)이 생긴다는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 기판에 결함을 발생시키지 않고 기판 내에 불순물 영역을 형성할 수 있는 반도체 소자의 불순물 영역 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법은, 기판 위에 이온주입 버퍼막을 형성하는 단계; 상기 이온주입 버퍼막 위에 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 이온 주입 마스크로 한 이온 주입 공정으로 상기 기판에 불순물 이온들을 주입시키는 단계; 상기 마스크막 패턴과 상기 이온 주입 버퍼막을 순차적으로 제거하는 단계; 및 열처리 공정을 수행하여 상기 기판에 주입된 불순물 이온들을 확산시키는 단계를 포함하는 것을 특징으로 한다.
상기 마스크막 패턴은 포토레지스트막 패턴인 것이 바람직하다.
상기 이온주입 버퍼막은 산화막인 것이 바람직하다. 이 경우 상기 산화막을 제거하는 단계는 세정 공정을 이용하여 수행하는 것이 바람직하다.
상기 열처리 공정은 산소 분위기에서의 어닐링을 사용하여 수행하는 것이 바람직하다. 이 경우 상기 산소 분위기에서의 어닐링시 5-10ℓ의 산소를 주입하여 상기 기판 위에 30-50Å 두께의 산화막이 형성되도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.
도 1을 참조하면, 불순물 영역을 형성하고자 하는 기판(100) 위에 이온주입 버퍼막으로서의 산화막(110)을 형성한다. 산화막(110)의 두께는 대략 60-90Å이 되도록 한다. 다음에 산화막(110) 위에 마스크막 패턴으로서 포토레지스트막 패턴(120)을 형성한다. 이를 위하여 먼저 산화막(110) 위에 포토레지스트막을 형성하고, 이어서 통상의 포토리소그라피에 따른 노광 및 현상을 수행한다. 그러면 산화막(110)의 일부 표면을 노출시키는 개구부(130)를 갖는 포토레지스트막 패턴(120)이 만들어진다.
다음에 도 2를 참조하면, 상기 포토레지스트막 패턴(120)을 이온주입 마스크로 한 이온 주입 공정을 수행하여, 도면에서 화살표로 표시한 바와 같이, 불순물 이온들이 산화막(110)을 관통하여 기판(100)의 상부에 주입되도록 한다. 주입되는 불순물 이온은, 도면에서 참조부호 "+"로 나타낸 바와 같이 n형 불순물 이온이다. 그러나 예컨대 p채널 트랜지스터의 소스/드레인 영역 형성을 위한 경우에는 p형 불순물 이온이 주입될 수도 있다.
다음에 도 3을 참조하면, 포토레지스트막 패턴(도 2의 120)을 통상의 애싱(ashing) 공정을 수행하여 제거한다. 다음에 세정 공정을 수행하여 산화막(도 2의 110)을 제거한다. 그러면 포토레지스트막 패턴(120)이 제거되면서 산화막(110) 표면 위에 남아 있던 탄소 성분도 모두 제거된다.
다음에 도 4를 참조하면, 열처리 공정을 수행하여 기판(100)에 주입된 불순물 이온들을 확산시킨다. 상기 열처리 공정은 산소 분위기에서의 어닐링을 사용하여 수행한다. 이때 대략 5-10ℓ의 산소를 공급하며, 이에 따라 기판(100) 표면에는 게이트 절연막으로서의 산화막(140)이 형성된다. 상기 산화막(140)의 두께는 대략 30-50Å이 되도록 한다. 상기 열처리 공정이 이루어진 후에는, 기판(100)에 주입되었던 불순물 이온들이 기판(100) 내에서 수직 방향 및 수평 방향으로 각각 확산하여 불순물 영역(150)이 만들어진다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법에 의하면, 이온주입 마스크막으로서 포토레지스트막 패턴을 사용하는 경우 포토레지스트막 패턴을 제거하고 불순물 이온들의 확산을 위한 열처리 공정을 수행하기 전에 산화막을 제거하므로, 포토레지스트막 패턴 제거시 산화막 상부에 남아있던 탄소 성분도 같이 제거되어 기판에 결함을 발생시키지 않고 불순물 영역을 형성시킬 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 4는 본 발명에 따른 반도체 소자의 불순물 영역 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.

Claims (6)

  1. 기판 위에 이온주입 버퍼막을 형성하는 단계;
    상기 이온주입 버퍼막 위에 마스크막 패턴을 형성하는 단계;
    상기 마스크막 패턴을 이온 주입 마스크로 한 이온 주입 공정으로 상기 기판에 불순물 이온들을 주입시키는 단계;
    상기 마스크막 패턴과 상기 이온 주입 버퍼막을 순차적으로 제거하는 단계; 및
    열처리 공정을 수행하여 상기 기판에 주입된 불순물 이온들을 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
  2. 제 1항에 있어서,
    상기 마스크막 패턴은 포토레지스트막 패턴인 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
  3. 제 1항에 있어서,
    상기 이온주입 버퍼막은 산화막인 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
  4. 제 3항에 있어서,
    상기 산화막을 제거하는 단계는 세정 공정을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
  5. 제 1항에 있어서,
    상기 열처리 공정은 산소 분위기에서의 어닐링을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
  6. 제 5항에 있어서,
    상기 산소 분위기에서의 어닐링시 5-10ℓ의 산소를 주입하여 상기 기판 위에 30-50Å 두께의 산화막이 형성되도록 하는 것을 특징으로 하는 반도체 소자의 불순물 영역 형성 방법.
KR1020030094759A 2003-12-22 2003-12-22 반도체 소자의 불순물 영역 형성 방법 KR100552851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094759A KR100552851B1 (ko) 2003-12-22 2003-12-22 반도체 소자의 불순물 영역 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094759A KR100552851B1 (ko) 2003-12-22 2003-12-22 반도체 소자의 불순물 영역 형성 방법

Publications (2)

Publication Number Publication Date
KR20050063360A true KR20050063360A (ko) 2005-06-28
KR100552851B1 KR100552851B1 (ko) 2006-02-22

Family

ID=37255218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094759A KR100552851B1 (ko) 2003-12-22 2003-12-22 반도체 소자의 불순물 영역 형성 방법

Country Status (1)

Country Link
KR (1) KR100552851B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697289B1 (ko) * 2005-08-10 2007-03-20 삼성전자주식회사 반도체 장치의 형성 방법
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697289B1 (ko) * 2005-08-10 2007-03-20 삼성전자주식회사 반도체 장치의 형성 방법
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法

Also Published As

Publication number Publication date
KR100552851B1 (ko) 2006-02-22

Similar Documents

Publication Publication Date Title
KR100552851B1 (ko) 반도체 소자의 불순물 영역 형성 방법
KR100668748B1 (ko) 게이트-관통 이온주입을 이용한 반도체소자의 제조방법
KR100187673B1 (ko) 반도체 소자의 제조방법
JP3092634B2 (ja) 薄膜トランジスタの製造方法
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR100420082B1 (ko) 반도체장치의 모오스 트랜지스터 제조방법
KR100731105B1 (ko) 모스 트랜지스터 제조 방법
KR100532951B1 (ko) 반도체 소자의 제조방법
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR100707580B1 (ko) 반도체 소자의 제조 방법
US20070148841A1 (en) Method for forming transistor in semiconductor device
JPH11121394A (ja) 半導体装置の製造方法
KR100476877B1 (ko) 반도체장치의트랜지스터제조방법
KR890005197B1 (ko) 씨모오스 반도체장치의 제조방법
KR100309477B1 (ko) 반도체장치 제조방법
KR0130384B1 (ko) 고전압 cmos 트랜지스터 제조방법
KR20000046949A (ko) 듀얼 게이트전극 형성방법
KR20090011939A (ko) 반도체 소자의 비트라인 콘택 형성 방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100264210B1 (ko) 반도체장치의 활성영역 분리방법
KR20040008541A (ko) 반도체 소자의 접합 형성방법
KR20000050587A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20060136065A (ko) 반도체 소자의 제조 방법
JP2003209121A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee