KR100268931B1 - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100268931B1 KR100268931B1 KR1019970062722A KR19970062722A KR100268931B1 KR 100268931 B1 KR100268931 B1 KR 100268931B1 KR 1019970062722 A KR1019970062722 A KR 1019970062722A KR 19970062722 A KR19970062722 A KR 19970062722A KR 100268931 B1 KR100268931 B1 KR 100268931B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- substrate
- amorphous silicon
- sides
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소오스/드레인 불순물 영역을 반도체 기판상에 형성하여 소자의 신뢰성을 향상시키기 위한 반도체 소자 및 그의 제조 방법에 관한 것이다.
본 발명의 반도체 소자 및 그의 제조 방법는 기판상의 소정 영역에 게이트 절연막을 갖는 게이트 전극을 형성하고, 상기 게이트 전극 양측의 기판 표면내에 제 1 불순물 영역을 형성하고, 상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하며, 상기 게이트 전극이 노출되며 상기 절연막 측벽을 포함한 기판상에 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 제 2 불순물 영역을 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
도 1은 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 2a 내지 도 2c는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
종래의 기술에 따른 반도체 소자는 도 1에서와 같이, p형인 반도체 기판(11)상의 소정 영역에 게이트 산화막(12)을 갖으며 제 1 다결정 실리콘(13), 제 1 산화막(14)과 제 2 다결정 실리콘(15)의 3층구조로 형성되는 게이트 전극, 상기 게이트 전극 양측의 반도체 기판(11)상에 형성되는 제 2 산화막 측벽(17)과, 상기 게이트 전극 또는 상기 제 2 산화막 측벽(17)을 포함한 게이트 전극 양측의 반도체 기판(11) 표면내에 각각 형성되는 제 1, 제 2 n형 불순물 영역(16,18)으로 형성된다.
여기서, 상기 제 1, 제 2 n형 불순물 영역(16,18)은 LDD(Lightly Doped Drain)구조를 갖는다.
종래의 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, p형인 반도체 기판(11)상에 열산화 공정으로 게이트 산화막(12)을 성장시킨다.
이어, 상기 게이트 산화막(12)상에 제 1 다결정 실리콘(13), 제 1 산화막(14), 제 2 다결정 실리콘(15), 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 다결정 실리콘(15), 제 1 산화막(14), 제 1 다결정 실리콘(13)과, 게이트 산화막(12)을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.
여기서, 상기 선택적으로 식각된 제 2 다결정 실리콘(15), 제 1 산화막(14)과, 제 1 다결정 실리콘(13)으로 상기 선택적으로 식각된 게이트 산화막(12)상에 3층구조를 갖는 게이트 전극이 형성된다.
이어서, 상기 게이트 전극을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인(Drive in) 확산하므로 상기 게이트 전극 양측의 반도체 기판(11) 표면내에 제 1 n형 불순물 영역(16)을 형성한다.
도 2b에서와 같이, 상기 게이트 전극을 포함한 반도체 기판(11)상에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극 양측의 반도체 기판(11)상에 제 2 산화막 측벽(17)을 형성한다.
도 2c에서와 같이, 상기 게이트 전극과 제 2 산화막 측벽(17)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입한 후, 드라이브 인 확산함으로 상기 제 2 산화막 측벽(17)을 포함한 게이트 전극 양측의 반도체 기판(11) 표면내에 제 2 n형 불순물 영역(18)을 형성한다.
여기서, 상기 저농도와 고농도 n형 불순물 이온의 주입 및 드라이브-인 확산 공정으로 상기 제 1, 제 2 n형 불순물 영역(16,18)을 형성하여 LDD구조를 갖는 소오스/드레인 불순물 영역을 형성한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하기 위해서 상기 반도체 기판에 고농도 불순물 이온을 주입하므로, 상기 반도체 기판이 손상되어 누설 전류 및 펀치스로우(Punch-through)가 발생되므로 소자의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소오스/드레인 불순물 영역을 반도체 기판상에 형성하므로 소자의 신뢰성을 향상시키는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 반도체 소자를 나타낸 구조 단면도
도 2a 내지 도 2c는 종래의 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 게이트 산화막
33: 제 1 다결정 실리콘 34: 제 1 산화막
35: 제 2 다결정 실리콘 36: 제 1 n형 불순물 영역
37: 제 2 산화막 측벽 38a: 비정질 실리콘
38: 소오스/드레인 불순물 영역 39: 고농도 n형 불순물 이온
40: 제 2 감광막
본 발명의 반도체 소자는 기판, 상기 기판상의 소정 영역에 게이트 절연막을 갖으며 형성되는 게이트 전극, 상기 게이트 전극 양측의 기판 표면내에 형성되는 제 1 불순물 영역, 상기 게이트 전극 양측의 기판상에 형성되는 절연막 측벽과, 상기 게이트 전극이 노출되며 상기 절연막 측벽을 포함한 기판상에 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 제 2 불순물 영역을 포함하여 구성됨을 특징으로 한다.
그리고, 반도체 소자의 제조 방법은 기판상의 소정 영역에 게이트 절연막을 갖는 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 기판 표면내에 저농도 불순물 이온의 주입 및 확산으로 제 1 불순물 영역을 형성하는 단계, 상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하는 단계, 상기 절연막 측벽을 포함한 전면에 비정질 실리콘을 형성하는 단계, 상기 비정질 실리콘에 고농도 불순물 이온을 주입하는 단계와, 상기 게이트 전극이 노출되도록 상기 비정질 실리콘을 식각하여 상기 기판상에 제 2 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 도 3에서와 같이, p형인 반도체 기판(31)상의 소정 영역에 게이트 산화막(32)을 갖으며 제 1 다결정 실리콘(33), 제 1 산화막(34)과 제 2 다결정 실리콘(35)의 3층구조로 형성되는 게이트 전극, 상기 게이트 전극 양측의 반도체 기판(31) 표면내에 형성되는 제 1 n형 불순물 영역(36), 상기 게이트 전극 양측의 반도체 기판(31)상에 형성되는 제 2 산화막 측벽(37)과, 상기 게이트 전극의 제 2 다결정 실리콘(35)을 제외하고 제 2 산화막 측벽(37)을 포함한 반도체 기판(31)상에 고농도 n형 불순물 이온이 주입된 비정질 실리콘으로 형성되는 소오스/드레인 불순물 영역(38)으로 형성된다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, p형인 반도체 기판(31)상에 열산화 공정으로 게이트 산화막(32)을 성장시킨다.
이어, 상기 게이트 산화막(32)상에 제 1 다결정 실리콘(33), 제 1 산화막(34), 제 2 다결정 실리콘(35), 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 다결정 실리콘(35), 제 1 산화막(34), 제 1 다결정 실리콘(33)과, 게이트 산화막(32)을 선택적으로 식각한 후, 상기 제 1 감광막을 제거한다.
여기서, 상기 선택적으로 식각된 제 2 다결정 실리콘(35), 제 1 산화막(34)과, 제 1 다결정 실리콘(33)으로 상기 선택적으로 식각된 게이트 산화막(32)상에 3층구조를 갖는 게이트 전극이 형성된다.
이어서, 상기 게이트 전극을 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입한 다음, 드라이브 인 확산하므로 상기 게이트 전극 양측의 반도체 기판(31) 표면내에 제 1 n형 불순물 영역(36)을 형성한다.
도 4b에서와 같이, 상기 게이트 전극을 포함한 반도체 기판(31)상에 제 2 산화막을 형성한 다음, 에치백하여 상기 게이트 전극 양측의 반도체 기판(31)상에 제 2 산화막 측벽(37)을 형성한다.
도 4c에서와 같이, 상기 제 2 산화막 측벽(37)을 포함하여 전면에 500 ~ 2000Å 두께의 비정질 실리콘(38a)을 형성한다.
그리고, 상기 비정질 실리콘(38a)에 고농도 n형 불순물 이온(39)을 주입한다.
도 4d에서와 같이, 상기 고농도 n형 불순물 이온(39)이 주입된 비정질 실리콘(38a)상에 리벌스-톤(Reverse-tone) 감광막인 제 2 감광막(40)을 도포한다.
그리고, 상기 제 2 감광막(40)을 상기 게이트 전극 형성시 사용한 마스크를 재사용하여 상기 게이트 전극 상측부위만 제거되도록 선택적으로 노광 및 현상한다.
도 4e에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(40)을 마스크로 상기 비정질 실리콘(38a)을 선택적으로 식각하여 소오스/드레인 불순물 영역(38)을 형성한 다음, 상기 제 2 감광막(40)을 제거한다.
그리고, 전면을 800 ~ 900℃의 온도에서 20 ~ 40분동안 열처리한다.
본 발명의 반도체 소자 및 그의 제조 방법은 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 소오스/드레인 불순물 영역을 게이트 전극을 제외하고 산화막 측벽을 포함한 반도체 기판상에 형성하므로, 상기 고농도 불순물 이온의 주입으로 상기 반도체 기판이 손상되어 발생되는 누설 전류 및 펀치스로우를 억제하므로 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 기판;상기 기판상의 소정 영역에 게이트 절연막을 갖으며 형성되는 게이트 전극;상기 게이트 전극 양측의 기판 표면내에 형성되는 제 1 불순물 영역;상기 게이트 전극 양측의 기판상에 형성되는 절연막 측벽;상기 게이트 전극이 노출되며 상기 절연막 측벽을 포함한 기판상에 고농도 불순물 이온이 주입된 비정질 실리콘으로 형성되는 제 2 불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 기판상의 소정 영역에 게이트 절연막을 갖는 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 기판 표면내에 저농도 불순물 이온의 주입 및 확산으로 제 1 불순물 영역을 형성하는 단계;상기 게이트 전극 양측의 기판상에 절연막 측벽을 형성하는 단계;상기 절연막 측벽을 포함한 전면에 비정질 실리콘을 형성하는 단계;상기 비정질 실리콘에 고농도 불순물 이온을 주입하는 단계;상기 게이트 전극이 노출되도록 상기 비정질 실리콘을 식각하여 상기 기판상에 제 2 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 비정질 실리콘을 500 ~ 2000Å 두께로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062722A KR100268931B1 (ko) | 1997-11-25 | 1997-11-25 | 반도체 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062722A KR100268931B1 (ko) | 1997-11-25 | 1997-11-25 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990042022A KR19990042022A (ko) | 1999-06-15 |
| KR100268931B1 true KR100268931B1 (ko) | 2000-12-01 |
Family
ID=19525547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970062722A KR100268931B1 (ko) | 1997-11-25 | 1997-11-25 | 반도체 소자 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268931B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054492A (ko) * | 1995-12-07 | 1997-07-31 | 김주용 | 박막트랜지스터 및 그 제조방법 |
-
1997
- 1997-11-25 KR KR1019970062722A patent/KR100268931B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054492A (ko) * | 1995-12-07 | 1997-07-31 | 김주용 | 박막트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990042022A (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268871B1 (ko) | 반도체소자의제조방법 | |
| KR19980052470A (ko) | 트랜지스터의 구조 및 제조 방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100252891B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19980030510A (ko) | 모스펫(mos fet)의 구조 및 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100252849B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268867B1 (ko) | 반도체소자및그의제조방법 | |
| KR0172828B1 (ko) | 반도체 소자의 웰 제조방법 | |
| KR920000634B1 (ko) | 모오스 트랜지스터의 제조방법 | |
| KR100819686B1 (ko) | 트랜지스터의 제조 방법 | |
| KR19990011412A (ko) | 반도체 소자의 제조방법 | |
| KR19990011897A (ko) | 반도체소자 및 그 제조방법 | |
| KR20050002507A (ko) | 플래쉬 메모리셀 제조 방법 | |
| KR19980046271A (ko) | 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |