KR100476877B1 - 반도체장치의트랜지스터제조방법 - Google Patents

반도체장치의트랜지스터제조방법 Download PDF

Info

Publication number
KR100476877B1
KR100476877B1 KR1019970052402A KR19970052402A KR100476877B1 KR 100476877 B1 KR100476877 B1 KR 100476877B1 KR 1019970052402 A KR1019970052402 A KR 1019970052402A KR 19970052402 A KR19970052402 A KR 19970052402A KR 100476877 B1 KR100476877 B1 KR 100476877B1
Authority
KR
South Korea
Prior art keywords
photoresist
semiconductor device
region
semiconductor substrate
gate electrode
Prior art date
Application number
KR1019970052402A
Other languages
English (en)
Other versions
KR19990031619A (ko
Inventor
전형중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970052402A priority Critical patent/KR100476877B1/ko
Publication of KR19990031619A publication Critical patent/KR19990031619A/ko
Application granted granted Critical
Publication of KR100476877B1 publication Critical patent/KR100476877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 트랜지스터 제조방법에 관한 것이다.
본 발명은, 필드산화막이 형성된 반도체기판의 영역 중에서 게이트전극이 형성될 영역에 포토레지스트를 형성시키는 단계; 상기 포토레지스트를 마스크로 이용하여 상기 반도체기판에 불순물을 주입시키는 단계; 및 상기 포토레지스트를 제거시킨 후, 상기 포토레지스트가 제거된 영역 상에 게이트전극을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 제조공정의 수행의 단계를 단축시킴으로써 생산성이 향상되는 효과가 있다.

Description

반도체장치의 트랜지스터 제조방법
본 발명은 반도체장치의 트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 반도체기판의 소스(Source)와 드레인(Drain) 영역에 불순물을 주입시킨 후, 게이트전극을 형성시킨 반도체장치의 트랜지스터 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.
반도체장치는 하나의 트랜지스터(Transistor)와 하나의 커패시터(Capacitor)를 단위셀로 형성하여 제조되고, 이러한 반도체장치의 트랜지스터는 그 기능에 따라 다소 차이는 있으나, 최근의 반도체장치의 트랜지스터는 모오스(MOS)구조로 형성시키는 것이 일반적이다.
여기서 모오스구조로 이루어지는 종래의 반도체장치의 트랜지스터의 제조를 보면 도1에 도시된 바와 같이 먼저, 반도체기판(10)의 표면 상에 산화막을 형성시킨다.
그리고 상기 반도체기판(10)의 표면 상에 형성된 산화막 중에서 필드영역(Field Area)에 형성된 산화막을 성장시켜 반도체기판 상에 필드산화막(12)이 형성되도록 한다.
여기서 상기 필드산화막(12)은 반도체기판(10) 상의 액티브영역(Active Area)과 액티브영역 사이를 절연시키는 기능을 수행한다.
계속해서 상기 필드산화막(12)이 형성된 반도체기판(10) 상에 게이트전극(14)을 형성시킨 후, 상기 게이트전극(14)의 양측벽에 측벽스페이스(Sidewall Spacer)(16)를 형성시킨다.
여기서 상기 측벽스페이스(16)는 후속되는 불순물의 주입공정의 수행시 상기 게이트전극(14)에 불순물이 주입되는 것을 방지하기 위하여 형성시킨다.
즉, 상기 게이트전극(14)에 불순물이 주입되어 상기 게이트전극(14)의 전기적특성이 변동되는 것을 방지하기 위함이다.
그리고 상기 측벽스페이서(16)가 형성된 게이트전극(14)을 마스크(Mask)로 이용하여 상기 반도체기판(10)에 불순물을 주입시킴으로써 소스와 드레인을 형성시킨다.
이러한 구성으로 이루어지는 종래의 반도체장치의 제조에서는 상기 측벽스페이서(16)를 불순물의 주입시 마스크로 이용하기 위하여 형성시키는 것으로써 반도체장치의 트랜지스터의 기능과는 무관한다.
이에 따라 종래의 반도체장치의 트랜지스터는 그 기능과는 무관한 측벽스페이서(16)를 형성시킴으로 인해 상기 측벽스페이서(16)를 형성시키는 공정을 추가적으로 수행하여야 했다.
따라서 종래의 반도체장치의 트랜지스터의 제조에서는 그 기능과 무관한 측벽스페이서를 형성시키는 공정을 추가적으로 수행함으로 인해 공정의 수행의 단계를 연장시켜 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 측벽스페이서가 형성되지 않은 게이트전극을 구비하는 반도체장치의 트랜지스터를 제조함으로써 제조공정의 단계를 단축하여 생산성을 향상시키기 위한 반도체장치의 트랜지스터 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 트랜지스터의 제조방법은, 필드산화막이 형성된 반도체기판의 영역 중에서 게이트전극이 형성될 영역에 포토레지스트를 형성시키는 단계; 상기 포토레지스트를 마스크로 이용하여 상기 반도체기판에 불순물을 주입시키는 단계; 및 상기 포토레지스트를 제거시킨 후, 상기 포토레지스트가 제거된 영역 상에 게이트전극을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 반도체기판에 주입되는 불순물은 이온주입을 수행하여 이루어지는 것이 바람직하다.
본 발명에 따른 반도체장치는 측벽스페이스가 형성되지 않은 게이트전극을 구비한 것을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2 내지 도4는 본 발명에 따른 반도체장치의 트랜지스터 제조방법의 일 실시예를 나타내는 단면도이다.
먼저, 도2는 반도체기판(20) 상에 필드산화막(22)이 형성되어 있는 상태를 나타낸다.
여기서 상기 필드산화막(22)은 반도체기판(20)의 표면에 형성되는 산화막 중에서 필드영역 즉, 액티브영역과 액티브영역 사이를 절연시키는 영역에 형성된 산화막을 성장시켜서 형성되도록 한다.
그리고 도3은 상기 필드산화막(22)이 형성된 반도체기판(20)의 영역 중에서 후속되는 공정의 수행시 게이트전극이 형성될 영역에 포토레지스트(24)를 형성시켜 상기 반도체기판(20)에 불순물을 주입시키는 상태를 나타낸다.
계속해서 도4는 상기 불순물이 주입된 반도체기판(20) 상에 게이트전극(26)이 형성된 상태를 나타낸다.
여기서 상기 게이트전극(26)은 불순물의 주입시 마스크로 이용된 포토레지스트(24)를 제거시킨 후, 상기 포토레지스트(24)가 제거된 영역에 형성시킨다.
이러한 구성으로 이루어지는 본 발명은 반도체장치의 트랜지스터의 제조공정의 수행시 포토레지스트(24)를 불순물의 주입의 마스크로 이용함으써 종래와 같이 측벽스페이서를 형성시키는 공정을 스킵(Skip)할 수 있음으로 인해 반도체장치의 제조공정의 단계를 단축시킬 수 있다.
전술한 구성으로 이루어지는 본 발명에 따른 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체기판(20)의 표면에 산화막을 형성시킨 후, 상기 산화막 중에서 필드영역에 형성된 산화막을 성장시켜 필드산화막(22)이 형성되도록 한다.
그리고 상기 필드산화막(22)이 형성된 반도체기판(20)의 영역 중에서 후속되는 공정의 수행시 게이트전극(26)이 형성될 영역에 포토레지스트(24)를 형성시킨다.
계속해서 상기 포토레지스트(22)를 마스크로 이용하여 상기 반도체기판(20)에 불순물을 주입시킨다.
여기서 상기 불순물의 주입은 이온주입으로 수행되고, 상기 불순물이 주입되는 영역은 트랜지스터의 소스와 드레인 기능을 수행한다.
그리고 상기 불순물을 주입시킨 후, 상기 반도체기판(20) 상에 잔류하는 포토레지스트(24)를 제거시킨다.
이어서 상기 포토레지스트(24)가 제거된 영역에 게이트전극(26)을 형성시킨다.
이러한 구성으로 이루어지는 본 발명의 트랜지스터는 그 기능과 무관한 측벽스페이서를 형성시키지 않는 것으로써, 그 제조공정의 수행을 스킵할 수 있다.
이에 따라 본 발명은 반도체장치의 트랜지스터 제조공정의 수행의 단계를 단축시킬 수 있다.
따라서, 본 발명에 의하면 제조공정의 수행의 단계를 단축시킴으로써 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1은 종래의 반도체장치의 트랜지스터 제조방법에 따라 제조된 반도체장치를 나타내는 단면도이다.
도2 내지 도4는 본 발명에 따른 반도체장치의 트랜지스터 제조방법의 일 실시예를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체기판 12, 22 : 필드산화막
14, 26 : 게이트전극 16 : 측벽스페이서
24 : 포토레지스트

Claims (2)

  1. 필드산화막(Field Oxidation)이 형성된 반도체기판의 영역 중에서 게이트전극이 형성될 영역에 포토레지스트(Photo Resist)를 형성시키는 단계;
    상기 포토레지스트를 마스크(Mask)로 이용하여 상기 반도체기판에 불순물을 주입시키는 단계; 및
    상기 포토레지스트를 제거시킨 후, 상기 포토레지스트가 제거된 영역 상에 게이트전극을 형성시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체기판에 주입되는 불순물은 이온주입을 수행하여 이루어짐을 특징으로 하는 상기 반도체장치의 트랜지스터 제조방법.
KR1019970052402A 1997-10-13 1997-10-13 반도체장치의트랜지스터제조방법 KR100476877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052402A KR100476877B1 (ko) 1997-10-13 1997-10-13 반도체장치의트랜지스터제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052402A KR100476877B1 (ko) 1997-10-13 1997-10-13 반도체장치의트랜지스터제조방법

Publications (2)

Publication Number Publication Date
KR19990031619A KR19990031619A (ko) 1999-05-06
KR100476877B1 true KR100476877B1 (ko) 2005-06-23

Family

ID=37303139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052402A KR100476877B1 (ko) 1997-10-13 1997-10-13 반도체장치의트랜지스터제조방법

Country Status (1)

Country Link
KR (1) KR100476877B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453458A (en) * 1987-08-25 1989-03-01 Toshiba Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453458A (en) * 1987-08-25 1989-03-01 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
KR19990031619A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR100393216B1 (ko) 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
KR100476877B1 (ko) 반도체장치의트랜지스터제조방법
KR100221059B1 (ko) 반도체장치 제조방법
KR940012493A (ko) 집적 회로 제조 방법
KR100260043B1 (ko) 반도체 소자 제조방법
KR20010057116A (ko) 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
KR100420082B1 (ko) 반도체장치의 모오스 트랜지스터 제조방법
KR0167611B1 (ko) 트랜지스터 제조 방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100302612B1 (ko) 모스 트랜지스터 제조방법
KR100450566B1 (ko) 씨모오스형 트랜지스터 제조 방법
JPS62190862A (ja) 相補型ｍｏｓ集積回路の製造方法
KR100301815B1 (ko) 반도체소자 및 그의 제조방법
KR100379534B1 (ko) 반도체 소자의 제조 방법
KR100531537B1 (ko) 반도체소자의 제조방법
KR20030035210A (ko) 반도체 소자의 제조방법
KR100264079B1 (ko) 반도체 소자 제조방법
KR930005743B1 (ko) 트렌치 커패시터 셀 제조방법
KR100469915B1 (ko) 듀얼게이트전극제조방법
KR100198607B1 (ko) 마스크 롬 제조방법
KR19980030449A (ko) Cmos 트랜지스터의 제조방법
KR20050063360A (ko) 반도체 소자의 불순물 영역 형성 방법
KR19980038048A (ko) 반도체소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee