KR20020032348A - 시드층 침착 - Google Patents

시드층 침착 Download PDF

Info

Publication number
KR20020032348A
KR20020032348A KR1020010065624A KR20010065624A KR20020032348A KR 20020032348 A KR20020032348 A KR 20020032348A KR 1020010065624 A KR1020010065624 A KR 1020010065624A KR 20010065624 A KR20010065624 A KR 20010065624A KR 20020032348 A KR20020032348 A KR 20020032348A
Authority
KR
South Korea
Prior art keywords
copper
substrate
seed layer
plating
layer
Prior art date
Application number
KR1020010065624A
Other languages
English (en)
Inventor
쉘넛제임스지.
매릭스데이비드
덧큐위치올레비.
쉬플리찰스알.
Original Assignee
마티네즈 길러모
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마티네즈 길러모, 쉬플리 캄파니, 엘.엘.씨. filed Critical 마티네즈 길러모
Publication of KR20020032348A publication Critical patent/KR20020032348A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1664—Process features with additional means during the plating process
    • C23C18/1671—Electric field
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Abstract

전도층을 가진 기판상에 구리 시드층(seed layer)을 침착시키는 방법이 개시된다. 이러한 방법은 작은 어퍼처(aperture), 및 바람직하게는 매우 작은 어퍼처를 가진 기판상에 구리 시드층을 침착시키는데 특히 적합하다.

Description

시드층 침착{Seed layer deposition}
본 발명은 일반적으로 후속 금속화를 위한 시드층의 분야에 관한 것이다. 특히, 본 발명은 금속화 전에 시드층을 침착하는 방법에 관한 것이다.
보다 소형의 마이크로일렉트로닉 디바이스(microelectronic device), 이를테면 서브-마이크론의 기하구조(geometry)를 가진 디바이스에 대한 경향은 보다 큰 밀도(density)를 다루는 복수의 금속화층을 가진 디바이스를 출현시켰다. 반도체 웨이퍼상에, 또한 배선(wiring)으로서 지칭된, 금속선을 형성하는데 사용된 통상의 금속 하나는 알루미늄이다. 알루미늄은 비교적 저렴하며, 저저항도를 가지고 있고, 비교적 에칭하기 쉽다는 장점이 있다. 알루미늄은 또한 다른 금속층을 연결하도록 바이어(via)내에 상호 접속부(interconnection)를 형성하는데 사용되어 왔다. 그러나, 바이어/접촉홀(contact hole)의 크기가 서브-마이크론 영역으로 축소되므로, 스텝 카버리지(step coverage) 문제가 나타나며, 이어서 알루미늄을 사용하여 서로 다른 금속층 사이의 상호 접속부를 형성할 때 신뢰성 문제를 야기시킬 수 있다. 이러한 열악한 스텝 카버리지는 높은 전류 밀도를 초래하며 전기이동(electromigration)을 증가시킨다.
바이어내에 개선된 상호 접속 경로를 제공하는 수단 하나는 금속층을 위한 알루미늄을 사용하면서 텅스텐과 같은 금속을 사용하여 완전히 충진된 플러그(plug)를 형성하는 것이다. 그러나, 텅스텐 공정은 고가이며 복잡하고, 텅스텐은 고저항도를 가지고 있으며, 텅스텐 플러그는 보이드(void)에 민감하고 배선층을 가진 인터페이스(interface)를 열악하게 형성한다.
구리는 상호 접속 금속화를 위한 대체 물질로서 제안되어 왔다. 구리는 텅스텐과 비교하여 개선된 전기 특성과 양호한 전기이동 특성 및 알루미늄 보다 낮은 저항도라는 장점이 있다. 구리에 대한 단점은 알루미늄과 텅스텐에 비해 에칭이 보다 어려우며 실리콘 다이옥사이드와 같은 유전체 층으로 이동하고(유전체 층을 통해 신속히 확산되는) 경향이 있다는 것이다. 이러한 이동을 방지하기 위해, 격벽층(barrier layer), 이를테면 티타늄 나이트라이드, 탄탈륨, 탄탈륨 나이트라이드, 탄탈륨 실리콘 나이트라이드, 텅스텐 나이트라이드, 등이 구리층의 침착 전에 사용되어야 한다.
금속층을 도포하기 위한 전형적인 기술, 이를테면 전기화학적 침착이 유일하게 구리를 전기 전도층에 도포하는데 적합하다. 따라서, 하도층의 전도성 시드층, 전형적으로는 구리와 같은 금속 시드층이 일반적으로 구리의 전기화학적 침착 전에 기판에 도포된다. 이러한 시드층은 다양한 방법, 이를테면 물리증착법("PVD") 및 화학증착법 ("CVD")에 의해 도포될 수 있다. 전형적으로는, 시드층은 다른 금속층에 비해 얇으며, 이를테면 50 내지 1500 옹스트롬의 두께이다. 이러한 금속 시드층, 특히 구리 시드층은 시드층의 표면상에 그리고 층의 벌크내에 모두 존재하는산화금속 그외에 상당한 두께 변화 또는 층내의 불연속부(discontinuity)와 같은 문제점을 격을 수 있다.
불연속부 또는 보이드는 금속, 이를테면 구리의 카버리지가 불완전하거나 결핍되어 있는 시드층의 부위이다. 이러한 불연속부는 시선 형태로 금속을 침착하는 것과 같은, 금속층의 불충분한 블랭킷 침착을 생기게 할 수 있다. 완전한 금속층이 이러한 시드층상에 전기화학적으로 침착되기 위해서, 불연속부는 최종 금속층의 침착 전에 또는 이 중에 충진되어야 하며, 그렇치 않으면 최종 금속층내에 보이드가 발생될 수 있다. 예를들어, PCT 특허출원 WO 99/47731호(Chen)에서는 처음에 초박판 시드층을 증착시키고 이어서 초박판 시드층을 전기화학적으로 향상시켜 최종 시드층을 형성함으로써 시드층을 제공하는 방법을 개시하고 있다. 이 특허출원에 따라, 2 단계의 공정은 불연속부, 즉 시드층의 카버리지가 불완전하거나 결핍되어 있는 시드층내의 부위가 감소된 시드층을 제공한다.
물리적 또는 화학적 증착법은 제어하기가 복잡하고 어렵다. 또한, PVD 방법은 시선 형태로 금속을 침착시키는 경향이 있다. 무전해 침착은 PVD 또는 CVD와 다르게, 보다 등각성(conformal)이 되게 하는 경향이 있으며, 따라서 보다 연속적인 시드층을 유도하는 보다 양호한 어퍼처 측벽 카버리지를 제공하며, 결국 후속 전기도금에 따라 보이드 형성이 감소된다.
전자 디바이스에서, 특히 0.5 마이크론 이하와 같은 매우 적은 기하구조를 가진 디바이스에서 표면 기하구조에 적합한 실질적으로 연속적인 시드층을 침착시키는 방법에 대한 필요성이 존재하고 있다.
놀랍게도 실질적으로 연속적인 시드층이 본 발명에 따른 1 단계로 침착될 수 있다는 사실을 알아냈다. 이러한 방법은 특히 ≤1㎛의 어퍼처를 가진 기판상에 기판의 표면 기하구조에 적합한 실질적으로 연속적인 시드층을 제공한다.
일예에서, 본 발명은 전도층과 ≤1㎛의 어퍼처를 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 계속 도금시켜 구리 시드층을 제공하는 단계를 포함하는 시드층의 침착방법을 제공한다.
제 2의 일예에서, 본 발명은 전도층과 ≤1㎛의 어퍼처를 가진 전자 디바이스 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 전자 디바이스 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 계속 도금시켜 구리 시드층을 제공하는 단계를 포함하는 전자 디바이스의 제조방법을 제공한다.
제 3의 일예에서, 본 발명은 불연속 시드층을 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간 동안 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 계속 도금시켜 실질적으로 연속적인 시드층을 제공하는 단계를 포함하는 기판상에 배치된 불연속 시드층을 향상시키는 방법을 제공한다.
다음 약호는 본문에서 명백히 달리 제시되지 않는다면 다음 의미를 가질 것이다: nm= 나노미터; ㎛= 마이크론=마이크로미터; nm=나노미터; ℃=도 센티그레이드; g/L=1리터당 그램; mA/cm2= 1제곱 센티미터당 밀리암페어; M=몰; 및 ppm= 1백만당부.
명세서 전반에 걸쳐 사용된, "피처"는 기판상의 기하구조, 이를테면 트렌치와 바이어를 뜻하나 이들에 한정되지 않는다. "어퍼처"는 함몰된 피처, 이를테면 바이어와 트렌치를 뜻한다. "작은 피처"란 크기가 1 마이크론 또는 보다 작은 피처를 뜻한다. "매우 작은 피처"는 크기가 1/2 마이크론 또는 보다 작은 피처를 뜻한다. 비슷하게, "작은 어퍼처"는 크기가 1 마이크론 또는 보다 작은(≤1㎛) 어퍼처를 뜻하고 "매우 작은 어퍼처"는 크기가 1/2 마이크론 또는 보다 작은(≤0.5㎛) 어퍼처를 뜻한다. 명세서 전반에 걸쳐 사용된, "도금"이란 본문에서 명백히 다르게 제시되지 않는다면, 금속 전기도금을 뜻한다. "침착"과 "도금"은 명세서 전반에 걸쳐 상호 교환하여 사용된다. "할로"는 플루오로, 클로로, 브로모, 및 요오도를 뜻한다. 비슷하게, "할라이드"란 플루오로라이드, 클로라이드, 브로마이드 및 요오다이드를 뜻한다. "알킬"은 직쇄, 측쇄 및 사이클릭 알킬 그룹을 포함한다.
모든 퍼센트와 비율은 달리 제시되지 않는 한 중량 기준이다. 모든 범위는 포괄적이고 조합될 수 있다.
본 발명은 전도층과 ≤1㎛의 어퍼처를 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 계속 도금시켜 구리 시드층을 제공하는 단계를 포함하는 시드층의 침착방법을 제공한다. 본 발명은 다양한 기판, 특히 전자 디바이스의 제조에 사용된 기판상에 시드층을 침착시키는데 적합하다.
적합한 기판은 금속의 후속 전기침착을 위한 전도층을 함유하는 것이다. 특히 적합한 기판은 집적회로와 반도체, 인쇄배선판 내부층과 외부층, 유연성 회로 등의 제조에 사용된 웨이퍼이다. 기판이 웨이퍼인 것이 바람직하다. 기판의 일예는 ≤1㎛, 구체적으로는 ≤0.5㎛, 및 보다 구체적으로는 ≤0.18㎛의 크기를 가진 하나 이상의 어퍼처를 함유한 기판을 포함하나, 이에 한정되지 않는다.
전형적인 전도층은 격벽층(barrier layer), 이를테면 집적회로의 제조에 사용된 격벽층을 포함한다. 이러한 전도층은 단지 전도층에 포텐셜(potential)의 인가에 의해 도금이 개시되도록 충분히 전도성을 가질 필요가 있다. 적합한 격벽층은 하나 이상의 코발트, 코발트-텅스텐-인, 텅스텐, 텅스텐 나이트라이드 또는 티타늄 나이트라이드를 함유하는 것들을 포함한다.
본 발명에 따라 광범위한 무전해 구리 도금조가 사용될 수 있다. 일반적으로, 이러한 무전해 도금액은 전형적으로 구리 이온, 하나 이상의 환원제 및 임의로 착화제를 함유한다. 전형적으로, 무전해 도금액은 수성이지만, 또한 하나 이상의 유기 용매를 함유한다.
구리 이온은 가용성 형태로, 이를테면 구리 나이트레이트, 구리 설페이트, 구리 설파메이트, 구리 설포네이트, 구리 알킬설포네이트, 구리 아릴설포네이트, 구리 할라이드, 구리 플루오로보레이트, 구리 글루코네이트, 구리 아세테이트, 구리 포메이트 등으로 무전해 도금조에 존재할 수 있다. 이러한 구리 이온의 양은 사용된 특정 무전해 조에 좌우된다. 이러한 양은 본 기술의 숙련가의 능력내에 있으며 전형적으로 약 1 내지 약 5g/L, 및 바람직하게는 약 2 내지 약 3 g/L의 범위로 구리 금속(제로가 구리)의 양을 제공하는데 충분하다.
광범위한 환원제가 이러한 무전해 조에 사용될 수 있다. 적합한 환원제는 소듐 하이포포스파이트, 포타슘 하이포포스파이트, 소듐 보로하이드라이드, 포름알데하이드, 디메틸아민 보란, 트리메틸아민 보란, 메틸모폴리노 보란, 모폴리노 보란, 디이소프로필아미노 보란, L-소듐 아스코르베이트, 소듐 포스파이트, 포타슘 포스파이트, 타르타르산, 글루코스, 글리세린, 소듐 N,N-디에틸글리신, 소듐 포메이트, 포타슘 포메이트, 티타늄 트리클로라이드, 히드라진, 티오우레아, 메틸티오우레아, N-메틸티오우레아, N-에틸티오우레아, 히드로퀴논, 2가 구리 화합물, 등을 포함하나, 이들에 한정되지 않는다. 포름알데하이드, 디메틸아민 보란 및 소듐 보로하이드라이드가 바람직하다. 무전해 조에서 이러한 환원제의 양은 본 기술의 숙련자에게 잘 알려져 있으며 선택된 특정 환원제와 무전해 조가 빠르거나 느린 구리 무전해 도금조인지에 좌우된다. 예를들어, 포름알데하이드가 환원제로서 사용될 때, 전형적으로 약 1 내지 약 15 g/L 및 바람직하게는 약 6 내지 약 12 g/L의 범위로 사용된다.
임의로, 무전해 조는 하나 이상의 착화제, 이를테면 에틸렌디아민, 에틸렌디아민테트라아세트산("EDTA"), 테트라메틸렌디아민, 시트레이트 염, 타르트레이트 염 이를테면 로셀(Rochelle)염, 등을 함유할 수 있다.
구리 무전해 도금조는 전형적으로 알칼리성 및 바람직하게는 고알칼리성이다. 따라서, 이러한 무전해 조는 전형적으로 하나 이상의 염기를 함유한다. 적합한 염기는 알칼리 금속 하이드록사이드, 암모늄 하이드록사이드, 테트라(C1-C4)알킬암모늄 하이드록사이드 등을 포함한다. 바람직한 염기는 소듐 하이드록사이드, 포타슘 하이드록사이드, 리튬 하이드록사이드 및 테트라메틸암모늄 하이드록사이드를 포함한다. 이러한 염기는 무전해 구리 도금조에 원하는 알칼리성을 제공하는데 충분한 양으로 첨가된다. 전형적으로는, 이러한 염기는 약 7.5 내지 약 14, 바람직하게는 약 8 내지 약 13.5, 및 보다 바람직하게는 약 8.5 내지 약 13의 pH 범위를 제공하는데 충분한 양으로 첨가된다.
전도층을 가진 기판을 전형적으로는 다양한 방법, 이를테면 침지, 스프레잉(spraying), 스핀 코팅(spin coating), 플루드 코팅(flood coating) 등에 의해 구리 무전해 도금조와 접촉시킨다. 무전해 구리 조와 접촉시에, 전도층상의 구리 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고, 그후 전류를 중단하고 시드층을 무전해로 도금시킨다. 무전해 구리 조에서 도금을 개시하는데 단지 저전류 밀도가 필요하다. 적합한 전류 밀도는 약 10 mA/cm2및 바람직하게는 약 5 mA/cm2이하이다. 이러한 저전류 밀도는 도금을 개시하는데 있어서 전형적으로 약 30초간 이하, 및 바람직하게는 약 10 내지 약 30초간 적용된다. 이론에 메이고 쉽지 않지만, 이러한 저전류 밀도의 적용은 무전해 구리 침착을 위한 촉매 부위로서 작용하는 전도층상에 구리 시드 결정의 전기침착을 개시한다고 믿어진다.
전류를 중단한 후, 전도성 층을 함유한 기판은 전형적으로 원하는 구리 시드층을 침착시키는데 충분한 시간 동안 무전해 도금조와 접촉 상태로 유지한다. 적합한 도금 시간은 전형적으로는 적어도 약 0.5분, 바람직하게는 적어도 약 1분, 및 보다 바람직하게는 적어도 약 5분간이다. 다른 적합한 도금 시간은 적어도 약 20분간을 포함한다. 사용된 도금 시간에 대해 실질적인 상한선은 없다. 이러한 무전해 도금이 오랜동안 수행될수록, 얻어진 금속 침착물은 보다 두텁게 된다. 본 기술의 숙련가는 도금 속도가 침착물의 두께가 증가함에 따라 느려질 수 있다는 사실이 이해될 것이다. 전형적으로는, 이러한 무전해 도금은 실온 이하에서 약 95℃, 및 바람직하게는 25 내지 80℃의 온도에서 수행될 수 있다. 이러한 시간과 온도는 사용된 특정 무전해 도금조에 따라 달라진다.
일단 원하는 구리 시드층이 얻어지면, 기판을 무전해 도금조와 접촉 상태에서 꺼내 임의로 린스할 수 있다. 그후 시드층 함유 기판을 추가로 도금하여, 이를테면 시드층을 전기도금조, 바람직하게는 구리 도금조와 접촉시킴으로써, 어퍼처를 실질적으로 충진하거나 완전히 충진할 수 있다. 특히 적합한 전기도금조는 쉬플리사(Shipley Company, Marlborough, Massachusetts)제 ULTRAFILLTM2001 EP 구리 침착 케미스트리이다. 구리 전기도금조는 전형적으로는 하나 이상의 구리이온원과 전해질을 함유한다. 바람직하게는 전해질은 산성이다. 구리와 전해질의 양은 광범위하게 달라질 수 있으며 본 기술의 숙련가의 능력내에서 잘 알려져 있다. 이러한 전기도금조는 임의로 하나 이상의 첨가제, 이를테면 할라이드, 촉진제(accelerator) 또는 증백제(brightnere), 억제제(suppressor), 평탄화제 (leveler), 그레인 리파이너(grain refiner), 습윤제, 계면활성제 등을 함유할 수 있다. 이러한 첨가제의 양은 본 기술의 숙련자의 능력내에서 잘 알려져 있다.
별도의 일예에서, 기판은 무전해 구리조에서 원하는 구리 두께가 얻어질 때까지 유지될 수 있다. 이러한 방식으로, 구리 시드층을 함유한 기판이 분리되지 않으며, 오히려 원하는 두께의 구리 금속층이 전도층상에 바로 침착된다. 집적회로의 제조에서, 이러한 방법은 별도의 시드층 단계가 회피될 수 있으므로 유용하다. 따라서 기판(웨이퍼)내 어퍼처를 실질적으로 또는 완전히 충진하는데 충분한 두께의 구리층이 격벽층상에 바로 침착될 수 있다.
본 발명은 또한 기판상에 불연속적인 금속 시드층을 향상시키는데 적합하다. 불연속적인 금속 시드층을 "향상시키는 것"이란 시드층을 보충하거나 확장시켜 이러한 불연속부 또는 부위가 없는 시드층으로 실질적으로 충진하거나, 및 바람직하게는 완전히 충진한다는 것을 의미한다. 따라서, 본 발명은 또한 불연속적인 시드층을 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 도금을 계속하여 실질적으로 연속적인 시드층을 제공하는 단계를 포함하는 기판상에 배치된 불연속 시드층을 향상시키는 방법을 제공한다.
본 발명은 증착법, 이를테면 CVD 또는 PVD에 의해 또는 다른 침착 수단에 의해 침착된 시드층을 향상시키는데 사용될 수 있다. 바람직하게는, 이러한 시드층은 구리 또는 구리 합금이다. 또한 이러한 시드층을 집적회로의 제조에 사용된 웨이퍼상에 배치하는 것이 바람직하다.
본 발명의 장점은 전형적인 무전해 촉매, 이를테면 팔라듐 및 팔라듐/주석을 사용하지 않는다는 것이다. 추가 장점은 얻어진 시드층이 실질적으로 연속적이고및 바람직하게는 연속적이라는 것이다. 즉, 본 발명에 따라 향상되고/되거나 침착된 시드층은 기판의 표면적 >95%, 바람직하게는 >98%, 및 보다 바람직하게는 >99%를 피복한다. 이러한 시드층은 또한 등각성인 무전해 침착물로 인해 균일하다.
본 발명의 시드층은 상기에 논의된, 광범위한 기판상에 침착될 수 있다. 본 발명의 방법은 어려운 가공품, 이를테면 작은 직경, 고종횡비의 마이크로바이어 및 다른 어퍼처를 가진 회로판 기판의 후속 무전해 또는 전해 도금용 시드층을 제공하는데 특히 유용하다. 본 발명의 방법은 또한 집적회로 디바이스, 이를테면 형성된 반도체 디바이스 등 상에 시드층을 침착시키는데 특히 유용하다. 본 발명의 방법은 고종횡비의 마이크로바이어와 트렌치, 이를테면 4:1 또는 그 이상의 종횡비의 마이크로바이어와 트렌치를 가진 기판상에 실질적으로 연속적인 시드층을 제공하는데 특히 적합하다.
상기에 논의한 바와 같이, 약 200 nm 또는 보다 적은 직경을 가진, 적어도 4:1의 종횡비의 마이크로바이어와 트렌치는 본 발명의 실질적으로 연속적인 시드층상에 결함 없이(예를들어, 이온 빔 시험에 의해 보이드 또는 내재물(inclusion)이 없슴) 효과적으로 구리 도금될 수 있다. 150 nm 이하, 또는 심지어 약 100 nm 이하, 및 5:1, 6:1, 7:1, 10:1 또는 보다 큰 종횡비를 가진 어퍼처를 포함하는 기판상의 시드층은 본 발명을 이용하여 침착되거나 효과적으로 향상될 수 있다. 본 발명은 0.18㎛ 및 보다 적은 어퍼처를 가진 기판상에 시드층을 침착하고 보충하는데 특히 적합하다.
금속화, 즉 어퍼처의 충진 후에, 웨이퍼의 경우 기판을 바람직하게는화학적-기계적 평탄화("CMP")시키나. CMP 과정은 본 발명에 따라 다음과 같이 수행될 수 있다.
이동형 폴리싱 패드의 표면에 대해 웨이퍼를 밀어 부치는 웨이퍼 캐리어(carrier)에 웨이퍼를 고정시킨다. 폴리싱 패드는 종래의 부드러운 폴리싱 패드 또는 그루브가 있는 폴리싱 패드일 수 있다. 그루부가 있는 적합한 폴리싱 패드는 로델사(Rodel, Inc., Newark, Delaware)로부터 얻을 수 있다. 폴리싱 패드는 폴리싱 패드를 회전시킬 수 있는 종래의 플래튼(platen)상에 위치시킬 수 있다. 폴리싱 패드는 접착제, 이를테면 양면에 접착제를 가진 양면 테이프를 포함하나, 이들에 한정되지 않는 취부 수단에 의해 플래튼상에서 취부할 수 있다.
폴리싱 용액 또는 슬러리를 폴리싱 패드상에 공급한다. 웨이퍼 캐리어를 폴리싱 패드 위에서 서로 다른 위치에 있게 할 수 있다. 웨이퍼를 웨이퍼 홀더, 진공 또는 유체 텐셔닝(tensioning)(물과 같은, 그러나 이에 한정되지 않는 유체와 같은, 그러나 이에 한정되지 않음)과 같은, 그러나 이들에 한정되지 않는 적합한 취부 수단에 의해 일정 위치로 취부할 수 있다. 취부 수단이 진공에 의한 것이라면, 웨이퍼 캐리어에 연결되어 있는 홀로우 샤프트가 있는 것이 바람직하다. 추가로, 홀로우 샤프트는 공기 또는 불활성 가스와 같은, 그러나 이들에 한정되지 않는 가스 압력을 조절하거나 진공을 이용하여 웨이퍼를 초기에 취부하는데 사용될 수 있었다. 가스 또는 진공은 홀로우 샤프트에서 캐리어로 흐를 것이다. 가스는 웨이퍼를 원하는 외형을 위해 폴리싱 패드에 대해 웨이퍼를 밀착시킬 수 있다. 진공은 웨이퍼 캐리어에서 일정 위치로 웨이퍼를 초기에 취부할 수 있다. 일단 웨이퍼가 폴리싱 패드의 상단에 위치하면 진공이 유리될 수 있으며 가스 압력이 투입되어 폴리싱 패드에 대해 웨이퍼를 밀어내게 할 수 있다. 그후 과량의 또는 원하지 않는 구리가 제거된다. 플래튼과 웨이퍼 캐리어는 별개로 회전될 수 있다. 따라서, 웨이퍼를 같거나 서로 다른 속도에서 폴리싱 패드와 동일한 방향으로 회전시키거나 웨이퍼를 폴리싱 패드와 반대 방향으로 회전시킬 수 있다.
따라서, 본 발명은 반도체 웨이퍼를 회전형 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하는 화학적 기계적 평탄화 공정을 이용하여 ≤1㎛의 어퍼처를 하나 이상 함유하는 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공하며; 여기서 어퍼처는 전도층과 1㎛ 이하의 어퍼처를 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간 동안 기판을 저전류 밀도로 처리하고; 전류를 중단하고; 무전해로 도금을 계속하여 구리 시드층을 제공하는 것으로부터 얻어진 시드층 침착물을 함유한다.
<실시예 1>
2 g/L의 구리 설페이트, 18 g/L의 테트라메틸암모늄 하이드록사이드, 3.5 g/L의 포름알데하이드, 40 g/L의 EDTA 및 <1 g/L의 다른 첨가제를 함유한 구리조를 준비한다. 그후 티타늄 나이트라이드("TiN") 격벽층이 PVD에 의해 기판상에 침착된 웨이퍼 기판을 양극(anode)이 포함된, 50℃의 온도에 있는, 구리 조와 접촉시킨다. 전압을 기판에 인가하고, 기판을 음극(cathode)으로 하여, 60초간 5mA/cm2의 전류 밀도를 생성하여, 이 시간 중에 구리 시드층을 격벽 물질상에 침착시킨다.그후 전압을 제거하고 웨이퍼 기판을 약 5 내지 100 nm의 두께를 가진 구리 시드층을 침착시키는데 충분한 시간동안 구리조와 접촉 상태로 유지한다. 그후 기판을 구리 조로부터 꺼내서 탈이온화수로 린스한다.
<실시예 2>
그후 산소 함량이 감소된 분위기에서 60초간 웨이퍼를 핫 플레이트(hot plate)상에 위치시켜 실시예 1의 웨이퍼 기판을 아닐링한다. 핫 플레이트의 온도는 200℃이다. 그후 웨이퍼 기판을 핫 플레이트에서 꺼내 냉각시킨다. 일단 냉각되면, 웨이퍼 기판을 ULTRAFILL 2001 상표명하에 쉬플리사에 의해 시판된 것과 같은 전해질 구리 도금조로 처리하여 웨이퍼 기판을 금속화한다. 웨이퍼 기판을 원하는 금속화된 층을 제공하는데 충분한 시간 동안 전해질 도금조에 놓는다. 그후 전해질 도금 조에서 웨이퍼 기판을 꺼내고, 탈이온화수로 린스한 다음 추가로 가공 처리한다.
<실시예 3>
테트라메틸암모늄 하이드록사이드의 첨가에 의해 9.0으로 조절된 pH를 가진 물에서, 구리 클로라이드(10 g/L), N-하이드록시에틸 에틸렌디아민 트리아세트산(26 g/L), 소듐 하이포포스파이트(26 g/L)를 함유한 구리 조를 준비한다. 그후 코발트-텅스텐-포스파이드 격벽층을 가진 웨이퍼 기판을 50℃의 온도에 있고, 양극이 포함된 구리 조와 접촉시킨다. 그후 전압을 기판에 인가하고, 기판을 음극으로 하여, 60초간 5 mA/cm2의 전류 밀도를 생성하고, 이 시간 중에 구리 시드층을 격벽층상에 침착시킨다. 그후 전압을 제거하고 웨이퍼 기판을 약 5 내지 100 nm의 두께를 가진 구리 시드층을 침착하는데 충분한 시간 동안 구리 조와 접촉 상태로 방치한다. 그후 기판을 구리 조에서 꺼내, 탈이온화수로 린스한 다음 실시예 2의 방법에 따라 추가로 가공 처리한다.
<실시예 4>
묽은 황산의 첨가에 의해 3으로 조절된 pH를 가진 물에서, 구리 설페이트(0.04M), N-하이드록시에틸 에틸렌디아민 트리아세트산(0.05M), 소듐 하이포포스파이트(0.34M)를 함유한 1 리터 구리 조를 준비한다. 그후 TiN 격벽층을 가진 웨이퍼 기판을 50℃의 온도에 있고, 양극이 함유된 구리 조와 접촉시킨다. 그후 기판에 전압을 인가하고, 기판을 음극으로 하여, 5 mA/cm2의 전류 밀도를 60초간 생성하며, 이 시간 중에 구리 시드층을 격벽층상에 침착시킨다. 그후 전압을 제거하고 웨이퍼 기판을 약 5 내지 100 nm의 두께를 가진 구리 시드층을 침착시키는데 충분한 시간 동안 구리 조와 접촉 상태로 방치한다. 그후 기판을 구리조에서 꺼내고, 탈이온화수로 린스한 다음 실시예 2의 방법에 따라 추가로 가공 처리한다.
본 발명에 따라 전도층을 가진 기판상에 구리 시드층을 침착시키는 방법은작은 어퍼처, 및 바람직하게는 매우 작은 어퍼처를 가진 기판상에 구리 시드층을 침착시키는데 특히 적합하다.

Claims (27)

  1. 전도층과 1㎛ 이하의 어퍼처(aperture)를 가진 기판(substrate)을 무전해(electroless) 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고; 전류를 중단한 다음; 무전해 도금을 계속하여 구리 시드층(seed layer)을 제공하는 단계를 포함하는 것을 특징으로 하는 시드층의 침착방법.
  2. 제 1 항에 있어서, 전도층이 격벽층(barrier layer)인 방법.
  3. 제 2 항에 있어서, 격벽층이 코발트, 코발트-텅스텐-포스포러스, 텅스텐, 텅스텐 나이트라이드 또는 티타늄 나이트라이드를 포함하는 방법.
  4. 제 1 항에 있어서, 전류 밀도가 약 10 mA/cm2이하인 방법.
  5. 제 4 항에 있어서, 전류 밀도가 약 5 mA/cm2이하인 방법.
  6. 제 1 항에 있어서, 시간이 약 30 초 이하인 방법.
  7. 제 6 항에 있어서, 시간이 약 10 내지 약 30 초인 방법.
  8. 제 1 항에 있어서, 어퍼처가 5 ㎛ 이하인 방법.
  9. 제 1 항에 있어서, 기판이 웨이퍼인 방법.
  10. 전도층과 ≤1㎛의 어퍼처를 가진 전자 디바이스(electronic device) 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 전자 디바이스 기판을 저전류 밀도로 처리하고; 전류를 중단한 다음; 무전해로 도금을 계속하여 구리 시드층을 제공하는 단계를 포함하는 구리 시드층의 제공 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  11. 제 10 항에 있어서, 전도층이 격벽층인 방법.
  12. 제 11 항에 있어서, 격벽층이 코발트, 코발트-텅스텐-포스포러스, 텅스텐, 텅스텐 나이트라이드 또는 티타늄 나이트라이드를 포함하는 방법.
  13. 제 10 항에 있어서, 전류 밀도가 약 10 mA/cm2이하인 방법.
  14. 제 13 항에 있어서, 전류 밀도가 약 5 mA/cm2이하인 방법.
  15. 제 10 항에 있어서, 시간이 약 30 초 이하인 방법.
  16. 제 15 항에 있어서, 시간이 약 10 내지 약 30 초인 방법.
  17. 제 10 항에 있어서, 어퍼처가 5 ㎛ 이하인 방법.
  18. 제 10 항에 있어서, 전자 디바이스가 집적회로인 방법.
  19. 제 10 항에 있어서, 기판이 웨이퍼인 방법.
  20. 불연속적인(discontinuous) 시드층을 가진 기판을 무전해 구리 도금조와 접촉시키고; 전도층상에 구리의 도금을 개시하는 시간동안 기판을 저전류 밀도로 처리하고; 전류를 중단한 다음; 무전해로 도금을 계속하여 실질적으로 연속적인 시드층을 제공하는 단계를 포함하는 것을 특징으로 하여 기판상에 배치된 불연속적인 시드층을 향상시키는 방법.
  21. 제 20 항에 있어서, 불연속적인 시드층이 구리 또는 구리 합금인 방법.
  22. 제 20 항에 있어서, 전류 밀도가 약 10 mA/cm2이하인 방법.
  23. 제 22 항에 있어서, 전류 밀도가 약 5 mA/cm2이하인 방법.
  24. 제 20 항에 있어서, 시간이 약 30 초 이하인 방법.
  25. 제 24 항에 있어서, 시간이 약 10 내지 약 30 초인 방법.
  26. 제 20 항에 있어서, 어퍼처가 5 ㎛ 이하인 방법.
  27. 제 20 항에 있어서, 기판이 웨이퍼인 방법.
KR1020010065624A 2000-10-25 2001-10-24 시드층 침착 KR20020032348A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24308600P 2000-10-25 2000-10-25
US60/243,086 2000-10-25

Publications (1)

Publication Number Publication Date
KR20020032348A true KR20020032348A (ko) 2002-05-03

Family

ID=22917315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065624A KR20020032348A (ko) 2000-10-25 2001-10-24 시드층 침착

Country Status (3)

Country Link
JP (1) JP2002275639A (ko)
KR (1) KR20020032348A (ko)
TW (1) TW521325B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663243B2 (ja) * 2004-01-13 2011-04-06 上村工業株式会社 無電解銅めっき浴
JP5300156B2 (ja) * 2008-08-07 2013-09-25 Ｊｘ日鉱日石金属株式会社 無電解めっきにより銅薄膜を形成しためっき物
JP5388191B2 (ja) * 2009-05-26 2014-01-15 Ｊｘ日鉱日石金属株式会社 貫通シリコンビアを有するめっき物及びその形成方法
JP5678698B2 (ja) * 2011-02-01 2015-03-04 トヨタ自動車株式会社 触媒微粒子の製造方法
JP5664370B2 (ja) * 2011-03-16 2015-02-04 トヨタ自動車株式会社 触媒微粒子の製造方法
JP6527030B2 (ja) 2015-06-19 2019-06-05 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures

Also Published As

Publication number Publication date
JP2002275639A (ja) 2002-09-25
TW521325B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
US6824665B2 (en) Seed layer deposition
KR100420157B1 (ko) 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법
KR100852636B1 (ko) 시드 보충 및 전기도금조
US8197662B1 (en) Deposit morphology of electroplated copper
KR20020032335A (ko) 도금 촉매
US20050029662A1 (en) Semiconductor production method
EP1201790B1 (en) Seed layer
KR20030079745A (ko) 미세회로배선의 형성방법 및 장치
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
US20020090484A1 (en) Plating bath
KR20020032348A (ko) 시드층 침착
US6797146B2 (en) Seed layer repair
US20050199507A1 (en) Chemical structures and compositions of ECP additives to reduce pit defects
KR101014839B1 (ko) 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법
JP2009065207A (ja) 集積回路チップ上の電気めっき相互接続構造
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
JP2010206212A (ja) 集積回路チップ上の電気めっき相互接続構造
US6083834A (en) Zincate catalysis electroless metal deposition for via metal interconnection
KR101303964B1 (ko) 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
US20020079232A1 (en) Seed layer deposition
JP3904328B2 (ja) 基板のめっき方法
KR20020032347A (ko) 시드층
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
KR20020031074A (ko) 도금조
KR20040007111A (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application