KR20030079745A - 미세회로배선의 형성방법 및 장치 - Google Patents

미세회로배선의 형성방법 및 장치 Download PDF

Info

Publication number
KR20030079745A
KR20030079745A KR10-2003-0020532A KR20030020532A KR20030079745A KR 20030079745 A KR20030079745 A KR 20030079745A KR 20030020532 A KR20030020532 A KR 20030020532A KR 20030079745 A KR20030079745 A KR 20030079745A
Authority
KR
South Korea
Prior art keywords
plating
copper
substrate
film
forming
Prior art date
Application number
KR10-2003-0020532A
Other languages
English (en)
Inventor
이토노부카즈
혼고아키히사
후쿠나가아키라
나가이미즈키
기미츠카료이치
고바야시다케시
사토다쿠로
Original Assignee
가부시키 가이샤 에바라 세이사꾸쇼
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키 가이샤 에바라 세이사꾸쇼, 엔이씨 일렉트로닉스 코포레이션 filed Critical 가부시키 가이샤 에바라 세이사꾸쇼
Publication of KR20030079745A publication Critical patent/KR20030079745A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Abstract

본 발명에서는, 구리도금에 의하여 구리원자의 이동이 지연 또는 억제되어 마이그레이션이 방지되는 구리배선을 형성할 수 있는 미세회로배선을 형성하는 방법 및 장치가 제공된다. 상기 미세회로배선형성방법은 배리어층 및 선택적으로 시드층에 의하여 덮힌 미세회로패턴을 갖는 전자회로용 기판을 제공하는 단계, 구리합금도금에 의하여 상기 기판의 표면에 제1도금막을 형성하는 단계 및 구리도금에 의하여 상기 제1도금막의 표면에 제2도금막을 형성하는 단계를 포함한다.

Description

미세회로배선의 형성방법 및 장치{METHOD AND APPARATUS FOR FORMING FINE CIRCUIT INTERCONNECTS}
본 발명은 도금에 의하여 반도체웨이퍼 또는 인쇄배선판과 같은 미세회로패턴을 갖는 기판의 표면에 미세회로배선을 형성하는 방법 및 장치에 관한 것으로, 특히 스트레스마이그레이션(stress-migration) 및 일렉트로마이그레이션 (electromigration)없이 미세회로배선을 제공하기 위한 합금도금을 채용하는 미세회로배선을 형성하는 방법 및 장치에 관한 것이다.
반도체웨이퍼 또는 인쇄배선판과 같은 미세회로패턴을 갖는 기판에 배선을 형성하기 위해서, 통상적으로 주배선재료로 알루미늄이 사용되어 왔다. 보다 미세한 회로패턴을 추구하는 최근의 경향에 발맞춰, 알루미늄보다 낮은 전기저항을 갖는 구리 또한 배선재료로서 사용하게 되었다. 현재 이러한 구리배선은 주로 황산구리도금액을 사용하는 도금에 의하여 생산된다.
최근에는, 기판상에 보다 미세한 회로에 대한 요구가 증가하고 있다. 이는 보다 작은 배선공간 및 보다 얇은 배선층을 필요로 할뿐만 아니라 마이그레이션에 대한 내성의 개선에 따른 엄격한 요건을 필요로 한다. 마이그레이션의 2가지 종류가 알려져 있는데, 그 중 하나는 소위 "일렉트로마이그레이션"이라 불린다. 일렉트로마이그레이션은 배선을 형성하는 금속의 원자가 고밀도의 전류로 인해 국부적으로 이동하여, 결국 단선(disconnection)을 야기하는 현상이다. 다른 하나는 소위 "스트레스마이그레이션"이라 부르며 배선내의 응력으로 인하여 배선을 형성하는 금속원자가 이동하는 현상이다. 종래의 알루미늄 배선기술 또는 순수구리 배선기술로는 이들 마이그레이션에 적절히 대처하기가 어려워 지고 있다.
상기 마이그레이션 현상에 대처하기 위하여, 화학적기계적폴리싱(CMP)후에구리막을 선택적으로 덮고 보호하기 위한 캡(cap)재료(보호막), 기판에 가장 먼저 도포될 배리어금속 및 배리어층 위로 도포될 시드층의 최적화에 관한 많은 연구가 이루어져 왔다. 하지만, 마이그레이션의 문제에 대한 충분한 해법은 아직 제공되지 않고 있다.
본 발명은 관련기술에 있어 상술한 상황의 관점에서 이루어졌다. 따라서, 본 발명의 목적은 구리도금에 의하여 구리원자의 이동이 지연 또는 억제되어 마이그레이션이 방지되는 구리배선을 형성할 수 있는 미세회로배선형성 방법 및 장치를 제공하는 것이다.
현재, 본 발명에 의하면 순수구리에서보다 구리합금에서의 구리원자의 이동속도가 느리다는 것이 발견되었다. 또한, 전자회로를 형성하기 위한 구리도금에 앞서 구리합금의 도금막을 형성시키는 것이 미세배선에서의 마이그레이션을 현저히 억제할 수 있다는 것도 발견되었다. 본 발명은 이러한 발견을 기초로 하여 성취되었다.
즉, 본 발명은, 미세회로배선을 형성하는 방법으로서, 배리어층 및 선택적으로는 시드층으로 덮힌 미세회로패턴을 갖는 전자회로용 기판을 제공하는 단계; 구리합금도금에 의하여 기판의 표면에 제1도금막을 형성하는 단계; 및 구리도금에 의하여 제1도금막의 표면에 제2도금막을 형성하는 단계를 포함하는 방법을 제공한다.
구리도금에 의하여 얻어지는 순수구리배선의 경우에, 고밀도전류로 인해 원자의 마이그레이션이 종종 발생한다. 또한, 상기 배선은 응력에 의해 변형되기 쉽고, 일렉트로마이그레이션 저항 및 스트레스마이그레이션 저항이 나쁘다.
본 발명의 상기한 방법에 따르면, 구리합금도금막(제1도금막)이 구리도금에 앞서 형성되고 구리도금후에 어닐링처리가 수행되어 전체 배선이 합금됨으로써 구리 원자의 마이그레이션 및 배선의 변형이 억제될 수 있다.
본 발명에 따른 마이그레이션에 대한 내성의 개선효과에 대한 이유는 아직 완전히 규명되지 않았다. 하지만, 구리배선에서의 구리 원자의 이동이 억제되고 구리배선의 변형에 대한 저항성이 향상되는 것 둘 모두는 구리의 합금에 기인하는 것으로 생각된다.
구리합금에 의한 도금으로 형성되는 제1도금막으로는 구리의 일렉트로마이그레이션 및/또는 스트레스마이그레이션을 방지하는 막이 바람직하다.
제1도금막은 구리 및 구리와 함께 공석합금을 형성할 수 있는 금속을 함유한 합금도금액으로부터 석출된다. 구리와 함께 공석합금을 형성할 수 있는 금속의 특정 예시로는 Fe, Co, Ni, Zn, Sn, In, Ga, Tl, Zr, W, Mo, Rh, Ru, Ir, Ag, Au 및 Bi를 포함한다.
구리합금도금에 의하여 형성되는 제1도금막에서 구리 이외의 금속의 함량은 0.01 내지 10 원자%가 바람직하다. 구리합금도금에 의하여 형성되는 제1도금막의 비저항은 체적저항률로 표현하여 5μΩㆍcm보다 크지 않은 것이 바람직하다.
제1도금막은 전기도금 또는 무전해도금에 의하여 바람직하게는 1nm 내지 200nm의 두께로 형성될 수 있다.
구리도금에 의하여 형성되는 제2도금막은 기판에 제공되는 미세트렌치 및/또는 비아홀의 매입(embedding)을 위한 막일 수 있다. 상기 제2도금막은, 예를 들어 황산 또는 알칸이나 알카놀 술폰산을 함유한 구리도금욕 또는 파이로인산을 함유한 구리도금욕에서 형성될 수 있다.
구리도금에 의하여 제2도금막을 형성한 후에, 100 내지 500℃에서 어닐링처리를 수행하는 것이 바람직하다.
또한, 본 발명은, 미세회로배선을 형성하는 장치로서, 구리합금도금에 의하여 기판의 표면에 제1도금막을 형성하는 구리합금도금부; 구리도금에 의하여 제1도금막의 표면에 제2도금막을 형성하는 구리도금부; 기판을 세정하는 세정부와; 기판을 반입하고 반출하는 반입 및 반출부를 포함하는 장치를 제공한다.
본 발명의 상기 및 기타 목적, 특징 및 장점은 본 발명의 바람직한 실시예를 예시의 방법으로 도시하고 있는 첨부도면과 연계하여 쓰여진 다음의 설명을 읽고나면 명백해질 것이다.
도 1a 내지 도 1e는 일련의 공정단계에서 본 발명의 일 실시예에 따른 미세회로배선을 형성하는 방법을 나타낸 단면도,
도 2는 본 발명에 따른 일 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도,
도 3은 본 발명의 다른 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도,
도 4는 본 발명의 또 다른 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도,
도 5는 본 발명의 또 다른 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도,
도 6은 폴리싱부가 포함되어 있는, 본 발명의 또 다른 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도이다.
이제, 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 1a 내지 도 1e는 일련의 공정단계에서 본 발명의 일 실시예에 따른 미세회로배선을 형성시키는 방법의 단면도를 나타내고 있다. 먼저, 도 1a에 나타낸 바와 같이, 기판(3)의 표면에 형성된 도전층(2)의 표면에 석출된 절연층(1)에는 예를 들어, 리소그래피/에칭기술에 의하여 비아홀(30) 및 미세트렌치(32)를 포함하는 미세회로패턴(34)이 형성된다. 다음에는, 도 1b에 나타낸 바와 같이, 앞에서 형성된회로패턴(34)을 갖는 기판의 표면 위에 배리어층(4)이 형성된다. 그 후, 도 1c에 나타낸 바와 같이, 상기 배리어층(4)위에 시드층 또는 촉매층(5)이 형성된다. 그 다음, 도 1d에 나타낸 바와 같이, 구리합금의 제1도금층(6)이 시드층 또는 촉매층(5)의 표면위에 형성되고, 도 1e에 나타낸 바와 같이, 제2도금막(7)이 제1도금막(6)의 표면위에 형성되어 비아홀(30) 및 미세트렌치(32)로 이루어진 회로패턴(3)를 구리로 충전한다.
기판(3)은 예를 들어, 미세회로배선이 형성될 반도체기판 또는 인쇄회로기판이다. 기판(3)상의 회로패턴(34)은 예를 들어, 금속구리로 충전되면 회로배선을 형성하는 비아홀(30) 및 미세트렌치(32)를 포함한다.
기판(3)은 본 발명에 따른 미세회로배선형성공정이 진행되기 전에 통상적인 방식으로 전처리된다. 반도체웨이퍼와 같은 실리콘기판의 경우에는, 도 1b에 나타낸 바와 같이, 기판(3) 표면의 전처리로서 Ta, TaN, TiN, WN, TiSiN, Co-W-P, Co-W-P, Co-W-B 등이 형성된다. 또한, 그 후 전기도금으로 제1도금막을 형성시키는 경우에, 도 1c에 나타낸 바와 같이 배리어층(4) 형성후의 전처리로서 예를 들어, PVD에 의하여 전기공급층으로서의 역할을 하는 구리시드층(5)이 형성된다. 한편, 그 후 무전해도금에 의하여 제1층을 형성시키는 경우에는, 전처리로서 촉매층(5)이 형성된다.
위와 같이 예비처리된 기판(3)의 표면에는, 도 1d에 나타낸 바와 같이, 구리합금도금에 의하여 제1도금막(6)이 형성된다. 상기 도금은 미세회로패턴(34)을 포함하는 비아홀(30) 및 미세트렌치(32)의 전체표면을 도금되는 막이 얇게 덮는 방식으로 수행된다.
합금막(제1도금막(6))은 구리와 여타 금속(들)의 조합물을 함유하고 있는 구리합금도금욕내에서 수행되는 제1도금에 의하여 형성된다. 그것이 구리와 함께 석출될 수 있는 한 구리 이외의 어떤 금속이든 사용되어 공석합금막(eutectoid alloy film)을 형성할 수도 있다. 이러한 금속의 특정 예시로는 Fe, Co, Ni, Zn, Sn, In, Ga, Tl, Zr, W, Mo, Rh, Ru, Ir, Ag, Au 및 Bi를 포함한다.
구리합금막을 형성하는 도금은 전기도금 또는 무전해도금일 수도 있다. 어느 경우에나, 구리합금도금막내의 그 함량이 대략 0.01 내지 10 원자%의 양이 되는 구리 이외의 금속(이후 "공석금속(eutectoid metal)"이라 칭함)을 함유하고 있는 도금욕을 사용하는 것이 바람직하다. 도금막내 공석금속의 함량이 0.01 원자%보다 적을 경우, 도금막은 마이그레이션 내성(migration resistance)의 개선효과를 거의 갖지 못한다. 반면, 공석금속의 함량이 10원자%를 초과할 경우는, 양호한 마이그레이션 내성을 얻을 수는 있으나, 배선 또는 회로를 형성하는 도금막의 비저항이 증가되어 비저항이 낮은 구리 고유의 이점을 상실하게 된다.
본 발명이 지향하고 있는 미세회로의 형성에 있어서, 도금에 의하여 형성되는 배선회로의 높은 비저항은 열발생 및 신호전달지연의 문제를 야기할 수 있다. 따라서, 제1도금에 의하여 형성되는 합금막(제1도금막(6))은 5μΩㆍcm, 바람직하게는 3μΩㆍcm보다 크지 않는 체적저항률을 갖는 것이 바람직하다.
구리합금막을 형성하는 구리합금도금욕이 널리 공지되어 있다. 본 발명의 방법을 수행함에 있어, 석출금속의 종류, 석출비율(deposition ratio), 석출된 층의비저항, 도금조건, 도금 수행상의 편의성 등을 고려하여 공지된 여러 구리합금도금욕 중에서 적당한 욕이 선택될 수 있다.
예를 들어, Fe, Co, Ni, Zn, Sn, Ti 등을 공석금속으로 사용하는 경우에는, 참고문헌, 예를 들어 1987년에 출간된 The Nikkan Kogyo Shimbun, Ltd.의 "Alloy plaing"(Enomoto 외) 및 1980년에 출간된 Nisso Tsushin-sha의 "New alloy plating mehod"()에 따라 구리합금도금욕을 준비할 수 있다. "Alloy plaing"에는, 구리-아연합금도금, 구리-니켈합금도금 및 구리-주석합금도금이 pp.35-47, pp.78-87 및 pp.139-140에 각각 설명되어 있다. "New alloy plating mehod"에는, 구리-아연합금도금, 구리-주석합금도금, 구리-니켈합금도금 및 구리-인듐합금도금이 pp.39-42, pp.42-51, pp.52-54 및 pp.54에 각각 설명되어 있다. 또한, In 또는 Zr을 공석금속으로 사용하는 경우에 대해서는, 2nd Lecture(CD-ROM) of Session No.4 at IITC Proceedings 2001을 참고할 수 있다.
구리합금도금욕의 구리농도는 대략 1 내지 50g/L, 바람직하게는 2.5 내지 10g/L이다. 구리합금도금욕내 공석금속의 양은 금속의 종류에 따라 변화한다. 예를 들어, 공석금속이 Fe, Co, Ni, Rh, Ru 또는 Ir인 경우에는, 대략 0.1 내지 50g/L, 바람직하게는 5 내지 25g/L의 양을 사용하는 것이 바람직하다. 공석금속이 Zn 또는 Sn인 경우에는, 대략 0.01 내지 10g/L, 바람직하게는 0.05 내지 0.5g/L의 양을 사용하는 것이 좋다. In, Ga, Tl 또는 Zr의 경우에는, 대략 0.5 내지 50g/L, 바람직하게는 2.5 내지 25g/L의 양을 사용하는 것이 바람직하다.
구리 및 공석금속을 함유하고 있는 도금욕으로부터 구리합금막을 석출시키기위해서는, 구리의 석출전위(deposition potential)가 공석금속의 석출전위에 가까워지도록 상기 석출전위를 제어할 필요가 있다. 이러한 목적을 달성하기 위해서는, 구리와 공석금속의 특정 조합을 위한 최적의 착화제(complexing agent)가 선택되어야 한다. 상기 착화제의 양은 상기 금속종(metal species)와 사용된 금속의 양 및 금속의 안정도상수에 따라 좌우된다. 도금욕의 pH와 온도 및 전류밀도는 공석률(eutectoid ratio) 제어에 있어 중요한 인자일 수 있다. 또한, 필요할 경우, 석출억제제 또는 석출촉진제와 같은 유기첨가제를 도금욕에 첨가할 수도 있다.
구리합금도금욕에는 다양한 착화제들이 사용될 수 있다. 여러 착화제들 가운데, 메타포스페이트(metaphosphates), 유기아민 및 지방족 카르복실산(aliphatic carboxylic acids)과 같은 유기산이 바람직하다. 이러한 착화제의 특정 예시로는 에틸렌디아민테트라아세트산(ethylenediaminetetraacetic acid), 에틸렌디아민(ethylenediamine), N, N', N", N'"- 에틸렌디니트로테트라프로판-2-올(N'"-ethylenedinitrotetrapropane-2-ol), 파이로인산, 이미노디아세트산 (iminodiacetic acid), 디에틸렌트리아민(diethylenetriamine), 트리에틸렌테트라민(triethylenetetramine), 테트라에틸렌펜타민(tetraethylenepentamine), 디아미노부탄(diamino butane), 하이드록시에틸에틸렌디아민 (hydroxyethylethylenediamine), 에틸렌디아민 테트라프로피온산(ethylenediamine tetrapropionic acid), 에틸렌디아민 테트라메틸렌 포스폰산(ethylenediamine tetramethylene phosphonic acid), 디에틸렌트리아민 테트라메틸렌 포스폰산(diethylenetriamine tetramethylene phosphonic acid) 및 그들의유도체(derivatives) 및 그들의 염을 포함한다.
적절한 착화제의 종류 및 도금욕내에서 적당한 농도는 사용된 공석금속종 및 그것의 양, 도금욕의 pH, 도금시의 전류밀도, 도금욕의 온도 등등에 따라 변화되므로 엄격하게 제한되지 않는다. 하지만, 일반적으로 구리합금도금액내의 구리와 공석금속이온을 착화시키는데 필요한 최소량의 적어도 1.5배 내지 30배 미만의 착화제를 사용하는 것이 바람직하다.
착화제의 양이 착화를 위한 최소량의 1.5배보다 적을 경우, 도금욕 자체 및 석출되는 도금막의 질과 합금비율(alloy ratio)은 불안정해지기 쉽다. 반면, 착화제의 양이 최소량의 30배보다 큰 경우에는, 도금욕은 안정되지만, 석출효율이 떨어져 막형성속도가 현저히 낮아진다. 또한, 세정액과 같은 폐액의 처리성이 떨어져 환경적 관점에서 바람직하지 않다.
특히 바람직한 착화제 및 그들의 바람직한 사용량은 다음과 같다.
파이로인산(Pyrophosphoric acid)50-150 g/L
글리신(Glycine)25-100 g/L
에틸렌디아민(Ethylenediamine)20-100 g/L
NTA50-150 g/L
상술된 제1도금은 구리합금도금막(제1도금막(6))의 두께가 대략 1 내지 200nm, 바람직하게는 대략 5 내지 50nm가 될 때까지, 즉 도금되는 막이 미세회로패턴(34)을 포함하는 비아홀(30) 및 미세트렌치(32)의 전체표면을 얇게 덮도록 수행된다. 이러한 두께를 갖는 제1도금막(6)을 형성하는 조건은 사용되는 구리합금도금욕 및 여타 인자에 따라 변화되고, 특정 도금욕을 위한 최적의 조건은 개별적으로 결정되어야 한다. 보다 상세하게는, 기본적인 조건은 도금이 전기도금인지 무전해도금인지에 따라 현저하게 다르다. 더욱이, 도금욕의 온도, 도금시간, 교반의 유무, 전기분해유무 및 전류밀도와 같은 도금조건은 사용되는 공석금속의 종류에 따라서도 변화된다. 따라서, 최적의 조건은 실험적으로 결정되어야만 한다.
다음은 본 발명에 따른 제1도금시 사용하기에 바람직한 도금욕의 조성과 전기도금 및 무전해도금을 위한 도금조건의 예시들이다.
(전기도금)
<욕의 조성>
구리 파이로포스페이트(Copper pyrophosphate)5 - 25 g/L
주석 파이로포스페이트(Tin pyrophosphate)0.01 - 10 g/L
파이로인산75 - 150 g/L
pH8.5 - 11.5 (TMAH로 조정됨)
<도금조건>
전류밀도0.25 - 1 A/dm2
도금시간10 - 40초
온도15 - 40℃
(무전해도금)
<욕의 조성>
황산구리5 - 25 g/L
황산주석0.01 - 10 g/L
EDTA15 - 100 g/L
글리옥실산(Glyoxylic acid)5 - 60 g/L
pH9.0 - 13.5 (TMAH로 조정됨)
<도금조건>
도금시간 10 - 150초
온도20 - 80℃
상술된 바와 같이, 기판(3)상에 제1도금막(6)을 형성시킨 후에는, 도 1e에 나타낸 바와 같이 구리도금에 의하여 상기 제1도금막(6) 위에 제2도금막(7)이 형성된다.
상기 구리도금막(제2도금막)(7)은 미세회로패턴을 갖는 기판의 구리도금을 위하여 통상적으로 채용해 온 산성구리도금 또는 알칼리성구리도금에 의하여 형성될 수 있다. 즉, 제2도금은 황산 또는 알칸(alkane)이나 알칸올(alkanol) 술폰산을 함유하고 있는 구리도금욕 또는 파이로인산을 함유하고 있는 구리도금욕을 사용하여 수행될 수 있다.
본 발명에 따른 제2도금에는 기판에 미세회로패턴(트렌치 및 홀)을 매입하기위하여 통상적으로 채용되어 온 구리도금욕의 조성 및 도금조건이 그대로 활용될 수 있다. 즉, 예를 들어 낮은 음이온 농도를 갖고 뛰어난 레벨링특성(leveling properties)을 갖는 조성물, 가령 황산의 구리도금욕이 이용될 수 있다.
다음은 본 발명에 따른 제2도금에 사용하기 바람직한 산성 구리도금욕의 조성 및 도금조건의 예시이다.
(전기도금)
<욕의 조성>
황산구리150 - 250 g/L
황산10 - 100 g/L
염산30 - 90 mg/L
유기첨가제(Organic additive)1 - 20 mL/L
<도금조건>
전류밀도0.3 - 5 A/dm2
도금시간30초 - 5분
온도20 - 30℃
상술된 구리도금에 의하여 형성된 제2도금막(7)으로 충전된 미세회로패턴(34)을 갖는 기판(3)은 어닐링된 다음 불필요하게 도금된 구리부분을 제거하기 위해 CMP처리되어 상기 기판(3)상에 구리의 미세한 회로배선을 형성한다. 위에서는 대표적인 산성구리도금욕, 즉 황산구리도금욕에 대하여 설명하였으나, 파이로인산구리도금욕과 같은 알칼리성구리도금욕을 하는 것도 물론 가능하다.
또한, 구리도금에 의한 미세한 회로배선을 형성시키는 종래의 방법에서는 구리의 결정성장을 위하여 어닐링이 수행되어 왔다. 본 발명에 따르면, 구리의 결정성장뿐 아니라 공석금속의 확산을 촉진시키기 위해서 어닐링이 수행되고 상기 어닐링은 마이그레이션 내성(migration endurance)을 개선시키는데도 효과적이다. 상기 어닐링은 구리도금 후에 상기 기판을 대략 100 내지 500℃, 바람직하게는 대략 300 내지 400℃의 온도로 유지시키며 수행된다.
본 발명의 상술된 방법을 효과적으로 수행하기 위한 장치로는, 전자회로기판상에 제1도금막을 형성시키기 위한 구리합금도금장치, 상기 제1도금막 위에 제2도금막을 형성시키는 구리도금장치, 기판을 수세하기 위한 수세장치 및 상기 기판의 반입 및 반출 장치를 포함하는 미세회로배선형성장치로 만들어진 장치가 사용될 수 있다.
도 2는 상기 미세회로배선형성장치의 일 실시예의 평면도이다. 상기 장치는 로딩/언로딩부(10), 각기 한 쌍의 세정/건조부(12), 제1기판스테이지(14), 베벨에칭/화학적 세정부(16)와 제2기판스테이지(18), 기판을 180°반전시키는 기능을 갖는 수세부(20) 및 도금부(22)를 포함한다. 상기 도금부(22)는 도 1d에 도시된 제1도금막(6)을 형성시키는 1개의 구리합금도금욕조(22a) 및 도 1e에 도시된 제2도금막(7)을 형성시키는 3개의 구리도금욕조(22b)를 포함한다.
상기 장치에는 로딩/언로딩부(10), 세정/건조부(12)와 제1기판스테이지(14) 사이에서 기판을 이송시키는 제1이송기구(24), 제1기판스테이지(14), 베벨-에칭/화학적 세정부(16)와 제2기판스테이지(18) 사이에서 기판을 이송시키는 제2이송기구(26) 및 제2기판스테이지(18), 수세부(20)와 도금부(22) 사이에서 기판을 이송시키는 제3이송기구(28)가 제공된다.
미세회로배선형성장치의 내부는 분할벽(711)에 의하여 도금공간(712)과 청정공간(713)으로 나뉘어져 있다. 도금공간(712) 및 청정공간(713)은 공기의 공급 및 배출이 독립적으로 이루어질 수 있도록 디자인되어 있다. 상기 분할벽(711)에는 개방가능한 셔터(도시 안됨)가 제공된다. 또한, 청정공간(713)의 압력은 대기압보다는 낮고 도금공간(712)의 압력보다는 높게 유지되어 청정공간(713)내의 공기가 미세회로배선형성장치로부터 흘러나가는 것을 막고 도금공간(712)내의 공기가 청정공간(713)으로 흘러들어가는 것이 방지된다.
도 3은 본 발명의 또 다른 실시예에 따른 미세회로배선형성장치의 평면도이다. 상기 장치는 로딩/언로딩부(915), 각기 한 쌍의 어닐링부(986), 베벨에칭/화학적 세정부(984)와 기판스테이지(978), 기판을 180°반전시키는 기능을 갖는 수세부(982) 및 제1단계도금(구리합금도금)을 수행하기 위한 1개의 제1도금부(980), 및 각각 (구리도금에 의하여 구리를 충전하는) 제2단계도금을 수행하는 3개의 제2도금부(972)를 포함한다.
또한, 상기 장치에는 로딩/언로딩부(915), 어닐링부(986), 베벨-에칭/화학적 세정부(964)와 기판스테이지(978) 사이에서 기판을 이송하는 이동가능한 제1이송기구(917) 및 기판스테이지(978), 수세부(982), 제1도금부(980)와 제2도금부(972) 사이에서 기판을 이송하는 이동가능한 제2이송기구(924)가 제공된다.
본 실시예의 장치에 따르면, 도 1c에 도시된 바와 같이, 우선 표면에 시드층(5)이 형성된 기판이 제1이송기구(917)에 의해 로딩/언로딩부(915)로부터 반출되어 기판스테이지(978)를 거쳐 제1도금부(980)로 운반된다.
다음에는, 제1도금부(980)에서 기판의 표면에 제1단계 구립합금도금이 수행된다. 도금 후에는, 필요에 따라 기판을 수세하기 위한 수세부(982)로 기판이 이송된다. 그 다음 기판은 제2도금부(972) 중 하나로 이송된다.
제2도금부(972)에서, 제2도금액을 사용하여 기판표면의 제2단계도금이 수행되어 회로패턴을 구리로 충전시킨다. 제1단계도금에 의하여 제1도금막(6)(도 1d 참조)을 형성시키면 도금막(구리막층)(7)과 시드층(5) 사이에서의 마이그레이션(migration)의 발생을 막아 보이드(voids) 및 단선없이 구리로 매입시킬 수 있다.
제2단계도금의 완료후에는, 필요에 따라 기판을 수세하기 위해 상기 기판이 수세부(982)로 이송된다. 그 다음, 기판은 베벨-에칭/화학적 세정부(984) 중의 하나로 이송된다. 베벨-에칭/화학적 세정부(984)에서, 도금 후의 기판은 화학액으로 세정되는 동시에 기판의 베벨부에 형성된 얇은 구리막 등이 에칭되어 나간다. 또한, 순수로 기판을 헹군 다음, 기판은 상기 기판을 고속으로 회전시켜 스핀-건조된다. 그 후, 건조된 기판은 상기 기판이 어닐링되는 어닐링부(986) 중 하나로 이송된다. 어닐링 후에, 상기 기판은 제1이송기구(917)에 의하여 로딩/언로딩부(915)의 카세트로 되돌려진다.
도 4는 본 발명의 또 다른 실시예에 따른 미세회로배선을 형성하는 장치의평면배치도이다. 상기 장치는 로딩/언로딩부(900), 어닐링부(903), 2개의 베벨-에칭/화학적 세정부(902), 기판스테이지(906) 및 3개의 도금부(901)를 포함한다. 상기 도금부(901)는 제1도금막(6)(도 1d 참조)을 형성하는 1개의 구리합금도금욕조(901a) 및 제2도금막(도 1e 참조)을 형성하는 2개의 구리도금욕조(901b)를 포함한다.
또한, 상기 장치에는 로딩/언로딩부(900)와 기판스테이지(906) 사이에서 기판을 이송하는 이동가능한 제1이송기구(904) 및 기판스테이지(906), 어닐링부(903), 베벨-에칭/화학적 세정부(902)와 도금부(901) 사이에서 기판을 이송하는 이동가능한 제2이송기구(905)가 제공된다.
도 5는 본 발명의 또 다른 실시예에 따른 미세회로배선을 형성하는 장치의 평면배치도이다. 상기 장치는 로딩/언로딩부(1000), 베벨-에칭/화학적 세정부(1050), 세정/건조부(회전-헹굼/건조유닛)(1040), 제1단계도금(구리합금도금)을 수행하는 1개의 제1도금부(1010), (구리도금에 의하여 구리를 충전하는) 제2단계도금을 수행하는 2개의 제2도금부(1020) 및 상기 제1단계도금과 제2단계도금 사이에서 기판을 세정하는 세정부(1030)를 포함한다. 또한, 상기 장치에는 로딩/언로딩부(1000), 베벨-에칭/화학적 세정부(1050)와 세정/건조부(1040) 사이에서 기판을 이송하는 제1이송기구(1060) 및 베벨-에칭/화학적 세정부(1050), 세정/건조부(1040), 제1도금부(1010), 제2도금부(1020)와 세정부(1030) 사이에서 기판을 이송하는 이동가능한 제2이송기구(1070)가 제공된다.
도 6은 본 발명의 또 다른 실시예에 따른 미세회로배선형성장치로 도금 직후에 기판표면의 폴리싱이 수행되도록 폴리싱부가 통합되어 있는 장치의 평면배치도이다. 상기 장치는 기판을 로딩/언로딩하는 기판카세트(531,531), 도금부(512), 기판을 세정하는 세정부(535,535), 2개의 이송기구(514a,514b), 반전기구(539,539), 폴리싱부(541,541) 및 스핀건조기(534)를 포함한다. 상기 도금부(512)는 제1도금막(6)(도 1d 참조)을 형성하는 구리합금도금욕조(512a) 및 제2도금막(7)(도 1e 참조)을 형성하는 구리도금욕조(512b)를 포함한다.
상술된 장치에서의 기판의 흐름은 다음과 같다: 우선, 이송기구(514a)가 소정의 로딩용 카세트(531)로부터 기판을 꺼내 상기 기판을 도금부(512)로 이송한다. 도금부(512)에서, 상기 기판은 구리합금도금욕조(512a)내에서 도금된 다음 구리도금욕조(512b)내에서 도금된다. 그 후, 이송기구(514a)가 도금된 면이 아랫쪽을 향하도록 상기 기판을 반전시키는 반전기구(539) 중 어느 하나로 이송하며 다른 이송기구(514b)에 의하여 상기 기판이 수용된다. 상기 이송기구(514b)는 상기 기판의 소정의 폴리싱을 수행하기 위하여 상기 기판을 폴리싱부(541) 중 어느 하나로 이송한다. 폴리싱된 표면은 이송기구(514b)에 의하여 반출되어 기판 세정을 위한 세정부(535) 중 어느 하나로 이송된다. 그 다음, 세정된 기판은 상기 기판이 재 폴리싱되는 다른 폴리싱부(541)로 이송된다. 그 후, 상기 기판은 이송기구(514b)에 의하여 기판 세정을 위한 다른 세정부(535)로 이송된다. 세정후의 기판은 이송기구(514b)에 의하여 처리된 표면이 윗쪽을 향하도록 상기 기판을 반전시키는 다른 반전기구(539)로 이송된 다음 이송기구(514a)에 의하여 기판을 스핀건조시키기 위한 스핀건조기(534)로 이송된다. 그 후, 기판은 이송기구(514a)에 의하여 언로딩용 카세트(531)내에 놓여진다.
이제, 다음의 비제한적인 예시를 통해 본 발명의 보다 상세히 설명하기로 한다.
예시 1
테트라메틸암모늄 하이드록사이드(TMAH)에 의하여 pH가 9.5로 조정된, 파이로인산구리 14.4 g/L, 파이로인산주석 0.05 g/L 및 파인로인산 94 g/L를 함유한 구리합금도금액을 기판의 시드층 위에 제1도금막을 형성시키는 도금액으로 사용하여, 제1단계도금이 0.5 A/dm2의 전류밀도로 20초동안 수행되었다. 그 후, 황산구리 225g/L, 황산 55 g/L, 염소 60 mg/L 및 유기첨가제 5mL/L를 함유한 황산구리도금액을 사용하여, (구리를 충전시키는) 제2단계도금이 2.5 A/dm2의 전류밀도로 2분동안 수행되었다. 제1단계도금에 의하여 형성된 막(제1도금막)은 주석을 중량으로 1% 함유한 구리합금막이었다. SEM 관측에 의하면 기판의 모든 비아홀에는 보이드가 형성되어 있지 않았다. 도금된 구리층은 제1도금막이 형성되지 않은 경우에 비해 양호한 일렉트로마이그레이션 내성(electromigration endurance)을 가졌다.
예시 2
TMAH에 의하여 pH가 10.5로 조정된, 황산구리 15 g/L, 황산주석 1 g/L 및 EDTA 50 g/L 및 글리옥실산(GOA) 25 g/L를 함유한 무전해 구리합금도금액을 기판의 촉매층 위에 제1도금막을 형성시키는 도금액으로 사용하여, 제1단계도금이 60℃로 60초동안 수행되었다. 그 후, 예시 1에서 사용된 것과 동일한 황산구리도금액을 사용하여, 예시 1과 동일한 도금조건하에 제2단계도금이 수행되었다. 제1단계도금에 의하여 형성된 막(제1도금막)은 주석의 중량으로 1.3%를 함유한 구리합금막이었다. SEM 관측에 의하면 기판의 모든 비아홀에는 보이드가 형성되어 있지 않았다. 도금된 구리층은 제1도금막이 형성되지 않은 경우에 비해 양호한 일렉트로마이그레이션 내성을 가졌다.
예시 3
에틸렌디아민에 의하여 pH가 12로 조정된 아세트산구리(copper acetate) 5 g/L, 아세트산 암모늄 40 g/L, 황산니켈 10 g/L 및 EDTA 60 g/L를 함유한 구리합금도금액을 기판의 시드층 위에 제1도금막을 형성시키는 도금액으로 사용하여, 제1단계도금이 0.5 A/dm2의 전류밀도로 20초동안 수행되었다. 그 후, 황산구리 180 g/L, 황산 25 g/L 및 염소 40 g/L 및 유기첨가제 5 mg/L를 함유한 황산구리도금액을 사용하여, (구리를 충전시키는) 제2단계도금이 2.5 A/dm2의 전류밀도로 2분동안 수행되었다. 제1단계도금에 의하여 형성된 막(제1도금막)은 니켈의 중량으로 0.8% 함유한 구리합금막이었다. SEM 관측에 의하면 기판의 모든 비아홀에는 보이드가 형성되어 있지 않았다. 도금된 구리층은 제1도금막이 형성되지 않은 경우에 비해 양호한 일렉트로마이그레이션 내성을 가졌다.
상술된 바와 같이, 본 발명의 방법에 따르면, 구리로 형성된 회로에서의 마이그레이션이 억제 또는 지연되어 구리회로의 결함이 쉬이 발생되지 않는다. 이는 미세회로의 생산을 가능하게 하여 회로나 반도체의 고속화 및 고밀도화를 가져오게한다.
또한, 회로의 형성을 위해 일반적으로 채용되는 황산구리도금과 같은 종래의 산성구리도금을 수행하기 전에 단지 구리합금도금의 추가단계만을 포함하는 본 방법은 설비의 대대적인 변경이나 특수한 장치를 준비할 필요가 없다. 또한, 본 발명은 뛰어난 매입특성(embedding properties), 도금막의 낮은 비저항 및 낮은 원가와 같은 황산구리 등의 장점을 누릴 수 있다.
또한, 도금욕의 종류 및 조건을 적절히 선택함으로써, 구리합금막에 합금비율을 저부층으로부터 서서히 혹은 연속적으로 변경시키는 경사합금조성(gradient alloy composition)을 가진 구리합금막을 제공하는 것이 가능해진다.
본 발명의 바람직한 특정 실시예가 상세히 도시되고 기술되었으나, 첨부된 청구항의 범위를 벗어나지 않고 본 명세서내에서 다양한 변경 및 수정이 이루어질 수도 있음을 이해해야 한다.
본 발명에 따르면, 구리도금에 의하여 구리원자의 이동이 지연 또는 억제되어 마이그레이션이 방지되는 구리배선을 형성할 수 있는 미세회로배선을 형성하는 방법 및 장치가 제공될 수 있다.

Claims (21)

  1. 미세회로배선을 형성시키는 방법으로서,
    배리어층 및 선택적으로는 시드층으로 덮힌 미세회로패턴을 갖는 전자회로용 기판을 제공하는 단계;
    구리합금도금에 의하여 상기 기판의 표면에 제1도금막을 형성시키는 단계; 및
    구리도금에 의하여 상기 제1도금막의 표면에 제2도금막을 형성시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 제1도금막은 구리의 일렉트로마이그레이션(electromigration) 및/또는 스트레스마이그레이션(stressmigration)을 방지하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 제1도금막은 구리 및 구리와 함께 공석합금(eutectoid alloy)을 형성할 수 있는 금속을 함유한 합금도금액으로부터 석출되는(deposited) 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    구리와 함께 공석합금을 형성할 수 있는 상기 금속은 Fe, Co, Ni, Zn, Sn, In, Ga, Tl, Zr, W, Mo, Rh, Ru, Ir, Ag, Au 및 Bi로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 제1도금막에서 구리 이외의 금속의 함량은 0.01 내지 10 원자%인 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 제1도금막의 비저항은 체적저향률로 표현하여 5μΩㆍcm보다 크지 않은 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 제1도금막은 전기도금에 의하여 형성되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 제1도금막은 무전해도금에 의하여 형성되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 제1도금막은 1nm 내지 200nm의 두께를 갖는 것을 특징으로 하는 방법.
  10. 제1항에 있어서,
    구리도금에 의하여 형성된 제2도금막은 상기 기판에 제공되는 미세트렌치 및/또는 비아홀의 매입(embedding)을 위한 것임을 특징으로 하는 방법.
  11. 제1항에 있어서,
    상기 제2도금막은 황산 또는 알칸(alkane)이나 알카놀(alkanol) 술폰산을 함유하고 있는 구리도금욕에서 형성되는 것을 특징으로 하는 방법.
  12. 제1항에 있어서,
    상기 제2도금막은 파이로인산을 함유하고 있는 구리도금욕에서 형성되는 것을 특징으로 하는 방법.
  13. 제1항에 있어서,
    상기 제2도금막의 형성후에 상기 기판을 어닐링하는 공정을 더욱 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 어닐링은 100 내지 500℃에서 수행되는 것을 특징으로 하는 방법.
  15. 미세회로배선을 형성시키는 장치로서,
    구리합금도금에 의하여 기판의 표면에 제1도금막을 형성시키는 구리합금도금부;
    구리도금에 의하여 상기 제1도금막의 표면에 제2도금막을 형성시키는 구리도금부;
    상기 기판을 세정하는 세정부; 및
    상기 기판을 반입, 반출시키는 반입ㆍ반출부를 포함하는 것을 특징으로 하는 장치.
  16. 제15항에 있어서,
    상기 제2도금막의 형성후에 상기 기판을 어닐링하는 어닐링부를 더욱 포함하는 것을 특징으로 하는 장치.
  17. 제15항에 있어서,
    상기 제1도금막은 구리의 일렉트로마이그레이션 및/또는 스트레스마이그레이션을 방지하는 것임을 특징으로 하는 장치.
  18. 제15항에 있어서,
    상기 제1도금막은 구리 및 구리와 함께 공석합금을 형성할 수 있는 금속을 함유한 합금도금액으로부터 석출되는 것을 특징으로 하는 장치.
  19. 제18항에 있어서,
    구리와 함께 공석합금을 형성할 수 있는 상기 금속은 Fe, Co, Ni, Zn, Sn, In, Ga, Tl, Zr, W, Mo, Rh, Ru, Ir, Ag, Au 및 Bi로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 장치.
  20. 제15항에 있어서,
    상기 구리합금도금부는 전기도금장치를 포함하는 것을 특징으로 하는 장치.
  21. 제15항에 있어서,
    상기 구리합금도금부는 무전해도금장치를 포함하는 것을 특징으로 하는 장치.
KR10-2003-0020532A 2002-04-02 2003-04-01 미세회로배선의 형성방법 및 장치 KR20030079745A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002099970A JP2003293193A (ja) 2002-04-02 2002-04-02 微細回路配線形成方法およびこれに用いる装置
JPJP-P-2002-00099970 2002-04-02

Publications (1)

Publication Number Publication Date
KR20030079745A true KR20030079745A (ko) 2003-10-10

Family

ID=28035919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020532A KR20030079745A (ko) 2002-04-02 2003-04-01 미세회로배선의 형성방법 및 장치

Country Status (5)

Country Link
US (1) US20030186540A1 (ko)
EP (1) EP1351289A1 (ko)
JP (1) JP2003293193A (ko)
KR (1) KR20030079745A (ko)
TW (1) TW200308028A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
WO2012087714A2 (en) * 2010-12-23 2012-06-28 Intel Corporation Cobalt metal barrier layers
US8410373B2 (en) 2010-04-20 2013-04-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit substrate and method of manufacturing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142427A (ja) * 2001-11-06 2003-05-16 Ebara Corp めっき液、半導体装置及びその製造方法
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
US20040248403A1 (en) * 2003-06-09 2004-12-09 Dubin Valery M. Method for forming electroless metal low resistivity interconnects
US7026244B2 (en) * 2003-08-08 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance and reliable copper interconnects by variable doping
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP4503401B2 (ja) 2004-09-08 2010-07-14 株式会社荏原製作所 金属膜の成膜方法及び配線の形成方法
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
CN102903666B (zh) * 2011-07-25 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
EP2660360A1 (en) * 2011-08-30 2013-11-06 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
KR100800531B1 (ko) * 2000-06-30 2008-02-04 가부시키가이샤 에바라 세이사꾸쇼 구리 도금액, 도금 방법 및 도금 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924865B1 (ko) * 2007-12-27 2009-11-02 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US7633161B2 (en) 2007-12-27 2009-12-15 Dongbu Hitek Co., Ltd. Semiconductor device and method of forming metal interconnection layer thereof
US8410373B2 (en) 2010-04-20 2013-04-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit substrate and method of manufacturing the same
WO2012087714A2 (en) * 2010-12-23 2012-06-28 Intel Corporation Cobalt metal barrier layers
WO2012087714A3 (en) * 2010-12-23 2013-01-17 Intel Corporation Cobalt metal barrier layers

Also Published As

Publication number Publication date
EP1351289A1 (en) 2003-10-08
JP2003293193A (ja) 2003-10-15
TW200308028A (en) 2003-12-16
US20030186540A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US7968455B2 (en) Copper deposition for filling features in manufacture of microelectronic devices
US6824665B2 (en) Seed layer deposition
US7135404B2 (en) Method for applying metal features onto barrier layers using electrochemical deposition
US8197662B1 (en) Deposit morphology of electroplated copper
US6867136B2 (en) Method for electrochemically processing a workpiece
KR20030079745A (ko) 미세회로배선의 형성방법 및 장치
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
EP1091024A1 (en) Method and device for plating substrate
JP2002506927A (ja) 作業部材の上に金属を電解により沈着させる装置および方法
JP2000510289A (ja) 集積回路チップ上の電気めっき相互接続構造
EP1201790B1 (en) Seed layer
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
JP5039923B2 (ja) 集積回路チップ上の電気めっき相互接続構造
US20020090484A1 (en) Plating bath
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
KR101014839B1 (ko) 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법
US6955984B2 (en) Surface treatment of metal interconnect lines
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
JP4551206B2 (ja) 集積回路チップ上の電気めっき相互接続構造
KR20020032348A (ko) 시드층 침착
KR100447234B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2001168063A (ja) 半導体装置の製造方法、電解めっき方法および電解めっき装置
JP2002266096A (ja) シード層修復浴

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid