KR100859899B1 - 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 - Google Patents

반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 Download PDF

Info

Publication number
KR100859899B1
KR100859899B1 KR1020037009483A KR20037009483A KR100859899B1 KR 100859899 B1 KR100859899 B1 KR 100859899B1 KR 1020037009483 A KR1020037009483 A KR 1020037009483A KR 20037009483 A KR20037009483 A KR 20037009483A KR 100859899 B1 KR100859899 B1 KR 100859899B1
Authority
KR
South Korea
Prior art keywords
copper
alkaline solution
current
copper film
semiconductor substrate
Prior art date
Application number
KR1020037009483A
Other languages
English (en)
Other versions
KR20030091967A (ko
Inventor
메이 쯔
이고르 이바노프
치우 에이치. 팅
Original Assignee
맷슨 써멀 프로덕츠 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맷슨 써멀 프로덕츠 인크. filed Critical 맷슨 써멀 프로덕츠 인크.
Publication of KR20030091967A publication Critical patent/KR20030091967A/ko
Application granted granted Critical
Publication of KR100859899B1 publication Critical patent/KR100859899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S451/00—Abrading
    • Y10S451/907—Strip feeding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S451/00—Abrading
    • Y10S451/908—Electrical abrading

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

반도체 기판상의 구리 막을 전기 화학적으로 연마하는 방법은 약 8.0 내지 10.5 범위의 pH를 갖는 알칼리 용액을 사용한다. 5 내지 100 암페어/평방피트의 정전류 밀도가 전극, 알칼리 용액 및 구리 막으로 형성된 전기화학 셀에 인가된다. 구리는 500 내지 10,000 옹스트롬/분의 속도로 제거된다. 전기 연마의 종점은 인가된 전압의 급변화에 의해 검출된다. 또한 알칼리 연마 용액은 구리 막을 포함할 수도 있다. 더욱이, 이 구리 증착은 노출된 장벽 층 표면이 아니라 노출된 구리 표면 상에서 선택적으로 일어나게 된다. 따라서, 본 방법은 이들 영역에서 너무 많은 구리가 제거된 후 그 영역에 구리를 재 증착함으로써 다이싱 및 부식을 보상할 수 있다.

Description

반도체 기판상의 구리 막을 연마하는 전기 화학적 방법{ELECTROCHEMICAL METHODS FOR POLISHING COPPER FILMS ON SEMICONDUCTOR SUBSTRATES}
본 발명은 구리의 전기 화학 증착 및 제거에 관한 것으로, 특히 구리 막의 전기 화학적 연마에 관한 것이다.
반도체 웨이퍼와 같은, 반도체 기판상에 디바이스를 제조시, 여러 레벨의 전도 층이 기판에 제공된다. 기판상에 피처, 회로, 비아 및 디바이스를 제조하기 위해, 다양한 방법들이 이용되어 기판상에 물질을 증착 및 에칭한다. 증착 방법은 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 전해액에 기판의 담금 등의 공정을 포함한다. 이 마지막 방법이 무전해 증착 또는 전기 도금법에 이용될 수 있다.
마찬가지로, 웨이퍼로부터 물질을 제거하기 위한 다수의 방법이 공지되어 있다. 이들 방법은 습식 화학 에칭, 반응 이온 에칭(RIE), 플라즈마 에칭, 화학 물리 연마(CMP), 및 웨이퍼를 전해액에 담그는 것을 포함한다. 전해액에 담궈진 웨이퍼에 가해지는 물질 제거는 전기 도금법에 이용된 것과 동등한 장치 구성을 채용하지만, 대전된 입자가 웨이퍼에 증착되기보다는 웨이퍼로부터 제거되기 때문에 반대의 결과를 갖는다.
대상물을 도금액에 담궈 대상물에 금속을 도금하는 도금 시스템이 잘 알려져 있다. 간단한 담금에 의해 다양한 금속이 도금될 수 있고, 혹은 용액에 전극이 삽입되면 전기 도금될 수 있다. 구리 도금에서, 황산구리(CuSO4)와 황산(H2SO4 )의 혼합물 등의 도금액이 구리 발생원으로서 사용되어 대상물에 구리를 도금한다. 통상적으로, 도금되는 대상물에 캐소드가 접속되고(대상물이 캐소드 전극으로 기능하도록), 캐소드와 애노드에 걸쳐 전위가 배치된다. 그리고 캐소드 전극(즉, 도금되는 대상물)에서 용액 내의 구리 이온이 환원된다.
종래의 구리 도금법에서 애노드 전극은 일반적으로 구리로 만들어지며, 구리는 도금액에 용해되어 구리 이온이 고갈될 때 구리 이온을 환원한다. 그러나, 정확한 도금을 위해, 도금 공정 중에 애노드가 형상을 변화시키지 않도록 불활성 애노드가 사용된다. 애노드 물질로부터 산화되는 구리 이온 대신, 어떤 다른 구리 발생원이 요구된다. 이 경우, 구리 함유 물질이 도금액에 도입된다. 즉, 외부 발생원이 사용되어, 도금 작용으로 인해 용액에서 구리 이온이 고갈될 때 용액 내에 구리 이온을 보충한다.
종래의 상보성 금속 산화막 반도체(CMOS) 집적회로는 알루미늄 전도체 및 이산화규소(SiO2) 유전체를 바탕으로 하였다. 디바이스가 고속화되고 보다 복잡해짐에 따라, 칩 상의 전도체는 보다 적은 공간을 차지해야 하고, 점점 더 좁아져야 한다. 0.25 미크론 미만의 전도체가 일반적이고, 전류 타깃은 0.13 미크론 내지 0.1 미크론 또는 더 작은 전도체가 된다. 또한 전도 라인과 관련된 정전용량을 감소시키기 위해 표준 SiO2 유전체를 대신하는 저 유전율 물질이 개발되고 있다. F- 및 C-도핑된 규산염 유리, 폴리아릴에테르나 폴리이미드 등의 중합체, 및 이들 물질의 다공성 이형 등과 크세로겔 및 에어로겔을 포함하는 매우 다양한 저 K 유전체 물질이 연구되었다.
종래의 알루미늄 상호 접속을 대신하기 위해 구리 금속화 공정이 개발되었다. 구리는 알루미늄의 약 3분의 2의 전기 저항을 가지며, 이는 구리를 더 좋은 전도체로 만든다. 낮은 저항 외에도, 구리는 전자 이동에 대해 보다 높은 상호 접속 속도 및 보다 높은 저항을 나타낸다. P. Singer, "Tantalum, Copper and Damascene: The Future of Interconnects", Semiconductor International, June 1998.
현재, 구리가 단일 또는 이중 다마신 금속화 공정에 의해 실리콘 반도체 기판 또는 웨이퍼에 가해진다. 통상의 금속화 공정에서: (0) 전도체 트렌치 또는 비아 홀이 반도체 기판상의 유전체 층 - 표준 SiO2 또는 다른 저 K 유전율의 유전체 물질이 될 수 있음 - 내부로 에칭되고; (1) PVD 또는 화학 기상 증착(CVD)을 이용하여 경계 장벽 층(interface barrier layer)이 기판상에 증착되고; (2) PVD 또는 CVD를 이용하여 구리 시드 층이 장벽 층에 증착되며; 다음에 (3) 일반적으로 산성 구리 도금액으로 전기 화학 증착(ECD)에 의해 구리가 증착되어 반도체 기판상의 비아 홀이나 전도체 트렌치 등의 피처에 충전되고; 마지막으로 (4) 화학 물리 평탄화(CMP) 공정에 의해 필드 영역으로부터 과잉 구리 및 장벽 층 물질이 제거된다. Dresher W.H., "Speeding-up your computer in the 21st century using Copper ICs".
구리가 유전체 물질 및 반도체 기판의 실리콘 하부 구조로 이동하는 것을 막기 위해 확산 장벽이 이용된다. 여러 가지 중에서도 코발트, 크롬, 팔라듐, 탄탈, 탄탈 질화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 질화물, 텅스텐 실리콘 질화물, 탄탈 실리콘 질화물이 장벽 층 물질의 예이다. 유전체 물질의 예는 이산화규소(SiO2), F- 및 C-도핑된 규산염 유리, 실리카 에어로겔, 크세로겔 및 유기 중합체이다. "로우-K(low-K)"란 유전 상수가 3.9인 이산화규소(SiO2)에 비해 낮은 유전 상수를 의미한다. 이러한 예시적인 로우-K(low-K) 유전체 물질들 중 일부는 다공성이고 낮은 기계적 강도를 갖는 것도 있다. 기계적으로 약한 로우-K 물질은, 과잉 구리 및 장벽 층만 제거하게 되어 있는 CMP 공정중에 구리가 너무 빨리 제거되기 때문에, ULSI 제조 공정에 현재 이용되는 표준 화학 물리 연마(CMP) 방법과 호환되지 않게 한다. 개선된 구리 연마 공정이 필요하다.
기술에 알려진 바와 같이, CMP는 (a) 현탁액을 함유하는 화학 용액, 및 (b) 연마 패드를 이용한 반도체 제조 방법이다. 화학 용액 및 패드가 웨이퍼에 가해져 웨이퍼 표면으로부터 과잉 물질을 평탄화 또는 제거한다. CMP 공정의 단점 중 하나는 연마가 너무 오래 지속될 경우 반도체 기판상의 영역에서 너무 많은 구리 또는 유전체 물질이 제거될 수도 있다는 점이다. 구리의 과도한 제거는 "다이싱"이라 하며, 유전체 물질의 과도한 제거는 "부식"이라 한다. 기판 표면과 비교할 때 구리의 상대적인 연성은 CMP 공정에 적정한 종점을 검출하기 어렵게 할 수 있다.
구리의 전기 연마 또는 전기 화학 연마("ECP")의 기준이 되는 방법은 일반적으로 아인산 등의 산성 용액 내에서 행해진다. 부드러운 표면을 얻기 위해 비교적 다량의 물질이 웨이퍼로부터 제거된다. 다량의 구리를 제거하기 위한 산 내에서의 전기 연마는 ULSI 제조에 이용되는 구리 금속화 공정과 호환되지 않으며, 일반적으로 증착된 구리 층이 너무 얇다(예를 들어 1Φm). 본 발명의 목적 중 하나는 기판에서 1 마이크로미터 미만의 구리 물질을 제거함으로써 매우 부드러운 표면을 얻는 것이다. 다른 목적은 뚜렷하게 정해진 종점을 설정하고 그에 도달하고자 함으로써 구리와 장벽 층 사이의 경계에서 전기 연마 공정을 중단하는 것이다. 구리 표면의 과도한 "다이싱"을 가능한 한 피해야 한다.
삭제
화학 물리 연마(CMP) 없이 구리 물질을 제거하기 위한 집적회로 제조시의 반도체 기판상 구리 막의 전기 화학 연마 방법이 개시된다. 표면에 구리 막이 있는 반도체 기판을 알칼리 용액(7 이상의 pH)에 담근다. 알칼리 용액은 청산염, CuCN 등의 염화구리, KCN 등의 복합제, KOH 등의 염기, Na2CO3(K 대신 Na이 사용될 수 있다) 등의 완충제, 및 습윤제 등의 유기 첨가제와 미세화제를 함유한다. 안정성과 환경적인 이유로 무시안 용액이 바람직하다. 무시안 알칼리 용액은 CuSO5나 피로인산구리 등의 염화구리, 피로인산이나 에틸렌디아민 등의 복합제, NaOH나 KOH 등의 염기, 및 유기 첨가제를 함유한다. 어떤 반도체에서는 Na+ 또는 K+ 등의 가동(mobile) 이온이 바람직하지 않아, Na+ 및 K+를 함유하는 염기 용액 대신에 NH4OH 등의 유기 염기가 사용될 수도 있다. 따라서 알칼리 용액은 염화구리, 황산구리, 피로인산구리, 피로인산나트륨을 포함하는 피로인산 알칼리 금속, 피로인산암모늄, 오르토인산염, 수산화나트륨, 수산화칼륨, 수산화암모늄 및 에틸렌디아민테트라아세트산 중 하나 이상을 함유할 수도 있다.
알칼리 용액에 카운터 전극이 접촉하여 배치된다. 구리 막에서 구리 물질을 제거함으로써 막 표면을 연마하기 위해, 구리 막이 애노드를 형성하고 카운터 전극이 캐소드를 형성한다. 정전류는 바람직하게는 5 내지 100 암페어/평방피트, 가장 바람직하게는 5 내지 30 암페어/평방피트의 전류 밀도로 인가된다. 또한 정전압이 사용될 수도 있다. 알칼리 용액은 바람직하게는 70 ℉ 이상, 가장 바람직하게는 70 ℉ 내지 150 ℉ 범위의 온도로 유지된다.
구리 제거 방법의 종점은 인가 전압을 감시함으로써 가장 잘 검출된다. 전압의 상승이 검출되면, 전류가 차단될 수 있다. 전압 상승은 남아 있는 구리 막이 매우 얇아지고 있다는 것을 나타낸다. 전압의 급상승은 구리가 모두 완전히 제거되어, 예를 들어 탄탈 질화물(TaN) 등의 장벽 층 표면이 노출되는 것을 나타낸다. 일반적으로 Ta 또는 TaN 등의 장벽 층은 전기 연마액에 용해되지 않는다. 장벽 층은 전도성이 있지만 구리보다 훨씬 큰 저항성을 갖기 때문에, 구리 막이 제거될 때 전압 점프가 일어나지 않는다. 또한 정전압이 사용되는 경우에는 전류의 감소가 검출될 때 정전압이 차단될 수 있다.
본 발명의 방법은 상대적으로 소량(일반적으로 1 마이크로미터 미만)의 구리만을 제거한 후 기판상에 매우 부드러운 구리 표면을 형성한다. 이 방법은 또한 장벽 층의 물질 제거를 중지하여, 연마에 뚜렷한 종점을 제시한다. 본 발명의 전기 화학 연마 방법의 추가적인 이점은 이 방법이 이용되어 기존 구리 막에 선택적으로 구리를 증착함으로써 막 표면의 품질을 향상시킬 수 있다는 점이다. 전극 전위를 반전함으로써(웨이퍼 표면을 캐소드 전극으로 함으로써), 노출된 구리 표면에 구리가 도금되지만, 탄탈(Ta)이나 탄탈 질화물(TaN) 층 등의 노출된 장벽 층 표면에는 도금되지 않는다. 이와 같이 구리를 증착하면, 구리 물질이 장벽 층에 증착되지 않는다. CMP 공정은 구리 트렌치의 중심부에서 대량의 구리를 제거하여 다이싱 표면을 남길 수 있다. 적절히 제어되지 않으면, 전기 연마 공정은 의도한 것보다 많은 구리 물질을 제거하여 다이싱 표면을 남길 수도 있다. 본 발명의 방법을 이용하면, 그러나 전류의 방향을 반전하면, 다이싱 표면에 선택적으로 구리가 증착되어 그 표면의 평면성을 회복할 수 있다. 따라서, 여러 주기의 증착 및 에칭이 실시되어 원하는 표면 상태를 만들어낼 수 있다.
도 1은 정전류에서 반도체 기판상의 구리 막의 대표적인 전기 화학 연마에 대해 시간에 대한 전위(mV)를 나타낸 그래프이다.
도 2는 폭이 약 0.3 미크론인 트렌치 안에 유지된 구리 막을 연마한 샘플의 단면도를 약 20,000x의 확대도로 찍은 주사 전자 현미경(SEM) 사진이다.
도 3은 폭이 약 1 미크론인 트렌치 안에 유지된 구리를 연마한 샘플의 단면도를 약 15,000x의 확대도로 찍은 주사 전자 현미경(SEM) 사진이다.
도 4는 폭이 약 10 미크론인 트렌치 안에 유지된 구리를 연마한 샘플의 단면도를 약 10,000x의 확대도로 찍은 주사 전자 현미경(SEM) 사진이며, 구리 표면은 심하게 다이싱 된다.
도 5는 약간 다이싱 된 5 미크론 폭의 트렌치를 나타내는 주사 전자 현미경 사진이다.
도 6은 필드 영역을 넘는 구리를 재 증착할 때 구리가 트렌치 안에만 선택적으로 증착되는데, 이는 트렌치 안의 구리의 구리 증착의 과성장을 일으키지만 필드 영역에 구리를 증착하지는 않는 것을 나타내는 약 25,000x 확대도의 주사 전자 현미경(SEM) 사진이다.
본 발명에서는 반도체 기판 표면의 구리 막으로부터 과잉 물질을 제거하기 위해 CMP 대신 구리 전자 연마 공정이 이용된다. 구리 막 표면은 정전류 모드를 이용하여 7 이상의 pH로 알칼리 염기 화학 작용에 의해 연마된다.
구리의 전기 연마중에, 구리 막, 알칼리 용액 및 카운터 전극에 의해 전기화학 셀이 형성된다. 구리 표면과 카운터 전극 사이에 전계가 인가된다. 연마되는 구리 막은 애노드를 형성하고 카운터 전극은 전기화학 셀의 캐소드이다. 정전류를 이용하여 과잉 구리가 제거된다. 전류 밀도는 바람직하게는 5 내지 100 암페어/평방피트, 가장 바람직하게는 5 내지 30 암페어/평방피트이다. 공정 온도는 실온(일반적으로 70 ℉) 내지 150 ℉의 범위로 유지된다. 구리 에칭 또는 제거 속도는 전기화학 셀에 인가되는 전류를 조절함으로써 제어될 수 있다. 통상적인 에칭 속도는 500 내지 10,000 옹스트롬/분이다. 이용되는 연마 속도는 500 내지 5,000 옹스트롬/분 범위 내에서, 혹은 1 미크론 막에 대해 2 내지 20분의 연마 속도로 선택되는 것이 바람직하다. 전류는 8인치 직경의 반도체 웨이퍼에 대해 1 내지 10 암페어가 바람직하다.
반도체 기판을 알칼리 염기 용액, 바람직하게는 무시안 알칼리 염기 용액에 담근다. 공정용으로 이상적인 알칼리 용액은 구리, 일반적으로는 이온화 상태의 Cu++을 함유한다. 일반적으로 구리의 양은 0.1M, 또는 6 [그램/리터] 내지 0.4M 또는 25 [그램/리터]의 범위이다. 더 많거나 더 적은 양으로 충분히 작용할 수도 있다. 황산구리나 피로인산구리 등 보통의 염화구리를 알칼리 용액에 첨가함으로써 구리가 공급될 수 있다. 또한 용액은 피로인산나트륨이나 에틸렌디아민 또는 에틸렌디아민테트라아세트산(EDTA) 등의 복합제를 바람직하게는 0.1M 내지 1.0M의 양으로 하나 이상 함유한다. NaOH나 KOH 등의 강염기 용액이 사용되어 용액의 pH를 조절할 수도 있다. 혹은, Na+ 및 K+을 함유한 염기 용액 대신에 NH4 또는 유기 염기가 사용될 수 있다. 본 발명의 전기 연마에는 COBRE 및 E-Brite 30/30 등 통상 이용될 수 있는 알칼리 염기 용액이 사용되었다. 알칼리 용액의 pH는 8.2 내지 10.5가 바람직하다.
미국 특허 제 6,017,437 호는 반도체 기판에 구리를 증착하거나 반도체 기판으로부터 구리를 제거하는데 사용되는 프로세스 챔버를 개시한다. '437 특허의 프로세스 챔버의 설명이 여기에 참조된다.
구리 막을 구비한 대부분의 반도체 기판에 대해 연마 단계의 종점이 쉽게 결정된다. 도 1을 참조하면, 대표적인 전위(mV) 대 시간 그래프가 제시된다. 정전류 하에서 탄탈 질화물(TaN) 유전체 장벽 표면의 구리 막의 전기 연마가 실행될 때, 인가 전압의 첫 번째 급상승에 의해 구리 제거의 종점이 검출되었고, 이는 도 1에서 수직 단계(12)로 나타낸다. 이 종점은 도 1의 예에서는 50초와 60초 사이에 일어났다. 전압의 급변화는 웨이퍼 표면에서 정전류 밀도 흐름을 유지하기 위해 필요한 인가 전압의 변화를 나타낸다. 이 현상은 장벽 표면으로부터의 구리 막의 완벽한 제거에 기인하여 나타난다. 구리 막은 장벽 층 막, 이 경우에는 TaN보다 훨씬 낮은 저항성을 갖기 때문에, 전기화학 셀을 구동하여 정전류를 유지하는데 훨씬 더 높은 전압이 필요하다.
이와 같이 본 발명의 구리 연마 공정은 일례로서 탄탈 질화물로 된 장벽 층에서 자동적으로 중단될 수 있다. 필요에 따라 장벽 층은 개별적인 습식 화학 에칭, 전기 에칭 또는 CMP 등의 개별적인 공정에 의해 제거될 수도 있다.
본 발명에 따른 전기 화학 연마 방법은 반도체 기판에 이용되는 유전체 물질의 종류에 의존하지 않는다. 유전체 물질은 실리카, SiO2, F-도핑된 규산염 유리, C-도핑된 규산염 유리, 기타 도핑된 규산염 유리, 폴리아릴에테르, 폴리이미드, 폴리테트라플루오르에틸렌 및 탄소 중합체가 될 수 있다. 또한 유전체 물질은 크세로겔, 아세로겔, 다공성 실리카, 다공성 탄소 중합체, 다공성 폴리아릴에테르 및 다공성 폴리테트라플루오르에틸렌 등의 다공성 물질이 될 수도 있다.
CMP 또는 다른 공지된 전기 연마 공정 이상의 본 발명의 전기 연마 공정의 이점은 소량의 구리만(일반적으로 1 미크론 미만)을 제거하는 것으로 부드러운 표면이 얻어진다는 점이며, 구리 제거보다는 구리 증착이 바람직한 경우에는 전류의 방향이 반전될 수도 있다. 동일한 알칼리 용액 및 장치를 이용하여, 노출된 장벽 물질의 필드 영역에 구리를 증착하지 않고 구리 막이 트렌치 또는 다른 구조 안의 구리 표면에 바람직하게 증착될 수도 있다. 다시 말하면, 역정전류(reverse constant current)는 바람직하게는 5 내지 100 암페이/평방피트, 가장 바람직하게는 5 내지 30 암페어/평방피트로 인가된다. 또한 정전압이 역전류를 생성하기 위해서 사용될 수도 있다. 그러므로, 동일한 알칼리 처리조 및 장치를 이용하여 구리를 에칭/제거 및 증착/인가하여, CMP를 이용하지 않고 구리 표면의 바람직한 평탄화를 달성할 수 있다. 증착 속도는 일반적으로 500 내지 10000 옹스트롬/분, 바람직하게는 100 내지 5000 옹스트롬/분의 범위 내이다. 그리고 전압의 변화가 검출되면, 역전류는 차단될 수 있다. 그러나 만약 구리 막이 실질적으로 평평한 표면이라면, 선택적으로 구리 막 상에 구리를 증착하기 위해서 전기화학적 셀에 역전류를 인가하는 단계는 생략될 수 있다.
도 4 및 도 5를 참조하면, 사진은 각각 폭이 10 미크론 및 5 미크론인 트렌치 내에 증착된 구리를 나타낸다. 트렌치 내의 구리 표면은 도 5에서는 유전체 표면에 대해 평면이 아니지만, 도시한 더 큰 피처에서는 "다이싱"이 가장 두드러진다. 다이싱은 주로 원래의 막이 평탄한 상부 표면을 형성하지 않고 트렌치에 증착되기 때문에 생긴다. 본 발명의 "뎁-에칭(dep-etch)" 공정을 이용하여 더 평탄한 구리 막이 증착될 수도 있다. 혹은 보다 큰 기하학으로 추가적으로 구리를 증착함으로써 평탄화가 개선/보정되어 ECP 또는 전기 연마 공정 전에 보다 평탄한 표면을 제공할 수도 있다.
도 6을 참조하면, 사진은 필드 영역으로부터의 구리 제거 후에 트렌치 안에 구리가 의도적으로 과다량 증착되었지만, 필드 영역에는 증착되지 않은 것을 나타낸다. 따라서, 본 발명의 전기 화학 연마 공정은 트렌치 내부의 다이싱 표면에 선택적으로 구리를 증착하는 것에 상반되게 작동하여 표면 평면성을 보정할 수 있다. 그리고 샘플은 ECP 또는 CMP 공정이 가해져 보다 평탄한 표면을 또 제공할 수 있다. "뎁-에칭" 공정은 원하는 표면 평면성이 달성될 때까지 여러 번 반복될 수 있다.
또한 본 발명은 다음의 예들로 설명하지만 이에 한정되지는 않는다.
<예>
반도체 웨이퍼 또는 이러한 웨이퍼의 표본에 구리의 전기 화학 연마가 행해졌다. 연마 이전에 실리콘 웨이퍼 표면에 여러 층이 가해졌다. 공정 단계는 패터닝, 에칭, 장벽-시드 증착 및 구리 막 전기 도금을 포함하였다. 샘플은 다음의 막 스택을 갖는다:
0. 표준 공정에 의해 유전체 층에 에칭된, 통상적으로 개구 사이즈가 1 미크론 이하인 패턴
1. 350 △ TaN 장벽 층
2. 1500 △ PVD 구리 시드 층
3. 전기 화학적으로 증착된(ECD) 1.5 미크론의 구리.
예에서의 막 두께는 이 예를 위해 선택되었다. 당업자들은 다른 디바이스 및 디바이스 필요 조건에 따라 다른 막 두께를 선택하게 된다.
도 2는 폭이 1 미크론 미만인 트렌치 내에 유지된 구리 막의 단면을 나타내는 사진이다. 필드 영역을 넘는 구리 막은 본 발명의 전기 연마 공정에 의해 연마되어 TaN 장벽 표면을 노출시켰다. 동시에, 트렌치 안의 구리 막은 그대로 남는다. 도 2에 나타낸 예를 제조하는 공정은 실온(약 70 ℉)에서 약 2000 옹스트롬/분 범위의 연마 속도를 이용하여, 약 5분간의 연마, 약 5 암페어의 전류를 이용하여 실행되었다.
도 3은 폭이 1 미크론보다 약간 큰 트렌치 안에 유지된 구리 막의 단면도를 나타낸다. 필드 영역을 넘는 구리 막은 본 발명의 전기 연마 공정을 이용하여 TaN 장벽 표면을 노출시켰다. 소량의 구리 잔류물이 필드 영역에 남았다. 이 잔류물 은 불균일하게 증착된 막 또는 불균일한 제거에 기인한다. 그러나, 여기서 관찰된 소량의 잔류물은 최적화된 공정 상태에서 제거될 수 있고, 또는 이어서 일어나는 장벽 층의 제거 또는 세척 공정에서 쉽게 제거될 수 있다. 도 3에 도시한 예에서 이용된 전기 연마 공정은 도 2의 예에 이용된 것과 비슷하다.
본 발명은 상세한 설명 및 바람직한 실시예의 예로 설명하였다. 형태 및 상세의 다양한 변형이 당업자의 기술 내에서 이루어진다. 따라서, 본 발명은 예시의 설명 또는 바람직한 실시예에 의해서가 아니라 청구항에 의해 평가되어야 한다.

Claims (39)

  1. 반도체 기판상의 구리 막을 연마하는 방법으로서,
    (1) 적어도 표면 일부에 구리 막이 제공된 상기 반도체 기판을 알칼리 용액에 담그는 단계;
    (2) 상기 알칼리 용액에 접촉하여 캐소드를 제공하는 단계 - 상기 구리막 및 알칼리 용액과 함께 상기 캐소드는 전기화학 셀을 형성함 - ; 및
    (3) 상기 구리 막의 일부가 제거되도록 상기 전기화학 셀에 전류를 인가하는 단계
    를 포함하는 반도체 기판상의 구리 막 연마 방법.
  2. 제 1 항에 있어서, 상기 알칼리 용액은 전기 도금용 구리 발생원으로서 구리 이온들을 함유하는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  3. 제 1 항에 있어서, 상기 반도체 기판상에 구리 막을 형성하기 전에 상기 반도체 기판에 유전체 물질을 제공하는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  4. 제 3 항에 있어서, 상기 유전체 물질은 로우-K(low permitivity(K))를 갖는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  5. 제 3 항에 있어서, 상기 유전체 물질은 실리카, SiO2, F-도핑된 규산염 유리와 C-도핑된 규산염 유리를 포함하는 도핑된 규산염 유리, 폴리아릴에테르, 폴리이미드, 폴리테트라플루오르에틸렌 및 탄소 중합체로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  6. 제 3 항에 있어서, 상기 유전체 물질은 크세로겔, 에어로겔, 다공성 실리카, 다공성 탄소 중합체, 다공성 폴리아릴에테르 및 다공성 폴리테트라플루오르에틸렌으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  7. 제 1 항에 있어서, 상기 전류는 5 내지 100 암페어/평방피트의 밀도로 인가되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  8. 제 7 항에 있어서, 상기 전류 밀도는 5 내지 30 암페어/평방피트인 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  9. 제 1 항에 있어서, 상기 전기화학 셀에 인가되는 전류는 일정한 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  10. 제 1 항에 있어서, 정전압이 상기 전기화학 셀에 사용되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  11. 제 1 항에 있어서, 상기 알칼리 용액은 70 ℉ 이상의 온도로 유지되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  12. 제 11 항에 있어서, 상기 알칼리 용액의 온도는 70 ℉ 내지 150 ℉의 범위로 유지되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  13. 제 1 항에 있어서, 상기 알칼리 용액은 7 이상의 pH를 갖는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  14. 제 13 항에 있어서, 상기 알칼리 용액은 8.0 내지 10.5 범위의 pH를 갖는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  15. 제 1 항에 있어서, 상기 알칼리 용액은 염화구리, 황산구리, 피로인산구리(copper pyrophosphate), 피로인산나트륨을 포함하는 피로인산 알칼리 금속, 피로인산암모늄, 오르토인산염, 수산화나트륨, 수산화칼륨, 수산화암모늄 및 에틸렌디아민테트라아세트산으로 구성된 그룹으로부터 선택된 물질들의 혼합물로부터 형성되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  16. 제 1 항에 있어서, 상기 구리는 500 내지 10,000 옹스트롬/분 범위의 속도로 제거되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  17. 제 16 항에 있어서, 상기 구리는 1000 내지 5000 옹스트롬/분 범위의 속도로 제거되는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  18. 제 1 항에 있어서, 인가 전압의 상승이 검출된 후 상기 전류를 차단하는 단계 - 상기 인가 전압은 상기 전류를 유지하기 위해 인가됨 - 를 더 포함하는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  19. 제 10 항에 있어서, 전류의 감소가 검출된 후 상기 정전압을 차단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판상의 구리 막 연마 방법.
  20. 반도체 기판상의 구리막에 대해 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법으로서,
    (1) 적어도 표면 일부에 구리 막이 제공된 상기 반도체 기판을 알칼리 용액에 담그는 단계;
    (2) 상기 알칼리 용액에 접촉하여 캐소드를 제공하는 단계 - 상기 구리막 및 알칼리 용액과 함께 상기 캐소드는 전기화학 셀을 형성함 - ; 및
    (3) 상기 구리 막의 일부를 선택적으로 제거하기 위해 상기 전기화학 셀에 전류를 인가하는 단계; 및
    (4) 상기 구리 막에 구리를 선택적으로 증착하기 위해 상기 전기화학 셀에 역전류를 선택적으로 인가하는 단계
    를 포함하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  21. 제 20 항에 있어서, 상기 구리 막의 표면이 평탄화될 때까지 상기 단계(1) 내지 (4)가 반복되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  22. 제 20 항에 있어서, 상기 전류는 5 내지 100 암페어/평방피트의 밀도로 인가되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  23. 제 20 항에 있어서, 상기 역전류는 5 내지 100 암페어/평방피트의 밀도로 인가되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  24. 제 20 항에 있어서, 상기 전기화학 셀에 인가되는 전류는 일정한 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  25. 제 20 항에 있어서, 정전압이 상기 전기화학 셀에 사용되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  26. 제 20 항에 있어서, 상기 전기화학 셀에 인가되는 역전류는 일정한 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  27. 제 20 항에 있어서, 상기 역전류를 일으키기 위해 정전압이 사용되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  28. 제 20 항에 있어서, 상기 알칼리 용액은 70 ℉ 이상의 온도로 유지되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  29. 제 28 항에 있어서, 상기 알칼리 용액의 온도는 70 ℉ 내지 150 ℉의 범위로 유지되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  30. 제 20 항에 있어서, 상기 알칼리 용액은 7 이상의 pH를 갖는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  31. 제 30 항에 있어서, 상기 알칼리 용액은 8.5 내지 10.5 범위의 pH를 갖는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  32. 제 30 항에 있어서, 500 내지 10,000 옹스트롬/분 범위의 속도로 구리가 제거되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  33. 제 32 항에 있어서, 상기 구리는 5,000 내지 10,000 옹스트롬/분 범위의 속도로 제거되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  34. 제 30 항에 있어서, 상기 구리는 500 내지 10,000 옹스트롬/분 범위의 속도로 증착되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  35. 제 34 항에 있어서, 상기 구리는 1,000 내지 5,000 옹스트롬/분 범위의 속도로 증착되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  36. 제 30 항에 있어서, 상기 알칼리 용액은 염화구리, 황산구리, 피로인산구리, 피로인산나트륨을 포함하는 피로인산 알칼리 금속, 피로인산암모늄, 오르토인산염, 수산화나트륨, 수산화칼륨, 수산화암모늄 및 에틸렌디아민테트라아세트산으로 구성된 그룹으로부터 선택된 물질들의 혼합물로부터 형성되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  37. 제 30 항에 있어서, 인가 전압의 상승이 검출된 후 상기 전류를 차단하는 단계 - 상기 인가 전압은 상기 전류를 유지하기 위해 인가됨 - 를 더 포함하는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  38. 제 30 항에 있어서, 인가 전압의 변화가 검출된 후 역전류를 차단하는 단계 - 상기 인가 전압은 상기 역전류를 유지하기 위해 인가됨 - 를 더 포함하는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
  39. 제 30 항에 있어서, 상기 구리막의 표면이 평탄화되지 않은 경우에만, 상기 전류를 인가하는 단계 후에 상기 구리 막에 구리를 선택적으로 증착하기 위해 상기 전기화학 셀에 역전류를 인가하는 단계가 수행되는 것을 특징으로 하는 선택적인 구리 제거 및 선택적인 구리 증착을 교대로 수행하는 방법.
KR1020037009483A 2001-01-17 2002-01-15 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 KR100859899B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/761,327 US6402592B1 (en) 2001-01-17 2001-01-17 Electrochemical methods for polishing copper films on semiconductor substrates
US09/761,327 2001-01-17
PCT/IB2002/000085 WO2002058113A2 (en) 2001-01-17 2002-01-15 Electrochemical methods for polishing copper films on semiconductor substrates

Publications (2)

Publication Number Publication Date
KR20030091967A KR20030091967A (ko) 2003-12-03
KR100859899B1 true KR100859899B1 (ko) 2008-09-23

Family

ID=25061894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037009483A KR100859899B1 (ko) 2001-01-17 2002-01-15 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법

Country Status (6)

Country Link
US (1) US6402592B1 (ko)
EP (1) EP1368827A2 (ko)
JP (1) JP2004526304A (ko)
KR (1) KR100859899B1 (ko)
TW (1) TW533498B (ko)
WO (1) WO2002058113A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
JP3807295B2 (ja) * 2001-11-30 2006-08-09 ソニー株式会社 研磨方法
TW544795B (en) * 2002-02-25 2003-08-01 Nat Science Council Method for monitoring end point of electrolyzing polishing process
US6670308B2 (en) * 2002-03-19 2003-12-30 Ut-Battelle, Llc Method of depositing epitaxial layers on a substrate
KR100559041B1 (ko) * 2002-07-11 2006-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US20040235297A1 (en) * 2003-05-23 2004-11-25 Bih-Tiao Lin Reverse electroplating for damascene conductive region formation
US20050224358A1 (en) * 2004-03-30 2005-10-13 Lsi Logic Corporation Method for improved local planarity control during electropolishing
US20060091551A1 (en) * 2004-10-29 2006-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Differentially metal doped copper damascenes
US20060094237A1 (en) * 2004-10-29 2006-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods to completely eliminate or significantly reduce defects in copper metallization in IC manufacturing
US7497938B2 (en) * 2005-03-22 2009-03-03 Cabot Microelectronics Corporation Tribo-chronoamperometry as a tool for CMP application
US7998335B2 (en) * 2005-06-13 2011-08-16 Cabot Microelectronics Corporation Controlled electrochemical polishing method
US20110272287A1 (en) * 2010-05-07 2011-11-10 International Business Machines Corporation Method for patterning magnetic films
CN111015371A (zh) * 2019-11-21 2020-04-17 湖北中一科技股份有限公司 一种应用于电解铜箔的阴极辊抛光方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132605A (en) * 1976-12-27 1979-01-02 Rockwell International Corporation Method for evaluating the quality of electroplating baths
US4629539A (en) * 1982-07-08 1986-12-16 Tdk Corporation Metal layer patterning method
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
WO1999054527A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2678909A (en) * 1949-11-05 1954-05-18 Westinghouse Electric Corp Process of electrodeposition of metals by periodic reverse current
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US6017437A (en) 1997-08-22 2000-01-25 Cutek Research, Inc. Process chamber and method for depositing and/or removing material on a substrate
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US5997712A (en) 1998-03-30 1999-12-07 Cutek Research, Inc. Copper replenishment technique for precision copper plating system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132605A (en) * 1976-12-27 1979-01-02 Rockwell International Corporation Method for evaluating the quality of electroplating baths
US4132605B1 (ko) * 1976-12-27 1986-06-10
US4629539A (en) * 1982-07-08 1986-12-16 Tdk Corporation Metal layer patterning method
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
WO1999054527A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates

Also Published As

Publication number Publication date
KR20030091967A (ko) 2003-12-03
EP1368827A2 (en) 2003-12-10
TW533498B (en) 2003-05-21
WO2002058113A3 (en) 2002-10-10
JP2004526304A (ja) 2004-08-26
WO2002058113A2 (en) 2002-07-25
US6402592B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
US7147766B2 (en) Chip interconnect and packaging deposition methods and structures
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US7476974B2 (en) Method to fabricate interconnect structures
KR100419272B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6709565B2 (en) Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
JP3116897B2 (ja) 微細配線形成方法
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
US20020115283A1 (en) Planarization by selective electro-dissolution
US20040188260A1 (en) Method of plating a semiconductor structure
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
US7204743B2 (en) Integrated circuit interconnect fabrication systems
KR20020054662A (ko) 반도체소자의 금속배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
US20070111523A1 (en) Process for conditioning conductive surfaces after electropolishing
US20050029106A1 (en) Reduction of defects in conductive layers during electroplating
US20040235297A1 (en) Reverse electroplating for damascene conductive region formation
KR100447234B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100731082B1 (ko) 반도체 소자 제조 방법
JP2001168063A (ja) 半導体装置の製造方法、電解めっき方法および電解めっき装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110905

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee