KR20020032347A - 시드층 - Google Patents

시드층 Download PDF

Info

Publication number
KR20020032347A
KR20020032347A KR1020010065623A KR20010065623A KR20020032347A KR 20020032347 A KR20020032347 A KR 20020032347A KR 1020010065623 A KR1020010065623 A KR 1020010065623A KR 20010065623 A KR20010065623 A KR 20010065623A KR 20020032347 A KR20020032347 A KR 20020032347A
Authority
KR
South Korea
Prior art keywords
copper
seed layer
metal
amount
substrate
Prior art date
Application number
KR1020010065623A
Other languages
English (en)
Inventor
매릭스데이비드
모리세이데니스
베이에스마틴더블유.
레페브레마크
쉘넛제임스지.
스토료한도날드이.
Original Assignee
마티네즈 길러모
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마티네즈 길러모, 쉬플리 캄파니, 엘.엘.씨. filed Critical 마티네즈 길러모
Publication of KR20020032347A publication Critical patent/KR20020032347A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

전자 디바이스의 제조 중에 후속 금속화 전에 불연속적인 금속 시드층(seed layer)을 보충하거나 향상(enhancing)시키는 방법이 개시된다. 이러한 보충 방법은 제 2의 전기도금조의 사용을 필요로 하지 않는다.

Description

시드층{Seed layer}
본 발명은 일반적으로 후속 금속화를 위한 시드층(sed layer)의 분야에 관한 것이다. 특히, 본 발명은 금속화 전에 시드층을 보충하는 방법에 관한 것이다.
보다 소형의 마이크로일렉트로닉 디바이스(microelectronic device), 이를테면 서브-마이크론의 결합구조(geometry)를 가진 디바이스에 대한 경향은 보다 큰 밀도(density)를 다루는 복수의 금속화층을 가진 디바이스를 출현시켰다. 반도체 웨이퍼상에, 또한 배선(wiring)으로서 지칭된, 금속선을 형성하는데 사용된 통상의 금속 하나는 알루미늄이다. 알루미늄은 비교적 저렴하며, 저저항도를 가지고 있고, 비교적 에칭하기 쉽다는 장점이 있다. 알루미늄은 또한 다른 금속층을 연결하도록 바이어(via)내에 상호 접속부(interconnection)를 형성하는데 사용되어 왔다. 그러나, 바이어/접촉홀(contact hole)의 크기가 서브-마이크론 영역으로 축소되므로, 스텝 카버리지(step coverage) 문제가 나타나며, 이어서 알루미늄을 사용하여 서로 다른 금속층 사이의 상호 접속부를 형성할 때 신뢰성 문제를 야기시킬 수 있다. 이러한 열악한 스텝 카버리지는 높은 전류 밀도를 초래하며 전기이동(electromigration)을 증가시킨다.
바이어내에 개선된 상호 접속 경로를 제공하는 수단 하나는 금속층을 위한 알루미늄을 사용하면서 텅스텐과 같은 금속을 사용하여 완전히 충진된 플러그(plug)를 형성하는 것이다. 그러나, 텅스텐 공정은 고가이며 복잡하고, 텅스텐은 고저항도를 가지고 있으며, 텅스텐 플러그는 보이드(void)에 민감하고 배선층을 가진 인터페이스(interface)를 열악하게 형성한다.
구리는 상호 접속 금속화를 위한 대체 물질로서 제안되어 왔다. 구리는 텅스텐과 비교하여 개선된 전기 특성과 양호한 전기이동 특성 및 알루미늄 보다 낮은 저항도라는 장점이 있다. 구리에 대한 단점은 알루미늄과 텅스텐에 비해 에칭이 보다 어려우며 실리콘 다이옥사이드와 같은 유전체 층으로 이동하고(유전체 층을 통해 신속히 확산되는) 경향이 있다는 것이다. 이러한 이동을 방지하기 위해, 격벽층(barrier layer), 이를테면 티타늄 나이트라이드, 탄탈륨, 탄탈륨 나이트라이드, 탄탈륨 실리콘 나이트라이드, 텅스텐 나이트라이드, 등이 구리층의 침착전에 사용되어야 한다.
금속층을 도포하기 위한 전형적인 기술, 이를테면 전기화학적 침착이 유일하게 구리를 전기 전도층에 도포하는데 적합하다. 따라서, 하도층의 전도성 시드층, 전형적으로는 구리와 같은 금속 시드층이 일반적으로 구리의 전기화학적 침착전에 기판에 도포된다. 이러한 시드층은 다양한 방법, 이를테면 물리증착법("PVD") 및 화학증착법 ("CVD")에 의해 도포될 수 있다. 전형적으로는, 시드층은 다른 금속층에 비해 얇으며, 이를테면 50 내지 1500 옹스트롬의 두께이다. 이러한 금속 시드층, 특히 구리 시드층은 시드층의 표면상에 그리고 층의 벌크내에 모두 존재하는산화금속 그외에 상당한 두께 변화 또는 층내의 불연속부(discontinuity)와 같은 문제점을 격을 수 있다.
불연속부 또는 보이드는 금속, 이를테면 구리의 카버리지가 불완전하거나 결핍되어 있는 시드층의 부위이다. 이러한 불연속부는 시선 형태로 금속을 침착하는 것과 같은, 금속층의 불충분한 블랭킷 침착을 생기게 할 수 있다. 완전한 금속층이 이러한 시드층상에 전기화학적으로 침착되기 위해서, 불연속부는 최종 금속층의 침착전에 또는 이 중에 충진되어야 하며, 그렇치 않으면 최종 금속층내에 보이드가 발생될 수 있다.
PCT 특허출원 WO 99/47731호(Chen)에서는 처음에 초박판 시드층을 증착시키고 이어서 초박판 시드층을 전기화학적으로 향상시켜 최종 시드층을 형성함으로써 시드층을 제공하는 방법을 개시하고 있다. 이 특허출원에 따라, 2 단계의 공정은 불연속부가 감소된 시드층을 제공한다. 구리 시드층은 알칼리 전해질조를 이용하여 증강된다. 시드층을 증강시키는 이 방법을 사용하는 사람은 종래의 산성 전해질 도금조를 사용하기 전에 시드층을 린스하고 중화시켜야 할 것이다. 또한, 산 전기도금조와 병행하여 이러한 알칼리 증강법을 이용하는 생산자는 도금 기구상의 도금 헤드의 수를 2배로 해야 하거나 출고량이 감소될 것이다.
콜로이드 구리가 무전해 금속 도금, 특히 무전해 구리 도금용 촉매로서 사용된 바 있다. 예를들어, 미국특허 제 4,762,260호 및 4,681,630호(Brasch)에서는 무전해 구리조, 특히 완속 무전해 구리조용 촉매로서 소량의 이온성 팔라듐을 함유한 콜로이드 구리를 개시하고 있다. 이러한 촉매가 집적회로 제조에 사용한다고기재되어 있지 않다.
제 2의 전기도금조를 이용하지 않고 불연속적인 시드층을 보충하는 방법에 대한 필요성이 계속되고 있다. 이러한 방법은 매우 작은 기하구조(geometry), 이를테면 0.5 마이크론 및 그 이하인 디바이스(device)의 도금에 특히 필요하다.
놀랍게도 불연속적인 금속 시드층이 본 발명에 따라 알칼리 전기도금조를 이용하지 않고 보충되거나 향상되어 실질적으로 불연속부(discontinuity)가 없는 금속 시드층을 제공할 수 있다는 사실을 알아냈다.
일예에서, 본 발명은 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하는 단계를 포함하는 기판상에 배치된 불연속적인 금속 시드층을 향상시키는 방법을 제공한다.
제 2의 일예에서, 본 발명은 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하고; 기판을 하나 이상의 금속 이온과 전해질을 포함하는 전기도금액과 접촉시키는 단계를 포함하는 시드층의 표면상에 금속층을 전기침착시키는 방법을 제공한다.
제 3의 일예에서, 본 발명은 전자 디바이스 기판상에 배치된 금속 시드층을 소량의 이온성 팔라윰 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하고; 기판을 하나 이상의 금속 이온과 전해질을 포함하는 전기도금액과 접촉시키는 단계를 포함하는 전자 디바이스의 제조방법을 제공한다.
명세서 전반에 걸쳐 사용된, 다음 약호는 본문에서 명백하게 달리 제시되지 않는다면 다음 의미를 가질 것이다: nm= 나노미터; g/L= 1리터당 그램; ㎛=마이크론=마이크로미터; ASF=1 제곱피트당 암페어; M= 몰; 및 ppm= 1백만당 부.
명세서 전반에 걸쳐 사용된, "피처"는 기판상의 기하구조, 이를테면 트렌치와 바이어를 뜻하나 이들에 한정되지 않는다. "어퍼처"는 함몰된 피처, 이를테면 바이어와 트렌치를 뜻한다. "작은 피처"란 크기가 1 마이크론 또는 보다 작은 피처를 뜻한다. "매우 작은 피처"는 크기가 1/2 마이크론 또는 보다 작은 피처를 뜻한다. 비슷하게, "작은 어퍼처"는 크기가 1 마이크론 또는 보다 작은(≤1㎛) 어퍼처를 뜻하고 "매우 작은 어퍼처"는 크기가 1/2 마이크론 또는 보다 작은(≤0.5㎛) 어퍼처를 뜻한다. 명세서 전반에 걸쳐 사용된, "도금"이란 본문에서 명백히 다르게 제시되지 않는다면, 금속 전기도금을 뜻한다. "침착"과 "도금"은 명세서 전반에 걸쳐 상호 교환하여 사용된다. "촉진제"란 도금 속도를 증가시키는 화합물을 뜻한다. 억제제(suppressor)란 도금 속도를 억제하는 화합물을 뜻한다. "할라이드"는 플루오라이드, 클로라이드, 브로마이드, 및 요오다이드를 뜻한다.
모든 퍼센트와 비율은 달리 제시되지 않는 한 중량 기준이다. 모든 범위는 포괄적이고 조합될 수 있다.
본 발명은 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하는 단계를 포함하는 기판상에 배치된 불연속적인 금속 시드층을 향상시키는 방법을 제공한다. 이러한 방법은 실질적으로 불연속부 또는 보이드가 없으며 바람직하게는 불연속부가 없는 시드층을 제공한다. 이러한 시드층은 바람직하게는 구리 또는 구리 합금을 포함한다. "소량"이란 약 50% 미만을 의미한다. 비슷하게, "다량"이란 약 50% 이상을 의미한다.
적합한 기판은 금속의 후속 전기침착을 위한 시드층을 함유하는 기판, 및 특히 전자 디바이스의 제조에 사용된 기판이다. 기판의 일예는 ≤1㎛, 구체적으로는 ≤0.5㎛, 및 보다 구체적으로는 ≤0.18㎛의 크기를 가진 하나 이상의 어퍼처를 함유한 기판을 포함하나, 이에 한정되지 않는다. 이러한 기판은 특히 집적회로와 반도체의 제조에 사용된 웨이퍼를 포함한다.
본 발명에서 유용한 적합한 구리 콜로이드는 본 발명에서 모든 목적을 위한 참고내용에 속하는, 미국특허 제 4,762,560호(Brasch)에 개시된 콜로이드이다. 구리 콜로이드 입자는 전형적으로는 하나 이상의 구리 화합물, 하나 이상의 안정화제 및 하나 이상의 환원제를 결합하여 제조된다. 적합한 구리 화합물은 하나 이상의 환원제에 의해 환원될 수 있는 화합물이다. 이러한 구리 화합물은 구리 설페이트 바람직하게는 펜타하이드레이트(CuSO45H2O), 구리 포스파이트, 구리 포스페이트, 및 구리 설파메이트, 구리 아세테이트, 구리 클로라이드, 구리 나이트레이트, 구리 시트레이트, 구리 포메이트, 구리 글루코네이트, 등을 포함하나, 이들에 한정되지 않는다. 구리 화합물은 구리 금속(제로가 구리)의 양이 약 1 내지 8 g/L(콜로이드용액), 바람직하게는 약 2.5 내지 7.5 g/L 및 보다 유용하게는 약 5 g/L이도록 존재하는 것이 유용하지만, 구리의 상대량은 매우 한정적이지는 않다. 따라서, CuSO45H2O의 경우에, 환원 전에 구리 금속이 약 10-30 g/L로 존재해야 하며 가장 바람직하게는 약 20 gL이다.
광범위한 안정화제가 구리 콜로이드를 형성하는데 사용될 수 있다. 가장 유용한 안정화제는 젤라틴이다. 다른 적합한 안정화제는 폴리비닐 알코올, 폴리아크릴아미드, 소듐 알기네이트, 폴리소르베이트 모노-올레에이트, 덱스트린(검과 전분), 폴리아릴설폰산 이를테면 폴리벤젠설폰산과 폴리알킬나프탈렌설폰산, 및 폴리아릴설폰산의 염, 특히 알칼리 금속염, 이를테면 폴리벤젠설폰산의 염 및 폴리알킬나프탈렌설폰산의 염을 포함하나, 이들에 한정되지 않는다. 콜로이드의 제조에서, 또는 최종 콜로이드 자체에서 안정화제의 역할은 콜로이드를 안정화시키는 것이다. 콜로이드는 안정화제의 부존재하에 제조될 수 있으며, 유용하지만, 경쟁적인 상업적 용도를 위해서는 충분히 안정하지는 않다. 안정화제는 바람직하게는 약 1 내지 3 g/L(콜로이드 용액)로 존재하며 가장 바람직하게는 약 2 g/L이다.
광범위한 환원제가 구리 콜로이드를 형성하는데 적합하다. 적합한 환원제는 히드라진 히드레이트, 포타슘 보로하이드라이드, 소듐 하이드로설파이트, 리튬 보로하이드라이드, 소듐 보로하이드라이드, 포타슘 디보레이트, 디메틸아민 보란("DMAB"), 등을 포함하나, 이들에 한정되지 않는다. 디메틸아민 보란이 바람직하다. 다른 환원제가 사용될 수 있지만 이들은 산 조건하에 바람직한 환원제 DMAB와 실질적으로 동일하거나 대응한 환원력을 가지고 있어야 한다. 바람직하게는, 보로하이드라이드 환원제가 사용될 때, 용액의 pH를 대략 DMAB의 pH로 낮춘다. 환원제의 조합물이 바람직하게 사용될 수 있다. 환원제는 바람직하게는 약 1 내지 8 g/L(콜로이드액), 바람직하게는 약 2.5 내지 7.5 g/L 및 보다 바람직하게는 약 5 g/L로 존재하고 구리 염을 환원시키는데 필요한 양의 과량이지만, 환원제의 상대량은 매우 한정적인 것은 아니다. 환원제의 혼합물이 바람직한 것은 아니지만, 적절히 사용될 수 있다.
상기 사실에 일치하여, 구리 금속(제로가 구리)의 양에 대한 하나 이상의 환원제의 비율이 약 1/1 중량 또는 과량인 것이 유용하다는 사실을 알 수 있다.
본 발명의 구리 콜로이드는 소량 성분으로서 이온성 팔라듐을 함유한다. 충분한 양의 팔라듐 금속을 첨가하여 실질적으로 불연속부를 충진하거나 브리지(bridge)하도록 전해질 구리 침착물의 카버리지(coverage)를 증가시켜야 한다. 전형적으로는, 팔라듐 금속의 양은 약 5 내지 약 80 ppm, 바람직하게는 약 8 내지 약 80 ppm, 보다 바람직하게는 12 내지 75 ppm, 및 심지어 더 바람직하게는 약 20 내지 약 50 ppm이다. 팔라듐 금속의 최소량은 사용된 특정 이온성 팔라듐 화합물에 그 범위가 좌우된다.
콜로이드에서 팔라듐 금속의 상한선은 사용된 특정 이온성 팔라듐 화합물, 조의 안정성에 대한 이 이온성 팔라듐 화합물의 음이온 효과, 및 활성 콜로이드 자체의 안정성에 따른다. 따라서, 팔라듐은 전형적으로는 활성 (콜로이드) 용액의 안정성을 보유할 양으로 첨가된다. 약 80 ppm의 과량으로 팔라듐 금속의 첨가는 콜로이드이 뭉침을 야기시키며 콜로이드에 불안정성을 부여한다. 따라서 팔라듐금속의 양은 약 80 ppm 또는 그 이하 또는 구리 콜로이드의 안정성에 부작용이 없는 양으로 한정되어야 한다. 따라서, 첨가되는 팔라듐 금속의 최대량은 비전도성 기판이 후속 전해질 도금을 위한 콜로이드에 의해 적절히 활성화 될 수 있도록 콜로이드의 충분한 안정성이 확보될 양이다.
팔라듐은 이온 상태로 콜로이드에 첨가된다. 이온화 및 환원될 수 있는 팔라듐 화합물 또는 염, 이를테면 팔라듐 클로라이드 산 염 및 팔라듐 암모늄 클로라이드가 사용될 수 있으며, 후자가 바람직하다. 팔라듐 금속, 이를테면 상용 팔라듐/주석 활성 촉매에 팔라듐 금속 20 ppm의 양으로 함유된 것을 첨가하면, 구리 콜로이드의 일부 침전을 야기시키며, 그러나, 이러한 침전물은 여과에 의해 조성물로부터 제거될 수 있다.
따라서, 본 발명의 팔라듐 함유 구리 콜로이드는 전형적으로 하나 이상의 구리 화합물과 하나 이상의 안정화제를 물에 용해시키고 이어서 하나 이상의 환원제를 용해시켜 제조된다. 구리 콜로이드에 첨가된 이온성 팔라듐은 전해질 도금 전에 어떤 단계에서 팔라듐 금속으로 환원된다. 따라서, 팔라듐 화합물은 콜로이드가 과량의 환원제를 함유한다면 구리 콜로이드에 바로 첨가되거나 콜로이드가 환원 기술, 이를테면 미국특허 제 3,958,048호(Donovan et al.)와 제 4,762,560호(Brasch)에 기재된 기술에 의해 제조되면 콜로이드의 제조 중에 첨가될 수 있다. 팔라듐은 또한 침전 공정, 이를테면 미국특허 제 3,993,799호(Feldstein)에 기재된 것에 의해 제조된 콜로이드에 첨가될 수 있으며 이온성 팔라듐은 콜로이드가 기판상에 피복된 후에 피복된 기판을, 이를테면 침지또는 스프레잉에 의해, 환원제와 접촉시킴으로써 환원될 수 있다. 바람직하게는, 본 발명의 팔라듐 함유 구리 콜로이드는 과량의 환원제를 함유한 예형 구리 콜로이드에 이온성 팔라듐을 첨가시키거나 콜로이드의 제조 중에 환원 기술을 이용하여 제조된다.
전형적으로는, 구리 화합물의 환원은 약 1.5 내지 약 4, 및 바람직하게는 약 2 내지 약 2.5의 pH에서 개시된다. 환원 반응의 온도는 전혀 한정되지 않는다. 반응은 실온에서 일어날 것이지만, 반응이 약 80 내지 90℉에서 일어나도록 소량의 가열을 추가하는 것이 바람직하다. 보다 높은 온도(120 내지 130℉)가 바람직하다면 사용될 수 있으나, 이것은 반응물의 형태와 양 및 반응을 주로 조절하는 pH에 좌우된다. 반응은 점차적으로 시작되며 확인될 수 있을 때까지 5 내지 10분 걸릴 수 있다. 구리 설페이트로서 반응의 시작은 색상 변화, 일반적으로 딥 블루에서 라이트 블루 및 그후 그린으로의 변화에 의해 관찰될 수 있다. 색상 변화에 의해 제시된 바와 같이, 제 1 파트의 반응이 완료된 후에, 이용되고 있는 가열 또는 교반을 중단하고 반응 혼합물을 방치하거나 약 24 시간 추가 반응시킨다. 24시간 후에 콜로이드를 사용할 수 있으나; 콜로이드를 폐쇄된 용기에서 3 내지 4주간 숙성시킨 후에 가장 좋은 결과가 얻어진다. 전형적으로는, 구리 콜로이드 입자는 약 10 내지 약 100 밀리마이크론의 크기를 가진다.
콜로이드 안정성은 초기 반응 후에, 히드라진 하이드레이트, 페닐히드라진, 하이드록실아민 설페이트 또는 심지어 추가의 DMAB(또는 초기 반응에 사용된 다른 환원제)와 같은 추가 환원제의 첨가에 의해 더욱 향상될 수 있다. 추가의 환원제는 콜로이드를 숙성하거나 약 24시간 방치시킨 후에 콜로이드에 첨가하는 것이 유용하나 원한다면 초기 반응의 완료 후에 다른 단계에서 첨가될 수 있다.
약 24시간 동안 숙성한 후 콜로이드의 pH는 약 7이며, 이들은 이와 같이 유용한 pH에서 바로 사용될 수 있으나 광범위한 pH 범위에 걸쳐 사용될 수 있다. pH는 본 기술의 숙련가에게 이해되는 바와 같이, 산(예, 황산) 또는 염기(예, 알칼리 하이드록사이드)의 첨가에 의해 원하는 것으로 조절될 수 있다. 사용 중에, 콜로이드의 pH는 떨어질 수 있으나 실제로는 콜로이드액을 때때로 pH를 7쪽으로 뒤로 가게 하는 경향이 있는 추가의 콜로이드로 보충한다. 약간 알칼리성의 콜로이드, 이를테면 약 7 내지 약 8, 및 바람직하게는 7.5 내지 8의 pH를 가진 콜로이드가 바람직하다.
바람직한 콜로이드는 구리이지만, 본 기술의 숙련가에게 다른 적합한 콜로이드, 이를테면 니켈, 철 또는 코발트가 본 발명에서 사용될 수 있다는 사실이 이해될 것이다.
본 발명의 구리 콜로이드는 기판상에 배치된 금속 시드층에서 불연속부를 향상시키거나 보충하는데 사용된다. 전형적으로는, 불연속적인 시드층을 구리 콜로이드(바람직하게는 1 내지 2 g/L 구리를 함유함)와 접촉시켜 콜로이드 피복 표면 또는 향상된 시드층을 제공한다. 이러한 콜로이드는 다양한 수단, 이를테면 디핑(dipping), 스프레잉(spraying), 스핀 코팅(spin coating), 플루드 코팅(flood coating) 등, 및 바람직하게는 디핑, 스프레잉 및 스핀 코팅에 의해 시드층에 도포될 수 있다. 콜로이드는 실질적으로 불연속부를 충진하거나 보충하여, 실질적으로연속적인 시드층을 제공한다. 따라서, 구리 콜로이드 피복 또는 향상된 시드층은 실질적으로 연속적이며 바람직하게는 연속적이다. 본 발명의 구리 콜로이드의 장점은 콜로이드의 pH가 약 7 또는 약간 알칼리성이라는 것이다. 따라서, 시드층의 분해, 이를테면 시드층에서 금속 산화물이 최소화된다.
콜로이드를 시드층상에 배치한 후, 콜로이드 피복된 표면을 임의로, 이를테면 물 또는 활성 용액으로 린스할 수 있다. 활성 용액의 일예는 이온성 팔라듐을 팔라듐 금속(제로가 팔라듐)으로 환원할 필요가 있을 수 있는, 환원제 용액을 포함한다. 상기에 설명한 어떠한 환원제도 적합하다.
그후 구리 콜로이드로 향상된 시드층을 다양한 금속에 의해 도금할 수 있으나, 전형적으로는 구리로 도금한다. 이러한 도금은 무전해 또는 전해일 수 있다. 무전해 도금이 적절히 사용되어 시드층을 더욱 향상시킬 수 있다. 이러한 무전해는 전형적으로 너무 느려 어퍼처의 실질적이거나 완전한 충진에 사용될 수 없다.
바람직하게는, 구리 콜로이드로 향상된 시드층을 전기도금하여 충분한 금속을 침착시켜 어퍼처를 실질적으로 충진하거나 완전히 충진한다. 본 발명의 실질적으로 연속적인 시드층상에 금속층을 침착시키는데 유용한 구리 전기도금액은 일반적으로 하나 이상의 구리 이온원과 전해질, 바람직하게는 산성 전해질을 포함한다. 전기도금액은 임의로 하나 이상의 첨가제, 이를테면 할라이드, 촉진제(accelator) 또는 증백제(brightner), 억제제(suppressor), 평탄화제(leveler), 그레인 리파이너(grain refiner), 습윤제, 계면활성제 등을 함유할 수 있다.
다양한 구리 염이 구리 이온원으로서 구리 전기도금액에 사용될 수 있다.적합한 구리 염은 구리 설페이트, 구리 아세테이트, 구리 설파메이트, 구리 설포네이트, 큐프릭 나이트레이트를 포함하나, 이들에 한정되지 않는다. 구리 설페이트 펜타하이드레이트가 특히 적합하다. 구리 염은 이들 전기도금액에서 비교적 광범위한 농도 범위로 존재할 수 있다. 바람직하게는, 구리염이 약 1 내지 약 300 g/L(도금액)의 농도에서, 보다 바람직하게는 약 10 내지 약 225 g/L의 농도에서, 더욱 더 바람직하게는 약 25 내지 약 175 g/L의 농도에서 사용될 것이다. 구리 도금조는 또한 다른 합금 원소, 이를테면 주석, 아연 등의 양을 함유하나, 이들에 한정되지 않는다. 따라서, 구리 전기도금조는 또한 구리 합금을 침착할 수 있다.
적합한 구리 전기도금조는 바람직하게는 산성 전해질을 사용하며, 이것은 하나 이상의 산을 포함할 수 있다. 적합한 산은 무기 또는 유기산이다. 유용한 무기산은 황산, 인산, 질산, 할로겐화수소산, 설팜산, 플루오로보론산 등을 포함하나, 이들에 한정되지 않는다. 적합한 유기산은 메탄설폰산과 같은 알킬설폰산, 페닐설폰산 및 톨릴설폰산과 같은 아릴 설폰산, 포름산, 아세트산 및 프로피온산과 같은 카복실산, 트리플루오로메틸설폰산 및 할로아세트산과 같은 할로겐화 산, 등을 포함하나, 이들에 한정되지 않는다. 특히 적합한 유기산은 (C1-C10)알킬설폰산을 포함한다. 특히 적합한 산의 조합물은 하나 이상의 유기산과 하나 이상의 무기산 또는 2개 이상의 유기산의 혼합물을 포함한다. 2개 이상의 산이 전해질에서 사용될 때, 이들은 99:1 내지 1:99, 바람직하게는 90:10 내지 10:90, 및 보다 바람직하게는 80:20 내지 20:80의 비율로 사용될 수 있다.
본 전기도금조에서 사용된 첨가된 산의 총량은 약 0 내지 약 350 g/L, 및 바람직하게는 1 내지 225 g/L일 수 있다. 본 기술의 숙련가에게 금속 이온원으로서 금속 설페이트를 사용함으로써, 산성 전해질이 첨가된 산 없이 얻어질 수 있다는 사실이 이해될 것이다. 따라서, 일예에서, 구리 전기도금액은 첨가된 산이 없을 수 있다.
어떤 응용예에 대해, 이를테면 매우 작은 어퍼처를 가진 웨이퍼의 도금에서, 첨가된 산의 총량이 낮은 것이 바람직하다. "낮은 산"이란 전해질에서 첨가된 산의 총량이 약 0.4M 미만, 바람직하게는 약 0.3 M 미만, 및 보다 바람직하게는 약 0.2M 미만이라는 것을 의미한다. 특히 바람직한 낮은 산 전기도금조는 첨가된 산이 없는, 즉 첨가된 산의 양이 0 g/L인 것이다.
구리 전해질은 임의로 하나 이상의 할라이드를 함유할 수 있으며, 바람직하게는 적어도 하나의 할라이드를 함유한다. 클로라이드와 브로마이드가 바람직한 할라이드이며, 클로라이드가 더 바람직하다. 광범위한 할라이드 이온 농도(할라이드 이온이 사용되면)가 적절히 이용될 수 있으며, 예를들어 도금액에서 할라이드 이온 약 0(할라이드 이온이 사용되지 않는 경우) 내지 100 ppm이며, 보다 바람직하게는 약 25 내지 약 75 ppm이다. 이러한 할라이드는 대응하는 하이드로겐 할라이드산으로서 또는 적합한 염으로서 첨가될 수 있다.
공지의 증백제를 포함하여, 매우 다양한 증백제(또는 촉진제)가 본 발명의 구리 전기도금 조성물에 사용될 수 있다. 전형적인 증백제는 하나 이상의 황 원자를 함유하며, 전형적으로는 질소 원자가 없고 분자량이 약 1000 또는 그 이하이다. 설파이드 및/또는 설폰산 그룹을 가지는 증백제 화합물이 일반적으로 바람직하며,구체적으로는 식 R'-S-R-SO3X의 그룹을 포함하는 화합물이며, 여기서 R은 임의로 치환된 알킬(사이클로알킬을 포함함), 임의로 치환된 헤테로알킬, 임의로 치환된 아릴 그룹, 또는 임의로 치환된 헤테로알리사이클릭이며; X는 소듐 또는 포타슘과 같은 카운터 이온이고; R'은 수소 또는 화학 결합(즉 -S-R-SO3X 또는 보다 큰 화합물의 치환체)이다. 전형적으로 알킬 그룹은 1 내지 약 16개의 탄소를 가질 것이며, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가질 것이다. 헤테로알킬 그룹은 사슬내에 하나 이상의 헤테로(N, O 또는 S) 원자를 가질 것이며, 바람직하게는 1 내지 약 16개의 탄소, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가질 것이다. 카보사이클릭 아릴 그룹은 전형적인 아릴 그룹, 이를테면 페닐 및 나프틸이다. 헤테로아로마틱 그룹은 또한 적합한 아릴 그룹일 것이며, 전형적으로는 1 내지 약 3개의 N, O 또는 S 원자와 1-3개의 별도 또는 융합된 환을 함유하며 예를들어 쿠마리닐, 퀴놀리닐, 피리딜, 피라지닐, 피리미딜, 푸릴, 피롤릴, 티에닐, 티아졸릴, 옥사졸릴, 옥시디졸릴, 트리아졸, 이미다졸릴, 인돌릴, 벤조푸라닐, 벤조티아졸, 등을 포함한다. 헤테로알리사이클릭 그룹은 전형적으로는 1 내지 3개의 N, O 또는 S원자와 1 내지 3개의 별도 또는 융합된 환을 가질 것이며, 예를들어 테트라하이드로푸라닐, 티에닐, 테트라히드로피라닐, 피페리디닐, 모폴리노, 피롤린디닐, 등을 포함한다. 치환된 알킬, 헤테로알킬, 아릴 또는 헤테로알리사이클릭 그룹의 치환체는 예를들어 C1-8알콕시; C1-8알킬, 할로겐, 특히, F, Cl 및 Br; 시아노, 니트로, 등을 포함한다.
보다 구체적으로, 유용한 증백제는 다음 식의 화합물을 포함한다:
XO3S-R-SH
XO3S-R-S-S-R-SO3X 및
XO3S-Ar-S-S-Ar-SO3X
상기 식에서 R은 임의로 치환된 알킬 그룹이며, 바람직하게는 1 내지 6개의 탄소원자를 가진 알킬 그룹이고, 보다 바람직하게는 1 내지 4개의 탄소원자를 가진 알킬 그룹이며; Ar은 임의로 치환된 아릴 그룹 이를테면 임의로 치환된 페닐 또는 나프틸이고; X는 소듐 또는 포타슘과 같은 적합한 카운터 이온이다.
몇가지 구체적인 적합한 증백제는 예를들어 N,N-디메틸-디티오카밤산-(3-설포프로필)에스테르; 3-머캅토-프로필설폰산-(3-설포프로필)에스테르; 3-메캅토-프로필설폰산(소듐 염); 3-머캅토-1-프로판 설폰산과의 카본산-디티오-o-에틸에스테르-s-에스테르(포타슘 염); 비스설포프로필 디설파이드; 3-(벤즈티아졸릴-s-티오)프로필 설폰산(소듐 염); 피리디늄 프로필 설포베타인; 1-소듐-3-머캅토프로판-1-설포네이트; 미국특허 제 3,778,357호에 기재된 설포알킬 설파이드 화합물; 디알킬 아미노-티옥스-메틸-티오알칸설폰산의 퍼옥사이드 산화 생성물; 및 상기의 조합물을 포함한다. 추가의 적합한 증백제가 또한 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호, 및 4,673,469호에 기재되어 있으며, 이들 모두 본 발명에서 참고내용에 속한다. 본 발명의 도금 조성물에서 사용하는데 특히 바람직한 증백제는 N,N-디메틸-디티오카밤산-(3-설포프로필)에스테르와 비스-소듐-설포노프로필-디설파이드이다.
구리 전기도금조에 존재한 이러한 촉진제의 양은 약 0.1 내지 약 1000 ppm이다. 바람직하게는, 촉진제 화합물은 약 0.5 내지 약 300 ppm, 보다 바람직하게는 약 1 내지 약 100 ppm, 및 더욱더 바람직하게는 약 2 내지 약 50 ppm의 양으로 존재한다. 특히 적합한 전기도금액은 1.5 mg/L(하나 이상의 증백제) 이상의 양을 함유한 것들이다.
구리 전기도금조에서 유용한 억제제는 폴리머 물질, 바람직하게는 헤테로원자 치환체, 특히 산소 결합을 가진 것들이다. 일반적으로 바람직한 억제제는 일반적으로 고분자량 폴리에테르, 이를테면 다음 화학식 1의 폴리에테르이다:
R-O-(CXYCX'Y'O)nH
상기 식에서,
R은 H 또는 약 2 내지 20개의 탄소원자를 함유한 아릴 또는 알킬 그룹이며;
X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬 바람직하게는 메틸, 에틸 또는 프로필, 아릴 이를테면 페닐; 아르알킬 이를테면 벤질이며;
바람직하게는 하나 이상의 X, Y, X' 및 Y'이 수소이고;
n은 5 내지 100,000의 정수이다. 바람직하게는, R이 에틸렌이고 n이 12,000 보다 크다.
이러한 억제제의 양은 전형적으로는 약 0.1 내지 약 1000 ppm의 범위로 존재한다. 바람직하게는, 억제제 화합물은 약 0.5 내지 약 500 ppm, 및 보다 바람직하게는 약 1 내지 약 200 ppm의 양으로 존재한다.
계면활성제는 임의로 구리 전기도금조에 첨가될 수 있다. 이러한 계면활성제는 전형적으로 조의 중량을 기준으로 하여 약 1 내지 10,000 pm, 보다 바람직하게는 약 5 내지 10,000 ppm의 농도로 구리 전기도금액에 첨가된다. 본 발명의 도금 조성물에 특히 적합한 계면활성제는 폴리에틸렌 글리콜 코폴리머를 비롯하여, 상용되는 폴리에틸렌 글리콜 코폴리머이다. 이러한 폴리머는 BASF사로부터 얻을 수 있으며(BASF사에 의해 상표명 TETRONIC 및 PLURONIC하에 시판됨), 및 케막스(Chemax)사제 코폴리머이다.
평탄화제가 임의로 본 발명의 전기도금조에 첨가될 수 있다. 하나 이상의 평탄화제 성분이 본 발명의 전기도금조에 사용되는 것이 바람직하다. 이러한 평탄화제는 약 0.01 내지 약 50 ppm의 양으로 사용될 수 있다. 적합한 평탄화제의 일예는 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호 및 4,673,459호에서 설명되어 있고 제시되어 있다. 일반적으로, 유용한 평탄화제는 R-N-R'(여기서, R 및 R'은 각각 독립적으로 치환되거나 비치환된 알킬 그룹 또는 치환되거나 비치환된 아릴 그룹임)을 가진 화합물과 같은 치환된 아미노 그룹을 함유한다. 전형적으로 알킬 그룹은 1 내지 6개의 탄소원자, 보다 전형적으로 1 내지 4개의 탄소원자를 가지고 있다. 적합한 아릴 그룹은 치환되거나 비치환된 페닐 또는 나프틸을 포함한다. 치환된 알킬 및 아릴 그룹의 치환체는 예를들어, 알킬, 할로 및 알콕시일 수 있다.
보다 구체적으로, 적합한 평탄화제는 1-(2-하이드록시에틸)-2-이미다졸리딘티온; 4-머캅토피리딘; 2-머캅토티아졸린; 에틸렌 티오우레아; 티오우레아; 알킬화폴리알킬렌이민; 미국특허 제 3,956,084호에 기재된 페나조늄 화합물; N-헤테로아로마틱 환 함유 폴리머; 4급, 아크릴릭, 폴리머 아민; 폴리비닐 카바메이트; 피롤리돈; 및 이미다졸을 포함하나, 이들에 한정되지 않는다. 특히 바람직한 평탄화제는 1-(2-하이드록시에틸)-2-이미다졸리딘티온이다.
본 발명의 실질저으로 연속적인 시드층은 전형적으로 시드층을 상기에 설명된 전기도금조와 접촉시켜 도금되거나 금속화된다. 시드층을 전형적으로 시드층상에 금속의 원하는 두께를 침착시키는데 충분한 시간 동안 그리고 전류 밀도에서 전기도금액과 접촉시킨다. 구리 도금조는 바람직하게는 실온 이하에서 실온 이상, 예를들어 65℃ 및 그 이상의 광범위한 온도에서 사용된다. 바람직하게는 사용 중에 도금조를 에어 스파저(air sparger), 가공품 교반, 충돌 또는 다른 적합한 방법에 의해 교반한다. 바람직하게는 기판 특성에 따라 1 내지 40 ASF의 전류에서 도금을 수행한다. 도금 시간은 가공품의 어려움에 따라, 약 2분 내지 1 시간 이상일 수 있다.
광범위한 기판이 상기에 설명한 바와 같이, 본 발명의 조성물로 도금될 수 있다. 본 발명의 조성물은 어려운 가공품, 이를테면 작은 직경, 고종횡비의 마이크로바이어와 다른 어퍼처를 가진 회로판 기판을 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적회로 디바이스, 이를테면 형성된 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 방법은 고종횡비의 마이크로바이어와 트렌치를 가진 기판, 이를테면 4:1 또는 그 이상의 종횡비를 가진 것들상에 실질적으로 연속적인 시드층을 제공하는데 특히 적합하다.
상기에 논의한 바와 같이, 약 200 nm 또는 보다 적은 직경을 가진, 적어도 4:1의 종횡비의 마이크로바이어와 트렌치는 본 발명의 실질적으로 연속적인 시드층상에 결함 없이(예를들어, 이온 빔 시험에 의해 보이드 또는 내재물(inclusion)이 없슴) 효과적으로 구리 도금될 수 있다. 150 nm 이하, 또는 심지어 약 100 nm 이하, 및 5:1, 6:1, 7:1, 10:1 또는 보다 큰 종횡비를 가진 어퍼처를 포함하는 기판상의 시드층은 본 발명을 이용하여 침착되거나 효과적으로 향상될 수 있다. 본 발명은 0.18㎛ 및 보다 적은 어퍼처를 가진 기판상에 시드층을 침착하고 보충하는데 특히 적합하다.
따라서, 본 발명은 기판산에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합무롸 다량의 구리 콜로이드 입자를 포함한 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하며; 기판을 하나 이상의 금속 이온과 전해질을 포함한 전기도금액과 접촉시키는 단계를 포함하는 시드층의 표면상에 금속층을 전기침착시키는 방법을 제공한다.
또한 본 발명에 의해 전자 디바이스 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하며; 시드층을 하나 이상의 금속 이온과 전재질을 포함하는 전기도금액과 접촉시키는 단계를 포함하는 전자 디바이스의 제조방법이 제공된다. 바람직하게는 이러한 전자 디바이스가 집적회로이다. 또한 전자 디바이스 기판이 집적회로상에서 제조하는데 사용된 웨이퍼인 것이 바람직하다.
따라서, 본 발명은 또한 하나 이상의 어퍼처를 함유한 전자 디바이스 기판을 제공하며, 어퍼처 각각은 상기에 설명된 방법에 의해 향상된 시드층 침착물을 함유한다.
본 발명에 따른 시드층 보충 처리 후에, 기판을 종래의 금속화 조, 이를테면 산 구리조와 접촉시켜 어퍼처를 충진하거나 실질적으로 충진한다. 금속화 후에, 즉 금속과 어퍼처의 충진 후에, 웨이퍼의 경우에, 기판을 바람직하게는 화학적-기계적 평탄화("CMP")로 수행한다. CMP 과정은 본 발명에 따라 다음과 같이 수행될 수 있다.
이동형 폴리싱 패드의 표면에 대해 웨이퍼를 밀어 붙히는 웨이퍼 캐리어(carrier)에 웨이퍼를 고정시킨다. 폴리싱 패드는 종래의 부드러운 폴리싱 패드 또는 그루브가 있는 폴리싱 패드일 수 있다. 이러한 그루브가 있는 패드는 본 기술에 잘 알려져 있으며, 이를테면 로델사(Rodel, Inc., Newark, Delaware)로부터 얻을 수 있다. 폴리싱 패드는 폴리싱 패드를 회전시킬 수 있는 종래의 플래튼(platen)상에 위치시킬 수 있다. 폴리싱 패드는 접착제, 이를테면 양면에 접착제를 가진 양면 테이프를 포함하나, 이들에 한정되지 않는 취부 수단에 의해 플래튼상에서 취부할 수 있다.
폴리싱 용액 또는 슬러리를 폴리싱 패드상에 공급한다. 웨이퍼 캐리어를 폴리싱 패드 위에서 서로 다른 위치에 있게 할 수 있다. 웨이퍼를 웨이퍼 홀더, 진공 또는 유체 텐셔닝(tensioning)(물과 같은, 그러나 이에 한정되지 않는 유체와 같은, 그러나 이에 한정되지 않음)과 같은, 그러나 이들에 한정되지 않는 적합한취부 수단에 의해 일정 위치로 취부할 수 있다. 취부 수단이 진공에 의한 것이라면, 웨이퍼 캐리어에 연결되어 있는 홀로우 샤프트가 있는 것이 바람직하다. 추가로, 홀로우 샤프트는 공기 또는 불활성 가스와 같은, 그러나 이들에 한정되지 않는 가스 압력을 조절하거나 진공을 이용하여 웨이퍼를 초기에 취부하는데 사용될 수 있었다. 가스는 웨이퍼를 원하는 외형을 위해 폴리싱 패드에 대해 웨이퍼를 밀착시킬 수 있다. 진공은 웨이퍼 캐리어에서 일정 위치로 웨이퍼를 초기에 취부할 수 있다. 일단 웨이퍼가 폴리싱 패드의 상단에 위치하면 진공이 유리될 수 있으며 가스 압력이 투입되어 폴리싱 패드에 대해 웨이퍼를 밀어내게 할 수 있다. 그후 과량의 또는 원하지 않는 구리가 제거된다. 플래튼과 웨이퍼 캐리어는 별개로 회전될 수 있다. 따라서, 웨이퍼를 같거나 서로 다른 속도에서 폴리싱 패드와 동일한 방향으로 회전시키거나 웨이퍼를 폴리싱 패드와 반대 방향으로 회전시킬 수 있다.
따라서, 본 발명은 반도체 웨이퍼를 회전 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 반도체 웨이퍼가 상기에 설명된 방법에 따라 미리 향상시킨 시드층을 함유하는 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
또한 반도체 웨이퍼를 회전형 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 어퍼처가 상기에 설명된 방법에 따라 미리 향상시킨 시드층을 함유하는 ≤1㎛의 크기를 가진 하나 이상의 어퍼처를 함유한 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법이 제공된다.
본 발명이 구리 전기도금조에 관련하여 설명되었지만, 본 기술의 숙련가에게본 발명의 실질적으로 연속적인 시드층이 다양한 도금조, 이를테면 주석, 주석 합금, 니켈, 니켈-합금 등을 이용하여 전기도금될 수 있다는 사실이 이해될 것이다.
<실시예 1>
미국특허 제 4,681,630호(Brasch)의 실시예 4에 따라 팔라듐 암모늄 클로라이드를 혼합하여 구리 콜로이드 조를 준비한다. 탄탈륨 나이트라이드("TaN") 격벽 위에서 불연속적인 물리적 증착된("PVD") 구리 시드층을 가진 실리콘 웨이퍼 기판을 30℃의 온도에서 10분간 접촉시킨다. 그후 웨이퍼 기판을 탈이온화수로 린스한 다음, 활성화 용액, 이를테면 묽은 플루오로보론산 조와 30초간 접촉히고, 이어서 린스하고 기판을 전해질 구리 도금조, 이를테면 ULTRAFILL 2001 상표하에 쉬플리사에 의해 시판된 도금조와 접촉시킨다. 구리 침착과 보이드-프리 갭(free gap)-충진에 이어서, 기판을 린스하고 추가 가공처리한다.
<실시예 2>
미국특허 제 4,681,630호(Brasch)의 실시예 4에 따라, 팔라듐 암모늄 클로라이드를 혼합하여 구리 콜로이드 조를 준비한다. TaN 격벽 위에 불연속적인 PVD 구리 시드층을 가진 실리콘 웨이퍼 기판을 30℃의 온도에서 구리 콜로리드조와 10분간 접촉한다. 그후 웨이퍼 기판을 탈이온수로 린스한 다음 활성화 용액, 이를테면 묽은 플루오로보론산 조와 30초간 접촉시키고, 이어서 린스하고 기판을 표준 완속 무전해 구리조와 접촉시킨다. 25℃에서 10분간 도금한 후, 100% 구리 카버리지의웨이퍼 기판을 얻는다. 린스에 이어서, 웨이퍼를 산소 함량이 감소된 분위기에서 핫 플레이트 상에 60초간 놓아 웨이퍼 기판을 아닐링한다. 핫 플레이트의 온도는 200℃이다. 그후 웨이퍼 기판을 핫 플레이트에서 꺼내 냉각시킨다. 일단 냉각되면, ULTRAFILL 2001 상표명하에 쉬플리사에 의해 시판된 도금조와 같은 전해질 구리 도금조로 웨이퍼 기판을 처리하여 웨이퍼 기판을 금속화한다. 원하는 구리층을 제공하는데 충분한 시간동안 웨이퍼 기판을 전해질 도금조에 넣는다. 그후 웨이퍼 기판을 전해질 도금조에서 꺼내, 탈이온수로 린스하고 추가 가공 처리한다.
본 발명에 따라 전자 디바이스의 제조 중에 후속 금속화 전에 불연속적인 금속 시드층을 보충하거나 향상시키는 방법은 제 2의 전기도금조의 사용을 필요로 하지 않는다.
본 발명의 조성물은 어려운 가공품, 이를테면 작은 직경, 고종횡비의 마이크로바이어와 다른 어퍼처를 가진 회로판 기판을 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적회로 디바이스, 이를테면 형성된 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 방법은 고종횡비의 마이크로바이어와 트렌치를 가진 기판, 이를테면 4:1 또는 그 이상의 종횡비를 가진 것들상에 실질적으로 연속적인 시드층을 제공하는데 특히 적합하다.

Claims (25)

  1. 기판상에 배치된 금속 시드층(metal seed layer)을 소량(minor amount)의 이온성 팔라듐 화합물과 다량(major amount)의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하는 단계를 포함하는 것을 특징으로 하여 기판상에 배치된 불연속적인 금속 시드층을 향상(enhancing)시키는 방법.
  2. 제 1 항에 있어서, 금속 시드층이 구리 시드층인 방법.
  3. 제 1 항에 있어서, 팔라듐 화합물이 약 5 내지 약 80 ppm의 팔라듐 금속을 제공하는데 충분한 양으로 존재하는 방법.
  4. 제 1 항에 있어서, 구리 콜로이드 조성물이 1 내지 8 g/L(콜로이드 용액)의 양으로 구리 금속을 포함하는 방법.
  5. 제 1 항에 있어서, 금속 시드층을 디핑(dipping), 스프레잉(spraying) 및 스핀 코팅(spin coating)에 의해 구리 콜로이드 조성물과 접촉시키는 방법.
  6. 제 1 항에 있어서, 구리 콜로이드가 약 7 내지 약 8의 pH를 가지는 방법.
  7. 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 실질적으로 연속적인 시드층을 형성하며; 기판을 하나 이상의 금속 이온과 전해질을 포함하는 전기도금액과 접촉시키는 단계를 포함하는 것을 특징으로 하여 시드층의 표면상에 금속층을 전기침착하는 방법.
  8. 제 7 항에 있어서, 금속 시드층이 구리 시드층인 방법.
  9. 제 7 항에 있어서, 팔라듐 화합물이 약 5 내지 약 80 ppm의 팔라듐 금속을 제공하는데 충분한 양으로 존재하는 방법.
  10. 제 7 항에 있어서, 구리 콜로이드 조성물이 1 내지 8 g/L(콜로이드 용액)의 양으로 구리 금속을 포함하는 방법.
  11. 제 7 항에 있어서, 구리 콜로이드가 약 7 내지 약 8의 pH를 가지는 방법.
  12. 제 7 항에 있어서, 하나 이상의 금속 이온이 구리 설페이트, 구리 아세테이트, 구리 플루오로보레이트, 구리 글루코네이트, 구리 포메이트, 구리 알칸설포네이트, 구리 아릴설포네이트, 구리 설포네이트, 및 큐프릭 나이트레이트 중에서 선택되는 방법.
  13. 제 7 항에 있어서, 전해질이 산성인 방법.
  14. 제 7 항에 있어서, 전기도금액이 할라이드, 증백제(brightener), 억제제(suppressor), 평탄화제(leveler), 그레인 리파이너(grain refiner), 습윤제(wetting agent) 및 계면활성제(surfactant) 중에서 선택된 하나 이상의 첨가제를 추가로 포함하는 방법.
  15. 제 14 항에 있어서, 증백제가 1.5 mg/L 이상의 양으로 존재하는 방법.
  16. 전자 디바이스(electronic device) 기판상에 배치된 금속 시드층을 소량의 이온성 팔라듐 화합물과 다량의 구리 콜로이드 입자를 포함하는 구리 콜로이드 조성물과 접촉시켜 구리 콜로이드 표면을 형성하고; 기판을 하나 이상의 금속 이온과 전해질을 포함하는 전기도금액과 접촉시키는 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  17. 제 16 항에 있어서, 금속 시드층이 구리 시드층인 방법.
  18. 제 16 항에 있어서, 팔라듐 화합물이 약 5 내지 약 80 ppm의 팔라듐 금속을제공하는데 충분한 양으로 존재하는 방법.
  19. 제 16 항에 있어서, 구리 콜로이드 조성물이 1 내지 8 g/L(콜로이드 용액)의 양으로 구리 금속을 포함하는 방법.
  20. 제 16 항에 있어서, 구리 콜로이드가 약 7 내지 약 8의 pH를 가지는 방법.
  21. 제 16 항에 있어서, 하나 이상의 금속 이온이 구리 설페이트, 구리 아세테이트, 구리 플루오로보레이트, 구리 글루코네이트, 구리 포메이트, 구리 알칸설포네이트, 구리 아릴설포네이트, 구리 설포네이트, 및 큐프릭 나이트레이트 중에서 선택되는 방법.
  22. 제 16 항에 있어서, 전해질이 산성인 방법.
  23. 제 16 항에 있어서, 전기도금액이 할라이드, 증백제, 억제제, 평탄화제, 그레인 리파이너, 습윤제 및 계면활성제 중에서 선택된 하나 이상의 첨가제를 추가로 포함하는 방법.
  24. 제 23 항에 있어서, 증백제가 1.5 mg/L 이상의 양으로 존재하는 방법.
  25. 제 16 항에 있어서, 전자 디바이스가 집적회로인 방법.
KR1020010065623A 2000-10-25 2001-10-24 시드층 KR20020032347A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24308500P 2000-10-25 2000-10-25
US60/243,085 2000-10-25

Publications (1)

Publication Number Publication Date
KR20020032347A true KR20020032347A (ko) 2002-05-03

Family

ID=22917307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065623A KR20020032347A (ko) 2000-10-25 2001-10-24 시드층

Country Status (3)

Country Link
JP (1) JP2002275684A (ko)
KR (1) KR20020032347A (ko)
TW (1) TW516120B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147367B1 (ko) * 2005-06-02 2012-05-22 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5653743B2 (ja) * 2009-12-25 2015-01-14 株式会社荏原製作所 金属膜形成方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147367B1 (ko) * 2005-06-02 2012-05-22 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2002275684A (ja) 2002-09-25
TW516120B (en) 2003-01-01

Similar Documents

Publication Publication Date Title
KR100852636B1 (ko) 시드 보충 및 전기도금조
US6824665B2 (en) Seed layer deposition
US6679983B2 (en) Method of electrodepositing copper
KR101089618B1 (ko) 전기도금조
KR100514251B1 (ko) 전해 구리 도금액
EP1201790B1 (en) Seed layer
KR100971267B1 (ko) 전해질
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
US6660153B2 (en) Seed layer repair bath
US6649038B2 (en) Electroplating method
EP1477588A1 (en) Copper Electroplating composition for wafers
US20020074242A1 (en) Seed layer recovery
US6797146B2 (en) Seed layer repair
US20020090484A1 (en) Plating bath
KR20020032347A (ko) 시드층
KR20020032348A (ko) 시드층 침착
US20020079232A1 (en) Seed layer deposition
KR20020031074A (ko) 도금조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application