KR101752986B1 - SiC 기판의 제조 방법 - Google Patents

SiC 기판의 제조 방법 Download PDF

Info

Publication number
KR101752986B1
KR101752986B1 KR1020157013577A KR20157013577A KR101752986B1 KR 101752986 B1 KR101752986 B1 KR 101752986B1 KR 1020157013577 A KR1020157013577 A KR 1020157013577A KR 20157013577 A KR20157013577 A KR 20157013577A KR 101752986 B1 KR101752986 B1 KR 101752986B1
Authority
KR
South Korea
Prior art keywords
sic substrate
polishing
oxide film
sic
cmp
Prior art date
Application number
KR1020157013577A
Other languages
English (en)
Other versions
KR20150080547A (ko
Inventor
유조 사사키
겐지 스즈키
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20150080547A publication Critical patent/KR20150080547A/ko
Application granted granted Critical
Publication of KR101752986B1 publication Critical patent/KR101752986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 SiC 기판의 제조 방법은, SiC 기판(1)의 표면(1a)을 덮도록 산화막(10)을 성막하는 산화막 형성 공정과, SiC 기판(1)에 대하여 CMP법에 의하여 산화막(10)측으로부터 연마를 실시함으로써 상기 산화막(10)을 제거함과 함께, SiC 기판(1)의 표면(1a)을 연마함으로써 상기 표면(1a)을 평탄화하는 평탄화 공정을 적어도 구비한다.

Description

SiC 기판의 제조 방법{METHOD FOR PRODUCING SiC SUBSTRATE}
본 발명은 SiC 기판의 제조 방법에 관한 것이며, 특히 SiC 기판, 또는 표면측에 에피택셜층이 적층된 SiC 기판의 표면을 연마하여 평탄화하는 공정을 갖는, SiC 기판의 제조 방법에 관한 것이다.
본 출원은, 2012년 12월 12일에 일본에 출원된 일본 특허 출원 제2012-271578호에 기초하여 우선권을 주장하며, 그 내용을 여기에 원용한다.
탄화규소(SiC)는 실리콘(Si)에 비하여 절연 파괴 전계가 1자리수 크고, 또한 밴드 갭이 3배 크며, 또한 열전도율이 3배 정도 높다는 등의 특성을 가지므로, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등에의 응용이 기대되고 있다. 이로 인하여 최근 들어, 반도체 디바이스의 기판에 SiC 기판이 사용되게 되었다.
상술한 SiC 기판은, 예를 들어 승화법 등으로 제작한 SiC의 벌크 단결정의 잉곳으로부터 제조되며, 통상, 잉곳의 외주를 연삭하여 원기둥형으로 가공한 후, 와이어 쏘오 등을 사용하여 원판형으로 슬라이스 가공하고, 외주부를 모따기하여 소정의 직경으로 마무리하는 수순에 따라 얻어진다. 또한 원판형 SiC 기판의 표면에 기계적 연삭법에 의한 연삭 처리를 실시함으로써 요철 및 평행도를 고르게 하고, 그 후, CMP(Chemical Mechanical Polishing: 화학적 기계 연마)법 등의 메카노케미컬 연마를 표면에 실시함으로써, 편면 또는 양면을 경면으로 마무리한다. 이러한 SiC 기판의 연삭, 연마는, 슬라이스 가공에 의하여 발생하는 굴곡이나 가공 변형의 제거 외에, SiC 기판 표면의 평탄화 등을 목적으로 하여 행해진다.
상술한 CMP법은 화학적 작용과 기계적 작용의 양쪽을 겸비하는 연마 방법이므로, SiC 기판에 손상을 끼치지 않고 평탄한 표면을 안정적으로 얻는 것이 가능해진다. 이로 인하여 CMP법은 SiC 반도체 디바이스 등의 제조 공정에 있어서, SiC 기판의 표면의 굴곡이나, 또는 SiC 기판의 표면에 에피택셜층이 적층되어 이루어지는 웨이퍼 상의, 배선 등에 의한 요철을 평탄화하는 방법으로서 널리 채용되고 있다.
또한 SiC 기판이 사용되어 이루어지는 웨이퍼는, 통상, 상기 수순에서 얻어진 SiC 기판 상에, 화학적 기상 성장법(Chemical Vapor Deposition: CVD)에 의하여, SiC 반도체 디바이스의 활성 영역으로 되는 SiC 에피택셜막을 성장시킴으로써 제조한다. 한편, SiC 단결정의 잉곳으로부터 슬라이스된 SiC 기판을, 표면에 요철이나 굴곡이 발생한 상태 그대로 사용했을 경우에는, SiC 기판의 표면에 성막된 에피택셜층의 표면에도 요철 등이 발생한다. 이 때문에, SiC 기판 상에 SiC 에피택셜막을 성장시킨 웨이퍼를 제조할 때는, 미리 SiC 기판 표면을 CMP법으로 연마함과 함께, SiC 에피택셜막의 성장 후에도, 상기한 바와 마찬가지로 기계적 연삭법에 의한 연삭 처리 및 CMP법에 의한 마무리 연마를 행함으로써, 기판 표면, 즉, 웨이퍼 표면을 평탄화하는 처리를 행한다.
여기서, SiC 기판의 표면에 굴곡이나 가공 변형이 잔존한 상태에서, 이 위에 에피택셜층을 성장시키고, 이 에피택셜층 상에 트랜지스터나 다이오드 등의 반도체 소자를 더 형성하여 반도체 장치를 제조했을 경우, SiC 본래의 우수한 물성값으로부터 기대되는 전기적 특성이 얻어지기 어려워진다. 이 때문에, 상술한 바와 같이 SiC 기판의 표면 평탄화 처리는 매우 중요한 공정이다.
일반적으로 SiC 기판 표면의 굴곡이나 가공 변형을 제거하는 처리로서는, 예를 들어 랩 연마 등의 기계식 연마법을 사용하는 것이 유효하고, 또한 표면의 평탄화에 대해서는, 예를 들어 1㎛ 이하의 입경의 다이아몬드를 사용한 연마나, ＃10000 이상의, 번수가 높은 지석을 사용한 연삭이 유효하다. 또한 SiC 에피택셜막을 성장시키기 전의 SiC 기판 표면의 마무리 가공이나, SiC 에피택셜막을 성막한 후의 웨이퍼의 마무리 가공으로서는, 표면 조도 Ra<0.1㎛로 하기 위하여, CMP법에 의한 연마 가공이 일반적으로 행해지고 있다.
종래의, SiC 기판의 표면을 CMP법으로 연마하는 방법에 대하여 도 6, 도 7을 사용하여 이하에 설명한다.
도 6에 도시한 바와 같이 슬라이스 후, 표면이 기계적 연삭법으로 연삭된 SiC 기판(100)은, CMP 연마기(200)에 구비되는, 회전 가능한 SiC 기판 지지부(201)에 설치된다. 그리고 SiC 기판(100)을, 회전 정반(202)의 표면에 부착된 연마 패드(202a)에 가압함과 함께, 연마 패드(202a)와 SiC 기판(100)의 계면에 슬러리(204)를 슬러리 노즐(203)로부터 공급하면서 SiC 기판 지지부(201)를 회전시킴으로써, SiC 기판(100)의 연마면(표면)(100a)을 연마한다.
그러나 상술한 종래의 방법에 의하여 SiC 기판(100)을 평탄화하려 해도, CMP법에 의한 연마 가공을 사용하여 SiC 기판(100)을 연마하는 가공 초기의 단계에 있어서, 도 6 중에 도시한 바와 같이 연마면(100a)에 스크래치 흠집(300)이 발생한다. 이는, CMP 연마 가공의 초기 단계에 있어서는, SiC 기판의 연마면(100a)을 연마 패드(202a)에 가압하는 동작과, SiC 기판 지지부(201)에 설치된 SiC 기판(100)이 회전하는 동작에 의하여, 기판 표면에 스크래치 흠집(300)이 발생하기 쉬워지기 때문이다. 여기서, SiC 기판(100)을 CMP 연마 가공하는 경우, 슬러리로서 사용되고 있는 콜로이달 실리카의 평균 입경은 일반적으로 0.2 내지 0.5㎛ 정도이며, CMP 연마 가공에 의한 제거량과 잔존 스크래치 흠집의 관계에서, 스크래치 흠집(300)의 깊이는 대략 0.5㎛ 이하로 추정된다. 이러한 스크래치 흠집(300)이 CMP 연마 가공에서 발생했을 경우에는, 도 7에 도시한 바와 같이 SiC 기판(100)을 SiC 기판 지지부(201)로부터 제거한 후에도, 연마면(100a)에 스크래치 흠집(300)이 잔존한 상태로 되어, 수율이 저하된다는 문제가 있다.
여기서, CMP법으로 SiC 기판(100)을 연마 가공할 때의 본래의 목적인, 표면 조도의 개선에 대해서는, 대략 수십 분 정도의 연마 가공 시간으로 달성하는 것이 가능하다. 한편, CMP법에 의한 연마 가공의 초기 단계에 있어서, 상술한 바와 같이 스크래치 흠집(300)이 발생하면, 표면 조도의 개선에 대해서는 달성되어 있음에도 불구하고, 가공 초기에 발생한 스크래치 흠집을 제거하기 위하여 그 이상의 추가 가공이 필요해진다. 통상, CMP법에 의한 연마 가공은, 다른 방법에 비하여 가공 레이트가 느리기 때문에, 상술한 바와 같이 추가 가공을 행하는 경우, 스크래치 흠집(300)을 제거하기 위한 가공 시간이 수 시간 단위로 추가되므로, 공정 시간이 장대화된다는 문제가 발생한다.
SiC 기판의 표면을 CMP법에 의하여 연마 가공하는 방법으로서는, 예를 들어 회전 테이블에 복수의 SiC 기판을 설치하고, 뱃치 처리에서 CMP 연마 가공하는 데 있어서, 회전 테이블 상에 있어서의 연마 전의 기판 두께 조정을, SiC 기판의 연마면과 반대측의 면에 액체 재료를 도포하고 난 후로부터 행함으로써, 기판 표면에 스크래치 흠집 등의 기계적 손상이 발생하지 않고 각각의 SiC 기판의 두께를 고르게 하는 기술이 제안되어 있다(특허문헌 1을 참조). 특허문헌 1에 기재된 기술에 의하면, 상기 방법을 채용함으로써 기판에 기계적 손상을 끼치지 않고 기판의 두께를 고르게 할 수 있으므로, 복수의 SiC 기판의 각 표면에 있어서의 연마량이 변동되는 것을 억제할 수 있다는 효과가 얻어진다.
또한 회전 테이블 상에 SiC 기판을 흡착 고정하고, 이 SiC 기판을 연삭 가공하는 데 있어서, 미리 SiC 기판의 양면에 경화성 재료를 적층하고, 이 경화성 재료를 경화시키고 난 후로부터, 상술한 연삭 가공을 행하는 것이 제안되어 있다(예를 들어 특허문헌 2를 참조). 특허문헌 2에 기재된 기술에 의하면, SiC 기판의 양면에 경화성 재료를 포함하는 경화층을 형성하여 기판 강성을 높이는 것에 의하여, 그 후의 연삭 공정에 있어서 SiC 기판을 회전 테이블 상에 흡착 고정했을 때 SiC 기판에 굴곡이 발생하는 것을 억제할 수 있으므로, 연삭 후의 SiC 기판에 굴곡이 잔류하는 것을 방지하는 것이 가능해진다.
일본 특허 공개 제2009-10071호 공보 일본 특허 공개 제2011-103379호 공보
그러나 상기 특허문헌 1에 기재된 기술은, SiC 기판의 연마면과 반대측의 면에 액체 재료를 도포하여 기판 두께를 조정함으로써 복수의 SiC 기판의 연마량을 고르게 하는 방법이며, 상술한 바와 같은 CMP 연마 가공의 초기 단계에 있어서의 SiC 기판의 연마면에서의 스크래치 흠집의 발생이나, 공정 시간의 장대화를 방지할 수는 없다.
또한 특허문헌 2에 기재된 기술은, SiC 기판을 흡착 고정했을 때 굴곡이 발생하는 것을 억제하는 방법이며, 특허문헌 1과 마찬가지로 CMP 연마 가공의 초기 단계에 있어서의 SiC 기판의 연마면에서의 스크래치 흠집의 발생이나, 공정 시간의 장대화를 방지할 수는 없다. 또한 특허문헌 2의 방법에서는, SiC 기판의 양면 가공을 행한 후의 기판 표면에 스크래치 흠집 등의 손상이 발생한다는 큰 문제가 있다.
상술한 바와 같이 종래, CMP 연마 가공의 초기 단계에 있어서의 SiC 기판의 연마면에서의 스크래치 흠집의 발생, 및 상기 스크래치 흠집의 제거 처리에 수반하는 공정 시간의 장대화를 방지하기 위한 기술에 대해서는 전혀 제안되어 있지 않았다.
본 발명은 상기 문제를 감안하여 이루어진 것이며, SiC 기판의 표면에 스크래치 흠집이 발생하는 것을 방지하고, 또한 공정 시간을 장대화시키지 않고 SiC 기판을 평탄화 처리하는 것이 가능한, 생산성 및 수율이 우수한, SiC 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상술한 바와 같은 SiC 기판의 표면을 CMP법으로 연마 가공할 때, 초기 단계에 있어서의 스크래치 흠집의 발생을 방지하고, 또한 이 스크래치 흠집을 제거하기 위한 추가 가공에 수반하는 공정 시간의 장대화를 방지하기 위하여 예의 검토를 거듭하였다. 그 결과, 특히 CMP 연마 가공의 개시 직후에 있어서는, SiC 기판을 연마 패드에 가압하는 동작과, 회전이 개시되는 동작의 상호 작용에 의하여, 기판(웨이퍼) 표면에 스크래치 흠집 등이 발생하기 쉬워지는 현상을 발견하였다. 그리고 이러한 CMP 연마 가공의 초기 단계에 있어서의 스크래치 흠집이 SiC 기판(웨이퍼)에 잔존하는 것을 방지하기 위해서는, CMP 연마 가공의 개시 시에 연마 패드에 가압되는 SiC 기판의 표면에, 미리 연마 가공 시의 보호막으로서 기능하는 산화막을 형성하는 것이 유효하다고 생각하였다.
즉, CMP 연마 가공에 앞서, 미리 SiC 기판 표면에 산화막을 형성해 둠으로써, CMP 연마 가공의 초기 단계에 있어서는 산화막이 연마 패드에 가압된 상태 때문에 산화막에 스크래치 흠집이 발생하지만, 이 산화막 자체는 CMP 연마 가공에 의하여 제거된다. 그리고 산화막이 제거된 후, SiC 기판의 표면이 노출되지만, 이 가공 단계에 있어서는, SiC 기판이 연마 패드에 가압되는 압력이나 회전수는 이미 안정되어 있으므로, SiC 기판에 스크래치 흠집이 발생하는 일이 없고, 또한 스크래치 흠집을 제거하기 위한 추가 공정도 불필요해지는 것을 지견하였다.
또한 CMP 연마 가공에 있어서, 산화막에 대한 선택성이 높은 슬러리를 사용했을 경우에는, 산화막이 제거된 후의, SiC 기판의 표면의 연마량(연마 마진)은 미량으로 되므로, CMP 연마 가공에 의한 스크래치 흠집이 발생하는 일이 없어, 높은 생산성 및 수율로 SiC 기판 표면의 평탄화 처리가 가능해지는 것을 알아내어, 본 발명을 완성시켰다.
즉, 본 발명은 상기 과제를 해결하기 위하여 이하의 수단을 제공한다.
(1) SiC 기판의 표면을 연마함으로써 평탄화하는 공정을 갖는, SiC 기판의 제조 방법이며, 상기 SiC 기판의 표면을 덮도록 산화막을 성막하는 산화막 형성 공정과, 상기 SiC 기판에 대하여 CMP(Chemical Mechanical Polishing)법에 의하여 상기 산화막측으로부터 연마를 실시함으로써 상기 산화막을 제거함과 함께, 상기 SiC 기판의 표면을 연마함으로써 상기 표면을 평탄화하는 평탄화 공정을 적어도 구비하는 것을 특징으로 하는, SiC 기판의 제조 방법.
(2) 상기 산화막 형성 공정은, 상기 산화막을 0.5㎛ 이상의 막 두께로 성막하는 것을 특징으로 하는, (1)에 기재된, SiC 기판의 제조 방법.
(3) 상기 산화막 형성 공정은, 상기 SiC 기판의 표면에 상기 산화막을 성막할 때의 성막 레이트가 0.15(㎛/hr) 이상인 것을 특징으로 하는, (1) 또는 (2)에 기재된, SiC 기판의 제조 방법.
(4) 상기 평탄화 공정은, CMP법에 의하여 상기 산화막 및 상기 SiC 기판을 연마할 때, 상기 산화막의 가공 레이트가 상기 SiC 기판의 가공 레이트보다도 큰 것을 특징으로 하는, (1) 내지 (3) 중 어느 한 항에 기재된, SiC 기판의 제조 방법.
(5) 상기 평탄화 공정은, CMP법에 의하여 상기 산화막 및 상기 SiC 기판을 연마할 때, 상기 SiC 기판에 대한 상기 산화막의 가공 레이트비가 10 이상이고, 또한 상기 SiC 기판의 가공 레이트가 0.1(㎛/hr) 이상인 것을 특징으로 하는, (1) 내지 (4) 중 어느 한 항에 기재된, SiC 기판의 제조 방법.
(6) 상기 SiC 기판이, 적어도 한쪽 면에 에피택셜층이 더 적층된 SiC 기판인 것을 특징으로 하는, (1) 내지 (5) 중 어느 한 항에 기재된, SiC 기판의 제조 방법.
(7) 상기 산화막 형성 공정 전에, SiC 기판의 표면을 기계식 연마법에 의하여 연마하는 초벌 연마 공정을 더 포함하는 것을 특징으로 하는, (1) 내지 (5) 중 어느 한 항에 기재된, SiC 기판의 제조 방법.
또한 본 발명에 있어서의 「SiC 기판」이란, SiC 그 자체나, 또는 적어도 한쪽 표면에 에피택셜층이 적층된 SiC 기판(SiC 에피택셜 웨이퍼)의 양쪽을 포함하는 것이다. 즉, 본 발명에 있어서 「SiC 기판의 표면을 연마함으로써 상기 표면을 평탄화한다」란, SiC 기판의 표면을 연마하는 경우나, 또는 표면에 에피택셜층이 적층된 SiC 기판(SiC 에피택셜 웨이퍼)의 표면(에피택셜층면)을 연마하는 경우의 어느 것도 포함하는 것이다.
본 발명의 SiC 기판의 제조 방법에 의하면, SiC 기판의 표면을 덮도록 산화막을 성막한 후, SiC 기판에 대하여 CMP법에 의하여 산화막측으로부터 연마를 실시함으로써 산화막을 제거함과 함께, 또한 SiC 기판의 표면을 연마함으로써 상기 표면을 평탄화하는 방법을 채용하고 있다. 이것에 의하여, CMP 연마 가공의 초기 단계에 있어서 SiC 기판의 표면에 스크래치 흠집이 발생하는 일이 없고, 더 나아가, 스크래치 흠집의 발생에 수반하는, 이 스크래치 흠집을 제거하기 위한 공정 추가가 불필요하므로, 공정 시간을 대폭 단축하면서 SiC 기판의 평탄화 처리를 행할 수 있다. 따라서 표면 특성이 우수한 SiC 기판을, 높은 생산성 및 수율로 제조하는 것이 가능해진다.
도 1은 본 발명의 실시 형태인 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, CMP법을 사용하여 SiC 기판의 표면을 연마 가공하는 공정의 일례를 도시하는 개략도이다.
도 2는 본 발명의 실시 형태인 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, CMP법을 사용하여 SiC 기판의 표면을 연마 가공하는 공정의 일례를 도시하는 개략도이다.
도 3은 본 발명의 실시 형태인 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, CMP법에 의한 연마 가공 후의 SiC 기판을 도시하는 단면도이다.
도 4는 본 발명의 실시 형태인 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, CMP법에 의한 연마 가공 시간과 표면 조도 Ra의 관계를 나타내는 그래프이다.
도 5는 본 발명의 실시 형태인 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, CMP법에 의한 연마 가공 시간과, SiC 기판의 표면에 있어서의 스크래치 흠집의 수의 관계를 나타내는 그래프이다.
도 6은 종래의 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이다.
도 7은 종래의 SiC 기판의 제조 방법을 모식적으로 설명하는 도면이며, 종래의 방법을 사용한 CMP법에 의한 연마 가공에서 스크래치 흠집이 발생한 SiC 기판을 도시하는 단면도이다.
이하, 본 발명을 적용한, SiC 기판의 제조 방법의 바람직한 예에 대하여, 도 1 내지 도 5를 적절히 참조하면서 상세히 설명한다.
또한 이하의 설명에서 사용하는 도면은, 특징을 이해하기 쉽게 하기 위하여 편의상 특징으로 되는 부분을 확대하여 도시한 경우가 있으며, 각 구성 요소의 치수 비율 등은 실제와는 상이한 경우가 있다.
또한 이하의 설명에 있어서 예시되는 재료, 치수 등은 일례이며, 본 발명은 그들에 한정되는 것은 아니고, 그 요지를 변경하지 않는 범위에서 적절히 변경하여 실시하는 것이 가능하다.
<SiC 기판>
본 발명에 따른 제조 방법에 있어서의, 피연마물인 SiC 기판은, 각종 반도체 디바이스에 사용되는 반도체 기판이다. 이러한 SiC 기판은, 예를 들어 승화법 등에 의하여 제작한 SiC 벌크 단결정의 잉곳의 외주를 연삭하여 원기둥형으로 가공한 후, 와이어 쏘오 등을 사용하여 원판형으로 슬라이스 가공하고, 외주부를 모따기하여 소정의 직경으로 마무리함으로써 제조할 수 있다. 이때의 SiC 벌크 단결정으로서는, 어느 폴리타입의 것이어도 사용할 수 있으며, 실용적인 SiC 디바이스를 제작하기 위한 SiC 벌크 단결정으로서 주로 채용되어 있는 4H-SiC를 사용할 수 있다.
슬라이스 가공에 의하여 원판형으로 된 SiC 기판은, 최종적으로 표면이 경면 연마되지만, 먼저, 종래 공지된 기계적 연마법을 사용하여 표면을 연마함으로써, 연마면의 요철을 대략 제거함과 함께, 평행도를 고르게 할 수 있다. 그리고 기계적 연마법을 사용하여 표면이 연마된 SiC 기판의 표면이 CMP(Chemical Mechanical Polishing: 화학적 기계 연마)법에 의하여 메카노케미컬 연마됨으로써, 표면이 경면으로 마무리된 SiC 기판으로 된다. 이때, SiC 기판의 편면만이 연마되어 경면으로 되어 있어도 되지만, 양면의 각각이 연마된 경면이어도 된다.
SiC 기판은 표면의 연마 처리에 의하여, 상기 잉곳을 슬라이스 가공했을 때 발생한 굴곡이나 가공 변형이 제거됨과 함께, 기판의 표면이 평탄화된 경면으로 된다. 이러한, 표면이 경면으로 연마된 SiC 기판은, 평탄성이 매우 우수한 것으로 되고, 또한 SiC 기판 상에 각종 에피택셜층을 형성한 웨이퍼는, 각 층의 결정 특성이 우수한 것으로 된다. SiC 기판(1)은 통상, 이 위에 SiC 디바이스의 활성 영역으로 되는 에피택셜층이 화학적 기상 성장법(CVD) 등에 의하여 형성되어, SiC 에피택셜 웨이퍼로서 사용된다.
또한 상술하였지만, 본 발명에 있어서의 「SiC 기판」이란, SiC 기판 그 자체나, 또는 적어도 한쪽 면에 에피택셜층이 적층된 SiC 기판(SiC 에피택셜 웨이퍼)의 양쪽을 포함하는 것이다. 따라서 본 실시 형태에서 설명하는 SiC 기판의 연마에는, SiC 기판 그 자체의 표면을 연마하는 경우나, 또는 표면에 에피택셜층이 적층된 SiC 기판(SiC 에피택셜 웨이퍼)의 표면, 즉, 에피택셜층면을 연마하는 경우의 양쪽이 포함된다.
상술한 바와 같이 SiC 에피택셜 웨이퍼의 표면을 연마하는 경우, 에피택셜 성장 중에 발생한, 에피택셜층 표면의 미소한 단차 등의 요철을 제거하여 더 평탄화함으로써, 전자 디바이스를 형성할 때, 그 위에 형성되는 산화막과의 계면의 품질을 향상시켜 고품질의 디바이스를 얻는 것이 가능해진다. 특히 에피택셜 성장층이 두꺼운 경우에는 표면에 단차 등이 발생하기 쉽기 때문에, 본 발명에 따른 제조 방법에 있어서의 CMP 연마의 조건을 채용하는 것이 보다 유효하다. 또한 에피택셜층의 표면은, 슬라이스 가공된 단계의 SiC 기판에 비하여 평탄하기 때문에, 에피택셜층의 표면을 CMP법으로 연마하는 경우에는, 기계적 연마법에 의한 표면 연마를 생략할 수 있다.
<연마 장치>
이하에, 본 실시 형태에서 설명하는 SiC 기판의 제조 방법에서 사용하는, CMP 연마 가공을 행하기 위한 연마 장치의 일례에 대하여 설명한다.
도 1, 2에 도시한 바와 같이 본 실시 형태의 연마 장치(2)는, SiC 기판(1)이 설치되는 SiC 기판 지지부(21)와, SiC 기판(1)이 회전하면서 가압됨으로써 SiC 기판(1)의 표면(1a)을 연마하는, 회전 정반(22)의 표면에 부착된 연마 패드(22a)와, SiC 기판(1)과 연마 패드(22)의 계면에 슬러리(4)를 공급하는 슬러리 노즐(23)로 개략 구성되어 있다.
SiC 기판 지지부(21)는 원기둥형으로 되어 있으며, 도시 생략된 흡인 척 기구 등에 의하여, 세라믹스 플레이트를 포함하는 선단부면(21a)에 SiC 기판(1)이 설치된다. 또한 SiC 기판 지지부(21)는, 그 종축 방향을 중심으로 하여, 도시 생략된 모터 등에 의하여 소정 방향으로 회전 가능한(도 1 중의 화살표 A를 참조) 구성으로 되어 있다. 또한 SiC 기판 지지부(21)는, 도시 생략된 구동 수단에 의하여 도 1, 2 중에 있어서 상하로 이동 가능하게 되어 있으며, 선단부면(21a)에 흡착되어 설치된 SiC 기판(1)이, SiC 기판 지지부(21)가 하방으로 이동하는 데 수반하여 연마 패드(22)에 가압되도록 구성된다. 또한 SiC 기판 지지부(21)의 선단부면(21a)에 SiC 기판(1)을 설치하는 방법으로서는, 상술한 흡인 척 기구에 한정되지는 않으며, 예를 들어 테이프나 왁스를 사용한 방법을 채용하는 것도 가능하다. 또한 선단부면(21a)에 설치하는 SiC 기판(1)의 매수는 1장이어도 되고, 복수를 나란히 설치해도 된다.
연마 패드(22a)는, 회전 정반(22)의 표면에 부착되어 SiC 기판(1)의 표면(1a)을 연마하는 것이다. 연마 패드(22a)로서는, 예를 들어 종래부터 이 분야에서 사용되고 있는 부직포나 스웨이드재 등을 사용할 수 있다. 또한 연마 패드(22a)도 상기 SiC 기판 지지부(21)와 마찬가지로, 도시 생략된 모터 등에 의하여 회전 가능한 구성으로 된다. 연마 패드(22a)는, 그 자체가 회전함과 함께, SiC 기판 지지부(21)에 설치된 SiC 기판(1)이 회전하면서 연마 패드(22a)에 가압됨으로써, SiC 기판(1)의 표면을 연마하여 평탄화 처리한다.
이러한 연마 패드(22a)에 사용되는 부직포나 스웨이드재로서는, 예를 들어 닛타 하스사 제조의 SUBA400 등의 부직포를 아무런 제한 없이 사용할 수 있다.
슬러리 노즐(23)은 SiC 기판(1)과 연마 패드(22a)의 계면에 슬러리(연마제)(4)를 공급하는 것이며, 도시 생략된 슬러리 탱크로부터 펌프 수단 등에 의하여 슬러리 노즐(23)로 통액된 슬러리가 선단 출구(23a)로부터 토출된다. 또한 도 1, 2에 도시하는 예에서는, SiC 기판(1)의 표면(1a)에 형성된 산화막(10)과 연마 패드(22a)의 계면에, 슬러리 노즐(23)의 선단 출구(23a)로부터 슬러리(4)가 공급된다.
본 발명의 제조 방법에 있어서는, 상기 구성의 연마 장치(2)를 사용하는 것에 의하여, 자세한 사항은 후술하지만, SiC 기판(1)의 표면(1a)에 형성된 산화막(10)의 연마면(10a)이 연마 패드(22a)에 대하여 회전하면서 가압되고, 먼저 산화막(10)이 연마면(10a)측으로부터 연마되어 간다. 그리고 연마 가공에 의하여 산화막(10)이 거의 제거되면 그 아래의 SiC 기판(1)의 표면(1a)이 노출되지만, 본 발명에서는, 산화막(10)의 연마에 뒤이어 SiC 기판(1)의 표면(1a)을 연마함으로써, 이 표면(1a)에 스크래치 흠집 등이 발생하지 않고 SiC 기판(1)의 평탄화 처리를 행할 수 있다.
<제조 방법>
본 발명에 따른 SiC 기판(1)의 제조 방법은, SiC 기판(1)의 표면(1a)을 연마함으로써 평탄화하는 방법이다. 또한 본 발명에서는, 적어도 한쪽 표면에, 도시 생략된 에피택셜층이 적층된 SiC 기판의 표면을 연마함으로써 평탄화하는 것도 가능하다. 이하의 설명에 있어서는, 상기 구성의 연마 장치(2)를 사용하여, 에피택셜층이 적층되지 않은 SiC 기판(1)의 표면(1a)을 연마하는 경우를 예로 들어 설명한다.
본 발명에 따른 제조 방법은, SiC 기판(1)의 표면(1a)을 덮도록 산화막(10)을 성막하는 산화막 형성 공정과, SiC 기판(1)에 대하여 CMP법에 의하여 산화막(10)측으로부터 연마를 실시함으로써 상기 산화막(10)을 제거함과 함께, SiC 기판(1)의 표면(1a)을 연마함으로써 상기 표면(1a)을 평탄화하는 평탄화 공정을 적어도 구비한다. 또한 본 발명에 있어서는, 상기 산화막 형성 공정 전에, SiC 기판(1)의 표면(1a)을 기계식 연마법에 의하여 연마하는 초벌 연마 공정을 더 포함하는 방법을 채용할 수 있으며, 이하의 설명에 있어서도, 이 초벌 연마 공정을 포함하는 경우를 예로 들어 설명한다.
[SiC 기판의 준비]
본 실시 형태에 있어서는, 먼저 피연마물인 SiC 기판을 얻는 데 있어서, SiC 벌크 단결정의 잉곳을 준비하고, 이 잉곳의 외주를 연삭하여 원기둥형 잉곳으로 가공한다. 그 후, 와이어 쏘오 등에 의하여 잉곳을 원판형으로 슬라이스 가공하고, 또한 그 외주부를 모따기함으로써, 소정의 직경을 갖는 SiC 기판(1)으로 마무리한다.
본 실시 형태에 있어서는, SiC 벌크 단결정의 성장 방법이나 잉곳의 연삭 가공 방법, 슬라이스 가공 방법 등에 대해서는 특별히 한정되지 않으며, 종래 공지된 방법을 채용할 수 있다.
또한 통상, 연삭, 연마를 실시하기 전의 SiC 기판의 표면에는, 수십 ㎛ 정도의 두께의 변동이나 굴곡, 요철이 발생한 상태로 되어 있다.
[초벌 연마 공정]
초벌 연마 공정에 있어서는, SiC 기판(1)의 표면(1a)을 기계식 연마법에 의하여 연마한다.
구체적으로는 상세한 도시를 생략하지만, 예를 들어 랩 연마 등의 기계식 연마법에 의하여, SiC 기판(1)의 표면(1a)에 있어서의, 비교적 큰 굴곡이나 가공 변형 등의 요철을 제거하는 연마 처리를 행한다. 이때, 종래 공지된 랩 연마 장치를 사용하여, 캐리어 플레이트에 SiC 기판을 보유 지지시키고 슬러리를 공급함과 함께, 캐리어 플레이트를 유성 운동시키면서 정반을 회전시킴으로써, SiC 기판의 편면 또는 양면을 동시에 랩 연마하는 방법을 채용할 수 있다.
SiC 기판의 양면을 연마하는 경우에는, 먼저, 캐리어 플레이트에 형성된 원형 구멍에 SiC 기판을 수납하여 보유 지지시킨다.
이어서, 캐리어 플레이트에 보유 지지된 SiC 기판을, 상하에 배치된 정반 사이에 끼워 넣고 하중을 가한 상태에서, 정반과 SiC 기판 사이에, 연마제를 포함하는 슬러리를 공급하면서 2매의 정반을 교대로 대향하여 회전시켜, SiC 기판의 표리를 깎아낸다. 이것에 의하여, SiC 기판의 표면이 점차 연마되어, 표면에 잔류한 굴곡의 볼록부가 선행 제거된다. 이때의 가공 지립으로서는, 예를 들어 다이아몬드 지립 등을 사용한다. 또한 SiC 기판의 편면만을 연마하는 경우에는, SiC 기판의 연마하는 표면과는 반대측의 면을 캐리어 플레이트에 접착재 등으로 부착하고, SiC 기판을 부착한 캐리어 플레이트와 정반을 대향시켜, 상기와 마찬가지의 연마를 행한다.
이러한 초벌 연마 공정에서 연마된 SiC 기판의 표면은, 큰 굴곡이나 가공 변형 등의 요철이 제거된 상태로 된다.
초벌 연마 공정에 있어서, 랩 연마에 의하여 기계식 연마를 행하는 경우의 가공 압력, 즉, SiC 기판을 연마할 때 가해지는 하중은 10 내지 100g/㎠의 범위로 하는 것이 바람직하다. 이 가공 압력은 연마 레이트에 대응하는데, 그 범위를 상기와 함으로써, SiC 기판의 표면의 굴곡이나 가공 변형 등의 요철을 단시간에 제거할 수 있는 연마 레이트로 하는 것이 가능해진다. SiC 기판에 가해지는 가공 압력이 상기 범위를 초과하면, 슬라이스 가공 후의 두께의 변동이나 굴곡이 큰 SiC 기판에 대하여 국소적으로 힘이 가해지기 쉬워져, SiC 기판에 갈라짐이나 크랙 등이 발생할 가능성이 있다.
또한 이때 사용하는 지립의 입경은, 직경이 10㎛ 이하인 것이 바람직하다.
또한 본 실시 형태에서 설명하는 초벌 연마 공정에서는, 상기와 같은 랩 연마에 의한 초벌 연마를 행하는 방법을 예로 들었지만, 예를 들어 랩 연마 후에 폴리시를 사용한 정밀한 연마를 행하고, 그 후, 후술하는 산화막 형성 공정, 평탄화 공정을 행함으로써 SiC 기판(1)의 표면(1a)을 초정밀 연마하는 방법이어도 된다.
또는 상기 랩 연마에 있어서, 2차 입자의 평균 입경이 0.25㎛(250㎚) 정도인, 폴리시에 있어서도 사용되는 미세한 다이아몬드 슬러리를 사용하여 정밀한 연마를 행하는 것도 가능하다.
또한 상술한 바와 같은 초벌 연마 공정을 복수 회 행해도 된다.
[산화막 형성 공정]
다음으로, 산화막 형성 공정에 있어서는, 상기 수순의 초벌 연마 공정에 있어서, 비교적 큰 굴곡이나 가공 변형 등이 제거된 SiC 기판(1)의 표면(1a)을 덮도록 산화막(10)을 형성한다.
구체적으로는, 종래 공지된 성막 방법을 사용하여, SiC 기판(1)의 표면(1a)을 덮도록 산화물을 퇴적시킴으로써, 도 1 중에 도시한 바와 같은 산화막(10)을 형성한다. 이것에 의하여, SiC 기판(1)의 표면(1a)에 잔존한 미세한 요철도, 산화막(10)에 의하여 매립되면서 덮인 상태로 된다.
이 산화막(10)은, 후술하는 평탄화 공정에 있어서 보호막으로서 기능하며, 완전히 제거되는 막이다.
산화막(10)의 재료로서는 특별히 한정되지 않지만, 후술하는 평탄화 공정에 있어서의 CMP 연마 가공에서 사용하는 슬러리(연마제)의 가공 레이트를 감안하면서 적절히 채용하는 것이 바람직하다. 예를 들어 슬러리로서 종래 공지된 콜로이달 실리카를 사용하는 경우에는, SiC의 10배 이상의 가공 레이트가 얻어지는 실리콘 산화막(SiO2막)을 산화막(10)에 사용하는 것이 바람직하다. 또한 SiO2 이외의 산화막 재료에 대해서도, 이하에 설명하는 성막 레이트나, CMP 연마에 의한 가공 레이트의 조건을 감안하면서 채용하는 것이 가능하다.
SiC 기판(1)의 표면(1a)에 산화막(10)을 성막할 때의 성막 레이트는, 0.15(㎛/hr) 이상인 것이 가공(성막) 시간 단축 등의 관점에서 바람직하다. 산화막의 성막 레이트가 상기 이하이면, 생산성이 저하될 우려가 있다.
산화막 형성 공정에 있어서는, 산화막(10)을 0.5㎛ 이상의 막 두께로 성막하는 것이 바람직하다.
이와 같이 산화막(10)의 막 두께를 0.5㎛ 이상으로 함으로써, 후술하는 평탄화 공정에 있어서, SiC 기판(1)을 회전시키면서 연마 패드(22)에 가압함으로써 연마가 개시되는 초기 단계에서, 스크래치(30)(도 1 참조)가 산화막(10) 내에 발생하는 한편, 이 스크래치(30)가 SiC 기판(1)에 도달하는 것을 억제할 수 있는 효과가 확실히 얻어진다. 즉, 산화막(10)은, 연마 동작이 안정되어 있지 않은 연마의 초기 단계(도 1에 도시하는 SiC 기판(1)의 회전, 연마 패드(22)의 회전, SiC 기판(1)과 연마 패드(22) 사이에의 슬러리(4)의 공급 등이 안정되어 있지 않은 단계)에 발생하기 쉬운 스크래치(30)가 SiC 기판(1)의 표면(1a)에 발생하는 것을 억제하는 보호막으로서 기능한다.
산화막(10)의 성막 방법으로서도 특별히 한정되는 것은 아니지만, 상기 SiO2를 성막함으로써 산화막(10)을 형성하는 경우에는, 예를 들어 P-CVD법을 사용하는 것이 바람직하다. 이는, P-CVD법은, 성막 조건에 따라서는 5(㎛/hr) 정도의 높은 성막 레이트가 얻어지는 점이나, 에피택셜층의 성막 후의 디바이스 제작 공정에서 일반적으로 사용되고 있는 방법인 점에서, 반도체 디바이스의 제조 공정에 있어서 제조 장치를 그대로 사용할 수 있는 장점이 있기 때문이다.
또한 P-CVD법 이외의 성막 방법으로서는, 예를 들어 RF 스퍼터링법은 성막 레이트가 0.2(㎛/hr) 정도로, P-CVD법에 비하여 낮은 성막 레이트로 되지만, 가공(성막) 시간의 관점에서는 실용에 견딜 만한 것으로 생각된다.
또한 열산화막을 채용했을 경우에는, 막 두께가 0.1㎛로 포화되어 버리기 때문에, 본 발명에서 사용하는 산화막으로서는 너무 얇으므로, 후술하는 평탄화 공정에서의 CMP 연마 가공에 있어서, SiC 기판에 스크래치 흠집이 발생할 우려가 있다. 또한 열산화막을 성막하는 경우, 성막 레이트가 0.1(㎛/hr) 이하로 느리므로, 가공 시간의 단축 효과도 기대할 수 없어 바람직하지 않다.
또한 SiO2를 포함하는 산화막(10) 대신, 절연막인 실리콘 질화막(SiN막)을 사용하는 것도 생각할 수 있지만, 후술하는 평탄화 공정에 있어서, 절연막 연마용 슬러리(연마액)를 사용했을 경우, 실리콘 질화막의 연마 레이트는 SiO2의 연마 레이트의 몇 분의 1이기 때문에, 생산성이 관점에서 바람직하지 않다.
또한 실리콘 질화막은, 두껍게 성막하면 갈라짐이 발생하기 쉬워지므로, SiC 기판(1)의 표면(1a) 상에 있어서의 실리콘 질화막의 연마 레이트의 변동이 커지기 때문에 바람직하지 않다.
[평탄화 공정]
다음으로, 평탄화 공정에 있어서는, 상기 초벌 연마 공정에 있어서 요철 및 평행도가 고르게 되고, 또한 표면(1a) 상에 산화막(10)이 형성된 SiC 기판(1)에 대하여 CMP법에 의하여 산화막(10)측으로부터 초정밀 연마(경면 연마)를 실시함으로써 산화막(10)을 연마하여 제거함과 함께, SiC 기판(1)의 표면(1a)을 연마함으로써, 이 표면(1a)을 평탄화한다.
구체적으로는, 도 1에 도시한 바와 같이 먼저, 연마 장치(2)에 구비되는 SiC 기판 지지부(21)의 선단부면(21a)에, 도시 생략된 흡인 척 기구나, 테이프나 왁스를 사용한 부착 방법에 의하여, 표면(1a)에 산화막(10)이 적층된 SiC 기판(1)을, 산화막(10)측을 노출시켜 연마 패드(22)에 대향하는 방향으로 흡착 고정한다.
이어서, 연마 패드(22a)를 소정의 회전수로 회전시킨 상태로 하고, 슬러리 노즐(23)로부터 연마 패드(22a) 상에 슬러리(연마액)(4)를 공급한다. 그리고 SiC 기판(1)이 설치된 SiC 기판 지지부(21)를 하방으로 이동시켜 산화막(10)의 연마면(10a)과 연마 패드(22a)를 접촉시키고, SiC 기판 지지부(21)를 소정의 회전수로 회전시킴으로써 산화막(10)의 연마를 개시한다.
이때, 회전하는 연마 패드(22a)에 SiC 기판(1)(산화막(10))을 가압하는 동작이나, SiC 기판 지지부(21)의 회전이 시작되는 동작 등에 의하여, 연마 가공의 초기 단계에 있어서, 두께 0.5㎛ 이상으로 된 산화막(10)의 연마면(10a)에, 슬러리(4)에 포함되는 연마제(예를 들어 2차 입자의 평균 입경이 0.2 내지 0.5㎛로 된 콜로이달 실리카)에 기인하는 스크래치 흠집(30)이 발생한다. 이러한 스크래치 흠집(30)은 CMP 연마 개시 직후에 발생하기 쉬우며, 연마가 진행되어 CMP 연마가 안정화된 후로부터는, 새로이 발생하기는 어렵다.
본 발명에 있어서는, 산화막(10)을 연마 후, 연마가 안정된 상태(연마포의 회전, SiC 기판의 회전 및 SiC 기판과 연마포 사이에의 슬러리(4)의 공급 등이 안정되어, 하이드로플레이닝 현상에 의한 마찰 감소에 의하여 스크래치가 발생하기 어려운 상태)에서 SiC 기판(1)을 연마한다. 이것에 의하여 스크래치 흠집(30)이, SiC 기판(1)의 표면(1a) 상에 형성한 산화막(10)에만 발생하며, 이 스크래치 흠집(30)이 SiC 기판(1)에 도달하는 일은 없다. 따라서 SiC 기판(1)의 표면(1a)에 스크래치 흠집이 발생하는 것을 억제할 수 있다. 또한 산화막(10) 자체는 평탄화 공정에 있어서 제거되므로, 산화막(10)에 스크래치 흠집(30)이 발생하더라도 문제는 없다.
이어서, 도 2에 도시한 바와 같이 산화막(10)의 연마·제거에 뒤이어, 산화막(10)이 제거됨으로써 노출된 SiC 기판(1)의 표면(1a)의 연마를 계속한다. 이 단계에서는, SiC 기판(1)이 연마 패드(22a)에 가압되는 압력이나 각 회전수는 이미 안정된 상태이므로, SiC 기판에 스크래치 흠집이 발생하는 일이 없다. 이것에 의하여, SiC 기판(1)의 표면(1a)에 잔존한 미세한 요철 등이 평탄화되어, 경면으로 연마 가공된다.
이때의 SiC 기판(1)의 가공 레이트(연마 속도)로서는, 실리콘 산화막을 포함하는 산화막(10)의 가공 레이트보다도 느린 CMP 조건으로서 SiC 기판(1)을 연마할 수 있다. 이것에 의하여, SiC 기판(1)의 표면(1a)의 미세한 요철을 선택적으로 연마하는 것이 가능해지므로, SiC 기판(1)의 표면(1a)을 양호한 평활면으로 가공할 수 있다. SiC 기판(1)의 표면(1a)은, 상기 초벌 연마 공정에 있어서 비교적 큰 굴곡이나 가공 변형 등의 요철이 제거되어, 미세한 요철 등이 잔존하고 있는 정도이므로, 산화막(10)에 대한 SiC 기판(1)의 가공 레이트비가 낮은 슬러리(SiC 기판(1)이 연마되기 어려운 연마액)를 사용했을 경우에도, 비교적 단시간에 SiC 기판(1)의 표면(1a) 평탄화, 경면 연마하는 것이 가능해진다. 또한 에피택셜층의 표면을 CMP 연마하는 경우에는, 연마 전의 요철의 크기가 작아, 적은 가공량으로 평탄화를 행하기 때문에, 상기와 같은 CMP 조건이 특히 바람직하다.
본 실시 형태에서 설명하는 평탄화 공정에 있어서는, SiC 기판(1)의 직경이 4인치(10.16㎝)인 경우에는, 예를 들어 연마 패드(22)의 회전수가 30 내지 70rpm, SiC 기판 지지부(21)의 회전수가 30 내지 70rpm, 가공 압력(연마 하중)이 100 내지 1000g/㎠인 연마 조건으로 할 수 있다.
평탄화 공정에 있어서 사용하는 슬러리(연마제)(4)로서는 특별히 한정되지 않지만, CMP법에 의하여 산화막(10) 및 SiC 기판(1)의 표면(1a)을 연마할 때, SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 10 이상인 것이 바람직하다. 또한 상기 가공 레이트비인 것 외에, SiC 기판(1)의 가공 레이트가 0.1(㎛/hr) 이상인 것이 보다 바람직하다.
또한 본 실시 형태에 있어서, 「SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 10 이상이다」란, 산화막(10)의 가공(연마) 레이트가 SiC 기판(1)의 가공 레이트의 10배 이상인 것을 말한다. 또한 「산화막(10)에 대한 SiC 기판(1)의 가공 레이트비가 높다」란, 산화막(10)의 가공 레이트가 SiC 기판(1)의 가공 레이트보다도 큰 것을 말한다.
이와 같이 SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 10 이상이고, 산화막(10)에 대한 SiC 기판(1)의 가공 레이트비가 높은(예를 들어 SiC:SiO2=1:100) 슬러리(4)를 사용함으로써, 산화막(10)의 연마·제거에 필요한 시간을 짧게 하는 것이 가능해지므로, SiC 기판(1)의 생산성을 향상시킬 수 있다.
또한 SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 10 이상이고, 산화막(10)에 대한 SiC 기판(1)의 가공 레이트비가 높은 슬러리(4)를 사용함으로써, SiC 기판(1)의 연마량(연마 마진)을 최대한 적게 하는 것이 가능해지므로, 스크래치 흠집의 발생이 없는 평탄한 표면(1a)을, 공정 시간을 장대화시키지 않고 얻을 수 있다. 또한 에피택셜층의 표면을 연마하는 경우에는, 스크래치 흠집을 발생시키지 않고 평탄한 에피택셜층의 표면이 얻어진다.
또한 슬러리(4)로서, 예를 들어 슬러리(4)가 포함되는 연마제가 응집하여 이루어지는 2차 입자의 평균 입자 직경이 0.2 내지 0.5㎛인 것을 사용할 수 있다.
상술한 바와 같이 먼저, 산화막 형성 공정에 있어서 막 두께가 0.5㎛ 이상으로 된 산화막(10)을 형성하고, 그 후, 연마제의 2차 입자의 평균 입자 직경이 상기 범위로 된 슬러리(4)를 사용하여 산화막(10)을 연마함으로써, 연마제에 기인하는 연마 가공의 초기 단계(회전하는 연마 패드(22a)와 산화막(10)의 연마면(10a)이 접촉하여 연마가 개시되는 단계)에 발생하기 쉬운 스크래치(30)가 SiC 기판(1)의 표면(1a)에 도달하는 것을 억제할 수 있다.
구체적인 슬러리(4)로서는, 예를 들어 2차 입자의 평균 입경이 0.2 내지 0.5㎛로 된 콜로이달 실리카, KOH, H2O2 및 순수 등을 혼합함으로써, PH가 알칼리성(예를 들어 PH가 11 이하)으로 된 혼합액을 사용할 수 있다.
또한 산화막(10)에 대한 SiC 기판(1)의 가공 레이트비를 높게 하기 위해서는, KOH와 H2O2의 배합을 조정하면 된다.
또한 SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 상기 이상인 데다가, 또한 SiC 기판(1)의 가공 레이트가 0.1(㎛/hr) 이상인 것에 의하여, SiC 기판(1)의 표면(1a)을 단시간에 연마할 수 있어 생산성이 향상된다.
이어서, 평탄화 공정에 있어서는, SiC 기판(1)의 표면(1a)이 평탄화, 경면 연마된 단계에서 연마 동작을 정지시킨다. 구체적으로는, SiC 기판 지지부(21)를 상방으로 이동시켜 연마 패드(22a)로부터 이격시킨다.
이어서, SiC 기판 지지부(21)를 회전시키면서, 순수를 사용하여 SiC 기판 지지부(21), SiC 기판(1)의 표면(1a)을 세정한다.
그 후, 도 3에 도시한 바와 같이 SiC 기판 지지부(21)로부터 SiC 기판(1)을 제거하고, 이 SiC 기판(1) 전체를, 종래 공지된 세정용 약액을 사용하여 세정함으로써, 부착된 슬러리(4)를 제거한 후 건조시킨다.
이상의 공정에 의하여, 표면(1a)이 평탄화, 경면 연마된 SiC 기판(1)을 제조할 수 있다.
또한 평탄화된 SiC 기판(1)의 표면(1a) 상에는, 종래 공지된 CVD법 등을 사용하여 각종 에피택셜층을 성장시킴으로써 반도체 디바이스를 형성할 수 있지만, 본 발명에 있어서는, 이러한 에피택셜층 등이 형성된 디바이스의 표면을 상기와 마찬가지의 방법으로 연마하는 것이 가능하다.
또한 통상, CMP 연마 가공에 있어서 SiC 기판의 표면에 발생하는 스크래치 흠집의 깊이는 대략 0.5㎛ 이하이다. 이 점에서, CMP 연마를 사용한 평탄화 공정 전의 산화막 형성 공정에 있어서 산화막(10)을 0.5㎛ 이상의 막 두께로 형성하면, 연마 가공의 초기 단계에 있어서 발생하는 스크래치 흠집(30)이 SiC 기판(1)의 표면(1a)까지 도달하는 일이 없으므로, SiC 기판(1) 자체에 스크래치 흠집이 발생하는 것을 억제할 수 있다. 또한 종래의 CMP 연마 가공에 있어서, 기판 표면의 스크래치 흠집을 제거하기 위하여 필수로 되어 있었던 후속 가공을 생략할 수 있으므로, 이 후속 가공에 필요한, 대략 15분 정도의 공정 시간을 단축하는 것이 가능하다.
상기에 의하여, 종래의 CMP 연마 가공에 비하여 가공 시간을 단축하기 위해서는, 산화막 형성 공정에 있어서 0.5㎛ 이상의 막 두께로 산화막(10)을 형성하기 위한 성막 시간과, 평탄화 공정에 있어서 산화막(10)을 연마 제거하는 가공 시간의 합계가 대략 4시간 이하일 필요가 있다. 한편, 평탄화 공정에 있어서 산화막(10)을 연마 제거할 때의 연마 조건은, 산화막을 연마하는 경우의 최적 조건이 아니라, SiC 기판(1)의 연마 가공과 동일한 조건으로 하는 것이 공정의 연속성의 관점에서 바람직하기 때문에, 산화막(10)의 연마 가공 시간은 SiC 기판(1)의 연마 조건에 의존한다.
이 때문에 슬러리(4)는, 산화막(10) 및 SiC 기판(1)의 양쪽이 가공 가능하고, 또한 산화막(10)의 가공 레이트가 높은 것일 필요가 있다. 예를 들어 SiO2막의 경우에는, 연마제로서, 콜로이달 실리카나 알루미나를 포함하는 것을 사용함으로써, SiC에 대한 10배 이상의 가공 레이트(SiO2 가공 레이트)가 얻어진다. 특히 콜로이달 실리카계의 슬러리(4)를 사용했을 경우에는, 이 슬러리(4)를 알칼리성으로 함으로써, SiC의 가공 레이트를 거의 변화시키지 않고 SiO2의 가공 레이트를, SiC의 가공 레이트의 대략 100배 정도까지 상승시키는 것이 가능해지므로, 산화막(10)의 가공 시간의 단축으로 이어진다.
이하에, 본 발명자들이 본 발명의 SiC 기판의 제조 방법을 실증하기 위하여 행한 실험에 대하여 설명한다.
본 실험에 있어서는, 평균 입경: 0.25㎛의 다이아몬드 슬러리를 사용하여, 랩 연마에 의하여 초벌 연마 공정을 실시한 SiC 기판에 대하여, 이하에 나타내는 조건에서 CMP 연마 가공을 행하였다. 그리고 CMP 연마 가공 후의 SiC 기판의 표면 조도 Ra(㎚)를 AFM(원자간력 현미경법)에 의하여 5㎛□(스퀘어: 사방)) 시야에서 측정함과 함께, SiC 기판 표면에 발생한 스크래치 흠집의 개수를 공초점식 현미경 관찰에 의하여 카운트하였다. 그리고 CMP 가공 시간(hr)과 표면 조도 Ra(㎚)의 관계를 도 4의 그래프에 나타냄과 함께, CMP 가공 시간과 스크래치 흠집의 개수의 관계를 도 5의 그래프에 나타내었다.
또한 도 4, 5의 그래프 중에 나타낸 CMP 가공 시간에 관하여, 스크래치 흠집이 가공 초기 단계에서 발생하는 것을 고려하여, 연속 운전에 의하여 실험을 행하였다.
(1) SiC 기판(샘플): 3인치, 4H-SiC-4° off 기판; 4장 1세트
(2) CMP 연마 가공 조건
A. 가공 시간: 15분, 30분, 1시간, 3시간, 5시간; 각 1세트
B. CMP 슬러리: 콜로이달 실리카+KOH+H2O2(pH: 9)
C. CMP 연마 하중: 300gf/㎠
D. 정반 회전수: 60rpm
(3) 측정 조건
A. AFM 측정: CMP 연마 가공의 전후에 측정
B. 공초점식 현미경: 연마 가공 후에만 카운트(연마 가공 전에는 표면 거칠기에 의한 노이즈 때문에 평가 불가)
도 4의 그래프에 나타낸 바와 같이 연마 가공 전(0hr 시)의 SiC 기판의 표면 조도 Ra가 0.09 내지 0.125(㎚)인 데 비해, CMP 연마 가공을 15분 행한 시점에서 이미 표면 조도 Ra가 0.04(㎚) 정도로 되어 있어, CMP 연마 가공의 본래 목적인, 기판 표면의 평탄화(경면 가공)가 달성되어 있음을 알 수 있다.
또한 도 5의 그래프에 나타낸 바와 같이 CMP 연마 가공의 시간이 경과함과 함께, 스크래치 흠집의 개수가 감소되어 가, 5hr에 스크래치 흠집이 거의 소멸되었음을 알 수 있다.
여기서, CMP에 의한 가공 레이트는 극단적으로 작으므로, SiC 기판의 두께 변화로부터 가공 레이트를 직접 구하는 것은 곤란하지만, 기판의 중량 변화로부터 산출하면 대략 0.1(㎛/hr) 정도의 가공 레이트이며, 스크래치 흠집을 완전히 제거하기 위해서는 0.5(㎛) 정도의 연마 가공량이 필요한 것을 알 수 있다. 이 점에서도, 평탄화 공정을 행하기 전에 산화막 형성 공정에 있어서 형성하는 산화막(10)의 막 두께를 0.5(㎛) 이상으로 함으로써, SiC 기판의 표면에 스크래치 흠집이 도달하는 것을 효과적으로 억제할 수 있어, 더 바람직한 것을 알 수 있다.
<작용 효과>
본 발명의 SiC 기판의 제조 방법에 의하면, SiC 기판(1)의 표면(1a)을 덮도록 산화막(10)을 성막한 후, SiC 기판(1)에 대하여 CMP법에 의하여 산화막(10)측으로부터 연마를 실시함으로써 산화막(10)을 제거함과 함께, 또한 SiC 기판(1)의 표면(1a)을 연마함으로써, 이 표면(1a)을 평탄화하는 방법을 채용하고 있다. 이와 같이 먼저, SiC 기판(1)의 표면(1a)을 덮도록 산화막(10)을 형성함으로써, 그 후, CMP법에 의하여 SiC 기판(1)의 표면(1a)을 연마할 때, 산화막(10)이 보호막으로서 기능한다. 이것에 의하여, 서로 회전하는 연마 패드(22a)와 산화막(10)이 접촉하는 CMP 연마 가공의 초기 단계에 있어서, 산화막(10)에 스크래치 흠집(30)이 발생했을 경우여도, 이 스크래치 흠집(30)이 SiC 기판(1)의 표면(1a)에까지 도달하는 것을 억제할 수 있다. 따라서 SiC 기판(1)의 표면(1a)에 스크래치 흠집이 발생하는 일이 없으며, 더 나아가, 스크래치 흠집의 발생에 수반하는, 이 스크래치 흠집을 제거하기 위한 공정의 추가가 불필요해지므로, 공정 시간을 대폭 단축하면서 SiC 기판의 평탄화 처리를 행할 수 있다. 따라서 표면 특성이 우수한 SiC 기판(1)을 높은 생산성 및 수율로 제조하는 것이 가능해진다.
또한 SiC 기판(1)에 대한 산화막(10)의 가공 레이트비가 10 이상이고, 산화막(10)에 대한 SiC 기판(1)의 가공 레이트비가 높은 슬러리(4)를 사용했을 경우에는, 산화막(10)을 단시간에 제거할 수 있음과 함께, SiC 기판(1)의 연마량이 최대한 적은 상태에서의 평탄화·경면 연마가 가능해지므로, 스크래치 흠집의 발생이 없는 평탄한 표면(1a)을, 공정 시간을 장대화시키지 않고 얻을 수 있다. 또한 에피택셜층의 표면을 연마하는 경우에는, 스크래치 흠집을 발생시키지 않고 평탄한 에피택셜층의 표면이 얻어진다.
이상, 본 발명의 바람직한 실시 형태에 대하여 상세히 설명했지만, 본 발명은 특정한 실시 형태에 한정되는 것은 아니며, 특허 청구 범위 내에 기재된 본 발명의 요지의 범위 내에서 다양한 변형·변경이 가능하다.
실시예
이하, 본 발명의 효과를, 실시예를 이용하여 구체적으로 설명한다. 또한 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에서는, 산화막의 막 두께와 CMP 연마 가공 시간의, 연마 후의 스크래치 흠집의 수의 관계의 조사(실시예 1), 각종 산화물 성막 방법에 있어서의 CMP 연마 가공 시간과 연마 후의 스크래치 흠집의 관계(실시예 2), CMP 슬러리와 CMP 연마 가공량(제거량)의 관계(실시예 3)의 각각을 조사하였다.
[실시예 1]
실시예 1에 있어서는, 먼저 SiC 기판(3인치, 4H-SiC-4° off 기판)의 표면에, 2차 입자의 평균 입경이 0.25㎛인 다이아몬드 슬러리를 사용하여 랩식 연마를 실시한 후, 그 표면에 P-CVD법에 의하여 SiO2막을 0.5(㎛), 1.0(㎛), 2.0(㎛)의 각 막 두께로 형성하고, 이들 각 4장을 본 발명예 1-1-1 내지 4, 1-2-1 내지 4, 1-3-1 내지 4로 하였다.
SiO2막을 형성할 때의 P-CVD의 조건은, 이하의 각 조건으로 하였다.
(1) 챔버 내 압력; 100(㎩)
(2) 챔버 내 온도; 400℃
(3) 유통 가스; SiH4:N2O=20:300(sc㎝)
(4) RF 파워; 100(W)
(5) 성막 레이트; 6(㎛/hr)
그 후, 2차 입자의 평균 입경이 0.3(㎛)인 콜로이달 실리카에 KOH 및 H2O2를 첨가하고, pH: 10으로 조정한 슬러리를 사용하여, 각 기판에 대하여 CMP 연마 가공을 0.5hr 행하였다.
CMP 연마 가공의 조건은, 이하의 각 조건으로 하였다.
(1) 연마 하중; 500(gf/㎠)
(2) 정반 회전수; 60rpm
(3) SiC 기판 가공 레이트; 0.1(㎛/hr) {밀도: 3.2(g/㏄)로부터의 중량 환산에 의함}
또한 비교예 1-1-1 내지 4, 1-2-1 내지 4, 1-3-1 내지 4로서, 다이아몬드 슬러리를 사용한 랩식 연마 후의, SiO2막을 형성하고 있지 않은 SiC 기판 각 4장을, 상기 본 발명예와 마찬가지의 가공 조건에서 CMP 연마 가공을 행하였다. 이때의 가공 시간은 각각 0.5hr, 3hr, 5hr로 하였다.
또한 참고예 1-4-1 내지 4로서, SiC 기판의 표면에 SiO2막을 0.3(㎛)의 막 두께로, 상기 본 발명예와 마찬가지인 P-CVD 조건에서 형성한 후, CMP 연마 가공을 0.5hr 행하였다.
그리고 CMP 연마 가공 후의 SiC 기판의 평가로서, SiC 기판의 전체면에 대하여, 공초점식 현미경을 사용한 스크래치 흠집의 검사(개수의 카운트)를 행함과 함께, AFM 측정에 의한 표면 조도 Ra(㎚)의 측정(시야: 5㎛□(스퀘어: 사방))을 행하였다.
또한 다이아몬드 슬러리를 사용한 랩식 연마 후의 SiC 기판의 중량과, CMP 연마 처리 후의 SiC 기판의 중량의 차를 구하여, CMP 연마 처리에 의한 SiC 기판의 제거량(제거 두께)을 산출하였다.
실시예 1에 있어서의 본 발명예 및 비교예의 각각의 제조 조건 및 평가 결과의 일람을 하기 표 1에 나타낸다.
Figure 112015049344352-pct00001
표 1에 나타낸 바와 같이 본 발명에서 규정하는 조건에서 SiC 기판의 표면에 SiO2막(산화막)을 형성한 후, CMP 연마 처리를 행한 본 발명예에 있어서는, 모든 샘플이 무(無)스크래치이고, 또한 표면 조도 Ra<0.1(㎛)이어서, 평탄하고 이상적인 경면으로 마무리되었음을 알 수 있다.
이에 비하여, SiC 기판의 표면에 SiO2막을 형성하지 않고 CMP 연마 처리를 행한 비교예 1-1-1 내지 1-2-3에 있어서는, 스크래치 흠집이 검출되었으며, 기판 표면을 이상적인 경면으로 연마 가공할 수는 없었다.
또한 비교예 1-2-4에서는, 스크래치 흠집의 발생은 확인되지 않았지만, CMP 연마 가공 시간이 길므로, SiC 기판의 제거량이 많아 생산성도 높지 않다.
또한 비교예 1-3-1 내지 4는 종래의 가공 방법이며, 무스크래치는 달성하고 있지만, CMP 연마 가공의 초기 단계에서 발생한 스크래치 흠집을 제거하기 위한 추가 연마 가공을 행하고 있으므로, CMP 연마 가공 시간이 5시간으로 길어 생산성이 매우 떨어졌음을 알 수 있다.
이상 설명한 바와 같이 실시예 1의 비교예에 있어서는, 어느 예에 있어서도 스크래치 흠집이 발생하거나, 또는 공정 시간이 길거나 하는 등의 문제가 있었다.
한편, 본 발명예에 있어서는, SiO2막의 성막 시간과 CMP 연마 가공 시간을 합하더라도 합계 1시간 이내이며, 가령 SiO2막의 성막 전후의 작업에 다소의 시간을 필요로 했다고 하더라도, 종래의 방법에 비하여 대폭 공정 시간의 단축이 가능해지는 것이 밝혀졌다.
또한 참고예 중, 참고예 1-4-3 내지 4에 있어서는, SiC 기판의 표면에 형성한 SiO2막의 막 두께가 0.3(㎛)으로 상기 본 발명예에 비하여 얇으므로, SiC 기판의 표면에 스크래치 흠집이 발생하였음이 확인되었다. 이는, SiO2막의 막 두께가 얇으므로, CMP 연마 가공의 초기 단계에 있어서 SiO2막에 발생한 스크래치 흠집이 SiC 기판의 표면에까지 도달했기 때문으로 생각된다.
[실시예 2]
실시예 2에 있어서는, SiC 기판(3인치, 4H-SiC-4° off 기판)의 표면에, 2차 입자의 평균 입경이 0.25㎛인 다이아몬드 슬러리를 사용하여 랩식 연마를 실시한 후, 실시예 1의 본 발명예 1-1-1 내지 4와 마찬가지의 조건에서, 기판 표면에 P-CVD법에 의하여 SiO2막을 0.5(㎛)의 막 두께로 형성하여, 본 발명예 2-1-1 내지 4로 하였다.
또한 P-CVD법 대신 RF 스퍼터링법을 사용한 점을 제외하고, 상기 본 발명예 2-1-1과 마찬가지의 조건에서, SiC 기판의 표면에 SiO2막을 0.5(㎛)의 막 두께로 형성하여, 본 발명예 2-2-1 내지 4로 하였다.
SiO2막을 형성할 때의 RF 스퍼터링 조건은, 이하의 각 조건으로 하였다.
(1) Ar 가스 압력; 0.8(㎩)
(2) RF 파워; 100(W)
(3) 타깃; φ180㎜(SiO2)
(4) 성막 레이트; 0.2(㎛/hr)
또한 RF 파워를 200(W)으로 하고 성막 레이트를 0.08(㎛/hr)로 한 점을 제외하고, 상기 본 발명예 2-2-1 내지 4와 마찬가지의 조건에서, RF 스퍼터링법에 의하여 SiC 기판의 표면에 SiO2막을 0.5(㎛)의 막 두께로 형성하여, 참고예 2-1-1 내지 4로 하였다.
그 후, 상기 실시예 1과 마찬가지로 2차 입자의 평균 입경이 0.3(㎛)인 콜로이달 실리카에 KOH 및 H2O2를 첨가하고, pH: 10으로 조정한 슬러리를 사용하여, 각 기판에 대하여 CMP 연마 가공을 0.5hr 행하였다.
CMP 연마 가공의 조건은, 이하의 각 조건으로 하였다.
(1) 연마 하중; 500(gf/㎠)
(2) 정반 회전수; 60rpm
(3) SiC 기판 가공 레이트; 0.1(㎛/hr) {밀도: 3.2(g/㏄)로부터의 중량 환산에 의함}
그리고 CMP 연마 가공 후의 SiC 기판의 평가로서, SiC 기판의 전체면에 대하여, 공초점식 현미경을 사용한 스크래치 흠집의 검사(개수의 카운트)를 행함과 함께, AFM 측정에 의한 표면 조도 Ra(㎚)의 측정(시야: 5㎛(스퀘어: 사방))을 행하였다.
또한 다이아몬드 슬러리를 사용한 랩식 연마 후의 SiC 기판의 중량과, CMP 연마 처리 후의 SiC 기판의 중량의 차를 구하여, CMP 연마 처리에 의한 SiC 기판의 제거량(제거 두께)을 산출하였다.
실시예 2에 있어서의 본 발명예 및 참고예의 각각의 제조 조건 및 평가 결과의 일람을 하기 표 2에 나타낸다.
Figure 112015049344352-pct00002
표 2에 나타낸 바와 같이 본 발명에서 규정하는 조건에서 SiC 기판의 표면에 SiO2막(산화막)을 형성한 후, CMP 연마 처리를 행한 본 발명예에 있어서는, 모든 샘플이 무스크래치이며, 또한 표면 조도 Ra<0.1(㎛)였다. 본 발명예에 있어서는, SiC 기판의 표면에 SiO2막을 0.5(㎛)의 막 두께로 형성한 후, CMP 연마 처리를 행한 것에 의하여, 평탄하고 이상적인 경면으로 마무리되었음을 알 수 있다.
이에 비하여, SiC 기판의 표면에 SiO2막을 형성할 때의 성막 레이트를0.08(㎛)로 한 참고예 2-1-1 내지 4에 있어서는, 무스크래치임과 함께, 표면 조도 Ra<0.1(㎛)이어서 표면 특성은 우수했지만, SiO2막의 성막 시간과 CMP 연마 가공 시간을 합한 가공 시간이 5시간을 초과하고 있어, 종래의 방법에 비하더라도 가공 시간이 긴 것으로 되었다.
실시예 2의 결과로부터, SiC 기판의 표면을 평탄하고 이상적인 경면으로 함과 함께, 가공 시간을 단축하여 생산성을 높이기 위해서는, SiO2막의 성막 레이트를 0.15(㎛) 이상으로 하는 것이 보다 바람직한 것을 알 수 있다.
[실시예 3]
실시예 3에 있어서는, SiC 기판(3인치, 4H-SiC-4° off 기판)의 표면에, 2차 입자의 평균 입경이 0.25㎛인 다이아몬드 슬러리를 사용하여 랩식 연마를 실시한 후, 실시예 1의 본 발명예 1-1 내지 4와 마찬가지의 조건에서, 기판 표면에 P-CVD법에 의하여 SiO2막을 0.5(㎛)의 막 두께로 형성하여, 본 발명예 3-1-1 내지 4, 본 발명예 3-2-1 내지 4로 하였다.
그 후, 상기 실시예 1과 마찬가지로 2차 입자의 평균 입경이 0.3(㎛)인 콜로이달 실리카에 KOH 및 H2O2를 첨가하고, 각각 pH: 10, pH: 12로 조정한 슬러리를 사용하여, 각 기판에 대하여 CMP 연마 가공을 0.5hr 행하였다.
CMP 연마 가공의 조건은, 이하의 각 조건으로 하였다.
(1) 연마 하중; 500(gf/㎠)
(2) 정반 회전수; 60rpm
(3) SiC 기판 가공 레이트; {밀도: 3.2(g/㏄)로부터의 중량 환산에 의함}
pH: 10의 경우; 0.1(㎛/hr)
pH: 12의 경우; 0.13(㎛/hr)
(4) SiO2막의 가공 레이트; 10(㎛/hr) {pH: 10, pH: 12 모두}
또한 상기 본 발명예와 마찬가지의 조건에서, SiC 기판의 표면에 다이아몬드 슬러리를 사용하여 랩식 연마를 실시한 후, 기판 표면에 P-CVD법에 의하여 SiO2막을 0.5(㎛)의 막 두께로 형성하여, 참고예 3-1-1 내지 4로 하였다.
그리고 슬러리로서, 2차 입자의 평균 입경이 0.3(㎛)인 콜로이달 실리카에 pH 조정제 및 H2O2를 첨가하여, pH: 2로 조정한 것을 사용한 점 이외에는, 상기 본 발명예와 마찬가지의 조건에서 SiC 기판의 표면 CMP 연마 가공을 0.5hr 행하였다.
이때, SiC 기판의 가공 레이트는, 밀도: 3.2(g/㏄)로부터의 중량 환산에 의하여 0.15(㎛/hr)이었다.
또한 SiO2막의 가공 레이트는 1.2(㎛/hr)였다.
그리고 CMP 연마 가공 후의 SiC 기판의 평가로서, SiC 기판의 전체면에 대하여, 공초점식 현미경을 사용한 스크래치 흠집의 검사(개수의 카운트)를 행함과 함께, AFM 측정에 의한 표면 조도 Ra(㎚)의 측정(시야: 5㎛□(스퀘어: 사방))을 행하였다.
또한 다이아몬드 슬러리를 사용한 랩식 연마 후의 SiC 기판의 중량과, CMP 연마 처리 후의 SiC 기판의 중량의 차를 구하여, CMP 연마 처리에 의한 SiC 기판의 제거량(제거 두께)을 산출하였다.
실시예 3에 있어서의 본 발명예 및 참고예의 각각의 제조 조건 및 평가 결과의 일람을 하기 표 3에 나타낸다.
Figure 112015049344352-pct00003
표 3에 나타낸 바와 같이 본 발명에서 규정하는 조건에서 SiC 기판의 표면에 SiO2막(산화막)을 형성한 후, CMP 연마 처리를 행한 본 발명예에 있어서는, 모든 샘플이 무스크래치이고, 또한 표면 조도 Ra<0.1(㎛)이어서, 평탄하고 이상적인 경면으로 마무리되었음을 알 수 있다.
이에 비하여, SiC 기판의 표면에 SiO2막을 형성할 때의 성막 레이트를1.2(㎛)로 하고, 또한 슬러리를 pH: 2로 제조한 참고예 3-1-1 내지 4에서는, 표면 조도 Ra가 크고, 또한 스크래치 흠집의 개수에 대해서는, 표면이 거친 것에 수반하는 노이즈가 원인이 되어 평가를 할 수 없었다. 이는, SiO2막의 가공 레이트가 낮기 때문에, 이에 수반하여 SiC 기판의 표면의 연마 가공량이 불충분해져, 표면 조도 Ra를 개선할 수 없었던 것으로 생각된다.
실시예 3의 결과로부터, SiC 기판의 표면을 평탄하여 이상적인 경면으로 함과 함께, 가공 시간을 단축하여 생산성을 높이기 위해서는, SiC 기판의 가공 레이트가 높은 것 외에, SiO2막의 가공 레이트가 더욱 높은 것이 보다 바람직한 것을 알 수 있다.
이상 설명한 바와 같은 실시예의 결과로부터, 본 발명의 SiC 기판의 제조 방법을 적용함으로써, SiC 기판의 표면에 스크래치 흠집이 발생하는 일이 없고, 또한 스크래치 흠집을 제거하기 위한 공정 추가가 불필요하므로, 공정 시간을 대폭 단축하면서 SiC 기판의 평탄화 처리를 행할 수 있으므로, 표면 특성이 우수한 SiC 기판을 높은 생산성 및 수율로 제조하는 것이 가능해지는 것이 명확하다.
본 발명에 따른 SiC 기판의 제조 방법은, 표면 특성이 우수한 SiC 기판을 높은 생산성 및 수율로 제조할 수 있으므로, 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등에 사용되는 SiC 기판의 제조에 적합하다.
1: SiC 기판
1a: 표면
10: 산화막
10a: 연마면
30: 스크래치 흠집
2: 제조 장치
21: SiC 기판 지지부
21a: 선단부면
22: 회전 정반
22a: 연마 패드
23: 슬러리 노즐
23a: 선단 출구
4: 슬러리

Claims (7)

  1. SiC 기판의 표면을 연마함으로써 평탄화하는 공정을 갖는 SiC 기판의 제조 방법이며,
    상기 SiC 기판의 표면을 덮도록 산화막을 성막하는 산화막 형성 공정과,
    상기 SiC 기판에 대하여 CMP(Chemical Mechanical Polishing)법에 의하여 상기 산화막측부터 연마를 실시함으로써 상기 산화막을 제거함과 함께, 상기 SiC 기판의 표면을 연마함으로써 상기 표면을 평탄화하는 평탄화 공정을 적어도 구비하고,
    상기 산화막 형성 공정의 성막 방법은 p-CVD법 또는 RF 스퍼터링법이고,
    상기 산화막 형성 공정은, 상기 산화막을 0.5㎛ 이상의 막 두께로 성막하는 것을 특징으로 하는 SiC 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 산화막 형성 공정은, 상기 SiC 기판의 표면에 상기 산화막을 성막할 때의 성막 레이트가 0.15(㎛/hr) 이상인 것을 특징으로 하는 SiC 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 평탄화 공정은, CMP법에 의하여 상기 산화막 및 상기 SiC 기판을 연마할 때, 상기 산화막의 가공 레이트가 상기 SiC 기판의 가공 레이트보다도 큰 것을 특징으로 하는 SiC 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 평탄화 공정은, CMP법에 의하여 상기 산화막 및 상기 SiC 기판을 연마할 때, 상기 SiC 기판에 대한 상기 산화막의 가공 레이트비가 10 이상이고, 또한 상기 SiC 기판의 가공 레이트가 0.1(㎛/hr) 이상인 것을 특징으로 하는 SiC 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 SiC 기판이, 적어도 한쪽 면에 에피택셜층이 더 적층된 SiC 기판인 것을 특징으로 하는 SiC 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 산화막 형성 공정 전에, SiC 기판의 표면을 기계식 연마법에 의하여 연마하는 초벌(粗) 연마 공정을 더 포함하는 것을 특징으로 하는 SiC 기판의 제조 방법.
  7. 삭제
KR1020157013577A 2012-12-12 2013-11-27 SiC 기판의 제조 방법 KR101752986B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012271578A JP6106419B2 (ja) 2012-12-12 2012-12-12 ＳｉＣ基板の製造方法
JPJP-P-2012-271578 2012-12-12
PCT/JP2013/081897 WO2014091929A1 (ja) 2012-12-12 2013-11-27 ＳｉＣ基板の製造方法

Publications (2)

Publication Number Publication Date
KR20150080547A KR20150080547A (ko) 2015-07-09
KR101752986B1 true KR101752986B1 (ko) 2017-07-03

Family

ID=50934223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013577A KR101752986B1 (ko) 2012-12-12 2013-11-27 SiC 기판의 제조 방법

Country Status (6)

Country Link
US (1) US9502230B2 (ko)
JP (1) JP6106419B2 (ko)
KR (1) KR101752986B1 (ko)
CN (1) CN104838478B (ko)
TW (1) TWI562219B (ko)
WO (1) WO2014091929A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295969B2 (ja) * 2015-01-27 2018-03-20 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
JP6960866B2 (ja) * 2018-01-24 2021-11-05 昭和電工株式会社 単結晶４Ｈ−ＳｉＣ成長用種結晶及びその加工方法
GB2584372B (en) * 2018-02-22 2022-04-13 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness
JP6874737B2 (ja) 2018-05-21 2021-05-19 三菱電機株式会社 ＳｉＣ基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009283629A (ja) * 2008-05-21 2009-12-03 Nippon Steel Corp 炭化珪素単結晶ウェハ表面の研磨方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Ｎｅｏｍａｘ ＳｉＣ単結晶基板の製造方法
JPWO2006114999A1 (ja) 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
JP4293165B2 (ja) 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
JP4982742B2 (ja) * 2006-09-13 2012-07-25 国立大学法人 熊本大学 磁性微粒子を用いた触媒化学加工方法及び装置
JP2009010071A (ja) 2007-06-27 2009-01-15 Panasonic Corp ウエハの研磨方法
JP4887266B2 (ja) 2007-10-15 2012-02-29 株式会社荏原製作所 平坦化方法
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
JP4732423B2 (ja) 2007-11-13 2011-07-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US9548211B2 (en) 2008-12-04 2017-01-17 Cabot Microelectronics Corporation Method to selectively polish silicon carbide films
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
JP2011103379A (ja) 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
JP5614677B2 (ja) * 2010-02-25 2014-10-29 国立大学法人大阪大学 難加工材料の精密加工方法及びその装置
US20110221039A1 (en) 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP5103631B2 (ja) 2010-03-24 2012-12-19 国立大学法人 熊本大学 加工方法
JP5206733B2 (ja) * 2010-05-25 2013-06-12 株式会社デンソー ウェハの加工方法およびそれに用いられる研磨装置、切断装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009283629A (ja) * 2008-05-21 2009-12-03 Nippon Steel Corp 炭化珪素単結晶ウェハ表面の研磨方法

Also Published As

Publication number Publication date
KR20150080547A (ko) 2015-07-09
CN104838478A (zh) 2015-08-12
JP2014116553A (ja) 2014-06-26
WO2014091929A1 (ja) 2014-06-19
TWI562219B (en) 2016-12-11
US9502230B2 (en) 2016-11-22
CN104838478B (zh) 2017-12-12
US20150303050A1 (en) 2015-10-22
TW201432804A (zh) 2014-08-16
JP6106419B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
JP6106535B2 (ja) ＳｉＣ基板の製造方法
JP4732423B2 (ja) 炭化珪素半導体装置の製造方法
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
KR101752986B1 (ko) SiC 기판의 제조 방법
JP2006179887A (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP6960866B2 (ja) 単結晶４Ｈ−ＳｉＣ成長用種結晶及びその加工方法
KR101390307B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법
TWI615893B (zh) 半導體晶圓之加工方法
JP2010021394A (ja) 半導体ウェーハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
KR101267982B1 (ko) 반도체 기판의 연마방법 및 반도체 기판의 연마장치
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
KR20160124110A (ko) 워크의 양두연삭방법
WO2021100393A1 (ja) ウェーハの研磨方法及びシリコンウェーハ
JP6406048B2 (ja) ウェハの加工方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2010153844A (ja) 活性層用ウェーハの製造方法
US20230127390A1 (en) Polishing of polycrystalline materials
WO2002009165A1 (fr) Procede de polissage d&#39;une plaquette
KR20240090747A (ko) 다결정 물질의 폴리싱
CN116564795A (zh) SiC外延基板及其制造方法
JP2003007659A (ja) シリコン半導体ウエハの製造方法
KR20110032545A (ko) 웨이퍼 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant