JP2010153844A - 活性層用ウェーハの製造方法 - Google Patents

活性層用ウェーハの製造方法 Download PDF

Info

Publication number
JP2010153844A
JP2010153844A JP2009269536A JP2009269536A JP2010153844A JP 2010153844 A JP2010153844 A JP 2010153844A JP 2009269536 A JP2009269536 A JP 2009269536A JP 2009269536 A JP2009269536 A JP 2009269536A JP 2010153844 A JP2010153844 A JP 2010153844A
Authority
JP
Japan
Prior art keywords
wafer
polishing
active layer
grinding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009269536A
Other languages
English (en)
Inventor
Hideki Nishihata
秀樹 西畑
Akihiko Endo
昭彦 遠藤
Etsuro Morita
悦郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009269536A priority Critical patent/JP2010153844A/ja
Publication of JP2010153844A publication Critical patent/JP2010153844A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】特に300mm以上の大口径のウェーハに対して、良好な平坦度を有する活性層用ウェーハを、容易かつ低コストで製造できる方法を提供する。
【解決手段】単結晶シリコンインゴットから円板状のウェーハを切り出すスライス工程(図1(a))と、スライスした前記ウェーハの端部を面取りする面取り工程(図1(b))と、面取りした前記ウェーハの表面を片面ずつ研削する研削工程(図1(c))と、研削した前記ウェーハ表面をエッチングするエッチング工程(図1(d))と、エッチングした前記ウェーハの片面のみを研磨して鏡面化する片面鏡面化工程(図1(e))とを具えることを特徴とする。
【選択図】図1

Description

本発明は、貼り合わせウェーハに用いられる活性層用ウェーハの製造方法、特に、従来のシリコンウェーハの製造方法に比べてコスト的に優れた活性層用ウェーハの製造方法に関する。
従来の活性層用ウェーハの製造方法は、単結晶引き上げ装置により引き上げられた単結晶シリコンインゴットをスライスして円板状のウェーハを得るスライス工程と、スライスしたウェーハの欠けや割れを防止するためにウェーハの外周エッジ部を面取りする面取工程と、面取りしたウェーハの表面を平坦化するラッピング工程と、面取り及びラッピングにより生じた加工変質層を除去するエッチング工程と、エッチングしたウェーハの表面を鏡面化する鏡面両面研磨工程等を具えるものがある。例えば、非特許文献1には、スライシング工程、ラッピング工程、面取り工程、エッチング工程及び研磨工程を順次行う技術が開示されている。
また、上記平坦化工程としては、ラッピング工程に代えて、平面研削盤又は両面同時平面研削盤を用いた研削工程により、ウェーハの高精度な平坦化を行い、ウェーハの厚さのバラツキやうねりを小さくするような技術が採用されることが一般的である。前記平面研削盤としては、ウェーハを高速回転するチャックテーブル上に載置して、カップ型の砥石をウェーハに連続的に切り込ませて研削を行うインフィード型平面研削盤が一般に知られている。さらに、前記両面同時平面研削盤としては、高速駆動される上段砥石と下段砥石との間に、該砥石と逆方向に低速駆動されるキャリアに載置した複数のアズカットウェーハを順次送り込み加工させる枚葉式両面研削盤、若しくは上下の研削砥石を各々上定盤と下定盤に取り付け、上下の砥石間には複数のウェーハをキャリアのウェーハ受け孔に載置して介在させ、下定盤の回転と上定盤の加圧により複数枚のウェーハの同時両面研削を行うバッチ式両面研削盤等が知られている。
このようなシリコンウェーハの製造方法としては、例えば特許文献1に、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と、ウェーハの表面を平坦化する平面研削工程と、ウェーハの外周エッジ部を面取りする面取工程と、ウェーハの表面を鏡面化する研磨工程とを含む半導体ウェーハの製造方法であって、前記面取工程の前に、両面研削盤によりウェーハの両面を同時に研削する両面同時平面一次研削工程が存在し、その後に前記面取工程を行った後に片面吸着によりカップ型砥石によるインフィード方式の片面研削により二次研削工程を行うことを特徴とする製造方法が開示されている。
ここで、非特許文献1及び特許文献1の製造方法では、製造されたウェーハは所望の平坦度を有するものの、製造コストが高騰するという問題や、製造工程が煩雑になるという問題があった。この問題は、特に、直径が300mm以上の大口径のシリコンウェーハになるほど顕著に現れるため、今後の改善が必要であった。
UCS半導体基盤技術研究会編集、「シリコンの科学」、株式会社リアライズ社、1996年6月28日、p244−315
特許3328193号公報
本発明は、上記の課題を鑑みなされたもので、特に300mm以上の大口径のウェーハに対して、良好な平坦度を有する活性層を、容易かつ低コストで製造できる活性層用ウェーハの製造方法を提供することを目的とする。
発明者らは、上記の課題を解決するための活性層用ウェーハの製造方法について検討を行った。その結果、貼り合わせウェーハを形成する活性層用ウェーハについては、支持基板用のウェーハとは異なり、その大部分は研削等によって除去されるため、高い平坦度が要求されるのは貼り合わせ面のみであることに着目した。
そして、さらに鋭意研究を行った結果、単結晶インゴットから円板状のウェーハを切り出すスライス工程と、スライスした前記ウェーハの端部を面取りする面取り工程と、面取りした前記ウェーハの表面を片面ずつ研削する研削工程と、研削した前記ウェーハ表面をエッチングするエッチング工程と、エッチングした前記ウェーハの片面のみを研磨して鏡面化する片面鏡面化工程とを具える活性層用ウェーハの製造方法とすれば、良好な平坦度を有する活性層を製造できることに加えて、従来の両面研削工程、エッジ研磨工程及び両面研磨工程等の煩雑な工程を実施する必要がないため、より容易かつ低コストで製造できることを見出した。
本発明は、上記の知見に基づくもので、その要旨構成は次のとおりである。
(1)単結晶シリコンインゴットから円板状のウェーハを切り出すスライス工程と、スライスした前記ウェーハの端部を面取りする面取り工程と、面取りした前記ウェーハの表面を片面ずつ研削する研削工程と、研削した前記ウェーハの表面をエッチングするエッチング工程と、エッチングした前記ウェーハの表面のうち片面のみを研磨して鏡面化する片面鏡面化工程とを具える活性層用ウェーハの製造方法。
(2)前記片面鏡面化工程は、前記ウェーハの片面のナノトポグラフィを低減するための研磨を行い、さらに前記ウェーハの片面の表面ラフネスを低減するための仕上げ研磨を行う上記(1)に記載の活性層用ウェーハの製造方法。
(3)前記片面鏡面化工程は、固定砥粒を有する研磨パッドの表面に、実質的に砥粒を含まない所定の研磨液を塗布し、固定されたシリコンウェーハに対して前記研磨パッドを相対的に摺動させることで、前記ウェーハの片面を研磨する上記(1)または(2)記載の活性層用ウェーハの製造方法。
(4)前記片面鏡面化工程は、10mm×10mmの面積領域で測定したナノトポグラフィが10nm以下となるまで研磨を行う上記(2)又は(3)に記載の活性層用ウェーハの製造方法。
(5)前記片面鏡面化工程は、30μm×30μmの面積領域で測定した表面ラフネス(RMS値)が1nm以下となるまで前記表面ラフネスを低減するための仕上げ研磨を行う上記(2)〜(4)のいずれか1項に記載の活性層用ウェーハの製造方法。
(6)前記スライス工程は、前記インゴットから切り出したときのウェーハの厚さが、300〜700μmの範囲である上記(1)〜(5)のいずれか1項に記載の活性層用ウェーハの製造方法。

(7)前記活性層用ウェーハの直径は、300mm以上である上記(1)〜(6)のいずれか1項に記載の活性層用ウェーハの製造方法。
本発明の活性層用ウェーハの製造方法によれば、特に300mm以上の大口径のウェーハに対して、良好な平坦度を有する活性層を、容易かつ低コストで製造できる活性層用ウェーハの製造方法を提供することが可能となる。
本発明の活性層用ウェーハの製造方法の工程を示すフローチャートである。 通常のシリコンウェーハの製造方法の工程を示すフローチャートである。 図1のフローに従って製造した活性層用ウェーハの表面のうねりの有無を表す写真であり、(a)は裏面研削後のウェーハ裏面にうねりが残存する状態、(b)は表面研削後のウェーハ表面にうねりが残存する状態のウェーハ、(c)は表面(片面)研磨後のウェーハ表面にうねりが残存しない状態のウェーハを示す。
次に、本発明の活性層用ウェーハの製造方法を、図面を参照しながら詳細に説明する。
図1は、本発明による貼り合わせウェーハの製造方法を示したフロー図であり、図1の(a)〜(e)は各工程を示す。
本発明による活性層用ウェーハの製造方法は、単結晶シリコンインゴットから円板状のウェーハを切り出すスライス工程(図1(a))と、スライスした前記ウェーハの端部を面取りする面取り工程(図1(b))と、面取りした前記ウェーハの表面を片面ずつ研削する研削工程(図1(c))と、研削した前記ウェーハの表面をエッチングするエッチング工程(図1(d))と、エッチングした前記ウェーハの表面のうち片面のみを研磨して鏡面化する片面鏡面化工程(図1(e))とを具える。
また、図2は、従来のシリコンウェーハの製造工程を示したフロー図であり、図2の(a)〜(h)は各工程を示したものである。従来のシリコンウェーハの製造方法は、本発明による活性層用ウェーハの製造方法の各工程(図1(a)〜(e))と比較すると、両面同時研削工程(図2(b))、エッジ研磨工程(図2(f))及び両面研磨工程(図2(g))が余計に実施されており、本発明による製造方法と比べて、製造に要する手間、時間及びコストが大きくなることがわかる。
次に、本発明による活性層用ウェーハの製造方法の各工程について説明する。
(スライス工程)
本発明のスライス工程(図1(a))は、研削液を供給しながらワイヤソーを単結晶インゴットに接触させて切断するか、あるいは、円周刃を用いて単結晶インゴットを切断することによって、単結晶インゴットから円板状のシリコンウェーハを得る工程である。なお、後の研削工程(図1(c))での処理負荷を小さくするため、スライス工程後の活性層用ウェーハは、可能な限り平坦度が高く、かつ表面粗さが小さい方が好ましい。
また、前記スライス工程(図1(a))は、前記インゴットから切り出したときのウェーハの厚さが、300〜700μmの範囲であることが好ましい。700μm以下と薄くすることで、本発明のコスト低減効果がさらに向上するためであり、一方、300μm以上としたのは、300μm未満の場合、前記ウェーハが薄すぎるため、切り出した際に破損する恐れがあるためである。
(面取り工程)
本発明の面取り工程(図1(b))は、前記スライス工程(図1(a))で単結晶インゴットから切り出した前記ウェーハの端部を研削・研磨することで面取りする工程である。具体的な面取り方法としては、特に限定する必要はなく一般的なシリコンウェーハの面取り方法で面取りすればよいが、例えば、粗さが♯800〜2000程度のダイヤモンドからなる砥石を用いて、前記ウェーハ端部を研削することで面取りすることができる。
また、前記面取りの後に、必要に応じて前記面取り部に研磨を施すこともできる。面取り幅のばらつきをより小さくするためである。例えば、ウレタン等の研磨布を用いて、研磨用スラリーを供給し面取り部を研磨する。研磨スラリーの種類は特に限定されないが、粒径が0.5μm程度のコロイダルシリカ等を含有するスラリー用いることができる。
(研削工程)
本発明の研削工程(図1(c))は、前記面取り工程(図1(b))後、前記ウェーハ表面の凹凸形状及びウェーハ厚さを整えるべく、片面ずつ所定の研削を施す工程である。研削条件については、特に限定はなく、通常の研削工程で用いられている方法と同様の方法を使用できる。例えば、熱硬化性樹脂からなる研削パッドに、所定の研削液を塗布し、前記ウェーハに対し前記研削パッドを相対的に摺動させることによってラッピングを施すことができる。また、砥粒については、研削液中に含有しても、研磨パッドに固定砥粒として設けても構わず、種類についても特に限定されず、例えば、ダイヤモンド又はSiC等を用いることができる。
また、前記研削は、片面ずつ、前記ウェーハの両面に対して行うことが必要である。片面ずつ研削することで、両面を同時に研削する場合に比べて研削によるダメージを低減できることに加え、研削代を少なくすることができるためである。
(エッチング工程)
本発明のエッチング工程(図1(d))は、前記研削工程(図1(c))によって前記ウェーハの表面に生じた加工変質層を除去することを主目的として、化学的腐食法によって表面処理する工程である。エッチングの条件については特に限定はされず、例えば、HF、HNO3、CH3COOHの混酸液を用いた酸系エッチングや、NaOH等を用いたアルカリエッチングを実施することができる。
(片面鏡面化工程)
本発明の片面鏡面化工程(図1(e))は、従来のシリコンウェーハの製造方法とは異なり、活性層用ウェーハの貼り合わせ面となるほうの表面のみに研磨を施すことで、従来の製造方法に比べて、製造時間の短縮化及び製造コストの低減に効果がある。研磨の方法については、特に限定はなく、通常の研磨工程で用いられている方法と同様であればよい。例えば、ウレタンなどからなる研磨布に所定の研磨スラリーを塗布して研磨する方法、または、固定砥粒を有する研磨パッドの表面に実質的に砥粒を含まない所定の研磨液を塗布して研磨する方法が適用できる。
ここで、図3は、本発明による製造方法において、裏面研削後のウェーハ裏面の状態(図3(a))、表面研削後のウェーハ表面の状態(図3(b))、片面鏡面化工程後のウェーハ表面の状態(図3(c))を示したものである。図3(b)及び(c)から、片面鏡面化工程(図1(e))によってウェーハの表面のうねりが本方法により完全に除去できていることがわかる。
さらに、本発明では、従来のシリコンウェーハの製造方法のように、両面同時研削工程(図2(b))がないため、ウェーハの表面に発生したうねりを確実に除去するという点から、固定砥粒を有する研磨パッドの表面に、実質的に砥粒を含まない所定の研磨液を塗布し、固定されたシリコンウェーハに対し前記研磨パッドを相対的に摺動させることで前記ウェーハの表面を研磨する方法を適用することが好ましい。砥粒のない研磨パッドに砥粒を含有する研磨液を塗布して研磨を施す場合、十分にウェーハ表面のうねりを除去できない恐れがある。
また、前記片面鏡面化工程は、前記ウェーハの片面のナノトポグラフィを低減するための研磨を行い、さらに前記ウェーハの片面の表面ラフネスを低減するための仕上げ研磨を行うことが好ましい。これによって、片面鏡面化工程が施された活性層用ウェーハの貼り合わせ面と、支持基板用ウェーハの貼り合わせ面とを貼り合わせた際、貼り合わせ界面にボイドが発生することを有効に抑制できるためである。
さらに、前記片面鏡面化工程は、10mm×10mmの面積領域で測定したナノトポグラフィが10nm以下となるまで研磨することや、30μm×30μmの面積領域で測定した表面ラフネス(RMS値)が1nm以下となるまで前記表面ラフネスを低減するための仕上げ研磨を行うことがより好適である。片面鏡面化工程が施された前記活性層用ウェーハの貼り合わせ面と、支持基板用ウェーハの貼り合わせ面とを貼り合わせた際、貼り合わせ界面にボイドが発生することをより一層抑制できるからである。
なお、前記ナノトポグラフィとは、裏面が非吸着状態での、数mm〜20mm程度のウェーハ表面の凹凸の大きさのことであり、また、前記表面ラフネス(RMS値)とは、数nm〜数十μm程度の凹凸の大きさ(粗さ)の二乗平均平方根のことである。さらに、上述の10mm×10mmの面積領域とは、前記ウェーハの表面(鏡面化した片面)上の任意の、10mm×10mmの範囲の領域のことをいい、例えば、前記面積領域の任意の1箇所におけるナノトポグラフィ及び表面ラフネス(RMS値)を測定したり、任意の数箇所で測定し、測定値を平均することで、ナノトポグラフィ及び表面ラフネス(RMS値)を算出することもできる。
なお、本発明の活性層用ウェーハの直径は、300mm以上であることが好ましい。大口径のウェーハほど、活性層用ウェーハの製造工程が煩雑となり、製造の時間やコストも大きくなることから、本発明による製造方法の効果(活性層用ウェーハを容易かつ低コストで製造できること)を最も顕著に発揮することができるためである。
さらに、工程を少なくできる分、従来の方法に比べて研削または研磨加工する際の取り代が約50%少なくなるため、活性層用ウェーハの製造歩留まりを向上できる。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
次に本発明に従う製造方法によって半導体ウェーハを試作したので、以下で説明する。
(実施例1)
図1に示した本発明の実施形態のプロセスフローに従って、単結晶シリコンインゴットから、直径300mm、厚さ700μmである円板状のウェーハを切り出すスライス工程(図1(a))と、スライスした前記ウェーハの端部を、破損を防ぐために面取りする面取り工程(図1(b))と、研削装置を用いて、面取りした前記ウェーハの表面を片面ずつ研削する研削工程(図1(c))と、研削した前記ウェーハ表面の加工歪み層を、45%のKOHを含有するエッチング液を用いたアルカリエッチングによって除去するエッチング工程(図1(d))と、アルカリエッチングした前記ウェーハの片面(貼り合わせウェーハの貼り合わせ面)のみに対して、固定砥粒を有する研磨パッドの表面に、実質的に砥粒を含まない研磨液(<1%のKOH)を塗布し、前記研磨パッドを摺動させて研磨する片面鏡面化工程(図1(e))を順次行うことで、サンプルとなる活性層用ウェーハを5ロット(1ロット25枚、計125枚)作製した。
この時、片面鏡面化工程(図1(e))では,ウェーハの片面のナノトポグラフィを低減するための研磨を行い、さらに前記ウェーハの片面の表面ラフネスを低減するための仕上げ研磨を行って、ウェーハの任意の10mm×10mmの面積領域で測定したナノトポグラフィを8nm(10nm以下)に低減し、かつ、30μm×30μmの面積領域で測定した表面ラフネス(RMS値)で0.9nm(1nm以下)まで表面ラフネスを低減した。
(実施例2)
実施例2は、スライス工程(図1(a))において、ウェーハの厚さが500μmとなるように切り出したこと以外は、実施例1と同様の条件で、サンプルとなる活性層用ウェーハを5ロット(125枚)作製した。
(比較例1)
比較例1は、従来の製造方法の製造フロー(図2)に従って、ウェーハ厚さを900μmとなるように切り出した(図2(a))後、ウェーハの両面を同時に研削する両面同時研削工程(図2(b))を行い、実施例1と同様の、面取り工程(図2(c))、研削工程(図2(d))及びエッチング工程(図1(e))を行った後、前記ウェーハの端部を研磨するエッジ研磨工程(図2(f))及び前記ウェーハの両面を同時に研磨する両面研磨工程(図2(g))を行うことで、サンプルとなる活性層用ウェーハを5ロット(125枚)作製した。
上記実施例及び比較例の各サンプルについて、評価を行った。
(1)良品率
実施例及び比較例の各サンプルについて、別途用意した正常な支持基板用ウェーハと貼り合わせを行い、貼り合わせウェーハを作製し、ボイドや欠陥の有無等の貼り合わせ不良が発生したウェーハの数を計測し、サンプルロット(25枚)ごとに良品率を算出し、5ロットの平均値を算出した。平均良品率の結果を表1に示す。
(2)コスト
実施例及び比較例について、サンプルを作製するにあたって要したコストについて、比較例1のコストを1とした場合の相対的な値を算出した。
評価結果を表1に示す。
Figure 2010153844
表1に示すように、実施例1及び2で得られた活性層用ウェーハは、比較例1の従来の製造方法で製造された活性層用ウェーハと比べて、良品率については同程度であり、従来品と同等の平坦度を有することがわかる。一方、製造コストについては、実施例1及び2は、比較例1に比べて大幅に削減できていることがわかり、さらに、スライス工程でウェーハの切り出し厚さを薄くした実施例2ついては、実施例1よりもさらにコストが削減できていることがわかった。
本発明の活性層用ウェーハの製造方法によれば、特に300mm以上の大口径のウェーハに対して、良好な平坦度を有する活性層を、容易かつ低コストで製造できる活性層用ウェーハの製造方法を提供することが可能となる。

Claims (7)

  1. 単結晶シリコンインゴットから円板状のウェーハを切り出すスライス工程と、
    スライスした前記ウェーハの端部を面取りする面取り工程と、
    面取りした前記ウェーハの表面を片面ずつ研削する研削工程と、
    研削した前記ウェーハの表面をエッチングするエッチング工程と、
    エッチングした前記ウェーハの表面のうち片面のみを研磨して鏡面化する片面鏡面化工程とを具える活性層用ウェーハの製造方法。
  2. 前記片面鏡面化工程は、前記ウェーハの片面のナノトポグラフィを低減するための研磨を行い、さらに前記ウェーハの片面の表面ラフネスを低減するための仕上げ研磨を行う請求項1に記載の活性層用ウェーハの製造方法。
  3. 前記片面鏡面化工程は、固定砥粒を有する研磨パッドの表面に、実質的に砥粒を含まない所定の研磨液を塗布し、固定されたシリコンウェーハに対して前記研磨パッドを相対的に摺動させることで、前記ウェーハの片面を研磨する請求項1又は2に記載の活性層用ウェーハの製造方法。
  4. 前記片面鏡面化工程は、10mm×10mmの面積領域で測定したナノトポグラフィが10nm以下となるまで研磨を行う請求項2又は3に記載の活性層用ウェーハの製造方法。
  5. 前記片面鏡面化工程は、30μm×30μmの面積領域で測定した表面ラフネス(RMS値)が1nm以下となるまで前記表面ラフネスを低減するための仕上げ研磨を行う請求項2〜4のいずれか1項に記載の活性層用ウェーハの製造方法。
  6. 前記スライス工程は、前記インゴットから切り出したときのウェーハの厚さが、300〜700μmの範囲である請求項1〜5のいずれか1項に記載の活性層用ウェーハの製造方法。
  7. 前記活性層用ウェーハの直径は、300mm以上である請求項1〜6のいずれか1項に記載の活性層用
    ウェーハの製造方法。
JP2009269536A 2008-11-28 2009-11-27 活性層用ウェーハの製造方法 Withdrawn JP2010153844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269536A JP2010153844A (ja) 2008-11-28 2009-11-27 活性層用ウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008303826 2008-11-28
JP2009269536A JP2010153844A (ja) 2008-11-28 2009-11-27 活性層用ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010153844A true JP2010153844A (ja) 2010-07-08

Family

ID=42040462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269536A Withdrawn JP2010153844A (ja) 2008-11-28 2009-11-27 活性層用ウェーハの製造方法

Country Status (2)

Country Link
EP (1) EP2192609A1 (ja)
JP (1) JP2010153844A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058623A (ja) * 2014-09-11 2016-04-21 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN107186612A (zh) * 2016-03-10 2017-09-22 株式会社荏原制作所 基板的研磨装置、研磨方法、研磨组件、研磨程序及记录介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US5972792A (en) * 1996-10-18 1999-10-26 Micron Technology, Inc. Method for chemical-mechanical planarization of a substrate on a fixed-abrasive polishing pad
JP3328193B2 (ja) 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US20030064902A1 (en) * 2001-10-03 2003-04-03 Memc Electronic Materials Inc. Apparatus and process for producing polished semiconductor wafers
JP2009302478A (ja) * 2008-06-17 2009-12-24 Sumco Techxiv株式会社 半導体ウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058623A (ja) * 2014-09-11 2016-04-21 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN107186612A (zh) * 2016-03-10 2017-09-22 株式会社荏原制作所 基板的研磨装置、研磨方法、研磨组件、研磨程序及记录介质

Also Published As

Publication number Publication date
EP2192609A1 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
JP4192482B2 (ja) シリコンウェーハの製造方法
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
US9293318B2 (en) Semiconductor wafer manufacturing method
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2009302410A (ja) 半導体ウェーハの製造方法
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP2010021394A (ja) 半導体ウェーハの製造方法
JP4345357B2 (ja) 半導体ウェーハの製造方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
CN110140195B (zh) 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆
JP4224871B2 (ja) 半導体基板の製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP4366928B2 (ja) 片面鏡面ウェーハの製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2002025950A (ja) 半導体ウェーハの製造方法
JP2001007064A (ja) 半導体ウエーハの研削方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
JP2010040950A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130205