JP2000077372A - 気相成長用半導体ウェーハの製造方法 - Google Patents
気相成長用半導体ウェーハの製造方法Info
- Publication number
- JP2000077372A JP2000077372A JP10262477A JP26247798A JP2000077372A JP 2000077372 A JP2000077372 A JP 2000077372A JP 10262477 A JP10262477 A JP 10262477A JP 26247798 A JP26247798 A JP 26247798A JP 2000077372 A JP2000077372 A JP 2000077372A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- polishing
- phase growth
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000001947 vapour-phase growth Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 33
- 235000012431 wafers Nutrition 0.000 claims description 109
- 238000005498 polishing Methods 0.000 claims description 53
- 239000004744 fabric Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000003513 alkali Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 8
- 238000007517 polishing process Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000006061 abrasive grain Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 108700042918 BF02 Proteins 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ウェーハの大型化とデバイス工程の高集積化
に伴い、要求される極めて高いウェーハ平坦度を実現
し、また、気相成長用ウェーハとして要求される裏面の
ＣＶＤ膜あるいは熱酸化膜の形成とこれに伴う問題を解
消すること、特に、大径ウェーハに要求される高平坦
度、低加工歪みを実現するとともに、デバイスプロセス
における歩留りの向上を可能にした気相成長用半導体ウ
ェーハの製造方法。 【解決手段】 単結晶インゴットより薄円板状のウェー
ハにスライス切断して所要面を鏡面に仕上げ、主表面に
エピタキシャル成膜を可能にした気相成長用半導体ウェ
ーハの製造方法において、ウェーハの表裏両面を研磨す
る両面研磨工程と、ウェーハの裏面にＣＶＤ膜または熱
酸化膜を形成する工程と、ウェーハの主表面を研磨する
片面鏡面研磨工程を導入すると、オートドーピングの防
止策を施しながら、大径ウェーハに要求される極めて高
いウェーハ平坦度を実現できる。
に伴い、要求される極めて高いウェーハ平坦度を実現
し、また、気相成長用ウェーハとして要求される裏面の
ＣＶＤ膜あるいは熱酸化膜の形成とこれに伴う問題を解
消すること、特に、大径ウェーハに要求される高平坦
度、低加工歪みを実現するとともに、デバイスプロセス
における歩留りの向上を可能にした気相成長用半導体ウ
ェーハの製造方法。 【解決手段】 単結晶インゴットより薄円板状のウェー
ハにスライス切断して所要面を鏡面に仕上げ、主表面に
エピタキシャル成膜を可能にした気相成長用半導体ウェ
ーハの製造方法において、ウェーハの表裏両面を研磨す
る両面研磨工程と、ウェーハの裏面にＣＶＤ膜または熱
酸化膜を形成する工程と、ウェーハの主表面を研磨する
片面鏡面研磨工程を導入すると、オートドーピングの防
止策を施しながら、大径ウェーハに要求される極めて高
いウェーハ平坦度を実現できる。
Description
【０００１】
【発明の属する技術分野】この発明は、ウェーハの主表
面に成膜されたシリコンエピタキシャル膜を有し、ＬＳ
Ｉ（大規模集積回路）等の回路素子の基板として使用さ
れている気相成長用半導体ウェーハの製造方法に係り、
エピタキシャル成膜用ウェーハを作成するに際し、両面
研磨工程、ウェーハの裏面にＣＶＤ膜を形成する工程、
主表面を研磨する片面研磨工程を施すことにより、極め
て優れた平坦度が得られ、特に大径のウェーハを高精度
に仕上げて、その後成膜するシリコンエピタキシャル膜
を高精度、高品質化する気相成長用半導体ウェーハの製
造方法に関する。
面に成膜されたシリコンエピタキシャル膜を有し、ＬＳ
Ｉ（大規模集積回路）等の回路素子の基板として使用さ
れている気相成長用半導体ウェーハの製造方法に係り、
エピタキシャル成膜用ウェーハを作成するに際し、両面
研磨工程、ウェーハの裏面にＣＶＤ膜を形成する工程、
主表面を研磨する片面研磨工程を施すことにより、極め
て優れた平坦度が得られ、特に大径のウェーハを高精度
に仕上げて、その後成膜するシリコンエピタキシャル膜
を高精度、高品質化する気相成長用半導体ウェーハの製
造方法に関する。
【０００２】
【従来の技術】シリコン半導体デバイスの高集積化は急
速に進行しており、シリコンウェーハに要求される特性
はますます厳しくなってきている。従来、このような高
集積デバイスには、ＣＺ法で育成されたＣＺ‐Ｓｉウェ
ーハが用いられてきた。
速に進行しており、シリコンウェーハに要求される特性
はますます厳しくなってきている。従来、このような高
集積デバイスには、ＣＺ法で育成されたＣＺ‐Ｓｉウェ
ーハが用いられてきた。
【０００３】ＣＺ‐Ｓｉウェーハには過飽和の格子間酸
素が（１０〜１８）×１０17ａｔｏｍｓ／ｃｍ3の濃度
で含有されており、デバイス活性領域から充分に離れた
ウェーハ内部に発生した酸素析出物や結晶欠陥は汚染重
金属のゲッタリング効果を有することが広く知られてい
る。
素が（１０〜１８）×１０17ａｔｏｍｓ／ｃｍ3の濃度
で含有されており、デバイス活性領域から充分に離れた
ウェーハ内部に発生した酸素析出物や結晶欠陥は汚染重
金属のゲッタリング効果を有することが広く知られてい
る。
【０００４】一方、半導体デバイスの微細化に伴い、Ｗ
ＥＬＬ拡散層の形成に高エネルギーイオン注入が用いら
れるようになり、また、接合深さをより浅くするため
に、デバイスプロセスの温度は１０００℃以下の低温で
行われるようになってきた。
ＥＬＬ拡散層の形成に高エネルギーイオン注入が用いら
れるようになり、また、接合深さをより浅くするため
に、デバイスプロセスの温度は１０００℃以下の低温で
行われるようになってきた。
【０００５】そのため、酸素の外方拡散が不十分とな
り、デバイス活性領域での結晶欠陥の発生を抑制するこ
とが困難になり始めている。このような状況から、結晶
欠陥をほぼ完全に含まない高品質のエピタキシャル層を
ＣＺ‐Ｓｉ基板上に成膜したシリコンエピタキシャルウ
ェーハが、今日の高集積デバイスに多く用いられるよう
になってきた。
り、デバイス活性領域での結晶欠陥の発生を抑制するこ
とが困難になり始めている。このような状況から、結晶
欠陥をほぼ完全に含まない高品質のエピタキシャル層を
ＣＺ‐Ｓｉ基板上に成膜したシリコンエピタキシャルウ
ェーハが、今日の高集積デバイスに多く用いられるよう
になってきた。
【０００６】
【発明が解決しようとする課題】かかるエピタキシャル
ウェーハを作成するための気相成長用半導体ウェーハの
製造方法には、単結晶引上装置によって引き上げられた
単結晶インゴットをスライスして薄円板状のウェーハを
得るスライス工程と、２）ウェーハの欠けや割れを防ぐ
ための面取り工程と、３）面取りされたウェーハを平坦
化するためのラッピング工程と、４）前記加工によりウ
ェーハに発生した加工歪み層を除去するエッチング工程
と、５）面取り部を仕上研磨する面取り部研磨工程と、
６）前記ウェーハを片面あるいは両面研磨する研磨工程
と、７）前記ウェーハの仕上げ研磨を行う工程が含まれ
る。
ウェーハを作成するための気相成長用半導体ウェーハの
製造方法には、単結晶引上装置によって引き上げられた
単結晶インゴットをスライスして薄円板状のウェーハを
得るスライス工程と、２）ウェーハの欠けや割れを防ぐ
ための面取り工程と、３）面取りされたウェーハを平坦
化するためのラッピング工程と、４）前記加工によりウ
ェーハに発生した加工歪み層を除去するエッチング工程
と、５）面取り部を仕上研磨する面取り部研磨工程と、
６）前記ウェーハを片面あるいは両面研磨する研磨工程
と、７）前記ウェーハの仕上げ研磨を行う工程が含まれ
る。
【０００７】又、エピタキシャルウェーハは、高濃度の
ドーパント添加の単結晶ウェーハの主表面に低濃度のド
ーパント添加のエピタキシャル層を気相成膜して製造さ
れるため、水素雰囲気中で高温に加熱された際、ウェー
ハの裏面が水素によりエッチングされて高濃度に添加さ
れたドーパントが放出され、これがエピタキシャル成長
時に再度取り込まれてしまう、オートドーピング現象が
発生することが知られている。
ドーパント添加の単結晶ウェーハの主表面に低濃度のド
ーパント添加のエピタキシャル層を気相成膜して製造さ
れるため、水素雰囲気中で高温に加熱された際、ウェー
ハの裏面が水素によりエッチングされて高濃度に添加さ
れたドーパントが放出され、これがエピタキシャル成長
時に再度取り込まれてしまう、オートドーピング現象が
発生することが知られている。
【０００８】そこで従来は、オートドーピング現象を防
止するために、気相成長用ウェーハの裏面にＣＶＤ装置
によるＣＶＤ膜、あるいは熱酸化膜を形成し、気相成長
装置において、水素によりエッチングされないようにし
ていた。
止するために、気相成長用ウェーハの裏面にＣＶＤ装置
によるＣＶＤ膜、あるいは熱酸化膜を形成し、気相成長
装置において、水素によりエッチングされないようにし
ていた。
【０００９】また、前述したウェーハの裏面にＣＶＤ膜
や熱酸化膜を形成する時に、面取り部に形成された前記
膜により、エピタキシャル成長を行う過程で反応ガス
が、ウェーハ周面と接触してＳｉ塊粒が生成され、半導
体デバイス製造工程において塊粒状シリコンがウェーハ
表面から脱落し、ウェーハ表面に付着して汚染の原因と
なるという問題がある。
や熱酸化膜を形成する時に、面取り部に形成された前記
膜により、エピタキシャル成長を行う過程で反応ガス
が、ウェーハ周面と接触してＳｉ塊粒が生成され、半導
体デバイス製造工程において塊粒状シリコンがウェーハ
表面から脱落し、ウェーハ表面に付着して汚染の原因と
なるという問題がある。
【００１０】そこで、ウェーハの裏面にＣＶＤ膜あるい
は熱酸化膜を形成後、面取り部にかかった前記膜を予め
除去する方法が提案（特開平９−１９９４６５、特開平
１０−０７００８０）されている。
は熱酸化膜を形成後、面取り部にかかった前記膜を予め
除去する方法が提案（特開平９−１９９４６５、特開平
１０−０７００８０）されている。
【００１１】上述のように、従来種々の研磨工程を経
て、エッチング仕上げをした面の裏面にＣＶＤ膜や熱酸
化膜を形成し、さらには面取り部にかかった前記膜を予
め除去し、主表面側を片面研磨する方法など、多大の工
程を経て製造されていた気相成長用ウェーハであるが、
今日のデバイス工程の高集積化に伴い、ウェーハに要求
される平坦度もより厳しいものとなり、さらには口径が
１２インチ以上とウェーハの大型化が予定される中、従
来の製造方法では要求される平坦度を得ることが困難に
なってきた。
て、エッチング仕上げをした面の裏面にＣＶＤ膜や熱酸
化膜を形成し、さらには面取り部にかかった前記膜を予
め除去し、主表面側を片面研磨する方法など、多大の工
程を経て製造されていた気相成長用ウェーハであるが、
今日のデバイス工程の高集積化に伴い、ウェーハに要求
される平坦度もより厳しいものとなり、さらには口径が
１２インチ以上とウェーハの大型化が予定される中、従
来の製造方法では要求される平坦度を得ることが困難に
なってきた。
【００１２】この発明は、ウェーハの大型化とデバイス
工程の高集積化に伴い、要求される極めて高いウェーハ
平坦度を実現し、また、気相成長用ウェーハとして要求
される裏面のＣＶＤ膜あるいは熱酸化膜の形成とこれに
伴う問題を解消すること、特に、大径ウェーハに要求さ
れる高平坦度、低加工歪みを実現するとともに、デバイ
スプロセスにおける歩留りの向上を可能にした気相成長
用半導体ウェーハの製造方法の提供を目的としている。
工程の高集積化に伴い、要求される極めて高いウェーハ
平坦度を実現し、また、気相成長用ウェーハとして要求
される裏面のＣＶＤ膜あるいは熱酸化膜の形成とこれに
伴う問題を解消すること、特に、大径ウェーハに要求さ
れる高平坦度、低加工歪みを実現するとともに、デバイ
スプロセスにおける歩留りの向上を可能にした気相成長
用半導体ウェーハの製造方法の提供を目的としている。
【００１３】
【課題を解決するための手段】発明者らは、半導体ウェ
ーハの高平坦度、低加工歪みの実現と、デバイスプロセ
スにおける歩留りの向上を目的に、研削、研磨工程につ
いて種々検討した結果、単結晶インゴットより薄円板状
のウェーハにスライス切断して所要面を鏡面に仕上げ、
主表面にエピタキシャル成膜を可能にした気相成長用半
導体ウェーハの製造方法において、ウェーハの表裏両面
を研磨する両面研磨工程と、ウェーハの裏面にＣＶＤ膜
または熱酸化膜を形成する工程と、ウェーハの主表面を
研磨する片面鏡面研磨工程を導入すると、オートドーピ
ングの防止策を施しながら、大径ウェーハに要求される
極めて高いウェーハ平坦度を実現できることを知見し、
この発明を完成した。
ーハの高平坦度、低加工歪みの実現と、デバイスプロセ
スにおける歩留りの向上を目的に、研削、研磨工程につ
いて種々検討した結果、単結晶インゴットより薄円板状
のウェーハにスライス切断して所要面を鏡面に仕上げ、
主表面にエピタキシャル成膜を可能にした気相成長用半
導体ウェーハの製造方法において、ウェーハの表裏両面
を研磨する両面研磨工程と、ウェーハの裏面にＣＶＤ膜
または熱酸化膜を形成する工程と、ウェーハの主表面を
研磨する片面鏡面研磨工程を導入すると、オートドーピ
ングの防止策を施しながら、大径ウェーハに要求される
極めて高いウェーハ平坦度を実現できることを知見し、
この発明を完成した。
【００１４】また発明者らは、上記製造方法において、
両面研磨工程を、両頭研削する研削工程と、高精度かつ
低歪みに片面あるいは両面を仕上げ研削する仕上げ研削
工程と、アルカリ洗浄工程とからなる一連の工程と入れ
替えることが可能で、両面研磨工程と同等の作用効果を
奏することを知見した。
両面研磨工程を、両頭研削する研削工程と、高精度かつ
低歪みに片面あるいは両面を仕上げ研削する仕上げ研削
工程と、アルカリ洗浄工程とからなる一連の工程と入れ
替えることが可能で、両面研磨工程と同等の作用効果を
奏することを知見した。
【００１５】さらに発明者らは、上記製造方法におい
て、ウェーハの裏面に設けたＣＶＤ膜または熱酸化膜が
成膜時に回り込み面取り部にまで生成した部分を、例え
ば、面取り部の膜をエッチング液含浸物を接触させて除
去、ＳｉＯ2やアルミナなどの研磨剤を滴下しながら研
磨布を接触させて除去、砥石又は研磨剤を含んだテープ
フィルムによって研磨除去する工程を加えることによ
り、デバイスプロセスにおける歩留りの向上が可能であ
ることを知見した。
て、ウェーハの裏面に設けたＣＶＤ膜または熱酸化膜が
成膜時に回り込み面取り部にまで生成した部分を、例え
ば、面取り部の膜をエッチング液含浸物を接触させて除
去、ＳｉＯ2やアルミナなどの研磨剤を滴下しながら研
磨布を接触させて除去、砥石又は研磨剤を含んだテープ
フィルムによって研磨除去する工程を加えることによ
り、デバイスプロセスにおける歩留りの向上が可能であ
ることを知見した。
【００１６】
【発明の実施の形態】この発明は、単結晶インゴットよ
り薄円板状のウェーハにスライス切断して所要面を鏡面
に仕上げる気相成長用半導体ウェーハの製造方法におい
て、例えば、スライス工程あるいはさらに平面研削工程
を経たウェーハに、ウェーハの表裏両面を研磨する両面
研磨工程と、ウェーハの裏面にＣＶＤ膜または熱酸化膜
を形成する工程と、ウェーハの主表面を研磨する片面研
磨工程を施すことを特徴としている。
り薄円板状のウェーハにスライス切断して所要面を鏡面
に仕上げる気相成長用半導体ウェーハの製造方法におい
て、例えば、スライス工程あるいはさらに平面研削工程
を経たウェーハに、ウェーハの表裏両面を研磨する両面
研磨工程と、ウェーハの裏面にＣＶＤ膜または熱酸化膜
を形成する工程と、ウェーハの主表面を研磨する片面研
磨工程を施すことを特徴としている。
【００１７】この発明において、ウェーハの表裏両面を
研磨する両面研磨工程は、両面研磨装置を用いて表裏両
面を同じ条件で単数あるいは複数回の研磨をするほか、
両面研磨装置を用いて、ウェーハの両面を１次研磨し、
さらにその片面を仕上げ研磨する工程を採用することが
できる。
研磨する両面研磨工程は、両面研磨装置を用いて表裏両
面を同じ条件で単数あるいは複数回の研磨をするほか、
両面研磨装置を用いて、ウェーハの両面を１次研磨し、
さらにその片面を仕上げ研磨する工程を採用することが
できる。
【００１８】また、この両面研磨工程に代えて、両頭研
削する研削工程と高精度かつ低歪みに片面あるいは両面
を仕上げ研削する仕上げ研削工程からなる工程、あるい
は高精度かつ低歪みに両面を仕上げ研削する仕上げ研削
工程と、アルカリ洗浄工程とからなる工程を採用するこ
とができる。
削する研削工程と高精度かつ低歪みに片面あるいは両面
を仕上げ研削する仕上げ研削工程からなる工程、あるい
は高精度かつ低歪みに両面を仕上げ研削する仕上げ研削
工程と、アルカリ洗浄工程とからなる工程を採用するこ
とができる。
【００１９】両頭研削は、遊離砥粒を使わずに固定砥粒
にて両面同時に研削を行うことにより、面内１０μｍ以
下の加工歪み層深さにすることができ、仕上げ研削工程
においては、微細固定砥粒を使用することにより面内２
〜３μｍ程度の加工歪み層深さにすることができ、なお
かつＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒ
ｉａｔｉｏｎ）を１μｍ以下にすることができるため、
加工歪み層除去に有効なエッチング工程を省略でき、エ
ッチングを行うことによるウェーハ精度悪化も防止可能
となる。
にて両面同時に研削を行うことにより、面内１０μｍ以
下の加工歪み層深さにすることができ、仕上げ研削工程
においては、微細固定砥粒を使用することにより面内２
〜３μｍ程度の加工歪み層深さにすることができ、なお
かつＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒ
ｉａｔｉｏｎ）を１μｍ以下にすることができるため、
加工歪み層除去に有効なエッチング工程を省略でき、エ
ッチングを行うことによるウェーハ精度悪化も防止可能
となる。
【００２０】この発明において、ウェーハの裏面にＣＶ
Ｄ膜を形成する工程は、ＣＶＤ装置で裏面にＳｉＯ2膜
を形成するとよく、また、ウェーハの裏面に熱酸化膜を
形成する工程は、熱処理炉で酸素を含む雰囲気中で酸化
によるＳｉＯ2膜を形成するとよい。
Ｄ膜を形成する工程は、ＣＶＤ装置で裏面にＳｉＯ2膜
を形成するとよく、また、ウェーハの裏面に熱酸化膜を
形成する工程は、熱処理炉で酸素を含む雰囲気中で酸化
によるＳｉＯ2膜を形成するとよい。
【００２１】両面研磨ウェーハのウェーハの裏面にＣＶ
Ｄ膜や熱酸化膜を形成する時に、面取り部に形成された
前記膜を除去することにより、エピタキシャル成長を行
う過程で反応ガスが、ウェーハ周面と接触してＳｉ塊粒
が生成され、半導体デバイス製造工程において塊粒状シ
リコンがウェーハ表面から脱落し、ウェーハ表面に付着
して汚染の原因となることを防止できる。
Ｄ膜や熱酸化膜を形成する時に、面取り部に形成された
前記膜を除去することにより、エピタキシャル成長を行
う過程で反応ガスが、ウェーハ周面と接触してＳｉ塊粒
が生成され、半導体デバイス製造工程において塊粒状シ
リコンがウェーハ表面から脱落し、ウェーハ表面に付着
して汚染の原因となることを防止できる。
【００２２】この発明において、面取り部研磨工程は、
面取り部の膜をエッチング液含浸物を接触させて除去、
ＳｉＯ2やアルミナなどの研磨剤を滴下しながら研磨布
を接触させて除去、砥石又は研磨剤を含んだテープフィ
ルムによって研磨除去する。例えばテープフィルムの番
手を１０００＃〜３０００＃のものを使用した後、Ｓｉ
Ｏ2やＡｌ2Ｏ3などの研磨剤を添加しながら研磨する。
面取り部の膜をエッチング液含浸物を接触させて除去、
ＳｉＯ2やアルミナなどの研磨剤を滴下しながら研磨布
を接触させて除去、砥石又は研磨剤を含んだテープフィ
ルムによって研磨除去する。例えばテープフィルムの番
手を１０００＃〜３０００＃のものを使用した後、Ｓｉ
Ｏ2やＡｌ2Ｏ3などの研磨剤を添加しながら研磨する。
【００２３】この発明において、複数のウェーハを同時
に研削又は研磨する際に、事前にウェーハの厚みを所要
範囲に揃えておくことにより、面取り部幅が一定して加
工精度が向上し、デバイスプロセスにおけるパーティク
ルの発生を低減でき、歩留りを向上させることができ
る。
に研削又は研磨する際に、事前にウェーハの厚みを所要
範囲に揃えておくことにより、面取り部幅が一定して加
工精度が向上し、デバイスプロセスにおけるパーティク
ルの発生を低減でき、歩留りを向上させることができ
る。
【００２４】この発明において、両頭研削および／また
は両面研磨をウェーハ外周部が他ウェーハ及び装置類に
接触することがない枚葉式で行うことにより、面取り部
にダメージなどを与えることがなく、デバイスプロセス
におけるパーティクルの発生を低減でき、歩留りを向上
させることができる。
は両面研磨をウェーハ外周部が他ウェーハ及び装置類に
接触することがない枚葉式で行うことにより、面取り部
にダメージなどを与えることがなく、デバイスプロセス
におけるパーティクルの発生を低減でき、歩留りを向上
させることができる。
【００２５】この発明において、ウェーハの主表面を研
磨する片面鏡面研磨工程は、片面鏡面研磨装置あるいは
両面鏡面研磨装置を用いて、単数あるいは複数回の研磨
をするほか、基本的には１次研磨、仕上げ研磨共に同一
の装置で実施でき、仕上げ研磨の条件としては、クロス
は、例えば、ウレタン発泡体またはスエードタイプと呼
ばれるショア硬度が３０度〜４０度のものが望ましく、
仕上げ研磨材においても１ｗｔ％以下のＳｉＯ2濃度に
界面添加剤を添加したものを使用することが望ましい。
磨する片面鏡面研磨工程は、片面鏡面研磨装置あるいは
両面鏡面研磨装置を用いて、単数あるいは複数回の研磨
をするほか、基本的には１次研磨、仕上げ研磨共に同一
の装置で実施でき、仕上げ研磨の条件としては、クロス
は、例えば、ウレタン発泡体またはスエードタイプと呼
ばれるショア硬度が３０度〜４０度のものが望ましく、
仕上げ研磨材においても１ｗｔ％以下のＳｉＯ2濃度に
界面添加剤を添加したものを使用することが望ましい。
【００２６】
【実施例】実施例１ スライス工程、平面研削工程を施した１２インチ径のＣ
Ｚ‐Ｓｉウェーハに、両面鏡面研磨装置を用いてウェー
ハの表裏両面を１０〜３０μｍ程度研磨し、その後ウェ
ーハの裏面にＣＶＤ膜を形成し、面取り部のＣＶＤ膜を
除去し、両面鏡面研磨装置を用いてウェーハの主表面を
２μｍ程度片面鏡面研磨して仕上げた。得られた１００
枚のウェーハの平坦度を静電容量型センサー、レーザー
変位計にて測定し、その平坦度のばらつきを図１に示
す。
Ｚ‐Ｓｉウェーハに、両面鏡面研磨装置を用いてウェー
ハの表裏両面を１０〜３０μｍ程度研磨し、その後ウェ
ーハの裏面にＣＶＤ膜を形成し、面取り部のＣＶＤ膜を
除去し、両面鏡面研磨装置を用いてウェーハの主表面を
２μｍ程度片面鏡面研磨して仕上げた。得られた１００
枚のウェーハの平坦度を静電容量型センサー、レーザー
変位計にて測定し、その平坦度のばらつきを図１に示
す。
【００２７】比較例１ スライス工程、面取り工程を施した１２インチ径のＣＺ
‐Ｓｉウェーハに、ラッピング工程後に、エッチング仕
上げをした面の裏面にＣＶＤ膜を形成し、さらに面取り
部のＣＶＤ膜を除去し、両面鏡面研磨装置を用いてウェ
ーハの主表面を１０〜２０μｍ片面鏡面研磨して仕上げ
た。得られた１００枚のウェーハの平坦度を静電容量型
センサー、レーザー変位計にて測定し、その平坦度のば
らつきを図１に示す。
‐Ｓｉウェーハに、ラッピング工程後に、エッチング仕
上げをした面の裏面にＣＶＤ膜を形成し、さらに面取り
部のＣＶＤ膜を除去し、両面鏡面研磨装置を用いてウェ
ーハの主表面を１０〜２０μｍ片面鏡面研磨して仕上げ
た。得られた１００枚のウェーハの平坦度を静電容量型
センサー、レーザー変位計にて測定し、その平坦度のば
らつきを図１に示す。
【００２８】図１に示すごとく、従来の工程による比較
例に対して、この発明の工程によるウェーハの平坦度は
一段と高精度になっていることが明らかである。また、
実施例１では、面取り部のＣＶＤ膜を除去する方法に、
砥粒が保持されたテープフィルムを内蔵するヘッドをウ
ェーハの周面に押し当てて行ったが、ここではウェーハ
の面取り部を低歪みに鏡面化する面取り部鏡面工程を施
すここともでき、さらに、実施例１の両面鏡面研磨工程
に変えて、両頭研削する研削工程と、高精度かつ低歪み
に両面を仕上げ研削する仕上げ研削工程を施すことがで
き、同様の効果が得られることを確認した。
例に対して、この発明の工程によるウェーハの平坦度は
一段と高精度になっていることが明らかである。また、
実施例１では、面取り部のＣＶＤ膜を除去する方法に、
砥粒が保持されたテープフィルムを内蔵するヘッドをウ
ェーハの周面に押し当てて行ったが、ここではウェーハ
の面取り部を低歪みに鏡面化する面取り部鏡面工程を施
すここともでき、さらに、実施例１の両面鏡面研磨工程
に変えて、両頭研削する研削工程と、高精度かつ低歪み
に両面を仕上げ研削する仕上げ研削工程を施すことがで
き、同様の効果が得られることを確認した。
【００２９】実施例２ 両面研磨ウェーハのウェーハの裏面にＣＶＤ膜や熱酸化
膜を形成する時に、Ｓｉ塊粒が形成されやすいウェーハ
の周面にも前記膜が成形される。このウェーハ周面また
は、周面からウェーハの裏面側へ０〜５ｍｍ程度の範囲
に形成されている前記膜を除去でき、さらにはウェーハ
を回転駆動軸のチャックに固定し、駆動軸周りに回転さ
せつつウェーハの周面を含む除去すべき膜に、エッチン
グ液をしみ込ませた不織布を内蔵するヘッドを押し当て
てウェーハの周面及び前記一部範囲の面内の膜を除去す
ることができ、実施例１と同様の効果が得られることを
確認した。
膜を形成する時に、Ｓｉ塊粒が形成されやすいウェーハ
の周面にも前記膜が成形される。このウェーハ周面また
は、周面からウェーハの裏面側へ０〜５ｍｍ程度の範囲
に形成されている前記膜を除去でき、さらにはウェーハ
を回転駆動軸のチャックに固定し、駆動軸周りに回転さ
せつつウェーハの周面を含む除去すべき膜に、エッチン
グ液をしみ込ませた不織布を内蔵するヘッドを押し当て
てウェーハの周面及び前記一部範囲の面内の膜を除去す
ることができ、実施例１と同様の効果が得られることを
確認した。
【００３０】実施例３ ウェーハを回転駆動軸のチャックに固定し、駆動軸周り
に回転させつつウェーハの周面を含む除去すべき膜に、
砥粒が保持されたテープフィルムを内蔵するヘッドを押
し当ててウェーハの周面及び前記一部範囲の面内の膜を
除去し、実施例１と同様の効果が得られることを確認し
た。
に回転させつつウェーハの周面を含む除去すべき膜に、
砥粒が保持されたテープフィルムを内蔵するヘッドを押
し当ててウェーハの周面及び前記一部範囲の面内の膜を
除去し、実施例１と同様の効果が得られることを確認し
た。
【００３１】
【発明の効果】この発明は、エピタキシャル成膜用ウェ
ーハを作成するに際し、両面研磨工程、ウェーハの裏面
にＣＶＤ膜にを形成する工程、主表面を研磨する片面研
磨工程を施すことにより、極めて優れた平坦度が得ら
れ、特に大径のウェーハを高精度に仕上げて、その後成
膜するシリコンエピタキシャル膜を高精度、高品質化で
き、また、ウェーハ周面のＣＶＤ膜や熱酸化膜を確実に
除去することができる。
ーハを作成するに際し、両面研磨工程、ウェーハの裏面
にＣＶＤ膜にを形成する工程、主表面を研磨する片面研
磨工程を施すことにより、極めて優れた平坦度が得ら
れ、特に大径のウェーハを高精度に仕上げて、その後成
膜するシリコンエピタキシャル膜を高精度、高品質化で
き、また、ウェーハ周面のＣＶＤ膜や熱酸化膜を確実に
除去することができる。
【００３２】従って、エピタキシャル成長を行う過程で
反応ガスがウェーハ周面と接触してもＳｉ堺粒が生成さ
れることがなく、半導体デバイス製造工程において塊粒
状シリコンがウェーハ表面から脱落し、ウェーハ表面に
付着して汚染の原因となることがないという優れた効果
が得られる。さらにこの発明では、ウェーハ周面部が鏡
面状に仕上げされ、ウェーハ周面部からの発塵の防止、
及びチッピングが低減されるという効果もある。
反応ガスがウェーハ周面と接触してもＳｉ堺粒が生成さ
れることがなく、半導体デバイス製造工程において塊粒
状シリコンがウェーハ表面から脱落し、ウェーハ表面に
付着して汚染の原因となることがないという優れた効果
が得られる。さらにこの発明では、ウェーハ周面部が鏡
面状に仕上げされ、ウェーハ周面部からの発塵の防止、
及びチッピングが低減されるという効果もある。
【図１】実施例のウェーハの平坦度のばらつきを示すグ
ラフである。
ラフである。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AB32 AF03 AF16 BB01 BB06 BB13 BB15 GH09 5F058 BA05 BA06 BC02 BF02 BH20 BJ01
Claims (7)
- 【請求項１】 ウェーハの表裏両面を研磨する両面研磨
工程と、ウェーハの裏面にＣＶＤ膜または熱酸化膜を形
成する工程と、ウェーハの主表面を鏡面研磨する片面鏡
面研磨工程を含む気相成長用半導体ウェーハの製造方
法。 - 【請求項２】 ウェーハの表裏両面を研磨する両面研磨
工程と、ウェーハの裏面にＣＶＤ膜または熱酸化膜を形
成する工程と、面取り部に生成した前記膜を除去する工
程と、ウェーハの主表面を研磨する片面鏡面研磨工程を
含む気相成長用半導体ウェーハの製造方法。 - 【請求項３】 請求項１または請求項２において、両面
研磨装置にて片面鏡面研磨工程を行う気相成長用半導体
ウェーハの製造方法。 - 【請求項４】 請求項１または請求項２において、両面
研磨工程が、両頭研削する研削工程と、高精度かつ低歪
みに片面あるいは両面を仕上げ研削する仕上げ研削工
程、あるいは高精度かつ低歪みに両面を仕上げ研削する
仕上げ研削工程と、アルカリ洗浄工程とからなる気相成
長用半導体ウェーハの製造方法。 - 【請求項５】 請求項２において、面取り部の膜をエッ
チング液含浸物を接触させて除去する気相成長用半導体
ウェーハの製造方法。 - 【請求項６】 請求項２において、面取り部の膜を研磨
剤を滴下しながら研磨布を接触させて除去する気相成長
用半導体ウェーハの製造方法。 - 【請求項７】 請求項２において、面取り部の膜を砥石
又は研磨剤を含んだテープフィルムによって除去する気
相成長用半導体ウェーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262477A JP2000077372A (ja) | 1998-08-31 | 1998-08-31 | 気相成長用半導体ウェーハの製造方法 |
| US09/368,707 US6211088B1 (en) | 1998-08-31 | 1999-08-05 | Manufacturing method for semiconductor gas-phase epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262477A JP2000077372A (ja) | 1998-08-31 | 1998-08-31 | 気相成長用半導体ウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077372A true JP2000077372A (ja) | 2000-03-14 |
Family
ID=17376339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10262477A Pending JP2000077372A (ja) | 1998-08-31 | 1998-08-31 | 気相成長用半導体ウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6211088B1 (ja) |
| JP (1) | JP2000077372A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
| JP2004527077A (ja) * | 2001-03-27 | 2004-09-02 | アピト コープ．エス．アー． | プラズマ表面処理方法およびその方法を実現する装置 |
| KR100486144B1 (ko) * | 2002-12-11 | 2005-04-29 | 주식회사 실트론 | 실리콘웨이퍼의 연마 방법 |
| JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100855A (ja) * | 2001-09-27 | 2003-04-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
| US7919815B1 (en) * | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
| KR100925359B1 (ko) * | 2006-09-06 | 2009-11-09 | 가부시키가이샤 섬코 | 에피택셜 웨이퍼 및 그 제조 방법 |
| DE102007056122A1 (de) * | 2007-11-15 | 2009-05-28 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW308561B (ja) * | 1995-08-24 | 1997-06-21 | Mutsubishi Gum Kk | |
| JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
| JP3252702B2 (ja) * | 1996-03-28 | 2002-02-04 | 信越半導体株式会社 | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ |
| JP3336866B2 (ja) * | 1996-08-27 | 2002-10-21 | 信越半導体株式会社 | 気相成長用シリコン単結晶基板の製造方法 |
-
1998
- 1998-08-31 JP JP10262477A patent/JP2000077372A/ja active Pending
-
1999
- 1999-08-05 US US09/368,707 patent/US6211088B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004527077A (ja) * | 2001-03-27 | 2004-09-02 | アピト コープ．エス．アー． | プラズマ表面処理方法およびその方法を実現する装置 |
| US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
| KR100486144B1 (ko) * | 2002-12-11 | 2005-04-29 | 주식회사 실트론 | 실리콘웨이퍼의 연마 방법 |
| JP2009200501A (ja) * | 2009-03-13 | 2009-09-03 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6211088B1 (en) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US7902039B2 (en) | Method for manufacturing silicon wafer | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| KR100496213B1 (ko) | 에피택셜층성장용실리콘단결정기판제조방법 | |
| JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
| KR101650120B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| JP2003249466A (ja) | シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
| KR101752986B1 (ko) | SiC 기판의 제조 방법 | |
| KR102165589B1 (ko) | 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 | |
| JP2000077372A (ja) | 気相成長用半導体ウェーハの製造方法 | |
| JP2003197602A (ja) | ウェーハ製造方法 | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2012204369A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3482982B2 (ja) | Ｅｇ層付きエピタキシャルウェーハの製造方法 | |
| JP2003197498A (ja) | 被覆されたシリコンウェーハ、その製造方法及び使用 | |
| JP3131968B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| WO2023234005A1 (ja) | 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040721 |