CN107532327B - 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法 - Google Patents

碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN107532327B
CN107532327B CN201680021148.0A CN201680021148A CN107532327B CN 107532327 B CN107532327 B CN 107532327B CN 201680021148 A CN201680021148 A CN 201680021148A CN 107532327 B CN107532327 B CN 107532327B
Authority
CN
China
Prior art keywords
silicon carbide
single crystal
crystal substrate
carbide single
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680021148.0A
Other languages
English (en)
Other versions
CN107532327A (zh
Inventor
本家翼
冲田恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201911171795.1A priority Critical patent/CN111029401B/zh
Publication of CN107532327A publication Critical patent/CN107532327A/zh
Application granted granted Critical
Publication of CN107532327B publication Critical patent/CN107532327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24C—ABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C1/00—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods
    • B24C1/08—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods for polishing surfaces, e.g. smoothing a surface by making use of liquid-borne abrasives
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种碳化硅单晶衬底(10)，具有第一主表面(10a)以及与第一主表面(10a)相反的第二主表面(10b)。第一主表面(10a)包括中心正方形区域(1)以及外部正方形区域(2)。当从厚度方向(TD)观察时，中心正方形区域(1)以及外部正方形区域(2)中的每一个都具有15mm长度的边。第一主表面(10a)具有不小于100mm的最大直径(W)。碳化硅单晶衬底(10)具有不大于5μm的TTV。由中心正方形区域(1)中的LTIR除以中心正方形区域(1)中的LTV而获得的值不小于0.8且不大于1.2。由外部正方形区域(2)中的LTV除以中心正方形区域(1)中的LTV而获得的值不小于1且不大于3。提供一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法，以便实现光刻工艺中掩模图案的位置偏离的抑制。

Description

碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体 器件的方法
技术领域
本发明涉及一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法。
背景技术
日本专利公布No.2012-45690(专利文献1)公开了一种利用研磨材料以及包含研磨颗粒的研磨液来抛光化合物半导体晶圆的方法。
引证文献列表
专利文献
PTD 1：日本专利公布No.2012-45690
发明内容
发明要解决的技术问题
本公开的一个目的是提供一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法，从而实现光刻工艺中的掩模图案的位置偏离的抑制。
问题的解决手段
根据本公开的碳化硅单晶衬底包括第一主表面以及与第一主表面相反的第二主表面。第一主表面包括：中心正方形区域，其由具有与第一主表面和穿过碳化硅单晶衬底的重心且平行于碳化硅单晶衬底的厚度方向的直线之间的交点相对应的中心的正方形围绕；以及外部正方形区域，其由具有平行于与将该交点连接至第一主表面的外周上的特定位置的直线垂直的直线的边并且具有与朝向该交点从该特定位置离开10.5mm的位置相对应的中心的正方形围绕。当从厚度方向观察时，中心正方形区域以及外部正方形区域中的每一个都具有15mm长度的边。第一主表面具有不小于100mm的最大直径。碳化硅单晶衬底具有不大于5μm的TTV。由中心正方形区域中的LTV除以中心正方形区域中的LTIR而获得的值不小于0.8且不大于1.2。由中心正方形区域中的LTV除以外部正方形区域中的LTV而获得的值不小于1且不大于3。
发明的有益效果
根据本公开，可提供一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法，以便实现光刻工艺中掩模图案的位置偏离的抑制。
附图说明
图1是示出根据第一实施例的碳化硅单晶衬底的结构的平面示意图。
图2是沿图1的II-II线截取的纵向截面示意图。
图3是说明测量TTV的方法的碳化硅单晶衬底的纵向截面示意图。
图4是说明测量LTIR的方法的碳化硅单晶衬底的纵向截面示意图。
图5是说明测量LTV的方法的碳化硅单晶衬底的纵向截面示意图。
图6是示出根据第一实施例的碳化硅单晶衬底的结构的平面示意图。
图7是示出根据第一实施例的碳化硅单晶衬底的结构的局部放大纵向截面示意图。
图8是示出根据第一实施例的用于碳化硅单晶衬底的抛光设备的结构的横向截面示意图。
图9是示出制造根据第一实施例的碳化硅单晶衬底的方法的第一步骤的纵向截面示意图。
图10是示出制造根据第一实施例的碳化硅单晶衬底的方法的第二步骤的纵向截面示意图。
图11示出金刚石研磨颗粒的粒径和频率之间的关系。
图12是示出根据第二实施例的碳化硅半导体器件的结构的纵向截面示意图。
图13是示意性示出制造根据第二实施例的碳化硅半导体器件的方法的流程图。
图14是示出制造根据第二实施例的碳化硅半导体器件的方法的第一步骤的纵向截面示意图。
图15是示出制造根据第二实施例的碳化硅半导体器件的方法的第二步骤的纵向截面示意图。
图16是示出制造根据第二实施例的碳化硅半导体器件的方法的第三步骤的纵向截面示意图。
图17是示出制造根据第二实施例的碳化硅半导体器件的方法的第四步骤的纵向截面示意图。
具体实施方式
[实施例说明]
在用于半导体器件的光刻工艺中，当碳化硅单晶衬底的一个主表面例如固定至真空卡盘时，掩模图案形成在另一主表面上。当碳化硅单晶衬底的一个主表面固定在卡盘表面上时，如果碳化硅单晶衬底的例如径向上的厚度变化，则碳化硅单晶衬底的另一主表面的平坦度会劣化。因此，将形成在另一主表面上的掩模图案的位置会偏离所需位置。
碳化硅单晶衬底的一个主表面通常使用旋转平台抛光。平台的外周侧处的圆周速度快于其中心侧处的圆周速度。因此，碳化硅单晶衬底的外周侧的抛光速率高于其中心侧的抛光速率。因此，碳化硅单晶衬底的厚度可能从中心侧朝向外周侧变薄。当具有厚度从中心侧朝向外周侧变薄的碳化硅单晶衬底的一个主表面被固定在光刻工艺中的卡盘表面上时，另一主表面特别是在其外周侧变得不太平坦。因此，特别是在另一主表面的外周侧处，掩模图案的位置更可能偏离。
(1)根据一个实施例的碳化硅单晶衬底10包括第一主表面10a以及与第一主表面10a相反的第二主表面10b。第一主表面10包括：中心正方形区域1，其由具有与第一主表面10a和穿过碳化硅单晶衬底10的重心G且平行于碳化硅单晶衬底10的厚度方向TD的直线L1之间的交点O1相对应的中心的正方形围绕；以及外部正方形区域2，其由具有平行于与将交点O1连接至第一主表面10a的外周10c上的特定位置的直线L2垂直的直线的边并且具有与朝向该交点从特定位置离开10.5mm的位置相对应的中心O2的正方形围绕。当从厚度方向TD观察时，中心正方形区域1以及外部正方形区域2中的每一个都具有15mm长度的边。第一主表面10a具有不小于100mm的最大直径W。碳化硅单晶衬底10具有不大于5μm的TTV。由中心正方形区域1中的LTIR除以中心正方形区域1中的LTV而获得的值不小于0.8且不大于1.2。由外部正方形区域2中的LTV除以中心正方形区域1中的LTV而获得的值不小于1且不大于3。
根据(1)的碳化硅单晶衬底10，由中心正方形区域中的LTIR除以中心正方形区域中的LTV而获得的值不小于0.8且不大于1.2。如下所述，LTIR和LTV在其参考面方面不同。因此可能存在LTIR较小且LTV较大的情况或者LTIR较大且LTV较小的情况。因此，通过仅使用这些参数中的一个，难以精确确定平坦度。因此，通过计算LTIR和LTV的比率并控制该比率落入上述范围内，可精确控制中心正方形区域中的平坦度。而且，由外部正方形区域中的LTV除以中心正方形区域中的LTV而获得的值不小于1且不大于3。通过控制外周正方形区域中的平坦度与中心正方形区域中的平坦度相匹配，可使外部正方形区域中的平坦度优良。因此，可抑制光刻工艺中掩模图案的位置偏离。
(2)在根据依据该实施例的(1)所述的碳化硅单晶衬底10中，最大直径W可以不小于150mm。
(3)在根据依据该实施例的(2)所述的碳化硅单晶衬底10中，最大直径W可以不小于200mm。
(4)在根据依据该实施例的(1)至(3)中的任一项所述的碳化硅单晶衬底10中，在厚度方向TD上具有不小于0.5nm深度的缺陷可以形成在第一主表面10a中。缺陷可以具有不大于0.085/cm2的表面密度。
(5)在根据依据该实施例的(1)至(4)中的任一项所述的碳化硅单晶衬底10中，由外部正方形区域2中的LTIR除以外部正方形区域2中的LTV获得的值不小于0.8且不大于1.2。如下所述，LTIR和LTV在其参考面方面不同。因此，可能存在LTIR较小且LTV较大的情况或者LTIR较大且LTV较小的情况。因此，通过仅使用这些参数中的一个，难以精确确定平坦度。因此，通过计算LTIR和LTV的比率并控制该比率落入上述范围，可精确控制外部正方形区域中的平坦度。
(6)一种根据实施例碳化硅半导体器件100，包括(1)至(5)中的任一项所述的碳化硅单晶衬底10。
(7)一种根据实施例的碳化硅半导体器件100，包括以下步骤。制备(1)至(5)中的任一项所述的碳化硅单晶衬底10。处理碳化硅单晶衬底10。
[实施例细节]
以下参考附图说明本发明的一个实施例。应当注意在下述附图中，相同或对应的部分被赋予相同参考符号且不再重复说明。对于本说明书中的晶体学表示来说，单独的晶向由[]表示，组晶向由<>表示，且单独的晶面由()表示，且组晶面由{}表示。此外，负指数被认为是通过将“-”(横杠)置于数字上而进行的晶体学表示，但是本说明书中将负号置于数字前进行表示。
(第一实施例：碳化硅单晶衬底)
首先，下文说明根据第一实施例的碳化硅单晶衬底的构造。
如图1和图2中所示，根据第一实施例的碳化硅单晶衬底10包括：第一主表面10a；以及与第一主表面10a相反的第二主表面10b。碳化硅单晶衬底10例如由4H多晶型的六方碳化硅组成。第一主表面10a对应于{0001}面或例如相对于{0001}面倾斜约4°或以下的平面。第一主表面10a可对应于(0001)面或相对于(0001)面倾斜约4°或以下的平面，且第二主表面10b可对应于(000-1)面或相对于(000-1)面倾斜约4°或以下的平面。可替选地，第一主表面10a可对应于(000-1)面或相对于(000-1)面倾斜约4°或以下的平面，且第二主表面10b可对应于(0001)面或相对于(0001)面倾斜约4°或以下的平面。
如图1中所示，第一主表面10a例如基本上具有圆形形状。第一主表面10a包括中心正方形区域1以及外部正方形区域2。中心正方形区域1是由具有与第一主表面10a以及穿过碳化硅单晶衬底10的重心G(参见图2)且平行于硅的厚度方向TD的直线L1之间的交点O1相对应的中心的正方形围绕的区域。中心正方形区域1是由当从厚度方向TD观察第一主表面10a时具有作为轴对称中心的交点O1的正方形围绕的区域。外部正方形区域2是由具有平行于与将交点O1连接至第一主表面10a的外周10c上的特定位置C2的直线L2垂直的直线的边并具有与朝向交点距离该特定位置C2 10.5mm的位置相对应的中心O2的正方形围绕的区域。外部正方形区域2是由当从厚度方向TD观察第一主表面10a时具有作为轴对称中心的中心O2的正方形围绕的区域。
厚度方向TD是从第二主表面10b朝向第一主表面10a的方向。当第一主表面10a是平坦表面时，厚度方向TD是垂直于第一主表面10a的方向。当第一主表面10a是曲面时，厚度方向TD例如可以是垂直于第一主表面10a的最小平方平面的方向。应当注意最小平方平面是指其中通过确定a、b、c和d获得代表一个表面上的观测目标的位置的坐标(xi，yi，zi)与特定平面(ax+by+cz+d＝0)之间的最短距离的平方之和的最小值的平面。
当从厚度方向TD上观察时，中心正方形区域1以及外部正方形区域2中的每一个具有15mm长度的边。当从厚度方向TD上观察时，中心正方形区域1具有平行于直线L2的边，以及同时垂直于直线L2以及直线L1的边。类似地，当从厚度方向TD观察时，外部正方形区域2具有平行于直线L2的边以及同时垂直于直线L2和直线L1的边。
当从厚度方向TD观察时，第一主表面10a具有不小于100mm的最大直径W。最大直径W不小于150mm或不小于200mm。最大直径W是第一主表面10a的圆周边缘上两个不同点之间的最长直线距离。
(TTV：总厚度变化)
TTV＝|T1-T2|...(公式1)
例如以如下过程测量TTV。首先，碳化硅单晶衬底10的第二主表面10b在平坦吸附表面上被整体吸附。随后，光学地获取第一主表面10a的整个图像。如图3中以及公式1中所示，TTV是平坦吸附表面上整体吸附第二主表面10b时从高度T1减去高度T2而获得的值。高度T1是从第二主表面10b至第一主表面10a的最高点A1的高度，且高度T2是从第二主表面10b至第一主表面10a的最低点A2的高度。
具体地，TTV是通过在垂直于第二主表面10b的方向上从第二主表面10b和第一主表面10a之间的最长距离减去第二主表面10b和第一主表面10a之间的最短距离而获得的值。换言之，TTV是穿过最高点A1且平行于第二主表面10b的平面L3以及穿过最低点A2且平行于第二主表面10b的平面L4之间的距离。本实施例中的碳化硅单晶衬底10具有不大于5μm的TTV。TTV优选地不大于3μm，更优选地不大于1.5μm。
(LTIR：局部总指示读数)
LTIR＝|T3|+|T4|...(公式2)
例如以如下过程测量LTIR。首先，碳化硅单晶衬底10的第二主表面10b整体吸附在平坦吸附表面上。随后，光学地获取特定局部区域(例如中心正方形区域1和外部正方形区域2)处的第一主表面10a的图像。随后，通过计算确定第一主表面10a的最小平方平面L5。如图4和公式2中所示，LTIR是通过在第二主表面10b整体吸附在平坦吸附表面上时用高度T4加上高度T3而获得的值。高度T4是从最小平方平面L5至第一主表面10a的最高点A4的高度，且高度T3是从最小平方平面L5至第一主表面10a的最低点A3的高度。最低点A3是指在相对于最小平方平面L5位于第二主表面10b侧的第一主表面10a的一个区域中，沿垂直于最小平方平面L5的方向在第一主表面10a和最小平方平面L5之间最大的距离处的位置。最高点A4是指在在相对于最小平方平面L5位于第二主表面10b相反侧的第一主表面10a的区域中，沿垂直于最小平方平面L5的方向在最小平方平面L5和第一主表面10a之间距离最大处的位置。换言之，LTIR是穿过最高点A4且平行于最小平方平面L5的平面L6以及穿过最低点A3并平行于最小平方平面L5的平面L7之间的距离。中心正方形区域1中的LTIR例如不大于1μm，且优选不大于0.5。外部正方形区域2中的LTIR例如不大于1μm，且优选不大于0.7。
(LTV：局部厚度变化)
LTV＝|T6-T5|...(公式3)
例如以如下过程测量LTV。首先，碳化硅单晶衬底10的第二主表面10b整体吸附在平坦吸附表面上。随后，光学地获取位于特定局部区域(例如中心正方形区域1和外部正方形区域2)处的第一主表面10a的图像。如图5以及方程3中所示。LTV是通过在第二主表面10b整体吸附在平坦吸附表面上时从高度T6减去高度T5而获得的值。高度T6是从第二主表面10b至第一主表面10a的最高点A6的高度，且高度T5是从第二主表面10b至第一主表面10a的最低点A5的高度。具体地，LTV是通过在垂直于第二主表面10b的方向上从第二主表面10b和第一主表面10a之间的最长距离减去第二主表面10b和第一主表面10a之间的最短距离而获得的值。换言之，LTV是穿过最高点A6且平行于第二主表面10b的平面L9以及穿过最低点A且平行于第二主表面10b的平面L10之间的距离。中心正方形区域1中的LTV例如不大于1μm，且优选地不大于0.5μm。外部正方形区域2中的LTV例如不大于1μm，且优选地不大于0.8μm。
上述TTV、LTIR和LTV中的每一个都是定量地表示碳化硅单晶衬底10的第一主表面10a的平坦程度的指标。这种指标例如可通过使用Corning Tropel提供的“Tropel”来测量。
依照根据本实施例的碳化硅单晶衬底10，通过中心正方形区域1中的LTIR除以中心正方形区域1中的LTV而获得的值不小于0.8且不大于1.2。优选地，通过中心正方形区域1中的LTIR除以中心正方形区域1中的LTV而获得的值不小于0.9且不大于1.1。
依照根据本实施例的碳化硅单晶衬底10，通过外部正方形区域2中的LTV除以中心正方形区域1中的LTV而获得的值不小于1且不大于3。优选地，通过外部正方形区域2中的LTV除以中心正方形区域1中的LTV而获得的值不小于1且不大于2。
依照根据本实施例的碳化硅单晶衬底10，通过外部正方形区域2中的LTIR除以外部正方形区域2中的LTV而获得的值不小于0.8且不大于1.2。优选地，通过外部正方形区域2中的LTIR除以外部正方形区域2中的LTV而获得的值不小于0.9且不大于1.1。
如图6中所示，第一主表面10a进一步包括第二外部正方形区域3、第三外部正方形区域4以及第四外部正方形区域5。当从中心正方形区域1观察时，第三外部正方形区域4位于与外部正方形区域2相反的位置。第三外部正方形区域4是由具有平行于与将交点O1连接至第一主表面10a的外周10c上的特定位置C4的直线垂直的直线的边并且具有与从该特定位置C4朝向交点O1隔开10.5mm的位置相对应的中心O4的正方形围绕的区域。
当从厚度方向TD上观察时，第二外部正方形区域3以及第四外部正方形区域5跨越与穿过中心O2以及中心O4的直线垂直的直线。第二外部正方形区域3是由具有平行于与将交点O1连接至第一主表面10a的外周10c上的特定位置C3的直线垂直的直线的边并且具有与从该特定位置C3朝向交点O1隔开10.5mm的位置相对应的中心O3的正方形围绕的区域。类似地，第四外部正方形区域5是由具有平行于与将交点O1连接至第一主表面10a的外周10c上的特定位置C5的直线垂直的直线的边并且具有与从该特定位置C5朝向交点O1隔开10.5mm的位置相对应的中心O5的正方形围绕的区域。第二外部正方形区域3、第三正方形区域4以及第四正方形区域5中的每一个都具有15mm的边。
由第二外部正方形区域3中的LTV除以中心正方形区域1中的LTV而获得的值优选地不小于1且不大于3，更优选地不小于1且不大于2。类似地，由第三外部正方形区域4中的LTV除以中心正方形区域1中的LTV而获得的值优选地不小于1且不大于3，更优选地不小于1且不大于2。类似地，由第四外部正方形区域5中的LTV除以中心正方形区域1中的LTV而获得的值优选地不小于1且不大于3，更优选地不小于1且不大于2。
由第二外部正方形区域3中的LTIR除以第二外部正方形区域3中的LTV而获得的值优选地不小于0.8且不大于1.2，更优选地不小于0.9且不大于1.1。由第三外部正方形区域4中的LTIR除以第三外部正方形区域4中的LTV而获得的值优选地不小于0.8且不大于1.2，更优选地不小于0.9且不大于1.1。由第四外部正方形区域5中的LTIR除以第四外部正方形区域5中的LTV而获得的值优选地不小于0.8且不大于1.2，更优选地不小于0.9且不大于1.1。
如图7中所示，缺陷6可形成在第一主表面10a中。缺陷6可以是在第一主表面10a的抛光期间由金刚石研磨颗粒部分切割第一主表面10a而形成的刮痕。如图6中所示，当从厚度方向TD观察时，缺陷6可以是沿其中第一主表面10a延伸的方向延伸的线形缺陷。碳化硅单晶衬底10的厚度方向TD上的缺陷6的深度例如不小于0.5nm。第一主表面10a中的缺陷的表面密度例如不大于0.085/cm2。厚度方向TD上的缺陷6的尺寸可小于沿第一主表面10a的方向上的缺陷6的尺寸。缺陷6的表面密度例如可使用微分干涉显微镜测量。
应当注意第一主表面10a是在使用碳化硅单晶衬底10制造碳化硅半导体器件时其上形成外延层的表面。当从第一主表面10a和第二主表面10b之间的中间位置观察时，诸如MOSFET(金属氧化物半导体场效应晶体管)的碳化硅半导体器件的栅氧化膜36(参见图12)将形成在第一主表面10a一侧。将在下文说明碳化硅半导体器件的细节。
以下，下文说明制造根据该实施例的碳化硅单晶衬底的方法。
通过使用钢丝锯切割例如由通过升华方法制造的碳化硅单晶组成的晶锭来制备碳化硅单晶衬底10。碳化硅单晶衬底10例如由4H多晶型的六方碳化硅组成。碳化硅单晶衬底10具有第一主表面10a以及与第一主表面10a相反的第二主表面10b。第一主表面10a对应于{0001}面或者例如相对于{0001}面倾斜约4°或以下的平面。例如，在研磨第一主表面10a和第二主表面10b之后，第一主表面10a和第二主表面10b经历机械抛光以及CMP(化学机械抛光)。
参考图8和图9，下文说明抛光设备的构造。抛光设备30例如是CMP设备。如图8和图9中所示，抛光设备30主要包括外部齿轮11，承载台12，内部齿轮13，上表面板23，下表面板24，抛光布21、22以及轴25、26。承载台12设置在内部齿轮13和外部齿轮11之间。承载台12具备多个凹部12a。抛光布21被固定至上表面板23。上表面板23被固定至轴25。抛光布22被固定至下表面板24。下表面板24被固定至轴26。
对于各个抛光布21、22来说，例如可采用无纺布。各个抛光布21、22例如都具有不小于70且不大于90的Asker-C硬度。Asker-C硬度是通过日本标准(SRIS)0101，橡胶工业协会定义的Asker-C硬度计测量的硬度。各个抛光布21、22例如具有不小于2％且不大于6％的压缩比。基于“JIS L 1096”测量压缩比。对于各个上表面板23和下表面板24来说，例如可使用诸如不锈钢的金属。当各个抛光布21、22的Asker-C硬度不小于70且不大于90且各个抛光布21、22的压缩比不小于2％且不大于6％时，抛光布21、22未沿碳化硅单晶衬底10的表面(即第一主表面10a和第二主表面10b)形状形变太多。因此，抛光布21、22仅与表面的突起点接触，且基本上不与其凹陷接触。因此，表面的突起比其凹陷更优先被磨光。因此，认为表面更可能平坦。
如图8和图9中所示，碳化硅单晶衬底10设置在多个凹部12a中的每一个中。如图10中所示，第一主表面10a面对抛光布21，且第二主表面10b面对抛光布22。如图8中所示，外部齿轮11在旋转方向R2上旋转，且内部齿轮13在旋转方向R1上旋转。因此，承载台12在旋转方向R3上围绕内部齿轮13旋转，同时在其轴上旋转。随着承载台12移动，碳化硅单晶衬底10围绕内部齿轮13旋转。
研磨液被提供至第一主表面10a和抛光布21之间以及第二主表面10b和抛光布22之间。研磨液例如包括金刚石研磨颗粒以及溶液。溶液包含溶剂和分散剂。溶剂例如为乙二醇。分散剂可用于调整溶液的pH以及折射率。
图11示出金刚石研磨颗粒的粒径以及频率之间的关系。其定义D50代表当金刚石研磨颗粒以具有最小粒径的研磨颗粒的顺序添加时金刚石研磨颗粒的总数的50％(一半)的粒径。类似地，其定义D95代表金刚石研磨颗粒的总数的95％的粒径。在本实施例中，调整金刚石研磨颗粒的粒径以实现不大于1μm的D50以及不大于1.8μm的D95。通过减小金刚石研磨颗粒的粒径，可抑制缺陷6(参见图7)形成在表面中。
研磨液的溶液的折射率例如不小于1.36且不大于1.37。例如可使用由ATAGOCo.Ltd提供的数字折射仪(型号：RX-5000a-Plus)来测量折射率。通常，具有高折射率的溶液具有高密度，致使差的平滑度。因为本实施例中采用各具有相对较高硬度的抛光布21、22，因此可能在表面中形成缺陷。因此，通过使用具有良好平滑度(换言之，低折射率)的溶液，希望抑制表面中缺陷的形成。
溶液的pH(氢离子指数)例如不小于7.0且不大于8.5。通过研磨颗粒质量(克)除以溶液的体积(升)而确定的研磨颗粒浓度例如不小于3.60g/L和4.00g/L。因为本实施例中使用均具有相对较小的粒径的金刚石研磨颗粒，因此抛光率变低。因此，通过增加研磨颗粒浓度，希望增大抛光率。
如图10中所示，第一主表面10a以及第二主表面10b通过绕其轴旋转的承载台12和借助压向第一主表面10a的抛光布21以及压向第二主表面10b的抛光布22而被同时抛光。施加至第一主表面10a以及第二主表面10b中的每一个的负荷例如为300g/cm2。上表面板23以及抛光布21例如可以是不移动的或者可以在旋转方向R4上围绕轴25旋转。下表面板24和抛光布22例如在旋转方向R5上围绕轴26旋转。上表面板23以及下表面板24这两者可同时旋转或者上表面板23和下表面24中的一个旋转且另一个不移动。例如，当上表面板23和抛光布21不移动时，承载台12以10rpm旋转，且下表面板24和抛光布22以30rpm旋转，上表面板23相对于碳化硅单晶衬底10的旋转速度为10rpm，而下表面板24相对于碳化硅单晶衬底10的旋转速度为20rpm(30rpm-10rpm)。
希望抛光布21相对于碳化硅单晶衬底10的速度(即上表面板23相对于第一主表面10a的速度)低于抛光布22相对于碳化硅单晶衬底10的速度(即下表面板24相对于第二主表面10b的速度)。因此，可减少第一主表面10a中形成的缺陷6(参见图7)。而且，可降低第一主表面10a的粗糙度。希望上表面板23相对于碳化硅单晶衬底10的速度不大于下表面板24相对于碳化硅单晶衬底10的速度的1/2。
以下，下文说明根据第一实施例的碳化硅单晶衬底的功能和效果。
依照根据第一实施例的碳化硅单晶衬底10，由中心正方形区域1中的LTIR除以中心正方形区域1中的LTV而获得的值不小于0.8且不大于1.2。LTIR与LTV在其参考面方面不同。因此，可能存在LTIR较小且LTV较大的情况，或者LTIR较大且LTV较小的情况。因此，通过仅使用这些参数中的一个，难以精确确定平坦度。因此，通过计算LTIR和LTV的比率并控制该比率落入上述范围，可精确控制中心正方形区域1中的平坦度。而且，由外部正方形区域2中的LTV除以中心正方形区域1中的LTV而获得的值不小于1且不大于3。通过将外部正方形区域2中的平坦度控制为可比得上中心正方形区域1的平坦度，可以在外部正方形区域2中获得良好的平坦度。因此，可抑制光刻工艺中的掩模图案的位置偏离。
而且，依照根据第一实施例的碳化硅单晶衬底10，最大直径W不小于150mm。
而且，依照根据第一实施例的碳化硅单晶衬底10，最大直径W不小于200mm。
而且，依照根据第一实施例的碳化硅单晶衬底10，在厚度方向TD上具有不小于0.5nm深度的缺陷6形成在第一主表面10a中。缺陷6具有不大于0.085/cm2的表面密度。
而且，依照根据第一实施例的碳化硅单晶衬底10，由外部正方形区域2中的LTIR除以外部正方形区域2中的LTV而获得的值不小于0.8且不大于1.2。LTIR与LTV在其参考面方面不同。因此，可能存在LTIR较小且LTV较大的情况，或者LTIR较大且LTV较小的情况。因此，通过仅使用这些参数中的一个，难以精确确定平坦度。因此，通过计算LTIR和LTV的比率且控制该比率落入上述范围，可精确控制外部正方形区域2中的平坦度。
(第二实施例：碳化硅半导体器件)
以下，下文说明作为根据第二实施例的示例性碳化硅半导体器件100的MOSFET的构造。
如图12中所示，根据第二实施例的MOSFET 100主要包括碳化硅衬底70，栅氧化膜36，栅电极40，层间绝缘膜60，源电极41，正表面保护电极42，漏电极45以及背表面保护电极47。碳化硅衬底70例如具有碳化硅单晶衬底10以及碳化硅外延层35。碳化硅单晶衬底10如第一实施例中所述构造。
碳化硅衬底70具有第三主表面70a以及与第三主表面70a相反的第二主表面10b。第三主表面70a对应于{0001}面或者相对于{0001}面倾斜约4°或以下的平面。优选地，第三主表面70a对应于(0001)面或者相对于(0001)面倾斜约4°或以下的平面，而第二主表面10b对应于(000-1)面或者相对于(000-1)面倾斜约4°或以下的平面。碳化硅单晶衬底10构成第二主表面10b，且碳化硅外延层35构成第三主表面70a。
碳化硅外延层35设置在碳化硅单晶衬底10上。碳化硅外延层35例如包括漂移区31，体区32，源区33以及接触区34。漂移区31包括诸如N(氮)的n型杂质并且具有n型导电性。漂移区31中的n型杂质的浓度低于碳化硅单晶衬底10中的n型杂质的浓度。各个体区32包括诸如Al(铝)或B(硼)的p型杂质，并且具有p型(第二导电类型)导电性。体区32中的p型杂质的浓度高于漂移区31中的n型杂质的浓度。
各个源区33包括诸如P(磷)的杂质，并且具有n型导电性。源区33通过体区32与漂移区31隔离。源区33形成第三主表面70a的一部分。当从垂直于第三主表面70a的方向观察时，源区33可由体区32围绕。源区33中的n型杂质的浓度高于漂移区31中的n型杂质的浓度。
各个接触区34包括诸如Al(铝)或B(硼)的p型杂质，并且具有p型(第二导电类型)导电性。接触区34被设置为延伸穿过源区33且同时与第三主表面70a和体区32接触。接触区34中的p型杂质的浓度高于体区32中的p型杂质的浓度。
栅氧化膜36设置在碳化硅衬底70上。栅氧化膜36接触第三主表面70a上的源区33、体区32以及漂移区31中的每一个。栅氧化膜36例如由二氧化硅组成。
栅电极40设置在栅氧化膜36上。栅电极40面对源区33、体区32以及漂移区31中的每一个。栅电极40由诸如Al的导体或其中注入有杂质的多晶硅组成。
在第三主表面70a中，源电极41可以被设置为与源区33和接触区34接触。源电极41可以接触栅氧化膜36。源电极41例如由包括Ti、Al和Si的材料组成。例如，源电极41与源区33形成欧姆结。优选地，源电极41与接触区34形成欧姆结。
层间绝缘膜60覆盖栅电极40。层间绝缘膜60与栅电极40和栅氧化膜36接触。层间绝缘膜60使栅电极40与源电极41电绝缘。正表面保护电极42覆盖层间绝缘膜60。正表面保护电极42例如由包括Al的材料组成。正表面保护电极42电连接到源电极41。
漏电极45被设置为接触第二主表面10b。漏电极45例如由包括NiSi的材料组成。漏电极45例如与碳化硅单晶衬底10形成欧姆结。背表面保护电极47与漏电极45接触。背表面保护电极47例如由包括Al的材料组成。背表面保护电极47电连接至漏电极45。
以下，下文说明制造作为示例性碳化硅半导体器件100的MOSFET的方法。制造MOSFET的方法主要包括：制备碳化硅单晶衬底的步骤(S10：图13)；以及加工碳化硅单晶衬底的步骤(S20：图13)。在制备碳化硅单晶衬底的步骤(S10：图13)中，制备第一实施例中所述的碳化硅单晶衬底10。
随后，执行加工碳化硅单晶衬底的步骤(S10：图13)。例如，通过CVD(化学气相沉积)，碳化硅外延层35外延生长在碳化硅单晶衬底10的第一主表面10a上(参见图14)。例如，在外延生长中，硅烷(SiH4)和丙烷(C3H8)被用作原料气体，而氢气(H2)被用作载气。外延生长过程中的碳化硅单晶衬底10的温度例如不小于约1400℃且不大于1700℃。碳化硅单晶衬底10以及碳化硅外延层35构成碳化硅衬底70。
随后，执行离子注入步骤。例如，Al(铝)离子注入碳化硅衬底70的第三主表面70a中，由此在碳化硅外延层35中形成p型导电性的体区32。随后，例如，P(磷)离子以浅于其中已经注入Al离子的深度的深度注入体区32中，由此形成n型导电性的源区33。随后，例如，Al离子进一步注入源区33，由此形成具有p型导电性且穿过源区33延伸至体区32的接触区34。在碳化硅外延层35中，其中没有形成体区32、源区33以及接触区34的区域作为漂移区31(参见图15)。
随后，执行活化退火步骤。例如在1700℃的温度下加热碳化硅衬底70约30分钟，由此活化在离子注入步骤中离子注入的杂质离子。因此，在具有其中注入杂质离子的区域中产生所需载流子。
随后执行栅氧化膜形成步骤。例如，在包括氧气的气氛下加热碳化硅衬底70，由此包括二氧化硅的栅氧化膜36被形成在碳化硅衬底70的第三主表面70a上。例如在约1300℃的温度下加热碳化硅衬底70约60分钟。形成栅氧化膜36以与第三主表面70a上的漂移区31、体区32、源区33以及接触区34中的每一个接触。
随后，执行栅电极形成步骤。例如，通过LPCVD(低压化学气相沉积)，由包括杂质的多晶硅组成的栅电极40形成在栅氧化膜36上。栅电极40形成在面对栅氧化膜36、源区33、体区32以及漂移区31中的每一个的位置处(参见图16)。
随后，执行层间绝缘膜形成步骤。例如，通过等离子体CVD，层间绝缘膜60形成为接触栅氧化膜36以覆盖栅电极40。层间绝缘膜60例如由包括二氧化硅的材料组成。随后，执行源电极形成步骤。例如，执行蚀刻以从其中将要形成源电极41的区域移除层间绝缘膜60以及栅氧化膜36。这致使其中通过栅氧化膜36暴露源区33和接触区34的区域的形成。随后，例如通过溅射，包括TiAlSi(钛铝硅)的金属层形成在其中暴露源区33和接触区34的区域上(参见图17)。随后例如将金属层加热至约1000℃以使金属层的至少一部分硅化。因此，形成源电极41以与源区33形成欧姆结。
随后，执行正表面保护电极形成步骤。例如，通过溅射，形成与源电极41接触的正表面保护电极42以覆盖层间绝缘膜60。正表面保护电极42例如由包括铝的材料组成。以此方式，包括源电极41以及正表面保护电极42的正表面电极50被形成为与碳化硅衬底70的第三主表面70a接触。随后形成漏电极45与第二主表面10b接触。漏电极45例如包括NiSi。随后，形成背表面保护电极47以接触漏电极45。背表面保护电极47例如由包括铝的材料组成。随后，将碳化硅衬底70切割成多个半导体芯片。
应当注意加工碳化硅单晶衬底10的步骤不限于上述步骤。例如，处理碳化硅单晶衬底10的步骤可以为：在碳化硅单晶衬底10上形成半导体层的步骤；切割碳化硅单晶衬底10的步骤；形成电连接到碳化硅单晶衬底10的电极的步骤；等等。
而且，在中，已经说明了第一导电类型是n型且第二导电类型是p型；但是，第一导电类型可以是p型且第二导电类型可以是n型。在上述实施例中，已经说明了碳化硅半导体器件是MOSFET；但是碳化硅半导体器件可以是IGBT(绝缘栅双极晶体管)，SBD(肖特基势垒二极管)，LED(发光二极管)，JFET(结型场效应晶体管)等等。
[示例]
在组1至5的抛光条件下抛光碳化硅单晶衬底10。具体地，图10中所述的抛光设备30用于抛光各个碳化硅单晶衬底10。固定上表面板23而旋转下表面板24。如表1中所示，组1、2、3、4和5的下表面板的转速(rpm)分别为30、40、20、20和20。组1、2、3、4和5的表面板的相对速度比率(上表面板对下表面板)分别为1:2、1:3、1:1、2:1和1:2。
组1、2、3、4和5的润滑剂(研磨液溶液)的折射率分别为1.365、1.36、1.245、1.245和1.245。组1、2、3、4和5的润滑剂的pH分别为7.6、7.1、7.6、7.1和7.1。组1、2、3、4和5的抛光布的Asker-C硬度分别为82、82、82、52和60。组1、2、3、4和5的上表面板和下表面板的负载(g/cm2)分别为300、300、200、300和200。碳化硅单晶衬底10的第一主表面10a和第二主表面10b在上述抛光条件下抛光。对于各个组，制造三个碳化硅单晶衬底10。例如样本1-1，样本1-2以及样本1-3是在组1的抛光条件下制造的碳化硅单晶衬底10。样本2-1，样本2-2以及样本2-3是在组2的抛光条件下制造的碳化硅单晶衬底10。这同样适用于组3至5。各个碳化硅单晶衬底10的第一主表面10a的最大直径W(参见图1)是100mm。
表1
随后测量根据用于对应组的抛光方法抛光的各个碳化硅单晶衬底10的TTV、LTV和LTIR。利用Corning Tropel提供的"Tropel"测量TTV、LTV和LTIR。上述实施例中说明了TTV、LTV和LTIR的定义。在第二主表面10b的整个表面由于被吸附在真空卡盘而变得平坦时光学地观察第一主表面10a，由此测量TTV、LTV和LTIR。在第一主表面10a的中心正方形区域1和外部正方形区域2的每一个中测量LTV和LTIR。上述实施例中说明了中心正方形区域1和外部正方形区域2的定义。
表2和表3中的每一个示出测量结果：TTV；中心正方形区域1中的LTV(表示为表2和表3中的LTV(中心))；外部正方形区域2中的LTV(表示为表2和表3中的LTV(外部))；中心正方形区域1中的LTIR(表示为表2和表3中的LTIR(中心))；以及外部正方形区域2中的LTIR(表示为表2和表3中的LTIR(外部))。由LTV(外部)除以LTV(中心)来计算LTV(外部)/LTV(中心)。由LTIR(中心)除以LTV(中心)来计算LTIR(中心)/LTV(中心)。由LTIR(外部)除以LTV(外部)来计算LTIR(外部)/LTV(外部)。
表2
表2示出在组1和2的抛光条件下制造的各个样本的TTV、LTV(外部)/LTV(中心)、LTIR(中心)/LTV(中心)以及LTIR(外部)/LTV(外部)。如表2中所示，样本1-1至样本2-3的各个碳化硅单晶衬底10的TTV不小于1.15且不大于1.30。即，样本1-1至样本2-3的各个碳化硅单晶衬底10的TTV不大于5。样本1-1至样本2-3的各个碳化硅单晶衬底10的LTV(外部)/LTV(中心)不小于1.13且不大于2.33。即，样本1-1至样本2-3的各个碳化硅单晶衬底10的LTV(外部)/LTV(中心)不小于1且不大于3。样本1-1至样本2-3的各个碳化硅单晶衬底10的LTIR(中心)/LTV(中心)不小于0.80且不大于0.87。即，样本1-1至样本2-3的各个碳化硅单晶衬底10的LTIR(中心)/LTV(中心)不小于0.80且不大于1.2。样本1-1至样本2-3的各个碳化硅单晶衬底10的LTIR(外部)/LTV(外部)不小于0.80且不大于0.87。即，样本1-1至样本2-3的各个碳化硅单晶衬底10的LTIR(外部)/LTV(外部)不小于0.8且不大于1.2。
表3
表3示出在组3、4和5的抛光条件下制造的各个样本的TTV、LTV(外部)/LTV(中心)、LTIR(中心)/LTV(中心)以及LTIR(外部)/LTV(外部)。如表3中所示，样本3-1至样本5-3的各个碳化硅单晶衬底10的TTV不小于1.57且不大于4.33。即，在组3、4和5的抛光条件下制造的各个碳化硅单晶衬底10的TTV大于在组1和2的抛光条件下制造的各个碳化硅单晶衬底10的TTV。
样本3-2的碳化硅单晶衬底10的LTV(外部)/LTV(中心)小于1。样本3-1和样本4-1的各个碳化硅单晶衬底10的LTV(外部)/LTV(中心)大于3。样本3-1、样本3-2、样本3-3、样本4-2、样本4-3、样本5-1、样本5-2以及样本5-3的各个碳化硅单晶衬底10的LTIR(中心)/LTV(中心)小于0.8。样本4-1的碳化硅单晶衬底10的LTIR(中心)/LTV(中心)大于1.2。样本3-1、样本3-2、样本3-3、样本4-1、样本4-2、样本4-3、样本5-2以及样本5-3的各个碳化硅单晶衬底10的LTIR(外部)/LTV(外部)小于0.8。
鉴于上述结果，通过采用组1和2的抛光条件，能制造其中LTIR(中心)/LTV(中心)不小于0.8且不大于1.2且LTV(外部)/LTV(中心)不小于1且不大于3的碳化硅单晶衬底10。
本文公开的实施例和实例在任意方面都是说明性而非限制性的。本发明的内容由权利要求项而非上述实施例限定，且旨在涵盖处于权利要求项范围内以及等同于其含义的任意变型。
参考符号列表
1：中心正方形区域；2：外部正方形区域；3：第二外部正方形区域；4：第三外部正方形区域；5：第四外部正方形区域；6：缺陷；10：碳化硅单晶衬底；10a：第一主表面；10b：第二主表面；10c：外周边缘；11：外部齿轮；12：承载台；12a：凹部；13：内部齿轮；21，22：抛光布；23：上表面板；24：下表面板；25、26：轴；30：抛光设备；31：漂移区；32：体区；33：源区；34：接触区；35：碳化硅外延层；36：栅氧化膜；40：栅电极；41：源电极；42：正表面保护电极；45：漏电极；47：背表面保护电极；50：正表面电极；60：层间绝缘膜；70：碳化硅衬底；70a：第三主表面；100：碳化硅半导体器件(MOSFET)；A1、A4、A6：最高点；A2、A3、A5：最低点；C2、C3、C4、C5：位置；G：重心；L1、L2：直线；L3、L4、L6、L7、L9、L10：平面；L5：最小平方平面；O1：交点；O2、O3、O4、O5：中心；R1、R2、R3、R4、R5：旋转方向；T1、T2、T3、T4、T5、T6：高度；TD：厚度方向；W：最大直径。

Claims (7)

1.一种碳化硅单晶衬底，包括第一主表面以及与所述第一主表面相反的第二主表面，
所述第一主表面包括：
中心正方形区域，所述中心正方形区域由下述正方形围绕，该正方形具有与在所述第一主表面和穿过所述碳化硅单晶衬底的重心且平行于所述碳化硅单晶衬底的厚度方向的直线之间的交点相对应的中心，以及
外部正方形区域，所述外部正方形区域由下述正方形围绕，该正方形具有平行于下述直线的边并且具有与朝向所述交点从特定位置离开10.5mm的位置相对应的中心，所述直线垂直于将所述交点连接至所述第一主表面的外边缘上的所述特定位置的直线，
当从所述厚度方向观察时，所述中心正方形区域以及所述外部正方形区域中的每一个都具有15mm的长度的边，
所述第一主表面具有不小于100mm的最大直径，
所述碳化硅单晶衬底具有不大于5μm的TTV，
由所述中心正方形区域中的LTIR除以所述中心正方形区域中的LTV而获得的值不小于0.8且不大于1.2，
由所述外部正方形区域中的所述LTV除以所述中心正方形区域中的LTV而获得的值不小于1且不大于3，
其中，TTV表示总厚度变化，LTIR表示局部总指示读数，LTV表示局部厚度变化。
2.根据权利要求1所述的碳化硅单晶衬底，其中所述最大直径不小于150mm。
3.根据权利要求2所述的碳化硅单晶衬底，其中所述最大直径不小于200mm。
4.根据权利要求1至3中的任一项所述的碳化硅单晶衬底，其中
在所述厚度方向上具有不小于0.5nm的深度的缺陷形成在所述第一主表面中，以及
所述缺陷具有不大于0.085/cm2的表面密度。
5.根据权利要求1至3中的任一项所述的碳化硅单晶衬底，其中由所述外部正方形区域中的LTIR除以所述外部正方形区域中的所述LTV而获得的值不小于0.8且不大于1.2。
6.一种碳化硅半导体器件，所述碳化硅半导体器件包括根据权利要求1至5中的任一项所述的碳化硅单晶衬底。
7.一种制造碳化硅半导体器件的方法，所述方法包括：
制备根据权利要求1至5中的任一项所述的碳化硅单晶衬底；以及
加工所述碳化硅单晶衬底。
CN201680021148.0A 2015-05-11 2016-01-21 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法 Active CN107532327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911171795.1A CN111029401B (zh) 2015-05-11 2016-01-21 碳化硅单晶衬底、碳化硅半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-096565 2015-05-11
JP2015096565 2015-05-11
PCT/JP2016/051645 WO2016181667A1 (ja) 2015-05-11 2016-01-21 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911171795.1A Division CN111029401B (zh) 2015-05-11 2016-01-21 碳化硅单晶衬底、碳化硅半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107532327A CN107532327A (zh) 2018-01-02
CN107532327B true CN107532327B (zh) 2019-12-17

Family

ID=57248023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680021148.0A Active CN107532327B (zh) 2015-05-11 2016-01-21 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法

Country Status (5)

Country Link
US (1) US9978651B2 (zh)
JP (1) JP6593265B2 (zh)
CN (1) CN107532327B (zh)
DE (1) DE112016002124T5 (zh)
WO (1) WO2016181667A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
US11322349B2 (en) 2017-05-19 2022-05-03 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and silicon carbide epitaxial substrate
JP7135531B2 (ja) * 2018-07-20 2022-09-13 株式会社デンソー 炭化珪素半導体装置の製造方法
KR102471865B1 (ko) * 2018-10-16 2022-11-28 에스아이씨씨 컴퍼니 리미티드 고평탄도, 저손상 빅직경의 단결정 탄화규소 기판 및 그 제조 방법
WO2020250678A1 (ja) * 2019-06-13 2020-12-17 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
WO2020255698A1 (ja) * 2019-06-19 2020-12-24 住友電気工業株式会社 炭化珪素エピタキシャル基板
JPWO2021111817A1 (zh) 2019-12-02 2021-06-10

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
EP2824223B1 (en) * 2009-04-15 2020-07-08 Sumitomo Electric Industries, Ltd. Substrate, substrate with thin film, semiconductor device, and method of manufacturing semiconductor device
JP2011245610A (ja) * 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP5551022B2 (ja) 2010-08-30 2014-07-16 株式会社クラレ 被研磨物のラッピング方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6106419B2 (ja) * 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20150170928A1 (en) * 2013-12-16 2015-06-18 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and fabrication method thereof
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
JP6593265B2 (ja) 2019-10-23
US20180033703A1 (en) 2018-02-01
DE112016002124T5 (de) 2018-01-25
WO2016181667A1 (ja) 2016-11-17
CN107532327A (zh) 2018-01-02
US9978651B2 (en) 2018-05-22
JP2016210680A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
CN107532327B (zh) 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
US10002760B2 (en) Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP5803979B2 (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
US20170073837A1 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
US10050109B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
JP7120427B2 (ja) 炭化珪素基板および炭化珪素エピタキシャル基板
US9818608B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed
US11034058B2 (en) Method for manufacturing silicon carbide substrate, method for manufacturing silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device
CN111029401B (zh) 碳化硅单晶衬底、碳化硅半导体器件及其制造方法
JP2015207695A (ja) エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024034267A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7331869B2 (ja) 炭化珪素再生基板および炭化珪素半導体装置の製造方法
JP7036095B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12014924B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2016028009A (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant