JP2014116553A - SiC基板の製造方法 - Google Patents

SiC基板の製造方法 Download PDF

Info

Publication number
JP2014116553A
JP2014116553A JP2012271578A JP2012271578A JP2014116553A JP 2014116553 A JP2014116553 A JP 2014116553A JP 2012271578 A JP2012271578 A JP 2012271578A JP 2012271578 A JP2012271578 A JP 2012271578A JP 2014116553 A JP2014116553 A JP 2014116553A
Authority
JP
Japan
Prior art keywords
sic substrate
polishing
oxide film
sic
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012271578A
Other languages
English (en)
Other versions
JP6106419B2 (ja
Inventor
Yuzo Sasaki
有三 佐々木
Kenji Suzuki
賢二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2012271578A priority Critical patent/JP6106419B2/ja
Priority to CN201380064310.3A priority patent/CN104838478B/zh
Priority to PCT/JP2013/081897 priority patent/WO2014091929A1/ja
Priority to KR1020157013577A priority patent/KR101752986B1/ko
Priority to US14/648,730 priority patent/US9502230B2/en
Priority to TW102144741A priority patent/TWI562219B/zh
Publication of JP2014116553A publication Critical patent/JP2014116553A/ja
Application granted granted Critical
Publication of JP6106419B2 publication Critical patent/JP6106419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】SiC基板の表面にスクラッチ傷が発生するのを防止し、且つ、工程時間を長大化させることなくSiC基板を平坦化処理することが可能な、生産性及び歩留まりに優れたSiC基板の製造方法を提供する。
【解決手段】SiC基板1の表面1aを覆うように酸化膜10を成膜する酸化膜形成工程と、SiC基板1に対して、CMP法によって酸化膜10側から研磨を施すことで該酸化膜10を除去するとともに、SiC基板1の表面1aを研磨することで該表面1aを平坦化する平坦化工程と、を少なくとも具備する。
【選択図】図1

Description

本発明は、SiC基板の製造方法に関し、特に、SiC基板、または、表面側にエピタキシャル層が積層されたSiC基板の表面を研磨して平坦化する工程を有する、SiC基板の製造方法に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きく、熱伝導率が3倍程度高い等の特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、半導体デバイスの基板にSiC基板が用いられるようになっている。
上述のSiC基板は、例えば、昇華法等で作製したSiCのバルク単結晶のインゴットから製造され、通常、インゴットの外周を研削して円柱状に加工した後、ワイヤーソー等を用いて円板状にスライス加工し、外周部を面取りして所定の直径に仕上げることで得られる。さらに、円板状のSiC基板の表面に、機械的研削法による研削処理を施すことで凹凸及び平行度を整え、その後、CMP(Chemical Mechanical Polishing:化学的機械研磨)法等のメカノケミカル研磨を表面に施すことで、片面または両面を鏡面に仕上げる。このようなSiC基板の研削、研磨は、スライス加工によって発生するうねりや加工歪の除去の他、SiC基板表面の平坦化等を目的として行われる。
上述のようなCMP法は、化学的作用と機械的作用の両方を併せ持つ研磨方法であることから、SiC基板に損傷を与えることなく、平坦な表面を安定して得ることが可能である。このため、CMP法は、SiC半導体デバイス等の製造工程において、SiC基板の表面のうねりや、あるいは、SiC基板の表面にエピタキシャル層が積層されてなるウェハ上の配線等による凹凸を平坦化する方法として、広く採用されている。
また、SiC基板が用いられてなるウェハは、通常、上記手順で得られたSiC基板の上に、化学的気相成長法(Chemical Vapor Deposition:CVD)により、SiC半導体デバイスの活性領域となるSiCエピタキシャル膜を成長させることにより製造する。一方、SiC単結晶のインゴットからスライスされたSiC基板を、表面に凹凸やうねりが発生した状態のままで用いた場合には、SiC基板の表面に成膜されたエピタキシャル層の表面にも凹凸等が生じることとなる。このため、SiC基板上にSiCエピタキシャル膜を成長させたウェハを製造する際は、予め、SiC基板表面をCMP法で研磨するとともに、SiCエピタキシャル膜の成長後にも、上記同様に機械的研削法による研削処理、及び、CMP法による仕上げ研磨を行うことにより、基板表面、即ちウェハ表面を平坦化する処理を行う。
ここで、SiC基板の表面にうねりや加工歪が残存した状態で、この上にエピタキシャル層を成長させ、さらに、このエピタキシャル層の上にトランジスタやダイオード等の半導体素子を形成して半導体装置を製造すると、SiC本来の優れた物性値から期待されるような電気的特性が得られ難くなる。このため、上述のようなSiC基板の表面の平坦化処理は、非常に重要な工程である。
一般に、SiC基板表面のうねりや加工歪を除去する処理としては、例えば、ラップ研磨等の機械式研磨法を用いることが有効であり、また、表面の平坦化については、例えば、1μm以下の粒径のダイヤを用いた研磨や、♯10000以上の高い番手の砥石を用いた研削が有効である。さらに、SiCエピタキシャル膜を成長させる前のSiC基板表面の仕上げ加工や、SiCエピタキシャル膜を成膜した後のウェハの仕上げ加工として、表面粗さRa<0.1μmとするためのCMP法による研磨加工が一般的に行われている。
SiC基板の表面をCMP法で研磨する方法について、図6、7を用いて以下に説明する。
図6に示すように、スライス後、表面が機械的研削法で研削されたSiC基板100は、CMP研磨機200に備えられる回転可能なSiC基板支持部201に取り付けられる。そして、SiC基板100を回転定盤202の表面に貼り付けられた研磨パッド202aに押し当てるとともに、研磨パッド202aとSiC基板100との界面に、スラリーノズル203からスラリー204を供給しながらSiC基板支持部201を回転させることにより、SiC基板100の研磨面(表面)100aを研磨する。
しかしながら、上述した従来の方法によってSiC基板100を平坦化しようとしても、CMP法による研磨加工を用いてSiC基板100を研磨する加工初期の段階において、図6中に示すように、研磨面100aにスクラッチ傷300が発生する。これは、CMP研磨加工の初期段階においては、SiC基板の研磨面100aを研磨パッド202aに押し付ける動作と、SiC基板支持部201に取り付けられたSiC基板100が回転する動作とにより、基板表面にスクラッチ傷300が生じ易くなるためである。ここで、SiC基板100をCMP研磨加工する場合、スラリーとして用いられているコロイダルシリカの平均粒径は、一般的に0.2〜0.5μm程度であり、CMP研磨加工による除去量と残存スクラッチ傷との関係から、スクラッチ傷300の深さは、概ね0.5μm以下と推定される。このようなスクラッチ傷300がCMP研磨加工で生じた場合、図7に示すように、SiC基板100をSiC基板支持部201から取り外した後も、研磨面100aにスクラッチ傷300が残存した状態となり、歩留まりが低下するという問題がある。
ここで、CMP法でSiC基板100を研磨加工する際の、本来の目的である表面粗さの改善については、おおよそ数10分程度の研磨加工で達成することが可能である。一方、CMP法による研磨加工の初期段階に、上述のようなスクラッチ傷300が生じると、表面粗さの改善については達成しているにも関わらず、加工初期に発生したスクラッチ傷を除去するために、さらなる追加の加工が必要となる。通常、CMP法による研磨加工は、他の方法に較べて加工レートが遅いことから、スクラッチ傷300を除去するための加工時間が数時間単位で追加されることから、工程時間が長大化するという問題が生じる。
SiC基板の表面をCMP法によって研磨加工する方法としては、例えば、回転テーブルに複数のSiC基板を取り付け、バッジ処理でCMP研磨加工するにあたり、回転テーブル上における研磨前の基板厚調整を、SiC基板の研磨面と反対側の面に液体材料を塗布して行うことで、基板表面にスクラッチ傷等の機械的ダメージが発生することなく、各々のSiC基板の厚さを揃える技術が提案されている(特許文献1を参照)。特許文献1に記載の技術によれば、上記方法を採用することで、基板に機械的ダメージを与えることなく複数の基板の厚みを揃えることができるので、複数のSiC基板の各表面における研磨量のばらつきを抑制できるという効果が得られる。
また、回転テーブル上にSiC基板を吸着固定し、このSiC基板を研削加工するにあたり、予め、SiC基板の両面に硬化性材料を積層して硬化させることが提案されている(例えば、特許文献2を参照)。特許文献2に記載の技術によれば、SiC基板の両面に硬化性材料からなる硬化層を設け、基板剛性を高めることにより、その後の研削工程においてSiC基板を回転テーブル上に吸着固定した際に、SiC基板にうねりが生じるのを抑制することができるので、研削後のSiC基板にうねりが残留するのを防止することが可能となる。
特開2009−10071号公報 特開2011−103379号公報
しかしながら、上記の特許文献1に記載の技術は、SiC基板の研磨面と反対側の面に液体材料を塗布して基板厚を調整することで、複数のSiC基板の研磨量を一定にする方法であり、上述したような、CMP研磨加工の初期段階におけるSiC基板の研磨面でのスクラッチ傷の発生や、工程時間の長大化を防止することはできない。
また、特許文献2に記載の技術は、SiC基板を吸着固定した際にうねりが生じるのを抑制する方法であり、特許文献1と同様、CMP研磨加工の初期段階におけるSiC基板の研磨面でのスクラッチ傷の発生や、工程時間の長大化を防止することはできない。さらに、特許文献2の方法では、SiC基板の両面加工を行った後の基板表面に、スクラッチ傷等のダメージが生じるという大きな問題がある。
上述のように、従来、CMP研磨加工の初期段階におけるSiC基板の研磨面でのスクラッチ傷の発生、並びに、該スクラッチ傷の除去処理に伴う工程時間の長大化を防止するための技術については、何ら提案されていなかった。
本発明は上記問題に鑑みてなされたものであり、SiC基板の表面にスクラッチ傷が発生するのを防止し、且つ、工程時間を長大化させることなくSiC基板を平坦化処理することが可能な、生産性及び歩留まりに優れたSiC基板の製造方法を提供することを目的とする。
本発明者等は、上述したような、SiC基板の表面をCMP法で研磨加工する際、初期段階におけるスクラッチ傷の発生を防止し、さらに、このスクラッチ傷を除去するための追加加工に伴う工程時間の長大化を防止するため、鋭意検討を重ねた。この結果、特に、CMP研磨加工の開始直後においては、SiC基板を研磨パッドに押し付ける動作と、回転が開始される動作との相互作用により、基板(ウェハ)表面にスクラッチ傷等が発生し易くなる現象を発見した。そして、このようなCMP研磨加工の初期段階におけるスクラッチ傷が、SiC基板(ウェハ)に残存するのを防止するためには、CMP研磨加工の開始時に研磨パッドに押し付けられるSiC基板の表面に、予め、研磨加工時の保護膜として機能する酸化膜を形成することが有効であると考えた。
即ち、CMP研磨加工に先立ち、予め、SiC基板表面に酸化膜を形成しておくことにより、CMP研磨加工の初期段階においては、酸化膜が研磨パッドに押し付けられた状態のため、スクラッチ傷が酸化膜に発生するが、この酸化膜自体はCMP研磨加工によって除去される。そして、酸化膜が除去された後、SiC基板の表面が露出するが、この加工段階においては、SiC基板が研磨パッドに押し付けられる圧力や回転数は既に安定しているので、SiC基板にスクラッチ傷が発生することが無く、また、スクラッチ傷を除去するための追加工程も不要となることを知見した。
さらに、CMP研磨加工において、酸化膜に対する選択性の高いスラリーを用いた場合には、酸化膜が除去された後の、SiC基板の表面の研磨量(研磨代)は微量となるので、CMP研磨加工によるスクラッチ傷が発生することが無く、高い生産性及び歩留まりでSiC基板表面の平坦化処理が可能となることを見出し、本発明を完成させた。
即ち、本発明は、上記課題を解決するため、以下の手段を提供する。
(1) SiC基板の表面を研磨することによって平坦化する工程を有するSiC基板の製造方法であって、前記SiC基板の表面を覆うように酸化膜を成膜する酸化膜形成工程と、前記SiC基板に対して、CMP(Chemical Mechanical Polishing)法によって前記酸化膜側から研磨を施すことで該酸化膜を除去するとともに、前記SiC基板の表面を研磨することで該表面を平坦化する平坦化工程と、を少なくとも具備することを特徴とするSiC基板の製造方法。
(2) 前記酸化膜形成工程は、前記酸化膜を0.5μm以上の膜厚で成膜すること、を特徴とする(1)に記載のSiC基板の製造方法。
(3) 前記酸化膜形成工程は、前記SiC基板の表面に前記酸化膜を成膜する際の成膜レートが0.15(μm/hr)以上であること、を特徴とする(1)または(2)に記載のSiC基板の製造方法。
(4) 前記平坦化工程は、CMP法によって前記酸化膜及び前記SiC基板を研磨する際、前記SiC基板に対する前記酸化膜の加工レートが、前記SiC基板の加工レートよりも大きいことを特徴とする(1)〜(3)の何れか一項に記載のSiC基板の製造方法。
(5) 前記平坦化工程は、CMP法によって前記酸化膜及び前記SiC基板を研磨する際、前記SiC基板に対する前記酸化膜の加工レート比が10以上であり、且つ、前記SiC基板の加工レートが0.1(μm/hr)以上であること、を特徴とする(1)〜(4)の何れか一項に記載のSiC基板の製造方法。
(6) 前記SiC基板が、さらに、少なくとも一方の面にエピタキシャル層が積層されたSiC基板であることを特徴とする(1)〜(5)の何れか一項に記載のSiC基板の製造方法。
(7) 前記酸化膜形成工程の前に、さらに、SiC基板の表面を機械式研磨法によって研磨する粗研磨工程を含むことを特徴とする(1)〜(5)の何れか一項に記載のSiC基板の製造方法。
なお、本発明における「SiC基板」とは、SiC基板そのものか、あるいは、少なくとも一方の表面にエピタキシャル層が積層されたSiC基板(SiCエピタキシャルウェハ)の両方を含むものである。即ち、本発明において「SiC基板の表面を研磨することで該表面を平坦化する」とは、SiC基板の表面を研磨する場合か、あるいは、表面にエピタキシャル層が積層されたSiC基板(SiCエピタキシャルウェハ)の表面(エピタキシャル層面)を研磨する場合の、何れをも含むものである。
本発明のSiC基板の製造方法によれば、SiC基板の表面を覆うように酸化膜を成膜した後、SiC基板に対してCMP法によって酸化膜側から研磨を施すことで酸化膜を除去するとともに、さらに、SiC基板の表面を研磨することで該表面を平坦化する方法を採用している。これにより、CMP研磨加工の初期段階においてSiC基板の表面にスクラッチ傷が発生することがなく、ひいては、スクラッチ傷の発生に伴う、このスクラッチ傷を除去するための工程の追加が不要なので、工程時間を大幅に短縮しながらSiC基板の平坦化処理を行うことができる。従って、表面特性に優れたSiC基板を、生産性及び歩留まり良く製造することが可能となる。
本発明の実施形態であるSiC基板の製造方法を模式的に説明する図であり、CMP法を用いてSiC基板の表面を研磨加工する工程の一例を示す概略図である。 本発明の実施形態であるSiC基板の製造方法を模式的に説明する図であり、CMP法を用いてSiC基板の表面を研磨加工する工程の一例を示す概略図である。 本発明の実施形態であるSiC基板の製造方法を模式的に説明する図であり、CMP法による研磨加工後のSiC基板を示す断面図である。 本発明の実施形態であるSiC基板の製造方法を模式的に説明する図であり、CMP法による研磨加工時間と表面粗さRaとの関係を示すグラフである。 本発明の実施形態であるSiC基板の製造方法を模式的に説明する図であり、CMP法による研磨加工時間と、SiC基板の表面におけるスクラッチ傷の数との関係を示すグラフである。 従来のSiC基板の製造方法を模式的に説明する図である。 従来のSiC基板の製造方法を模式的に説明する図であり、CMP法による研磨加工によってスクラッチ傷が発生したSiC基板を示す断面図である。
以下、本発明を適用したSiC基板の製造方法について、図1〜図5を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
<SiC基板>
本発明の方法における被研磨物であるSiC基板は、各種の半導体デバイスに用いられる半導体基板である。このようなSiC基板は、例えば、昇華法等によって作製したSiCバルク単結晶のインゴットの外周を研削して円柱状に加工した後、ワイヤーソー等を用いて円板状にスライス加工し、外周部を面取りして所定の直径に仕上げることで製造できる。この際のSiCバルク単結晶としては、何れのポリタイプのものも用いることができ、実用的なSiCデバイスを作製するためのSiCバルク単結晶として主に採用されている4H−SiCを用いることができる。
スライス加工によって円板状とされたSiC基板は、最終的に表面が鏡面研磨されるが、まず、従来公知の機械的研磨法を用いて表面を研磨することで、研磨面の凹凸を大まかに除去するとともに平行度を整えることができる。そして、機械的研磨法を用いて表面が研磨されたSiC基板の表面が、CMP(化学的機械研磨)法によってメカノケミカル研磨されることにより、表面が鏡面に仕上げられたSiC基板となる。この際、SiC基板の片面のみが研磨され、鏡面とされていても良いが、両面のそれぞれが研磨された鏡面であっても良い。
SiC基板は、表面の研磨処理により、上記のインゴットをスライス加工する際に発生するうねりや加工歪が除去されるとともに、基板の表面が平坦化された鏡面となる。このような表面が鏡面に研磨されたSiC基板は、平坦性に非常に優れたものとなり、さらに、SiC基板上に各種のエピタキシャル層を形成したウェハは、各層の結晶特性に優れたものとなる。SiC基板1は、通常、この上にSiCデバイスの活性領域となるエピタキシャル層が化学的気相成長法(CVD)等によって形成され、SiCエピタキシャルウェハとして用いられる。
なお、上述したが、本発明における「SiC基板」とは、SiC基板そのものか、あるいは、少なくとも一方の面にエピタキシャル層が積層されたSiC基板(SiCエピタキシャルウェハ)の両方を含むものである。従って、本実施形態で説明するSiC基板の研磨には、SiC基板そのものの表面を研磨するか、あるいは、表面にエピタキシャル層が積層されたSiC基板(SiCエピタキシャルウェハ)の表面、即ちエピタキシャル層面を研磨する場合の両方が含まれる。
上述のようなSiCエピタキシャルウェハの表面を研磨する場合、エピタキシャル成長中に生じたエピタキシャル層表面の微小な段差等の凹凸を除去してさらに平坦化することにより、電子デバイスを形成する際に、その上に形成される酸化膜との界面の品質を向上させ、高品質のデバイスを得ることが可能となる。特に、エピタキシャル成長層が厚い場合には、表面に段差等が発生しやすいため、本発明に係るCMP研磨を行うことがより有効である。また、エピタキシャル層の表面は、スライス加工された段階のSiC基板に比べて平坦であるため、エピタキシャル層の表面をCMP法で研磨する場合には、機械的研磨法による表面研磨を省略することができる。
<研磨装置>
以下に、本実施形態で説明するSiC基板の製造方法で用いる、CMP研磨加工を行うための研磨装置の一例について説明する。
図1、2に示すように、本実施形態の研磨装置2は、SiC基板1が取り付けられるSiC基板支持部21と、SiC基板1が回転しながら押し当てられることでSiC基板1の表面1aを研磨する、回転定盤22の表面に貼り付けられた研磨パッド22aと、SiC基板1と研磨パッド22との界面にスラリー4を供給するスラリーノズル23と、から概略構成されている。
SiC基板支持部21は、円柱形状とされており、図示略の吸引チャック機構等により、セラミックスプレートからなる先端面21aにSiC基板1が取り付けられる。また、SiC基板支持部21は、その縦軸方向を中心にして、図示略のモーター等により、所定方向に回転可能(図1中の矢印を参照)な構成とされている。さらに、SiC基板支持部21は、図示略の駆動手段により、図1、2中において上下に移動可能とされており、先端面21aに吸着して取り付けられたSiC基板1が、SiC基板支持部21が下方に移動するのに伴って、研磨パッド22に押し当てられるように構成される。なお、SiC基板支持部21の先端面21aにSiC基板1を取り付ける方法としては、上述した吸引チャック機構には限定されず、例えば、テープやワックスを用いた方法を採用することも可能である。また、先端面21aに取り付けるSiC基板1の枚数は、1枚でもよいし、複数であっても構わない。
研磨パッド22aは、回転定盤22の表面に貼り付けられ、SiC基板1の表面1aを研磨するものである。研磨パッド22aとしては、例えば、従来からこの分野で用いられている不織布やスエード材等を用いることができる。また、研磨パッド22aも、上記のSiC基板支持部21と同様に、図示略のモーター等によって回転可能な構成とされる。研磨パッド22aは、それ自体が回転するとともに、SiC基板支持部21に取り付けられたSiC基板1が回転しながら研磨パッド22aに押し当てられることにより、SiC基板1の表面を研磨して平坦化処理する。
このような研磨パッド22aに用いられる織布やスエード材としては、例えば、ニッタハース社製のSUBA400等の不織布を、何ら制限無く用いることができる。
スラリーノズル23は、SiC基板1と研磨パッド22aとの界面にスラリー(研磨剤)4を供給するものであり、図示略のスラリータンクからポンプ手段等によってスラリーノズル23に通液されたスラリーが、先端口23aから吐出される。また、図1、2に示す例では、SiC基板1の表面1aに形成された酸化膜10と研磨パッド22aとの界面に、スラリーノズル23の先端口23aからスラリー4が供給される。
本発明の製造方法においては、上記構成の研磨装置2を用いることで、詳細を後述するように、SiC基板1の表面1aに形成された酸化膜10の研磨面10aが研磨パッド22aに対して回転しながら押し当てられ、まず、酸化膜10が、研磨面10a側から研磨されてゆく。そして、研磨加工によって酸化膜10がほぼ除去されると、その下のSiC基板1の表面1aが露出するが、本発明では、酸化膜10の研磨に引き続いてSiC基板1の表面1aを研磨することにより、この表面1aにスクラッチ傷等が発生することなく、SiC基板1の平坦化処理を行うことができる。
<製造方法>
本発明に係るSiC基板1の製造方法は、SiC基板1の表面1aを研磨することによって平坦化する方法である。また、本発明では、少なくとも一方の表面に図示略のエピタキシャル層が積層されたSiC基板の表面を研磨することによって平坦化することも可能である。以下の説明においては、上記構成の研磨装置2を用いて、エピタキシャル層が積層されていないSiC基板1の表面1aを研磨する場合を例示する。
本発明に係る製造方法は、SiC基板1の表面1aを覆うように酸化膜10を成膜する酸化膜形成工程と、SiC基板1に対して、CMP法によって酸化膜10側から研磨を施すことで該酸化膜10を除去するとともに、SiC基板1の表面1aを研磨することで該表面1aを平坦化する平坦化工程と、を少なくとも具備する。また、本発明においては、上記の酸化膜形成工程の前に、さらに、SiC基板1の表面1aを機械式研磨法によって研磨する粗研磨工程を含む方法を採用することができ、以下においても、この粗研磨工程を含む場合を例示する。
[SiC基板の準備]
本実施形態では、まず、被研磨物であるSiC基板を得るにあたり、SiCバルク単結晶のインゴットを準備し、このインゴットの外周を研削して、円柱状のインゴットに加工する。その後、ワイヤーソー等により、インゴットを円板状にスライス加工し、さらに、その外周部を面取りすることで、所定の直径を有するSiC基板1に仕上げる。
本実施形態においては、SiCバルク単結晶の成長方法や、インゴットの研削加工方法、スライス加工方法等については、特に限定されることなく、従来公知の方法を採用できる。
また、通常、研削、研磨を施す前のSiC基板の表面には、数10μm程度の厚みのばらつきやうねり、凹凸が生じた状態となっている。
[粗研磨工程]
粗研磨工程では、SiC基板1の表面1aを、機械式研磨法によって研磨する。
具体的には、詳細な図示を省略するが、例えば、ラップ研磨等の機械式研磨法により、SiC基板1の表面1aにおける、比較的大きなうねりや加工歪等の凹凸を除去する研磨処理を行う。ここで、従来公知のラップ研磨装置を用いて、キャリアプレートにSiC基板を保持させ、スラリーを供給するとともに、キャリアプレートを遊星運動させながら定盤を回転させることにより、SiC基板の片面あるいは両面を同時にラップ研磨する方法を採用することができる。
SiC基板の両面を研磨する場合には、まず、キャリアプレートに形成された円形孔にSiC基板を収納して保持させる。
次いで、キャリアプレートに保持されたSiC基板を上下の定盤で挟み込み、荷重をかけた状態で、定盤の間に研磨剤を含むスラリーを供給しながら、2枚の定盤を交互に対向して回転させ、SiC基板の表裏を削り取る。これにより、SiC基板の表面が次第に研磨され、表面に残留したうねりの凸部が先行して除去される。この際の加工砥粒としては、例えばダイヤモンド砥粒等を用いる。また、SiC基板の片面のみを研磨する場合には、SiC基板の研磨する表面とは反対側の面をキャリアプレートに接着材等で貼り付け、SiC基板を貼り付けたキャリアプレートと定盤とを対向させて、上記同様の研磨を行う。
このような粗研磨工程で研磨されたSiC基板の表面は、大きなうねりや加工歪等の凹凸が除去された状態となる。
粗研磨工程において、ラップ研磨によって機械式研磨を行う場合の加工圧力、即ち、SiC基板を研磨する際に加えられる荷重は、10〜100g/cmの範囲とすることが好ましい。この加工圧力は研磨レートに対応するが、その範囲を上記とすることにより、SiC基板の表面のうねりや加工歪等の凹凸を短時間で除去できるような研磨レートとすることが可能となる。SiC基板に加えられる加工圧力が上記範囲を超えると、スライス加工後の厚さのばらつきやうねりが大きなSiC基板に対して、局所的に力が加わりやすくなり、SiC基板に割れやクラック等が生じる可能性がある。
また、この際に用いる砥粒の粒径は、直径が10μm以下であることが好ましい。
なお、本実施形態で説明する粗研磨工程では、上記のようなラップ研磨による粗研磨を行う方法を例に挙げているが、例えば、ラップ研磨の後にポリッシュを用いた精密な研磨を行い、その後、後述の酸化膜形成工程、平坦化工程を行うことでSiC基板1の表面1aを超精密研磨する方法としても良い。
あるいは、上記のラップ研磨において、二次粒子の平均粒径が0.25μm(250nm)程度の、ポリッシュにおいても用いられる細やかなダイヤモンドスラリーを用い、精密な研磨を行うことも可能である。
また、上述のような粗研磨工程を、複数回で行っても良い。
[酸化膜形成工程]
次に、酸化膜形成工程では、上記手順の粗研磨工程において、比較的大きなうねりや加工歪等が除去されたSiC基板1の表面1aを覆うように酸化膜10を形成する。
具体的には、従来公知の成膜方法を用いて、SiC基板1の表面1aを覆うように酸化物を堆積させることにより、図1中に示すような酸化膜10を形成する。これにより、SiC基板1の表面1aに残存した微細な凹凸も、酸化膜10によって埋め込まれながら覆われた状態となる。
この酸化膜10は、後述する平坦化工程において保護膜として機能し、完全に除去される膜である。
酸化膜10の材料としては、特に限定されないが、後述の平坦化工程におけるCMP研磨加工で用いるスラリ(研磨剤)の加工レートを勘案しながら、適宜採用することが好ましい。例えば、スラリーとして従来公知のコロイダルシリカを用いる場合には、SiCの10倍以上の加工レートが得られるシリコン酸化膜(SiO膜)を酸化膜10に用いることが好ましい。また、SiO以外の酸化膜材料についても、以下に説明する成膜レートや、CMP研磨による加工レートの条件を勘案しながら採用することが可能である。
SiC基板1の表面1aに酸化膜10を成膜する際の成膜レートは、0.15(μm/hr)以上であることが、加工(成膜)時間短縮等の観点から好ましい。酸化膜の成膜レートが上記以下だと、生産性が低下するおそれがある。
酸化膜形成工程では、酸化膜10を0.5μm以上の膜厚で成膜することが好ましい。
このように、酸化膜10の膜厚を0.5μm以上とすることにより、後述の平坦化工程において、SiC基板1を回転させながら研磨パッド22に押し当てることで研磨が開始される初期段階で、スクラッチ30(図1参照)が酸化膜10内に生じる一方、このスクラッチ30がSiC基板1に到達するのを抑制できる効果が確実に得られる。即ち、酸化膜10は、研磨動作が安定していない研磨の初期段階(図1に示すSiC基板1の回転、研磨パッド22の回転、SiC基板1と研磨パッド22との間へのスラリー4の供給等が安定していない段階)に発生しやすいスクラッチ30が、SiC基板1の表面1aに発生するのを抑制する保護膜として機能する。
酸化膜10の成膜方法としても、特に限定されるものではないが、上記のSiOを成膜することで酸化膜10を形成する場合には、例えば、P−CVD法を用いることが好ましい。これは、P−CVD法は、成膜条件によっては、5(μm/hr)程度の高い成膜レートが得られることや、エピタキシャル層の成膜後のデバイス作製工程で一般的に用いられている方法であることから、半導体デバイスの製造工程において、製造装置をそのまま使用できるメリットがあるためである。
また、P−CVD法以外の成膜方法としては、例えば、RFスパッタリング法は成膜レートが0.2(μm/hr)程度と、P−CVD法に較べて低い成膜レートとなるが、加工(成膜)時間の観点からは実用に耐えられるものと考えられる。
なお、熱酸化膜を採用した場合には、膜厚が0.1μmで飽和してしまうため、本発明で用いる酸化膜としては薄すぎることから、後述の平坦化工程におけるCMP研磨加工においてSiC基板にスクラッチ傷が発生するおそれがある。また、熱酸化膜を成膜する場合、成膜レートが0.1(μm/hr)以下と遅いことから、加工時間の短縮効果も期待できず、好ましくない。
また、SiOからなる酸化膜10に代えて、絶縁膜であるシリコン窒化膜(SiN膜)を用いることも考えられるが、後述の平坦化工程において、絶縁膜研磨用のスラリー(研磨液)を用いた場合、シリコン窒化膜の研磨レートは、SiOの研磨レートの数分の1であるため、生産性の向上の観点から好ましくない。
また、シリコン窒化膜は、厚く成膜すると割れが発生しやすくなることから、SiC基板1の表面1a上におけるシリコン窒化膜の研磨レートのばらつきが大きくなるため、好ましくない。
[平坦化工程]
次に、平坦化工程においては、上記粗研磨工程において凹凸及び平行度が整えられ、さらに表面1a上に酸化膜10が形成されたSiC基板1に対して、CMP法によって酸化膜10側から超精密研磨(鏡面研磨)を施すことで、酸化膜10を研磨して除去するとともに、SiC基板1の表面1aを研磨することにより、この表面1aを平坦化する。
具体的には、図1に示すように、まず、研磨装置2に備えられるSiC基板支持部21の先端面21aに、図示略の吸引チャック機構や、テープやワックスを用いた貼り付け方法により、表面1aに酸化膜10が積層されたSiC基板1を、酸化膜10側が露出して研磨パッド22に対向する向きで吸着固定する。
次いで、研磨パッド22aを所定の回転数で回転させた状態とし、スラリーノズル23から研磨パッド22a上にスラリー(研磨液)4を供給する。そして、SiC基板1が取り付けられたSiC基板支持部21を下方に移動させ、酸化膜10の研磨面10aと研磨パッド22aとを接触させ、SiC基板支持部21を所定の回転数で回転させることで、酸化膜10の研磨を開始する。
この際、回転する研磨パッド22aにSiC基板1(酸化膜10)を押し付ける動作や、SiC基板支持部21の回転が始まる動作等により、研磨加工の初期段階において、厚さ0.5μm以上とされた酸化膜10の研磨面10aに、スラリー4に含まれる研磨剤(例えば、二次粒子の平均粒径が0.2〜0.5μmとされたコロイダルシリカ)に起因するスクラッチ傷30が生じる。このようなスクラッチ傷30は、CMP研磨開始直後に発生しやすく、研磨が進んでCMP研磨が安定化してからは、新たには発生し難い。
本発明においては、酸化膜10を研磨後、研磨が安定した状態(研磨布の回転、SiC基板の回転、SiC基板と研磨布との間へのスラリー4の供給等が安定し、ハイドロブレーン現象による摩擦減少によりスクラッチが発生しにくい状態)で、SiC基板1を研磨する。これにより、スクラッチ傷30が、SiC基板1の表面1a上に形成した酸化膜10にのみ発生し、このスクラッチ傷30がSiC基板1に到達することはない。これにより、SiC基板1の表面1aにスクラッチ傷が生じるのを抑制できる。また、酸化膜10自体は平坦化工程において除去されるので、酸化膜10にスクラッチ傷30が発生しても問題は無い。
次いで、図2に示すように、酸化膜10の研磨・除去に引き続き、酸化膜10が除去されることで露出したSiC基板1の表面1aの研磨を継続する。この段階では、SiC基板1が研磨パッド22aに押し付けられる圧力や各回転数は既に安定しているので、SiC基板にスクラッチ傷が発生することが無い。これにより、SiC基板1の表面1aに残存した微細な凹凸等が平坦化され、鏡面に研磨加工される。
この際のSiC基板1の加工レート(研磨速度)としては、シリコン酸化膜からなる酸化膜10の加工レートよりも遅いCMP条件として、SiC基板1を研磨することができる。これにより、SiC基板1の表面1aの微細な凹凸を選択的に研磨することが可能となるので、SiC基板1の表面1aを、良好な平滑面に加工することができる。SiC基板1の表面1aは、上記の粗研磨工程において比較的大きなうねりや加工歪等の凹凸が除去され、微細な凹凸等が残存している程度なので、酸化膜10に対するSiC基板1の加工レート比が高いスラリー(SiC基板1が研磨されにくい研磨液)を用いた場合でも、比較的短時間で、SiC基板1の表面1a平坦化、鏡面研磨することが可能となる。また、エピタキシャル層の表面をCMP研磨する場合には、研磨前の凹凸の大きさが小さく、少ない加工量で平坦化を行うため、このようなCMP条件が特に好ましい。
本実施形態で説明する平坦化工程においては、SiC基板1の直径が4インチ(10.16cm)の場合には、例えば、研磨パッド22の回転数が30〜70rpm、SiC基板支持部21の回転数が30〜70rpm、加工圧力(研磨荷重)が100〜1000g/cmの研磨条件とすることができる。
平坦化工程において用いるスラリー(研磨材)4としては、特に限定されないが、CMP法によって酸化膜10及びSiC基板1の表面1aを研磨する際に、SiC基板1に対する酸化膜10の加工レート比が10以上であることが好ましい。さらに、上記加工レート比であることに加え、SiC基板1の加工レートが0.1(μm/hr)以上であることがより好ましい。
なお、本実施形態において、「SiC基板1に対する酸化膜10の加工レート比が10以上である」とは、酸化膜10の加工(研磨)レートが、SiC基板1の加工レートの10倍以上であることを言う。また、「酸化膜10に対するSiC基板1の加工レート比が高い」とは、酸化膜10の加工レートが、SiC基板1の加工レートよりも大きいことを言う。
このように、SiC基板1に対する酸化膜10の加工レート比が10以上であり、酸化膜10に対するSiC基板1の加工レート比が高い(例えば、SiC:SiO=1:100)スラリー4を用いることで、酸化膜10の研磨・除去に要する時間を短くすることが可能となるので、SiC基板1の生産性を向上させることができる。
また、SiC基板1に対する酸化膜10の加工レート比が10以上であり、酸化膜10に対するSiC基板1の加工レート比が高いスラリー4を用いることで、SiC基板1の研磨量(研磨代)を極力少なくすることが可能となるので、スクラッチ傷の発生が無い平坦な表面1aを、工程時間を長大化させることなく得ることができる。また、エピタキシャル層の表面を研磨する場合には、スクラッチ傷を発生させることなく、平坦なエピタキシャル層の表面が得られる。
また、スラリー4として、例えば、スラリー4に含まれる研磨剤が凝集してなる二次粒子の平均粒子径が0.2〜0.5μmのものを用いることができる。
上述のように、まず、酸化膜形成工程において膜厚が0.5μm以上とされた酸化膜10を形成し、その後、研磨剤の二次粒子の平均粒子径が上記範囲とされたスラリー4を用いて酸化膜10を研磨することにより、研磨剤に起因する研磨加工の初期段階(回転する研磨パッド22aと酸化膜10の研磨面10aとが接触して研磨が開始される段階)に発生しやすいスクラッチ30が、SiC基板1の表面1aに到達するのを抑制できる。
具体的なスラリー4としては、例えば、二次粒子の平均粒径が0.2〜0.5μmとされたコロイダルシリカ、KOH、H、及び純水等を混合することで、PHがアルカリ性(例えば、PHが11以下)とされた混合液を用いることができる。
なお、酸化膜10に対するSiC基板1の加工レート比を高くするためには、KOHとHとの配合を調整するとよい。
また、SiC基板1に対する酸化膜10の加工レート比が上記以上であることに加え、さらに、SiC基板1の加工レートが0.1(μm/hr)以上であることで、SiC基板1の表面1aを短時間で研磨することができ、生産性が向上する。
次いで、平坦化工程においては、SiC基板1の表面1aが平坦化、鏡面研磨された段階で、研磨動作を停止させる。具体的には、SiC基板支持部21を上方に移動させて研磨パッド22aから離間させる。
次いで、SiC基板支持部21を回転させながら、純水を用いて、SiC基板支持部21、SiC基板1の表面1aを洗浄する。
その後、図3に示すように、SiC基板支持部21からSiC基板1を取り外し、このSiC基板1全体を、従来公知の洗浄用薬液を用いて洗浄することにより、付着したスラリー4を除去した後、乾燥させる。
以上の工程により、表面1aが平坦化、鏡面研磨されたSiC基板1を製造することができる。
さらに、平坦化されたSiC基板1の表面1a上には、従来公知のCVD法等を用いて、各種のエピタキシャル層を成長させることで、半導体デバイスを形成することができるが、本発明においては、このようなエピタキシャル層等が形成されたデバイスの表面を、上記同様の方法で研磨することが可能である。
なお、通常、CMP研磨加工においてSiC基板の表面に発生するスクラッチ傷の深さは、概ね0.5μm以下である。このことから、CMP研磨を用いた平坦化工程の前の酸化膜形成工程において、酸化膜10を0.5μm以上の膜厚で形成すれば、研磨加工の初期段階において発生するスクラッチ傷30がSiC基板1の表面1aまで到達することが無いので、SiC基板1自体にスクラッチ傷が生じるのを抑制できる。また、従来のCMP研磨加工において、基板表面のスクラッチ傷を除去するために必須となっていた後加工が省略できるので、この後加工に要する概ね15分程度の工程時間を短縮することが可能である。
上記により、従来のCMP研磨加工に対して加工時間を短縮するためには、酸化膜形成工程において0.5μm以上の膜厚で酸化膜10を形成するための成膜時間と、平坦化工程において酸化膜10を研磨除去する加工時間との合計が、概ね4時間以下である必要がある。一方、平坦化工程において酸化膜10を研磨除去する際の研磨条件は、酸化膜を研磨する場合の最適条件ではなく、SiC基板1の研磨加工と同じ条件とすることが工程の連続性の観点から望ましいため、酸化膜10の研磨加工時間は、SiC基板1の研磨条件に依存する。
このため、スラリー4については、酸化膜10及びSiC基板1の両方が加工可能で、且つ、酸化膜10の加工レートが高いものである必要がある。例えば、SiO膜の場合には、研磨剤として、コロイダルシリカやアルミナを含むものを用いることにより、SiCに対する10倍以上の加工レート(SiO加工レート)が得られる。特に、コロイダルシリカ系のスラリー4を用いた場合には、このスラリー4をアルカリ性にすることで、SiCの加工レートをほとんど変化させずに、SiOの加工レートを、SiCの加工レートの概ね100倍程度まで上昇させることが可能になるので、酸化膜10の加工時間の短縮に繋がる。
以下に、本発明者等が、本発明のSiC基板の製造方法を実証するために行った実験について説明する。
本実験においては、平均粒径:0.25μmのダイヤモンドスラリーを用いて、ラップ研磨により粗研磨工程を施したSiC基板に対して、以下に示す条件でCMP研磨加工を行った。そして、CMP研磨加工後のSiC基板の表面粗さRa(nm)を、AFM(原子間力顕微鏡法)により、5μm□視野で測定するとともに、SiC基板表面に生じたスクラッチ傷の本数を、コンフォーカル式顕微鏡観察によってカウントした。そして、CMP加工時間(hr)と表面粗さRa(nm)との関係を図4のグラフに示すとともに、CMP加工時間とスクラッチ傷の個数との関係を図5のグラフに示した。
なお、図4、5のグラフ中に示したCMP加工時間に関し、スクラッチ傷が加工初期段階で発生することを考慮して、連続運転により実験を行った。
(1)SiC基板(サンプル):3インチ、4H−SiC−4°off基板;4枚1組セット
(2)CMP研磨加工条件
A.加工時間:15分、30分、1時間、3時間、5時間;各1組
B.CMPスラリー:コロイダルシリカ+KOH+H(pH:9)
C.CMP研磨荷重:300gf/cm
D.定盤回転数:60rpm
(3)測定条件
A.AFM測定:CMP研磨加工の前後に測定
B.コンフォーカル式顕微鏡:研磨加工後のみカウント(研磨加工前は表面荒れによるノイズのため評価不可)
図4のグラフに示すように、研磨加工前(0hr時)のSiC基板の表面粗さRaが0.09〜0.125(nm)であるのに対し、CMP研磨加工を15分行った時点で、既に表面粗さRaが0.04(nm)程度となっており、CMP研磨加工の本来の目的である、基板表面の平坦化(鏡面加工)が達成されていることがわかる。
また、図5のグラフに示すように、CMP研磨加工の時間が経過するとともにスクラッチ傷の本数が減少して行き、5hrでスクラッチ傷がほぼ消滅していることがわかる。
ここで、CMPによる加工レートは極端に小さいことから、SiC基板の厚みの変化から加工レートを直接求めることは困難であるが、基板の重量変化から算出すると概ね0.1(μm/hr)程度の加工レートであり、スクラッチ傷を完全に除去するためには、0.5(μm)程度の研磨加工量が必要なことがわかる。このことからも、平坦化工程を行う前に、酸化膜形成工程において形成する酸化膜10の膜厚を0.5(μm)以上とすることで、SiC基板の表面にスクラッチ傷が到達するのを効果的に抑制でき、より好ましいことがわかる。
<作用効果>
本発明のSiC基板の製造方法によれば、SiC基板1の表面1aを覆うように酸化膜10を成膜した後、SiC基板1に対してCMP法によって酸化膜10側から研磨を施すことで酸化膜10を除去するとともに、さらに、SiC基板1の表面1aを研磨することでこの表面1aを平坦化する方法を採用している。このように、まず、SiC基板1の表面1aを覆うように酸化膜10を形成することにより、その後、CMP法によってSiC基板1の表面1aを研磨する際、酸化膜10が保護膜として機能する。これにより、互いに回転する研磨パッド22aと酸化膜10とが接触するCMP研磨加工の初期段階において、酸化膜10にスクラッチ傷30が発生した場合であっても、このスクラッチ傷30がSiC基板1の表面1aにまで到達するのを抑制できる。従って、SiC基板1の表面1aにスクラッチ傷が発生することがなく、ひいては、スクラッチ傷の発生に伴う、このスクラッチ傷を除去するための工程の追加が不要となるので、工程時間を大幅に短縮しながらSiC基板の平坦化処理を行うことができる。従って、表面特性に優れたSiC基板1を、生産性及び歩留まり良く製造することが可能となる。
さらに、SiC基板1に対する酸化膜10の加工レート比が10以上で、酸化膜10に対するSiC基板1の加工レート比が高いスラリー4を用いた場合には、酸化膜10を短時間で除去できるとともに、SiC基板1の研磨量が極力少ない状態での平坦化・鏡面研磨が可能となるので、スクラッチ傷の発生が無い平坦な表面1aを、工程時間を長大化させることなく得ることができる。また、エピタキシャル層の表面を研磨する場合には、スクラッチ傷を発生させることなく、平坦なエピタキシャル層の表面が得られる。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
本実施例においては、酸化膜の膜厚とCMP研磨加工時間との、研磨後のスクラッチ傷の数の関係の調査(実施例1)、各種の酸化物成膜方法におけるCMP研磨加工時間と研磨後のスクラッチ傷との関係(実施例2)、CMPスラリーとCMP研磨加工量(除去量)との関係(実施例3)の各々を調査した。
[実施例1]
実施例1においては、まず、SiC基板(3インチ、4H−SiC−4°off基板)の表面に、二次粒子の平均粒径が0.25μmのダイヤモンドスラリーを用いてラップ式研磨を施した後、その表面に、P−CVD法により、SiO膜を0.5、1.0、2.0(μm)の各膜厚で形成し、各4枚を本発明例1−1−1〜4、1−2−1〜4、 1−3−1〜4とした。
SiO膜を形成する際のP−CVDの条件は、以下の各条件とした。
(1)チャンバ内圧力;100(Pa)
(2)チャンバ内温度;400℃
(3)流通ガス;SiH:NO=20:300(sccm)
(4)RFパワー;100(W)
(5)成膜レート;6(μm/hr)
その後、二次粒子の平均粒径が0.3(μm)のコロイダルシリカにKOH及びHを添加し、pH:10に調整したスラリーを用いて、各基板に対してCMP研磨加工を0.5hrで行った。
CMP研磨加工の条件は、以下の各条件とした。
(1)研磨荷重;500(gf/cm
(2)定盤回転数;60rpm
(3)SiC基板加工レート;0.1(μm/hr){密度:3.2(g/cc)からの重量換算による。}
また、比較例1−1−1〜4、1−2−1〜4、1−3−1〜4として、ダイヤモンドスラリーを用いたラップ式研磨後の、SiO膜を形成していないSiC基板各4枚を、上記本発明例と同様の加工条件でCMP研磨加工を行った。この際の加工時間は、それぞれ、0.5、3、5hrとした。
また、参考例1−1−1〜4として、SiC基板の表面に、SiO膜を0.3(μm)の膜厚で、上記本発明例と同様のP−CVD条件で形成した後、CMP研磨加工を0.5hr行った。
そして、CMP研磨加工後のSiC基板の評価として、SiC基板の全面について、コンフォーカル式顕微鏡を用いたスクラッチ傷の検査(本数のカウント)を行うとともに、AFM測定による表面粗さRa(nm)の測定(視野:5μm□)を行った。
また、ダイヤモンドスラリーを用いたラップ式研磨後のSiC基板の重量と、CMP研磨処理後のSiC基板の重量との差を求め、CMP研磨処理によるSiC基板の除去量(除去厚さ)を算出した。
実施例1における本発明例及び比較例の各々の製造条件並びに評価結果の一覧を下記表1に示す。
Figure 2014116553
表1に示すように、本発明で規定する条件でSiC基板の表面にSiO膜(酸化膜)を形成した後、CMP研磨処理を行った本発明例においては、全てのサンプルがスクラッチフリーであり、また、表面粗さRa<0.1(μm)で、平坦で理想的な鏡面に仕上がっていることがわかる。
これに対して、SiC基板の表面にSiO膜を形成せずにCMP研磨処理を行った比較例1−1−1〜1−2−3では、スクラッチ傷が検出されており、理想的な基板表面に研磨加工することはできなかった。
また、比較例1−2−4では、スクラッチ傷は確認されなかったものの、CMP研磨加工時間が長いことから、SiC基板の除去量が多く、生産性も高くない。
また、比較例1−3−1〜4は、従来の加工方法であり、スクラッチフリーは達成しているものの、CMP研磨加工の初期段階で発生したスクラッチ傷を除去するための追加研磨加工を行っていることから、CMP研磨加工時間が5時間と長く、生産性が非常に劣っていることがわかる。
以上説明したように、実施例1の比較例においては、何れの例においても、スクラッチ傷が発生するか、あるいは、工程時間が長い等の問題がある。
一方、本発明例においては、SiO膜の成膜時間とCMP研磨加工時間とを合わせても、合計で1時間以内であり、仮に、SiO膜の成膜前後の作業に多少の時間を要したとしても、従来の方法に較べて大幅な工程時間の短縮が可能になることが明らかである。
なお、参考例のうち、参考例1−1−3〜4においては、SiC基板の表面に形成したSiO膜の膜厚が0.3(μm)と、上記本発明例に較べて薄いことから、SiC基板の表面にスクラッチ傷が生じているのが確認された。これは、SiO膜の膜厚が薄いことから、CMP研磨加工の初期段階において、SiO膜に発生したスクラッチ傷がSiC基板の表面にまで到達したためと考えられる。
[実施例2]
実施例2においては、SiC基板(3インチ、4H−SiC−4°off基板)の表面に、二次粒子の平均粒径が0.25μmのダイヤモンドスラリーを用いてラップ式研磨を施した後、実施例1の本発明例1−1〜4と同様の条件で、基板表面に、P−CVD法により、SiO膜を0.5(μm)の膜厚で形成し、本発明例2−1−1〜4とした。
また、P−CVD法に代えてRFスパッタリング法を用いた点を除き、上記本発明例2−1−1と同様の条件で、SiC基板の表面にSiO膜を0.5(μm)の膜厚で形成し、本発明例2−2−1〜4とした。
SiO膜を形成する際のRFスパッタリング条件は、以下の各条件とした。
(1)Arガス圧力;0.8(Pa)
(2)RFパワー;100(W)
(3)ターゲット;φ180mm(SiO
(4)成膜レート;0.2(μm/hr)
また、RFパワーを200(W)とし、成膜レートを0.08(μm/hr)とした点を除き、上記本発明例2−2−1〜4と同様の条件で、RFスパッタリング法により、SiC基板の表面にSiO膜を0.5(μm)の膜厚で形成し、参考例2−1−1〜4とした。
その後、上記実施例1と同様、二次粒子の平均粒径が0.3(μm)のコロイダルシリカにKOH及びHを添加し、pH:10に調整したスラリーを用いて、各基板に対してCMP研磨加工を0.5hrで行った。
CMP研磨加工の条件は、以下の各条件とした。
(1)研磨荷重;500(gf/cm
(2)定盤回転数;60rpm
(3)SiC基板加工レート;0.1(μm/hr){密度:3.2(g/cc)からの重量換算による。}
そして、CMP研磨加工後のSiC基板の評価として、SiC基板の全面について、コンフォーカル式顕微鏡を用いたスクラッチ傷の検査(本数のカウント)を行うとともに、AFM測定による表面粗さRa(nm)の測定(視野:5μm□)を行った。
また、ダイヤモンドスラリーを用いたラップ式研磨後のSiC基板の重量と、CMP研磨処理後のSiC基板の重量との差を求め、CMP研磨処理によるSiC基板の除去量(除去厚さ)を算出した。
実施例2における本発明例及び参考例の各々の製造条件並びに評価結果の一覧を下記表2に示す。
Figure 2014116553
表2に示すように、本発明で規定する条件でSiC基板の表面にSiO膜(酸化膜)を形成した後、CMP研磨処理を行った本発明例においては、全てのサンプルがスクラッチフリーであり、また、表面粗さRa<0.1(μm)であった。本発明例においては、SiC基板の表面にSiO膜を0.5(μm)の膜厚で形成した後、CMP研磨処理を行ったことにより、平坦で理想的な鏡面に仕上がっていることがわかる。
これに対して、SiC基板の表面にSiO膜を形成する際の成膜レートを0.08(μm)とした参考例2−1−1〜4では、スクラッチフリーであるとともに、表面粗さRa<0.1(μm)であり、表面特性には優れていたものの、SiO膜の成膜時間とCMP研磨加工時間とを合わせた加工時間が5時間を超えており、従来の方法に較べても加工時間が長いものとなった。
実施例2の結果より、SiC基板の表面を平坦で理想的な鏡面にするとともに、加工時間を短縮して生産性を高めるためには、SiO膜の成膜レートを0.15(μm)以上とすることがより好ましいことがわかる。
[実施例3]
実施例3においては、SiC基板(3インチ、4H−SiC−4°off基板)の表面に、二次粒子の平均粒径が0.25μmのダイヤモンドスラリーを用いてラップ式研磨を施した後、実施例1の本発明例1−1〜4と同様の条件で、基板表面に、P−CVD法により、SiO膜を0.5(μm)の膜厚で形成し、本発明例3−1−1〜4、本発明例3−2−1〜4とした。
その後、上記実施例1と同様、二次粒子の平均粒径が0.3(μm)のコロイダルシリカにKOH及びHを添加し、それぞれpH:10、pH:12に調整したスラリーを用いて、各基板に対してCMP研磨加工を0.5hrで行った。
CMP研磨加工の条件は、以下の各条件とした。
(1)研磨荷重;500(gf/cm
(2)定盤回転数;60rpm
(3)SiC基板加工レート;{密度:3.2(g/cc)からの重量換算による。}
pH:10の場合;0.1(μm/hr)
pH:12の場合、0.13(μm/hr)
(4)SiO膜の加工レート;10(μm/hr){pH:10、pH:12とも。}
また、上記本発明例と同様の条件で、SiC基板の表面に、ダイヤモンドスラリーを用いてラップ式研磨を施した後、基板表面に、P−CVD法により、SiO膜を0.5(μm)の膜厚で形成し、参考例3−1−1〜4とした。
そして、スリラーとして、二次粒子の平均粒径が0.3(μm)のコロイダルシリカにpH調整剤及びHを添加し、pH:2に調整したものを用いた点以外は、上記本発明例と同様の条件で、SiC基板の表面のCMP研磨加工を0.5hrで行った。
この際、SiC基板の加工レートは、密度:3.2(g/cc)からの重量換算により、0.15(μm/hr)であった。
また、SiO膜の加工レートは、1.2(μm/hr)であった。
そして、CMP研磨加工後のSiC基板の評価として、SiC基板の全面について、コンフォーカル式顕微鏡を用いたスクラッチ傷の検査(本数のカウント)を行うとともに、AFM測定による表面粗さRa(nm)の測定(視野:5μm□)を行った。
また、ダイヤモンドスラリーを用いたラップ式研磨後のSiC基板の重量と、CMP研磨処理後のSiC基板の重量との差を求め、CMP研磨処理によるSiC基板の除去量(除去厚さ)を算出した。
実施例3における本発明例及び参考例の各々の製造条件並びに評価結果の一覧を下記表3に示す。
Figure 2014116553
表3に示すように、本発明で規定する条件でSiC基板の表面にSiO膜(酸化膜)を形成した後、CMP研磨処理を行った本発明例においては、全てのサンプルがスクラッチフリーであり、また、表面粗さRa<0.1(μm)であり、平坦で理想的な鏡面に仕上がっていることがわかる。
これに対して、SiC基板の表面にSiO膜を形成する際の成膜レートを1.2(μm)とし、且つ、スラリーをpH:2で調製した参考例3−1−1〜4では、表面粗さRaが大きく、また、スクラッチ傷の本数については、表面が粗いことに伴うノイズが原因で評価が出来なかった。これは、SiO膜の加工レートが低いため、これに伴ってSiC基板の表面の研磨加工量が不充分となり、表面粗さRaが改善できなかったものと考えられる。
実施例3の結果より、SiC基板の表面を平坦で理想的な鏡面にするとともに、加工時間を短縮して生産性を高めるためには、SiC基板の加工レートが高いことに加え、SiO膜の加工レートがさらに高いことがより好ましいことがわかる。
以上説明したような実施例の結果より、本発明のSiC基板の製造方法を適用することで、SiC基板の表面にスクラッチ傷が発生することがなく、また、スクラッチ傷を除去するための工程の追加が不要なので、工程時間を大幅に短縮しながらSiC基板の平坦化処理を行うことができるので、表面特性に優れたSiC基板を、生産性及び歩留まり良く製造することが可能となることが明らかである。
本発明に係るSiC基板の製造方法は、表面特性に優れたSiC基板を、生産性及び歩留まり良く製造できるので、パワーデバイス、高周波デバイス、高温動作デバイス等に用いられるSiC基板の製造に好適である。
1…SiC基板、
1a…表面、
10…酸化膜、
10a…研磨面、
30…スクラッチ傷、
2…製造装置、
21…SiC基板支持部、
21a…先端面、
22…回転定盤、
22a…研磨パッド、
23…スラリーノズル、
23a…先端口、
4…スラリー

Claims (7)

  1. SiC基板の表面を研磨することによって平坦化する工程を有するSiC基板の製造方法であって、
    前記SiC基板の表面を覆うように酸化膜を成膜する酸化膜形成工程と、
    前記SiC基板に対して、CMP(Chemical Mechanical Polishing)法によって前記酸化膜側から研磨を施すことで該酸化膜を除去するとともに、前記SiC基板の表面を研磨することで該表面を平坦化する平坦化工程と、
    を少なくとも具備することを特徴とするSiC基板の製造方法。
  2. 前記酸化膜形成工程は、前記酸化膜を0.5μm以上の膜厚で成膜すること、を特徴とする請求項1に記載のSiC基板の製造方法。
  3. 前記酸化膜形成工程は、前記SiC基板の表面に前記酸化膜を成膜する際の成膜レートが0.15(μm/hr)以上であること、を特徴とする請求項1または請求項2に記載のSiC基板の製造方法。
  4. 前記平坦化工程は、CMP法によって前記酸化膜及び前記SiC基板を研磨する際、前記SiC基板に対する前記酸化膜の加工レートが、前記SiC基板の加工レートよりも大きいことを特徴とする請求項1〜請求項3の何れか一項に記載のSiC基板の製造方法。
  5. 前記平坦化工程は、CMP法によって前記酸化膜及び前記SiC基板を研磨する際、前記SiC基板に対する前記酸化膜の加工レート比が10以上であり、且つ、前記SiC基板の加工レートが0.1(μm/hr)以上であること、を特徴とする請求項1〜請求項4の何れか一項に記載のSiC基板の製造方法。
  6. 前記SiC基板が、さらに、少なくとも一方の面にエピタキシャル層が積層されたSiC基板であることを特徴とする請求項1〜請求項5の何れか一項に記載のSiC基板の製造方法。
  7. 前記酸化膜形成工程の前に、さらに、SiC基板の表面を機械式研磨法によって研磨する粗研磨工程を含むことを特徴とする請求項1〜請求項5の何れか一項に記載のSiC基板の製造方法。
JP2012271578A 2012-12-12 2012-12-12 SiC基板の製造方法 Active JP6106419B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012271578A JP6106419B2 (ja) 2012-12-12 2012-12-12 SiC基板の製造方法
CN201380064310.3A CN104838478B (zh) 2012-12-12 2013-11-27 SiC基板的制造方法
PCT/JP2013/081897 WO2014091929A1 (ja) 2012-12-12 2013-11-27 SiC基板の製造方法
KR1020157013577A KR101752986B1 (ko) 2012-12-12 2013-11-27 SiC 기판의 제조 방법
US14/648,730 US9502230B2 (en) 2012-12-12 2013-11-27 Method for producing SiC substrate
TW102144741A TWI562219B (en) 2012-12-12 2013-12-06 A method of manufacturing a sic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012271578A JP6106419B2 (ja) 2012-12-12 2012-12-12 SiC基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014116553A true JP2014116553A (ja) 2014-06-26
JP6106419B2 JP6106419B2 (ja) 2017-03-29

Family

ID=50934223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012271578A Active JP6106419B2 (ja) 2012-12-12 2012-12-12 SiC基板の製造方法

Country Status (6)

Country Link
US (1) US9502230B2 (ja)
JP (1) JP6106419B2 (ja)
KR (1) KR101752986B1 (ja)
CN (1) CN104838478B (ja)
TW (1) TWI562219B (ja)
WO (1) WO2014091929A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139685A (ja) * 2015-01-27 2016-08-04 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
JP6960866B2 (ja) * 2018-01-24 2021-11-05 昭和電工株式会社 単結晶4H−SiC成長用種結晶及びその加工方法
GB2584372B (en) * 2018-02-22 2022-04-13 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness
JP6874737B2 (ja) 2018-05-21 2021-05-19 三菱電機株式会社 SiC基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Neomax SiC単結晶基板の製造方法
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009283629A (ja) * 2008-05-21 2009-12-03 Nippon Steel Corp 炭化珪素単結晶ウェハ表面の研磨方法
JP2011176243A (ja) * 2010-02-25 2011-09-08 Osaka Univ 難加工材料の精密加工方法及びその装置
WO2011118532A1 (ja) * 2010-03-24 2011-09-29 国立大学法人 熊本大学 加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114999A1 (ja) 2005-04-18 2006-11-02 Kyoto University 化合物半導体装置及び化合物半導体製造方法
JP4293165B2 (ja) 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
JP4982742B2 (ja) * 2006-09-13 2012-07-25 国立大学法人 熊本大学 磁性微粒子を用いた触媒化学加工方法及び装置
JP2009010071A (ja) 2007-06-27 2009-01-15 Panasonic Corp ウエハの研磨方法
JP4887266B2 (ja) 2007-10-15 2012-02-29 株式会社荏原製作所 平坦化方法
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
JP4732423B2 (ja) * 2007-11-13 2011-07-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US9548211B2 (en) 2008-12-04 2017-01-17 Cabot Microelectronics Corporation Method to selectively polish silicon carbide films
US20120068195A1 (en) * 2009-10-30 2012-03-22 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
JP2011103379A (ja) 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
US20110221039A1 (en) 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP5206733B2 (ja) * 2010-05-25 2013-06-12 株式会社デンソー ウェハの加工方法およびそれに用いられる研磨装置、切断装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Neomax SiC単結晶基板の製造方法
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009283629A (ja) * 2008-05-21 2009-12-03 Nippon Steel Corp 炭化珪素単結晶ウェハ表面の研磨方法
JP2011176243A (ja) * 2010-02-25 2011-09-08 Osaka Univ 難加工材料の精密加工方法及びその装置
WO2011118532A1 (ja) * 2010-03-24 2011-09-29 国立大学法人 熊本大学 加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139685A (ja) * 2015-01-27 2016-08-04 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法

Also Published As

Publication number Publication date
JP6106419B2 (ja) 2017-03-29
US9502230B2 (en) 2016-11-22
KR20150080547A (ko) 2015-07-09
TWI562219B (en) 2016-12-11
CN104838478A (zh) 2015-08-12
KR101752986B1 (ko) 2017-07-03
WO2014091929A1 (ja) 2014-06-19
CN104838478B (zh) 2017-12-12
US20150303050A1 (en) 2015-10-22
TW201432804A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
JP6106535B2 (ja) SiC基板の製造方法
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
JP6106419B2 (ja) SiC基板の製造方法
TWI506687B (zh) 半導體晶圓的製造方法和處理方法
JP6960866B2 (ja) 単結晶4H−SiC成長用種結晶及びその加工方法
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
KR101390307B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법
JP6027346B2 (ja) 半導体ウェーハの製造方法
TW201139635A (en) Method of chemical mechanical polishing a substrate with polishing composition adapted to enhance silicon oxide removal
JP2012094559A (ja) 硬脆性ウェーハの平坦化加工方法および平坦化加工用パッド
TWI354598B (ja)
JP2010040964A (ja) 半導体装置の製造方法、研磨装置
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2013129023A (ja) サファイア基板の製造方法及びサファイア基板
JP2010214523A (ja) 研磨装置とそれを用いた半導体装置の製造方法
WO2021100393A1 (ja) ウェーハの研磨方法及びシリコンウェーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
TW200908120A (en) Manufacturing method of semiconductor device
JP2023114215A (ja) SiCエピタキシャル基板およびその製造方法
JP2004296596A (ja) 半導体装置の製造方法
JP2016150404A (ja) ウェハの加工方法
KR20240090747A (ko) 다결정 물질의 폴리싱

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6106419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350