JP4549692B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4549692B2
JP4549692B2 JP2004052799A JP2004052799A JP4549692B2 JP 4549692 B2 JP4549692 B2 JP 4549692B2 JP 2004052799 A JP2004052799 A JP 2004052799A JP 2004052799 A JP2004052799 A JP 2004052799A JP 4549692 B2 JP4549692 B2 JP 4549692B2
Authority
JP
Japan
Prior art keywords
metal foil
wiring
dielectric sheet
laminated
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052799A
Other languages
English (en)
Other versions
JP2005243986A (ja
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004052799A priority Critical patent/JP4549692B2/ja
Publication of JP2005243986A publication Critical patent/JP2005243986A/ja
Application granted granted Critical
Publication of JP4549692B2 publication Critical patent/JP4549692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献1の段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
課題を解決するための手段・発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、
誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配された土台部上に金属箔が密着した金属箔密着体と、該金属箔密着体を包むよう形成され、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着して該金属箔密着体を封止する第一誘電体シートと、該第一誘電体シート上に形成された第一導体層と、該第一導体層と前記金属箔とを接続するために前記第一誘電体シートに貫通形成され、且つ前記金属箔とは異なる材料からなる第一ビア導体と、を有する積層シート体を形成する工程と、
前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
前記積層シート体における前記金属箔上の領域である配線積層部を前記金属箔が付着した状態で前記支持基板から分離する工程と、
前記配線積層部に付着した前記金属箔をエッチング除去する金属箔除去工程と、
を備えることを特徴とする。
この場合、前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されるものとすることができる。
また、除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むようにすることができ、前記積層シート体は、1つの前記配線基板に対応する個体を複数含むようにすることもできる。
さらに、前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されるようにすることもできる。
上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を含有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を含有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるよう、土台部5a(下側)上に金属箔5b(上側)が密着した金属箔密着体5が配され、該金属箔密着体5を包むように第一誘電体シート11が配されている。なお、積層シート体10は、この他に、第一誘電体シート11上に形成された第一導体層31と、該第一導体層31と金属箔密着体5とを接続する第一誘電体シート11に貫通形成された第一ビア導体41と、も有するが、これらに関しては後述する。そして、該金属箔密着体5を包むよう形成された第一誘電体シート11は、金属箔密着体5(金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属箔密着体5は第一誘電体シート11に封止された状態とされている。
このように金属箔密着体5が第一誘電体シート11に封止されていることにより、金属箔密着体5(土台部5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、金属箔密着体5の界面で配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
なお、図2に示すように、積層シート体10のうち、金属箔5b上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により金属箔5bが付着した状態で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
また、積層シート体10の形態は、配線積層部100(金属箔密着体5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、金属箔密着体5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。なお、この場合、最下層の誘電体シート11に形成され、金属箔5bに接続されるビア導体を第一ビア導体41とし、第一誘電体シート11上に形成された導体層を第一導体層31として、その間には導体層及びビア導体が配される。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図1(c)のように、配線積層部100を支持基板20から、金属箔密着体5の界面(すなわち、土台部5aと金属箔5bとの界面)にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、金属箔密着体5のうち外縁端付近を除いた部分及び該部分上の領域によって構成し、その周囲領域を除去、すなわち金属箔密着体5の外縁端付近も除去するようにすることができる。
次に、積層シート体10は、その他、第一誘電体シート11上に形成された第一導体層31と、該第一導体層31と金属箔密着体5とを接続する第一誘電体シート11に貫通形成された第一ビア導体41と、を有する。そのため、図1(c)に示す金属箔5bが付着した配線積層体100は、例えば図10に示すように、金属端子8を形成するために金属箔5bを除去すると、除去後の面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部100に対して、第一誘電体シート11´の穿孔をしたり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
また、第一ビア導体41と金属箔5bは異なる材料から構成されており、配線積層体100の剥離後に、付着している金属箔5bのみを選択的にエッチング除去することが可能である。この場合、エッチング除去により露出する第一ビア導体41の端面は、その位置が、開口11aの開口端位置(第一誘電体シート11´の主表面位置)となる。すなわち、開口11aは、第一ビア導体41により完全に充填された状態となる。これにより、その端面に金属端子8を形成するのがより容易となる。このような選択的なエッチング除去は、例えば、第一ビア導体(及びその他のビア導体、導体層)をCuにて構成するとともに、金属箔をTi(チタン),Ag(銀),Sn(スズ),Al(アルミニウム)のいずれか1種または2種以上にて構成することで実現することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜5に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図7の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
次に、工程2に示すように、下地誘電体シート21の主表面上に、土台部5a上に金属箔5bが密着した金属箔密着体5を、該主表面に包含されるように配す。金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(土台部5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。なお、金属箔密着体5において、金属箔5bは、Ti,Ag,Sn,Alのいずれか1種または2種以上にて構成することができる。土台部5aは、例えば、金属箔にて構成することができる。この場合、金属箔5bと異なる材料(例えば、Cu等)にて構成することで剥離性が良好となる。また、土台部5aは、図12に示すように、金属箔5bとの界面に接着層51を有するように構成することもできる。具体的には、土台部5aは、接着層51及び土台層52にて構成することができる。接着層51には、例えば、加熱により接着力が低下する加熱剥離性接着層を用いることで、後述する工程をより良好に行うことができる。
次に、工程3に示すように、金属箔密着体5を包むように第一誘電体シート11を形成する。そして、第一誘電体シート11は、金属箔密着体5(金属箔5b)とともに、金属箔密着体5の周囲領域にて下地誘電体シート21と密着して、金属箔密着体5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
次に、図8の工程4に示すように、第一誘電体シート11上に第一導体層31をパターン形成し、また第一誘電体シート11には該第一導体層31と金属箔密着体5とを接続する第一ビア導体41を形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
次に、第一誘電体シート11(及び第一導体層31)上に第二誘電体シート12を形成し、該第二誘電体シート12内にビア導体42を形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程5に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された金属箔密着体5と、該金属箔密着体5を包むよう形成され、かつ該金属箔密着体5の周囲領域にて下地誘電体シート21と密着して該金属箔密着体5を封止する第一誘電体シート11と、を有する積層シート体10が形成される。
なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43はCu(銅)を主成分として構成することができる。
本実施形態では、積層シート体10の上側の露出した主表面が、図5に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5の配線基板1の金属パッドPDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。
次に、積層シート体10は、金属箔密着体5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、工程6に示すように、配線積層部100の周囲領域を除去し、端面103を露出させる(図9の工程7)。その際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面103の露出が容易である。
次に、工程8に示すように、配線積層部100を支持基板20から、金属箔5bが付着した状態で、金属箔密着体5における金属箔5bと土台部5aとの界面にて剥離する。
そして、配線積層部100を支持基板20から剥離した後に、図10に示すように、該配線積層部100の第一誘電体シート11が構成する主表面に付着した金属箔5bを除去し(工程9)、第一ビア導体4と接続された金属端子5(図5の配線基板1ではハンダバンプFB)を形成する(工程10)。これにより、図5に示す配線基板1が得られる。
工程9において、金属箔5bの除去は化学エッチングにより行うことができる。金属箔5bが除去された第一誘電体シート1´の主表面には、第一ビア導体41が露出したビア孔11aが現れる。この場合、エッチング除去により露出する第一ビア導体41の端面は、その位置が、開口11aの開口端位置(第一誘電体シート11´の主表面位置)となる。すなわち、開口11aは、第一ビア導体41により完全に充填された状態となる。そしてその端面には、金属端子8が接続される。このように、ビア導体41の端面がビア孔11aの開口端位置に位置するよう構成することで、金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。また、本実施形態では、導体層31〜33及びビア導体41〜43はCuにて構成されており、反対側の主表面に露出する導体層33(金属パッドPD)も金属箔5bと異なる材料で構成されているため、当該反対側の主表面にマスクを施すことなく金属箔5bの除去が可能となり、工程が簡便となる。
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
本発明の配線基板の製造方法の工程を簡略的に示す図 積層シート体10に含まれる配線積層シート体100を示す図 積層シート体10の変形例を表す図 積層シート体10における配線積層部100とする領域の変形例 本発明の一実施形態である配線基板の断面構造の概略を表す図 図5の配線基板1を用いた半導体装置 本発明の一実施形態である配線基板の製造方法の工程を表す図 図7に続く図 図8に続く図 図9に続く図 多数個取りワーク基板とされた配線積層部100を上部より見た図 金属箔密着体の変形例における断面構造の概略を表す図
符号の説明
1 配線基板
5 金属箔密着体
5b 金属箔
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層シート体

Claims (5)

  1. 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
    支持基板形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配された土台部上に金属箔が密着した金属箔密着体と、該金属箔密着体を包むよう形成され、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着して該金属箔密着体を封止する第一誘電体シートと、該第一誘電体シート上に形成された第一導体層と、該第一導体層と前記金属箔とを接続するために前記第一誘電体シートに貫通形成され、且つ前記金属箔とは異なる材料からなる第一ビア導体と、を有する積層シート体を形成する工程と、
    前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
    前記積層シート体における前記金属箔上の領域である配線積層部を前記金属箔が付着した状態で前記支持基板から分離する工程と、
    前記配線積層部に付着した前記金属箔をエッチング除去する金属箔除去工程と、
    を備えることを特徴とする配線基板の製造方法。
  2. 前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記積層シート体は、1つの前記配線基板に対応する個体を複数含むことを特徴とする請求項1ないし3のいずれか1項に記載の配線基板の製造方法。
  5. 前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されることを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
JP2004052799A 2004-02-27 2004-02-27 配線基板の製造方法 Expired - Fee Related JP4549692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052799A JP4549692B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052799A JP4549692B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005243986A JP2005243986A (ja) 2005-09-08
JP4549692B2 true JP4549692B2 (ja) 2010-09-22

Family

ID=35025388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052799A Expired - Fee Related JP4549692B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4549692B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
JP5177855B2 (ja) * 2008-02-29 2013-04-10 京セラSlcテクノロジー株式会社 配線基板の製造方法
KR101077340B1 (ko) * 2009-12-15 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
JP5998644B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
JP2016072320A (ja) * 2014-09-29 2016-05-09 株式会社 大昌電子 プリント配線板およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP2005243986A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US8810040B2 (en) Wiring substrate including projecting part having electrode pad formed thereon
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
KR100992181B1 (ko) 패키지용 기판 및 그 제조방법
JP4170266B2 (ja) 配線基板の製造方法
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP4549691B2 (ja) 配線基板の製造方法
JP2005079108A (ja) 配線基板の製造方法
JP2005063988A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees