KR100930960B1 - 자기센서 패키지와 그의 제조방법 및 센서 모듈 - Google Patents

자기센서 패키지와 그의 제조방법 및 센서 모듈 Download PDF

Info

Publication number
KR100930960B1
KR100930960B1 KR1020070113503A KR20070113503A KR100930960B1 KR 100930960 B1 KR100930960 B1 KR 100930960B1 KR 1020070113503 A KR1020070113503 A KR 1020070113503A KR 20070113503 A KR20070113503 A KR 20070113503A KR 100930960 B1 KR100930960 B1 KR 100930960B1
Authority
KR
South Korea
Prior art keywords
magnetic sensor
pattern
wire bonding
sensor package
printed circuit
Prior art date
Application number
KR1020070113503A
Other languages
English (en)
Other versions
KR20090047592A (ko
Inventor
장길재
변용찬
강대희
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020070113503A priority Critical patent/KR100930960B1/ko
Publication of KR20090047592A publication Critical patent/KR20090047592A/ko
Application granted granted Critical
Publication of KR100930960B1 publication Critical patent/KR100930960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

제조공정수를 줄이고서도 제조가 가능한 자기센서 패키지와 그러한 자기센서 패키지의 제조방법 및 그 제조방법으로 제조된 자기센서 패키지를 메인 보드에 표면실장시킨 센서 모듈을 제시한다. 본 발명의 자기센서 패키지는 저면에 단자 패턴이 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 형성된 인쇄회로기판; 및 인쇄회로기판의 상면에 탑재되고 와이어 본딩용 패턴과 전기적으로 연결된 자기센서 칩을 포함한다.

Description

자기센서 패키지와 그의 제조방법 및 센서 모듈{Magnetic sensor package and method manufacturing magnetic sensor package and sensor module}
본 발명은 자기센서 패키지와 그의 제조방법 및 센서 모듈에 관한 것으로, 보다 상세하게는 표면실장기술(SMT; Surface Mount Technology)을 이용한 자기센서 패키지와 그의 제조방법 및 센서 모듈에 관한 것이다.
자기적인 방법을 이용한 방위센서 및 이를 포함한 모션센서 등을 제조할 때 주로 홀센서(hall sensor)를 사용한다. 홀센서는 자계(H)를 비교적 일정한 감도로 검출할 수 있는 디바이스이다.
홀센서는 도 1에 도시된 바와 같이, 다이 패드(12)상에 본딩되어 X, Y, Z축중에서 어느 한 축(도면에서는 Z축) 방향의 자계(H)를 검출하기 위한 홀센서 칩(10), 및 다수개의 리드 단자(14)를 구비한다. 홀센서는 에폭시 등으로 몰딩된다. 도 1에서 참조부호 16은 EMC몰딩부를 나타낸다.
이와 같은 홀센서는 특정 방향의 자계(H)를 감지하는 감지의 지향성(감자 방향)을 갖는다. 홀센서는 감자 방향의 자계(H)에 상응하는 전압을 출력하는 특성을 갖는다.
휴대 단말기내의 인쇄회로기판상에 도 1과 같은 홀센서의 자기 검출 축들이 상호 직교하도록 배치되면 2차원 방향의 자계(H)를 검출하게 된다. 3개의 홀센서를 설치하게 되면 3차원 방향의 자계(H)를 검출할 수 있으며, 3차원 공간을 구성하는 X, Y, Z의 각 방향의 자계 성분을 계측할 수 있게 된다.
이러한 홀 센서를 자기센서로 채용하여 패키지화한 자기센서 패키지의 제조공정에 대해 도 2 내지 도 8을 참조하여 설명한다.
먼저, Cu 재질의 금속판(30; 도 2 참조)에 다수개의 리드 프레임(40; 도 2 및 도 3 참조)이 행렬 형태로 위치하도록 제작한다. 각각의 리드 프레임(40)은 자기센서 칩(32; 도 4 참조)이 탑재되는 단일의 다이 패드(42), 및 다이 패드(42)에 인접한 다수의 리드 단자(44a, 44b, 44c, 44d)를 구비한다. 도 3에서는 다수의 리드 단자(44a, 44b, 44c, 44d)가 일체로 되어 있으나 추후의 절단과정에서 각각 분리되므로 그 해당하는 부위를 각각 리드단자라고 하였다.
다수개의 리드 프레임(40)이 행렬 형태로 위치한 금속판(30)을 제조한 후에는 금속판(30)에 대하여 세척 및 도금을 행한다. 세척은 금속판(30)의 표면(보다 상세하게는 리드 프레임(40)의 표면)의 오염물질 등을 제거하기 위해 행해진다. 도금은 Au, Ag 등을 이용하여 도금한다.
이후에는, 도 5에서와 같이, 각각의 리드 프레임(40)의 다이 패드(42) 상면에 자기센서 칩(32)을 접착체 등을 이용하여 본딩한 후에, 자기센서 칩(32)의 입출력 단자(접점)와 그에 인접한 리드 단자(44a, 44b, 44c, 44d) 사이를 와이어(46)를 이용하여 본딩하여 전기적으로 연결시킨다. 자기센서 칩(32)은 메인 보드상에 어떠한 방향으로 설치되느냐에 따라 X축, Y축, Z축 방향중 어느 한 방향으로부터의 자계를 감지한다. 자기센서 칩(32)의 감자부(도시 생략)에는 감지 정밀도를 향상시키기 위해 요크(자기 수속 요크; 도시 생략)가 설치된다. 요크는 대향하고 있는 방향(즉, X, Y, Z축중 어느 한 방향)으로부터의 자속 밀도(B)의 자속을 집속하고 그 집속한 자속을 해당 자기센서 칩(32)의 감자부(도시 생략)로 인도한다.
이어, 열방향으로 나란히 형성된 각각의 자기센서 칩(32)들과 각각의 자기센서 칩(32)에 전기적으로 연결된 리드 단자(44a, 44b, 44c, 44d)를 한꺼번에 EMC몰딩한다. 즉, 도 6에서와 같이 열방향으로 길게 EMC몰딩된다. 도 6에서 참조부호 48은 몰딩형 금형으로 EMC몰딩을 함에 의해 생성된 몰딩체이다. 도 6에서 참조부호 50은 절단 포인트이다. 절단 포인트(50)는 어느 한 리드 프레임(40)과 다른 리드 프레임(40)간의 경계를 지시한다.
이후에는, 몰딩체(48)를 다수개의 조각으로 분리하게 된다. 즉, 도 6과 같이 세로로 길게 형성된 몰딩체(48)에 대해 직교하는 방향(즉, 가로방향)으로 다이싱 블레이드(예컨대, 다이아몬드 커터(도시 생략))를 이용하여 절단(sawing)하게 된다. 절단시 도 6에 도시된 절단 포인트(50)를 기준으로 가로방향으로 절단한다. 도 7을 보면 화살표 방향으로 절단된다. 절단 포인트(50)를 기준으로 절단하게 되면 몰딩체(48)내의 자기센서 칩(32)들 사이 및 각각의 자기센서 칩(32)과 연결된 리드 단자(44a, 44b, 44c, 44d)의 끝단이 함께 절단된다. 도 3 및 도 5를 보았을 경우 하나의 몰딩체(48)내의 자기센서 칩(32)들 간을 절단할 때 마치 리드 단자(44a, 44b, 44c, 44d)의 끝단을 가로로 절단하고 재차 약간 아래 부분을 가로로 다시 절단해야 되는 것처럼 보이는데, 이는 도 3 및 도 5가 확대된 도면이기 때문에 그렇게 보여진다. 실제적으로는 열방향의 다이 패드(42)간의 간격이 그리 크지 않기 때문에 다이상 블레이드(도시 생략)의 한번의 가로 주행에 의해 열방향의 자기센서 칩(32)들이 절단된다. 다시 말해서, 열방향의 자기센서 칩(32)들 간의 제거해야 할 공간의 폭이 대략 300μm 정도이므로 300μm 정도의 다이아몬드 커터를 이용한다.
그에 따라, 하나의 몰딩체(48)는 도 7에서와 같이 다수개의 조각(48a, 48b, 48c, 48d)으로 절단된다. 각각의 조각(48a, 48b, 48c, 48d)에는 하나의 자기센서 칩(32)과 리드 단자(44a, 44b, 44c, 44d)가 존재한다. 도 7에서는 조각이 4개로 되어 있으나, 도 2의 금속판(30)을 고려하여 본다면 실제적으로는 그 이상이다.
그리고 나서, 소잉(sawing)된 부분을 도금처리한다. 도금처리시 Au를 사용한다. 소잉된 부분에 대한 도금처리가 완료되면 각각의 조각(48a, 48b, 48c, 48d)을 도 8에서와 같이 자기센서 패키지(60)로 각각 분리한다. 여기서, 도금처리는 자기센서 패키지(60)를 메인 보드(도시 생략)에 탑재시킨 후에 주변의 구동칩 등과의 와이어 본딩이 되도록 하기 위해서 수행된다.
이와 같이 제조된 자기센서 패키지는 실질적으로 도 8에 도시된 바와 같이 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부가 길이방향의 한쪽면으로만 노출된다. 이는 도 5에서와 같이 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부를 열방향으로 이웃한 하측의 다른 리드 프레임(40)으로만 향하도록 함과 더불어 소잉공정시 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부가 노출되게 절단되기 때문이다.
노출된 리드 단자(44a, 44b, 44c, 44d)의 끝부를 패드라고도 한다. 패드는 자기센서 패키지를 최종적으로 완성시키고 나서 메인 보드상에 X축 또는 Y축 방향으로 실장하기 전에 자기센서 패키지를 X축 또는 Y축 방향으로 정렬시키고서 정렬된 자기센서 패키지에 대한 테스트(소팅공정의 일부로 볼 수 있음)를 시행할 때 사용된다. 물론, 도 8의 자기센서 패키지의 좌우 양측면으로도 리드 단자(44a, 44b, 44c, 44d)의 타측 끝부가 노출되고 노출된 리드 단자(44a, 44b, 44c, 44d)의 타측 끝부를 패드(테스트 단자)로 사용할 수 있겠으나, 자기센서 패키지를 X축 또는 Y축 방향으로 세우고서 테스트할 때에는 대부분 앞서 서술한 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부를 테스트 단자용 패드로 사용한다.
이와 같은 종래의 와이어 본딩 방식은 하기와 같은 문제점들이 있다.
1. 금속의 리드 프레임(40)을 절단하므로 다이싱 블레이드(dicing blade)(예컨대, 다이아몬드 커터)의 마모가 심하다. 이로 인해, 다이싱 블레이드의 교체가 빈번하게 발생한다.
2. 리드 프레임(40)의 재질은 Cu 이고, Cu는 연성이 크다. 연성이 큰 Cu 재질의 리드 프레임(40)을 절단할 때 연성이 큰 Cu로 인해 절단면에 버(burr)가 발생한다. 특히, 다이싱 블레이드로 절단하는 동안 열이 발생되어 절단면을 산화시켜서 절단면이 울퉁불퉁하게 되는 경우가 발생한다. 이로 인해 리드 프레임(40)의 절단면이 불균일하게 되고, 불균일한 단면에 도금이 행해져서 도금면이 불균일하게 된다.
3. 도금이 불균일하게 됨에 따라 본딩 패드를 인식하지 못하여 발생하는 불량 및 도금의 불량으로 인해 추후의 와이어 본딩이 안되는 불량 등이 발생한다. 즉, 리드 프레임(40)을 절단한 단면이 버(burr)와 도금의 불균일(도 9의 (b) 참조) 등으로 인해 자기센서 패키지를 메인 보드에 탑재시킨 후에 행하는 와이어 본딩 공정에서 불량이 자주 발생한다. 이는 자기센서 패키지의 제조시 발생하는 총 불량율의 70 ~ 80% 정도를 차지한다. 도 9의 (a)는 양품을 도시하였다.
4. 다량의 불량 발생으로 인해 양산시 수율이 급격하게 저하된다. 이로 인해 제조단가의 급격한 상승을 야기시킨다.
5. 상술한 종래의 와이어 본딩 방식의 공정순서를 살펴 보면, 자기센서 칩(32) 다이 부착 → 와이어 본딩 → EMC 몰딩 → 절단(saw) → Au 도금 → 검사(inspection) → 메인 보드로의 실장(다이 부착) → 와이어 본딩의 순으로 이루어진다. 즉, Au 도금까지를 자기센서 패키지를 제조하는 공정이라고 할 수 있고, 그 이후부터는 자기센서 패키지를 메인 보드와 결합시키는 공정이라고 할 수 있다.
이와 같이 종래의 와이어 본딩 방식은 많은 공정수를 요구한다. 공정수가 많다 보면 본의 아니게 불량률이 높게 되므로 공정수의 절감이 절실한 상황이다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 제조공정수를 줄이고서도 제조가 가능한 자기센서 패키지를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 제조공정수를 줄이고서도 자기센서 패키지의 양산 수율을 향상시킬 수 있도록 한 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 상기의 제조방법으로 제조된 자기센서 패키지를 메인 보드에 표면실장시킨 센서 모듈을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 자기센서 패키지의 제조방법은, 저면에 단자 패턴이 구역별로 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 구역별로 형성된 인쇄회로기판의 상면에 구역별로 자기센서 칩을 탑재시키는 탑재과정; 탑재된 자기센서 칩과 그에 상응하는 와이어 본딩용 패턴을 전기적으로 연결하는 연결과정; 연결과정 이후에 자기센서 칩 들이 배열되어 있는 인쇄회로기판을 몰딩하여 몰딩체를 생성하되, 단자 패턴을 노출되게 몰딩하는 몰딩과정; 및 몰딩체를 직교하는 방향으로 자기센서 칩들 사이를 절단하여 성형화된 자기센서 패키지로 각각 분리하는 분리과정을 포함한다.
분리과정은 자기센서 칩들 사이를 절단할 때, 노출된 단자 패턴의 일측 끝부를 이웃한 면과 맞닿게 절단한다.
본 발명의 실시예에 따른 자기센서 패키지는, 저면에 단자 패턴이 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 형성된 인쇄회로기판; 및 인쇄회로기판의 상면에 탑재되고 와이어 본딩용 패턴과 전기적으로 연결된 자기센서 칩을 포함한다.
단자 패턴과 와이어 본딩용 패턴은 도전성 재료가 도포 또는 충전된 스루 홀을 통해 상호 연결된다.
본 발명의 실시예에 따른 센서 모듈은, 메인 보드; 및 저면에 단자 패턴이 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 형성된 인쇄회로기판, 및 인쇄회로기판의 상면에 탑재되고 와이어 본딩용 패턴과 전기적으로 연결된 자기센서 칩을 포함한 자기센서 패키지를 포함하고,
자기센서 패키지는 메인 보드에 대하여 적어도 X축 또는 Y축 방향으로 표면실장되되, X축 또는 Y축 방향으로의 표면실장시 단자 패턴이 노출되게 수직 방향으로 표면실장된다.
이러한 구성의 본 발명에 따르면, 자기센서 칩을 패키징한 후에 절단작업시 금속의 리드 프레임에 대신에 인쇄회로기판을 절단하게 되므로 다이싱 블레이드의 마모율을 저감시키게 된다.
자기센서 칩을 패키징한 후에 도금 공정이 필요없게 되어 비용 절감 및 제조 사이클 타임을 줄이게 된다.
EMC몰딩 및 절단 이후에 별도의 와이어 본딩 없이 메인 보드상에 바로 수직으로 표면실장되므로, 공정 단축 및 수율 향상의 효과를 얻는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 자기센서 패키지와 그의 제조방법 및 센서 모듈에 대하여 설명하면 다음과 같다.
도 10 내지 도 15는 본 발명의 실시예에 따른 자기센서 패키지의 구성 및 제조과정을 설명함과 더불어 제조된 자기센서 패키지를 이용한 센서 모듈을 설명하기 위한 도면이다.
먼저, 도 10과 같이 자기센서용 PCB기판 영역(72)을 갖춘 베이스 기판(70)을 준비한다. 청구항에 기재된 인쇄회로기판은 베이스 기판(70)을 의미하는 것으로 보면 된다. 자기센서용 PCB기판 영역(72)은 각각의 자기센서 칩이 구역(영역)별로 탑재가능하도록 다수의 구역(영역)을 갖는다. 다수개의 구역 각각의 저면에는 단자 패턴(도 10에서는 도시 생략; 도 14의 92)이 형성되고, 다수개의 구역 각각의 상면에는 다이용 패턴(74) 및 와이어 본딩용 패턴(76a, 76b, 76c, 76d)이 형성된다. 또 한, 다수개의 구역 각각의 상면에는 자기센서 칩 위치확인용 인식자(78a, 78b) 및 저면의 단자 패턴과의 신호 연결을 위한 스루 홀(through hole)(80a, 80b)이 형성된다. 도 10에는 스루 홀(80a, 80b)이 두 개인 것으로 도시되어 있으나, 실제적으로는 네 개이다. 이는 도면의 이해를 돕기 위해 간략하게 도시한 것일 뿐이다. 와이어 본딩용 패턴(76a, 76b, 76c, 76d)과 단자 패턴은 스루 홀(80a, 80b)을 통해 연결되는 것으로 이해하면 된다. 도 10에서, "K"는 절단선이다. 도 10에서, 단자 패턴과 다이용 패턴(74) 및 와이어 본딩용 패턴(76a, 76b, 76c, 76d)은 패드로 이해하여도 된다.
이후, 도 11에서와 같이 자기센서 칩(80)의 모서리 부분을 자기센서 칩 위치확인용 인식자(78a, 78b)에 맞춘 후에 자기센서 칩(80)을 접착체 등을 이용하여 다이용 패턴(74)에 본딩한다.
그리고, 도 12에서와 같이 자기센서 칩(80)의 입출력 단자(접점)와 그에 인접한 와이어 본딩용 패턴(76a, 76b, 76c, 76d) 사이를 와이어(82)를 이용하여 본딩하여 전기적으로 연결시킨다.
이어, 도 13에서와 같이 자기센서 칩(80)들이 어레이되어 있는 자기센서용 PCB기판 영역(72)의 상면을 한꺼번에 EMC몰딩한다. 이때, 자기센서용 PCB기판 영역(72)의 저면의 단자 패턴은 그대로 노출시킨다. 도 13에서, 참조부호 84는 몰딩형 금형으로 EMC몰딩을 함에 의해 생성된 몰딩체이다.
이후에는, 몰딩체(84)를 다수개의 조각으로 분리하게 된다. 즉, 몰딩체(84)를 다이싱 블레이드(도시 생략)를 이용하여 절단(sawing)하게 되는데, 자기센서 칩(80)들 사이를 절단한다.
그 결과, 도 14에서와 같이 낱개로 된 자기센서 패키지(90)를 얻게 된다. 도 14는 자기센서 패키지(90)의 저면을 나타내었다. 도 14에서 참조부호 92는 자기센서 패키지(90)의 저면에 형성된 단자 패턴(패드)을 의미한다. 단자 패턴(92)은 자기센서 패키지(90)의 저면에 노출된다. 단자 패턴(92)의 일측 끝부는 이웃한 면과 맞닿는다. 이와 같이 EMC몰딩된 상태에서 단자 패턴(92)의 일측 끝부가 이웃한 면과 맞닿도록 절단되어 얻어진 본 발명의 자기센서 패키지(90; 도 14 참조)는 기존의 자기센서 패키지(도 8 참조)에 비해 작은 두께를 갖게 된다. 도 10에서 도시하지 않은 단자 패턴(92)은 절단되었을 때를 고려하여 도 14에서와 같이 될 수 있도록 패터닝되어 있는다. 이와 같은 패터닝 기법과 절단 기법에 의해 각각의 자기센서 패키지(90)의 저면에 노출된 단자 패턴(92)의 일측 끝부가 이웃한 면과 맞닿을 수 있게 하는 것은 동종 업계에 종사하는 자라면 쉽게 이해가능한 내용이다.
이와 같이 하여 다수의 자기센서 패키지(90)를 얻게 되면 이를 도 15에서와 같이 메인 보드(100)에 표면실장한다. 자기센서 패키지(90)를 X축 및 Y축 방향으로 표면실장시킬 때에는 자기센서 패키지(90)의 저면이 아닌 수직방향으로 표면실장시킨다. 즉, 자기센서 패키지(90)를 X축 및 Y축 방향으로 표면실장시킬 경우에는 자기센서 패키지(90)의 저면의 단자 패턴(92)이 측방으로 노출되게 표면실장시킨다. 이때, 노출된 단자 패턴(92)의 일측 끝부는 메인 보드(100)의 상면에 접촉된다. 노출된 단자 패턴(92)과 메인 보드(100)는 와이어 본딩에 의한 연결이 아니라 납땜 (94) 등에 의해 상호 연결된다. 도 15에서, 메인 보드(100)상에 X축 방향으로 표면 실장된 것은 참조부호 96으로 표시된 자기센서 패키지이고, 메인 보드(100)상에 Y축 방향으로 표면실장된 것은 참조부호 98로 표시된 자기센서 패키지이다. 도 15에서 자기센서 패키지(90)는 메인 보드(100)상에 Z축 방향으로 표면실장된 것이다.
이와 같이 자기센서 패키지를 X축 및 Y축 방향으로 표면실장시킬 때(도 15에서 96, 98) 자기센서 패키지의 저면의 단자 패턴(92)이 측방으로 노출되게 표면실장시키게 되면 메인 보드(100)로의 실장시 와이어 본딩 공정을 제거하는 효과를 불러 일으킨다. 그리고, 자기센서 패키지를 Z축 방향으로 표면실장시킬 때(도 15에서 90)에는 일반적인 표면실장 방식과 동일하게 자기센서 패키지(90)의 저면(즉, 단자 패턴(92)이 형성된 면)이 메인 보드(100)의 상면에 접촉되게 표면실장시킨다. 이와 같이 하면, 3축 방향의 지자기 센싱이 가능한 센서 모듈이 완성된다. 필요에 따라서는 3축 중에서 어느 한 축을 제외한 2축 방향의 지자기 센싱이 가능한 센서 모듈을 완성할 수도 있다.
상술한 설명에서, X축 방향으로의 표면실장이라 함은 X축 방향의 자계 성분을 계측할 수 있도록 도 15의 자기센서 패키지(96)처럼 표면실장되는 것을 의미하고, Y축 방향으로의 표면실장이라 함은 Y축 방향의 자계 성분을 계측할 수 있도록 도 15의 자기센서 패키지(98)처럼 표면실장되는 것을 의미하며, Z축 방향으로의 표면실장이라 함은 Z축 방향의 자계 성분을 계측할 수 있도록 도 15의 자기센서 패키지(90)처럼 표면실장되는 것을 의미한다.
상술한 바와 같은 본 발명에 따르면, 자기센서 칩을 패키징한 후에 절단작업 시 금속의 리드 프레임에 대신에 인쇄회로기판을 절단하게 되므로 다이싱 블레이드의 마모율을 저감시키게 된다. 다이싱 블레이드의 마모율 저감으로 인해 다이싱 블레이드의 수명을 늘리게 되어 다이싱 블레이드의 교체율을 저감시키고 교체기간을 늘리게 된다.
특히, 종래에는 자기센서 칩을 패키징한 후에 도금 공정을 반드시 행하였는데, 본 발명에서는 도금 공정이 필요없게 되어 비용 절감 및 제조 사이클 타임을 줄이게 된다.
또한, 종래에는 도금면의 불균일로 인해 메인 보드상으로의 와이어 본딩이 안되는 불량이 발생하였으나, 본 발명에서는 패키지의 저면에 노출된 단자 패턴이 균일한 형상을 취할 뿐만 아니라 와이어 본딩없이 메인 보드상에 수직으로 표면실장되므로, 공정 단축 및 수율 향상의 효과를 얻는다. 즉, 종래에는 EMC몰딩 후 절단한 다음에 도금 공정을 수행하고 메인 보드로의 실장시 다이 부착 및 와이어 본딩 공정을 수행하였으나, 본 발명에서는 EMC몰딩 후 절단한 다음에 바로 메인 보드상에 수직으로 표면실장하면 되므로 도금 공정과 다이 부착 및 와이어 본딩 공정이 필요없게 된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
도 1의 (a)는 종래 Z축 자기센서의 평면도이다.
도 1의 (b)는 도 1의 (a)의 측면도이다.
도 2 내지 도 8은 일반적인 자기센서 패키지의 제조공정 및 구성을 설명하기 위해 채용된 도면으로서, 도 2는 일반적인 자기센서 패키지의 제조에 채용된 금속판의 일예를 나타낸 도면이고, 도 3은 도 2의 A부분의 확대도이며, 도 4는 일반적인 자기센서 칩의 일예를 나타낸 도면이고, 도 5는 자기센서 칩 본딩 및 와이어 본딩을 한 경우의 예를 나타낸 도면이며, 도 6은 EMC몰딩한 경우의 예를 나타낸 도면이고, 도 7은 절단공정의 예를 나타낸 도면이며, 도 8은 패키징화된 자기센서 패키지의 외관사시도이다.
도 9는 종래 와이어 본딩 방식에 의한 양품 및 불량품의 예를 나타낸 도면이다.
도 10 내지 도 15는 본 발명의 실시예에 따른 자기센서 패키지의 구성 및 제조과정을 설명함과 더불어 제조된 자기센서 패키지를 이용한 센서 모듈을 설명하기 위한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
70 : 베이스 기판 72 : 자기센서용 PCB기판 영역
80 : 자기센서 칩 90 : 자기센서 패키지
100 : 메인 보드

Claims (6)

  1. 자기센서 패키지를 제조하는 방법으로서,
    저면에 단자 패턴이 구역별로 노출되게 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 구역별로 형성된 인쇄회로기판의 상기 상면에 구역별로 자기센서 칩을 탑재시키는 탑재과정;
    상기 탑재된 자기센서 칩과 그에 상응하는 와이어 본딩용 패턴을 전기적으로 연결하는 연결과정;
    상기 연결과정 이후에 상기 자기센서 칩들이 배열되어 있는 인쇄회로기판의 상면을 몰딩하여 몰딩체를 생성하되, 상기 인쇄회로기판의 저면의 단자 패턴을 노출되게 몰딩하는 몰딩과정; 및
    상기 몰딩체를 직교하는 방향으로 상기 자기센서 칩들 사이를 절단하여 성형화된 자기센서 패키지로 각각 분리하는 분리과정을 포함하는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 분리과정은
    상기 자기센서 칩들 사이를 절단할 때, 상기 노출된 단자 패턴의 일측 끝부를 이웃한 면과 맞닿게 절단하는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  3. 저면에 단자 패턴이 노출되게 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 형성된 인쇄회로기판; 및
    상기 인쇄회로기판의 상면에 탑재되고 상기 와이어 본딩용 패턴과 전기적으로 연결된 자기센서 칩을 포함하는 것을 특징으로 하는 자기센서 패키지.
  4. 청구항 3에 있어서,
    상기 단자 패턴과 상기 와이어 본딩용 패턴은 도전성 재료가 도포 또는 충전된 스루 홀을 통해 상호 연결된 것을 특징으로 하는 자기센서 패키지.
  5. 메인 보드; 및
    저면에 단자 패턴이 노출되게 형성되고 상면에는 다이용 패턴 및 와이어 본딩용 패턴이 형성된 인쇄회로기판, 및 상기 인쇄회로기판의 상면에 탑재되고 상기 와이어 본딩용 패턴과 전기적으로 연결된 자기센서 칩을 포함한 자기센서 패키지를 포함하고,
    상기 자기센서 패키지는 상기 메인 보드에 대하여 적어도 X축 또는 Y축 방향으로 표면실장되되, 상기 X축 또는 Y축 방향으로의 표면실장시 상기 인쇄회로기판의 저면에 노출되게 형성된 단자 패턴이 노출되게 수직 방향으로 표면실장된 것을 특징으로 하는 센서 모듈.
  6. 청구항 5에 있어서,
    상기 단자 패턴과 상기 와이어 본딩용 패턴은 도전성 재료가 도포 또는 충전된 스루 홀을 통해 상호 연결된 것을 특징으로 하는 센서 모듈.
KR1020070113503A 2007-11-08 2007-11-08 자기센서 패키지와 그의 제조방법 및 센서 모듈 KR100930960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113503A KR100930960B1 (ko) 2007-11-08 2007-11-08 자기센서 패키지와 그의 제조방법 및 센서 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113503A KR100930960B1 (ko) 2007-11-08 2007-11-08 자기센서 패키지와 그의 제조방법 및 센서 모듈

Publications (2)

Publication Number Publication Date
KR20090047592A KR20090047592A (ko) 2009-05-13
KR100930960B1 true KR100930960B1 (ko) 2009-12-10

Family

ID=40856925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113503A KR100930960B1 (ko) 2007-11-08 2007-11-08 자기센서 패키지와 그의 제조방법 및 센서 모듈

Country Status (1)

Country Link
KR (1) KR100930960B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107367288B (zh) * 2017-07-27 2023-11-21 宁波中车时代传感技术有限公司 一种微型磁通门传感器制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058916A (ko) * 2001-12-27 2003-07-07 신꼬오덴기 고교 가부시키가이샤 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법
JP2007178203A (ja) 2005-12-27 2007-07-12 Alps Electric Co Ltd 磁気方位検出装置
KR100742569B1 (ko) * 2006-05-23 2007-07-25 (주) 아모센스 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058916A (ko) * 2001-12-27 2003-07-07 신꼬오덴기 고교 가부시키가이샤 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법
JP2007178203A (ja) 2005-12-27 2007-07-12 Alps Electric Co Ltd 磁気方位検出装置
KR100742569B1 (ko) * 2006-05-23 2007-07-25 (주) 아모센스 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지

Also Published As

Publication number Publication date
KR20090047592A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP4872683B2 (ja) モールドパッケージの製造方法
US11302669B2 (en) Wire bond cleaning method and wire bonding recovery process
JP6193665B2 (ja) 半導体装置の製造方法
JP2014007287A (ja) 半導体装置の製造方法
JP5034670B2 (ja) モールドパッケージ
KR100930960B1 (ko) 자기센서 패키지와 그의 제조방법 및 센서 모듈
KR100538020B1 (ko) 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법
KR100901810B1 (ko) 자기센서 패키지 및 자기센서 패키지의 제조방법
KR100742569B1 (ko) 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지
JP4025490B2 (ja) 半導体装置の製造方法
JP2000183218A (ja) Ｉｃパッケージの製造方法
JP3854814B2 (ja) 半導体装置の製造方法
JP3854819B2 (ja) 半導体装置の製造方法
KR100894170B1 (ko) 리드 프레임, 이를 이용한 자기센서 패키지 및 그 자기센서패키지의 제조방법
KR100718460B1 (ko) 웨이퍼 검사용 니들 및 이를 구비하는 프로브카드
JP3681856B2 (ja) 樹脂封止型電子部品
JP3988777B2 (ja) 表面実装用の半導体パッケージおよびその製造方法
KR100752221B1 (ko) 와이어 본딩상태 감지용 방열판 프레임 및 이를 이용한와이어 본딩상태 감지방법
US9252124B2 (en) Circuit module having a substrate, semiconductor chip, and molding material formed by dicing
KR100403141B1 (ko) 반도체칩의 와이어 본딩용 캐필러리 구조
JP2012134276A (ja) 半導体装置、その製造方法、及び半導体装置の検査方法
KR100949443B1 (ko) 와이어 테일 커팅부를 갖는 와이어 본더 및 이를 이용한와이어 본딩방법
CN115810605A (zh) 引线框架、半导体装置、检查方法及引线框架的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171113

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 11