KR20030058916A - 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법 - Google Patents

수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법 Download PDF

Info

Publication number
KR20030058916A
KR20030058916A KR1020020081545A KR20020081545A KR20030058916A KR 20030058916 A KR20030058916 A KR 20030058916A KR 1020020081545 A KR1020020081545 A KR 1020020081545A KR 20020081545 A KR20020081545 A KR 20020081545A KR 20030058916 A KR20030058916 A KR 20030058916A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
resin
chip mounting
substrate
mounting portion
Prior art date
Application number
KR1020020081545A
Other languages
English (en)
Inventor
아오키마사요시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030058916A publication Critical patent/KR20030058916A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

절연 기판은 기판의 일단에서 타단으로 연장하는 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부와 수지 유통 포트를 갖는다. 상기 수지 유통 포트는 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있다. 반도체 칩은 각각의 반도체 칩 탑재부 위에 탑재된다. 몰드는 제 1 및 제 2 캐비티가 상기 수지 유통 포트에 의해 서로 연통되도록, 기판의 각각이 면 위에 제 1 및 제 2 캐비티부를 포함하는 캐비티를 구획한다. 상기 수지가 상기 수지 유통 포트를 통해 유입되어 밀봉 수지로 상기 제 1 및 제 2 캐비티부 모두를 채우도록 상기 캐비티 내로 밀봉 수지를 주입한다.

Description

수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의 제조 방법{WIRING SUBSTRATE USED FOR RESIN MOLDING AND PROCESS OF MANUFACTURING SEMICONDUCTOR DEVICE USING THE WIRING SUBSTRATE}
본 발명은 수지 몰드용 배선 기판 및 이 배선 기판을 조립한 반도체 장치의 제조 방법에 관한 것이다.
도 8에 나타낸 것과 같이, 보드-온-칩형 반도체 장치는, 수지 기판(10)의 일면에 형성된 반도체 칩 탑재부에 반도체 칩(12)을 접착제(11)로 고착하는 방식으로 이루어진다. 수지 기판(10)의 타면에 형성된 배선 패턴(13)과 반도체 칩(12)의 단자부는 수지 기판(10) 위에 형성된 관통 구멍(슬릿)(14) 속에 삽입된 본딩 와이어(15)에 의해 서로 전기적으로 접속되어 있다. 참조 번호 16은 외부와 접속용의 볼 단자이다. 이 볼 단자(16)는 배선 패턴(13)위에 설치된다.
본딩 와이어(15) 및 관통구멍(14)이 단지 포팅(potting) 수지로 밀봉되어 있는 단순한 BOC형 반도체 장치가 알려져있다. 그러나, 최근에는 반도체 장치의 신뢰성을 향상시키기 위해, 트랜스퍼 몰드(transfer mold)에 의해 밀봉 수지(17)로 반도체 칩(12)과 본딩 와이어(15) 모두를 밀봉하는 반도체 장치가 요구되고 있다.
도 9는 상기 트랜스퍼 몰드에 의해 만들어진 반도체 장치의 제조 방법의 일례를 나타낸 도면이다.
이 제조 방법에 따르면, 다수의 반도체 칩이 소정 폭을 갖는 배선 기판 위에 탑재되고, 한번에 몰드된다. 그 후, 수지-몰드된 배선 기판이 절단되어, 개별 반도체 장치로 분리된다.
배선 기판(18)의 스트립(strip) 형상 수지 기판(10)의 일면 위에, 수지 기판(10)의 폭 방향으로 복수개(도면에 나타낸 예에서는, 3개) 배치되어 있는 반도체 칩 탑재부가 수지 기판의 세로(longitudinal) 방향으로 복수 열 설치되어 있다. 수지 기판(10)의 폭 방향으로, 반도체 칩 탑재부의 각 열마다, 하나의 관통구멍(14)이 설치된다. 수지 기판(10)의 타면에, 배선 패턴(13)(도 9에 나타내지 않음)이 설치되고, 관통 구멍(14) 속에 삽입된 본딩 와이어를 통해 반도체 칩 탑재부 위에 탑재된 반도체 칩(12)의 단자부와 전기적으로 접속된다.
반도체 칩(12)은 배선 기판(18) 위의 각 반도체 탑재부에 접착제로 고착한다. 반도체 칩의 단자부와 배선 패턴을 본딩 와이어에 의해 서로 접속한 후, 배선 기판(18)을 도 11에 나타낸 것처럼 금형내에 조립한다.
각 열의 반도체 칩 탑재부에, 하나의 공통 관통 구멍(슬릿)(14)을 형성한다. 따라서, 반도체 칩(12)이 각 반도체 칩 탑재부에 탑재될 때, 반도체 칩(12)으로 덮이지 않은 관통 구멍 부분(14a)가 존재한다.
도면에 나타낸 A방향으로, 금형속에 밀봉 수지를 주입할 때, 주입된 수지는 도 11에 나타낸 것처럼 관통 구멍 부분(14a)로부터 수지 기판(10)의 반대측(배선 패턴이 형성된 측)으로 유입된다. 따라서, 한번에 반도체 칩(12)과 본딩 와이어(15) 모두에 대해 밀봉 수지의 몰딩을 실행할 수 있다. 또한, 도 11은 도 9의 a-a선을 따라 취한 단면도이고, 도 12는 도 10의 b-b선을 따라 취한 단면도이다.
도 10은 또다른 제조 방법을 나타낸 도면이다. 이 제조 방법에 따르면, 각 반도체 칩 탑재부 마다에 독립한 관통 구멍(슬릿)(14)이 설치되어 있다. 이 관통 구멍(14)의 길이는 탑재되는 반도체 칩(12)으로 덮이지 않은 부위(14a)가 생기도록 결정된다.
배선 기판(18)을 도 12에 나타낸 것처럼 금형속에 조립하고, 밀봉 수지를 도면에 나타낸 것처럼 A방향으로 주입한 경우, 주입된 수지는 도 12에 나타낸 것처럼 관통 구멍 부분(14a)로부터 수지 기판(10)의 반대측으로 유입된다. 따라서, 동시에 반도체 칩(12)과 본딩 와이어(15) 모두에 대해 수지 밀봉을 실행할 수 있다.
그러나, 상술한 종래의 반도체 장치 제조 방법에는 아래와 같은 문제점이 생겼다.
도 11 및 12에 나타낸 것처럼, 상기 어느 제조 방법에서도, 관통 구멍 부분(14a)를 통해 밀봉 수지는 수지 기판(10)의 반대측으로 동시에 유입된다. 따라서, 관통 구멍 부분(14a)으로부터 수지 기판(10)의 배선 패턴 형성측으로 유입되는 수지압에 의해, 수지 기판(10)이 밀려 올라가는 경향이 있다. 이것이 수지를 몰딩하는 이 방법의 문제점이다.
상기의 이유로 인해, 밀봉 수지가 수지 기판(10)과 금형 파팅(parting)면 사이로 유출된다. 따라서, 밀봉 수지의 누설이나 버어(burr)의 문제가 발생한다.
용제가 밀봉 수지속에 혼입되어 있기 때문에, 수지 기판이 조금 부상하는 경우에도, 용제가 배선 패턴(13) 위에 브리드(breed)되고, 볼 단자(16) 형성면 위에 부착하고, 이것은 볼 단자(16)의 고착성에 대한 저해요소가 된다.
도 1은 배선 기판의 표면도.
도 2는 배선 기판의 이면도.
도 3은 밀봉 수지의 주입을 개시한 상태를 설명하는 도 2의 x-x'선을 따라 취한 개략 단면도.
도 4는 반도체 칩측이 수지로 채워져 있는 상태를 설명하는 도 2의 x-x'선을 따라 취한 개략 단면도.
도 5는 수지가 수지 유통 구멍으로부터 수지 기판의 이면측으로 흐르는 상태를 설명하는 도 2의 x-x'선을 따라 취한 개략 단면도.
도 6은 수지 기판의 이면측이 수지로 채워져 있는 상태를 설명하는 도2의 x-x'선을 따라 취한 개략 단면도.
도 7은 수지압의 방향을 나타내는 단면 개략 설명도.
도 8은 보드-온-칩(board-on-chip)(BOC)형 반도체 장치의 단면도.
도 9는 종래 제조 방법의 일례를 나타내는 개략 설명도.
도 10은 종래 제조 방법의 또다른 일례를 나타내는 개략 설명도.
도 11은 도 9의 a-a선을 따라 취한 단면도.
도 12는 도 10의 b-b선을 따라 취한 단면도.
도면의 주요부분에 대한 부호의 설명
20 배선 기판 21 수지 기판
22 반도체 칩 탑재부 23 관통 구멍
24 배선 패턴 25 수지 유통 구멍
26 반도체 칩 27 금형
28 수지 29 본딩 와이어
본 발명은 상기 문제점들을 해결하기 위해 이루어진 것이다.
본 발명의 목적은 수지 누설, 버어(burr)의 발생 및 용제의 브리드를 방지할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 또다른 목적은 상기 반도체 장치 제조 방법을 바람직하게 적용한 배선 기판을 제공하는 것이다.
본 발명의 일 태양에 따르면,
제 1 및 제 2 면, 상기 기판의 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 및 상기 기판의 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port)를 갖는 절연 기판을 구비하는 것을 특징으로 하는 수지몰드(resin-molded)형 반도체 장치 제조용 배선 보드를 제공한다.
상기 기판은 반도체 칩이 기판의 반도체 칩 탑재부 위에 탑재될 때, 관통 구멍이 제 1 면에서 상기 반도체 칩에 의해 완전히 덮히고, 반도체 칩의 단자들이 상기 관통 구멍 내에 노출되도록, 각각의 반도체 칩 탑재부 내에 복수의 관통 구멍을 더 갖는다.
각각의 반도체 칩 탑재부는 모두 동일한 크기이고, 상기 소정 방향을 따라 등간격으로 배치되어 있다.
절연 기판은 세로(longitudinal) 방향 스트립(strip) 형상 수지 시트(sheet)이고, 상기 일 방향은 세로 방향 시트의 폭 방향이다.
본 발명의 또다른 태양에 따르면,
제 1 및 제 2 면, 상기 기판의 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 상기 기판의 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부를 제외하고, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port), 및 반도체 칩이 반도체 칩 탑재부 위에 탑재될 때 관통 구멍이 제 1 면의 상기 반도체 칩으로 완전히 덮히고, 반도체 칩의 단자가 상기 관통 구멍 내에 노출되도록 된 각각의 반도체 칩 탑재부 내의 복수의 관통 구멍을 갖는 절연 기판, 및
반도체 칩이 반도체 칩 탑재부 위에 탑재된 후 상기 반도체 칩의 단자가 상기 관통 구멍을 통과하는 본딩 와이어에 의해 배선 패턴과 전기적으로 접속될 수있도록 한 상기 기판의 제 2 면 위에 형성된 배선 패턴을 구비하는 것을 특징으로 하는 수지 몰드형 반도체 장치 제조용 배선 보드를 제공한다.
본 발명의 또다른 태양에 따르면,
제 1 및 제 2 면, 상기 기판의 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 및 상기 기판의 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부를 제외하고, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port)를 갖는 절연 기판을 준비하는 단계와,
각각의 반도체 칩 탑재부 위에 반도체 칩을 탑재하는 단계와,
제 1 및 제 2 캐비티(cavity)가 상기 수지 유통 포트에 의해 서로 연통(連通)하도록, 상기 기판의 제 1 및 제 2 면 위에 제 1 및 제 2 캐비티부를 각각 포함하는 캐비티를 구획(define)하는 몰드를 세팅하는 단계와,
상기 수지가 상기 수지 유통 포트를 통해 유입되어 밀봉 수지로 상기 제 1 및 제 2 캐비티부 모두를 채우도록 상기 캐비티 내로 상기 밀봉 수지를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.
상기 밀봉 수지가 상기 기판의 타단의 근방에 위치하는 게이트를 통해 상기 캐비티로 주입된다.
상기 반도체 칩이 접착제에 의해 상기 각각의 반도체 칩 탑재부 위에 탑재된다.
상기 몰드는, 상기 기판의 제 1 및 제 2 면 위에 각각 제 1 및 제 2 캐비티부를 구획하기 위해, 상기 제 1 및 제 2 면으로부터 상기 기판을 각각 집도록(nip) 하기 위해 제 1 및 제 2 몰드부를 포함한다.
상기 캐비티부 중 하나를 먼저 수지로 채우고, 그 다음 상기 캐비티부 중 다른 하나를 수지로 채우는 방식으로, 상기 제 1 및 제 2 몰드부 중 하나에 설치되고, 상기 기판의 타단 근방에 위치하는 게이트를 통해서 상기 캐비티 내로 상기 밀봉 수지를 주입한다.
상기 기판을 준비하는 단계는, 각각의 반도체 칩 탑재부 내에 복수의 관통 구멍을 형성하는 단계와 상기 기판의 제 2 면 위에 배선 패턴을 형성하는 단계를 더 포함하고,
상기 반도체 칩을 탑재하는 단계는, 상기 관통 구멍을 제 1 면의 상기 반도체 칩으로 완전히 덮고, 상기 관통 구멍 내에 반도체 칩의 단자를 노출하는 단계와 상기 관통 구멍을 통과하는 본딩 와이어에 의해 상기 반도체 칩의 단자를 배선 패턴에 전기적으로 접속하는 단계를 더 포함한다.
본 발명의 또다른 태양에 따르면,
제 1 및 제 2 면, 상기 기판의 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 상기 기판의 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부를 제외하고, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port), 및 각각의 반도체 칩 탑재부 내의 복수의 관통 구멍을 갖는 절연 기판과,
상기 기판의 제 2 면 위에 형성된 배선 패턴과,
상기 관통 구멍이 제 1 면의 상기 반도체 칩으로 완전히 덮히고, 반도체 칩의 단자가 상기 관통 구멍 내에 노출되도록 반도체 칩 탑재부 위에 탑재된 반도체 칩과,
반도체 칩의 단자를 상기 배선 패턴에 전기적으로 접속하기 위해 상기 관통 구멍을 통과하는 본딩 와이어와, 및
적어도 상기 반도체 칩, 상기 배선 패턴과 상기 본딩 와이어를 밀봉하기 위한 밀봉 수지를 구비하는 것을 특징으로 하는 수지 몰드형 반도체 장치를 제공한다.
(실시예)
첨부 도면을 참조하면서, 본 발명의 바람직한 실시예를 아래에서 상세히 설명한다.
우선, 배선 기판(20)을 아래에서 설명한다.
도 1은 배선 기판(20)의 표면도이고, 도 2는 배선 기판(20)의 이면도이다.
배선 기판(20) 위에, 예를 들어 글래스-크로스(glass-cross)를 포함하는 에폭시 수지 또는 폴리이미드 수지 등의 수지와 같은 재료로 만들어진 스트립 형상 절연 기판(21)의 일면 위에, 수지 기판(21)의 폭 방향으로 배치되어 있는 반도체 칩 탑재부(22)가 수지 기판(21)의 세로(longitudinal) 방향으로 복수 열 설치되어 있다.
각 반도체 칩 탑재부(22)에는, 탑재될 반도체 칩에 의해 완전히 덮힐 슬릿형상 관통 구멍(23)이 설치된다. 도면에 나타낸 실시예에서, 3개의 반도체 칩 탑재부(22)가 배치된 반도체 칩 탑재부의 각 열에, 3개의 관통 구멍(23)이 배치된 하나의 관통 구멍 열이 형성된다. 관통 구멍 열 위에 배치된 슬릿 형상 관통 구멍(23)은 동일한 방향(수지 기판(21)의 폭 방향)으로 연장되어 있다. 각 관통 구멍(23)의 길이 및 폭 모두 탑재될 반도체 칩의 길이 및 폭보다 작다.
수지 기판(21)의 타면 위에는, 반도체 칩 탑재부(22) 위에 탑재되는 경우, 관통 구멍(23) 속에 삽입된 본딩 와이어를 통해서 반도체 칩의 단자부와 전기적으로 접속되는 배선 패턴(24)이 설치되어 있다.
반도체 칩 탑재부의 각 열에는, 관통 구멍 열의 연장선 상에 위치하는 수지 기판(21)의 일측 엣지부에, 수지 기판의 일면으로부터 수지 기판(21)의 이면으로 수지를 유통시키는 수지 유통 구멍(25)이 설치되어 있다.
수지 유통 구멍(25)은 스트립 형상 수지 기판(21)의 일측 엣지부에만 설치되고, 타측 엣지부에는 설치되지 않는다. 반도체 칩 탑재부의 각 열에는 적어도 하나의 수지 유통 구멍(25)이 설치되고, 수지 유통 구멍(25)의 위치는 관통 구멍 열의 연장선 상에 위치하며, 반도체 칩 탑재부(22)로부터 이동된 위치에 위치한다.
또한, 각 반도체 칩 탑재부(22)는 미리 접착제로 도포되어도 좋다.
다음으로, 도 3 내지 7을 참조하면서, 반도체 장치 제조 방법에 대하여 설명한다.
먼저, 반도체 칩(26)의 단자부 측이 탑재부 측으로 향하면서 반도체 칩(26)이 관통 구멍(23)을 덮을 수 있도록, 반도체 칩(26)이 배선 기판(20)의 각 반도체칩 탑재부(22) 위에 접착제로 탑재된다. 단자부는 관통 구멍(23) 부위에 노출된다. 그 뒤, 이와 같이 탑재된 반도체 칩(26)의 단자부와 배선 패턴(24)은 도 7에 나타낸 것처럼 관통 구멍(23) 속에 삽입된 본딩 와이어(29)에 의해 서로 전기적으로 접속된다.
상술한 것처럼 반도체 칩(26)이 탑재된 배선 기판(20)은 도 3 및 7에 나타낸 것처럼 금형(27) 내에 조립된다.
금형(27)은 상형(上型)(27a) 및 하형(27b)을 포함한다. 상형(27a)에는, 각 열의 반도체 칩(26)을 밀봉하기 위한 캐비티(27c)가 형성된다. 하형(27b)에는, 각 열의 관통 구멍 및 본딩 와이어(29)를 밀봉하기 위한 캐비티(27d)가 형성된다. 따라서, 캐비티(27c, 27d)는 수지 유통 구멍(25)으로만 서로 연통(連通)한다.
다음으로, 밀봉용 수지(28)를 금형(27) 내에 주입한다. 이 경우, 밀봉용 수지(28)는 도 3에 나타낸 화살표(A)측, 즉, 수지 유통 구멍(25)측 반대쪽인 배선 기판(20)의 타측 위의 측면 엣지부로부터 주입된다.
관통 구멍(23)이 반도체 칩(26)에 의해 폐쇄되기 때문에, 수지(28)는 도 4에 나타낸 것처럼 반도체 칩(26) 측의 캐비티(27c)를 채운다. 그 다음, 수지(28)는 도 5에 나타낸 것처럼 배선 기판(20)의 배선 패턴(24) 형성면 측인 캐비티(27d)로 수지 유통 구멍(25)을 통해 유입된다. 이와 같이, 수지(28)는 도 6에 나타낸 것처럼 관통 구멍(23), 배선 패턴(24)의 일부 및 본딩 와이어(29)를 밀봉한다.
상술한 것처럼, 수지(28)는 우선 반도체 칩(26)이 존재하는 측의 캐비티(27c)를 채운다. 이 때, 배선 기판(20)은 수지압에 의해 금형(27)의파팅면(parting face)방향으로 압압된다. 즉, 배선 기판(20)은 하형(27b)방향으로 압압된다. 따라서, 배선 기판이 밀려 올라갈 가능성은 없게 된다. 따라서, 수지의 누설, 수지의 버어 및 용제의 브리딩(bleeding)도 방지할 수 있다.
상술한 것처럼, 반도체 칩(26) 및 본딩 와이어(29)는 밀봉 수지(28)로 밀봉된 후, 배선 기판(20)을 금형 내로부터 취출하고, 도면에 나타내지는 않았지만 배선 패턴(24)의 랜드(land)부를 제외한 부위에 땜납 레지스트층을 형성한다. 그 다음, 외부 접속용 볼 단자(17)를 랜드부에 붙이고, 개별 조각으로 절단, 분리한다. 이와 같이 하여서, 반도체 장치를 완성한다.
상기 설명이 개시된 발명의 바람직한 실시예에만 국한된 것이 아니고, 기본 사상 및 범위를 일탈하지 않는 범위 내에서 본 발명에 대해 다양한 변화 및 변형을 할 수 있다는 것을 당업자는 잘 알 수 있다.
상술한 것처럼, 본 발명에 따르면 수지 누설, 버어의 발생 및 용제의 블리딩을 방지할 수 잇는 반도체 장치 제조 방법을 제공할 수 있다.

Claims (14)

  1. 제 1 및 제 2 면, 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 및 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port)를 갖는 절연 기판을 구비하는 것을 특징으로 하는 수지 몰드(resin-molded)형 반도체 장치 제조용 배선 기판.
  2. 제 1 항에 있어서,
    상기 기판은, 반도체 칩이 기판의 반도체 칩 탑재부 위에 탑재될 때, 관통 구멍이 제 1 면에서 상기 반도체 칩에 의해 완전히 덮히고, 반도체 칩의 단자들이 상기 관통 구멍 내에 노출되도록, 각각의 반도체 칩 탑재부 내에 복수의 관통 구멍을 더 갖는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 각각의 반도체 칩 탑재부는 모두 동일한 크기이고, 상기 소정 방향을 따라 등간격으로 배치되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 절연 기판은 세로(longitudinal) 방향 스트립(strip) 형상 수지 시트(sheet)이고, 상기 일 방향은 세로 방향 시트의 폭 방향인 것을 특징으로 하는 배선 기판.
  5. 제 1 및 제 2 면, 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port), 및 반도체 칩이 반도체 칩 탑재부 위에 탑재될 때 관통 구멍이 제 1 면의 상기 반도체 칩으로 완전히 덮히고, 반도체 칩의 단자가 상기 관통 구멍 내에 노출되도록 된 각각의 반도체 칩 탑재부 내의 복수의 관통 구멍을 갖는 절연 기판; 및
    반도체 칩이 반도체 칩 탑재부 위에 탑재된 후 상기 반도체 칩의 단자가 상기 관통 구멍을 통과하는 본딩 와이어에 의해 배선 패턴과 전기적으로 접속될 수 있도록 한 상기 기판의 제 2 면 위에 형성된 배선 패턴을 구비하는 것을 특징으로 하는 수지 몰드형 반도체 장치 제조용 배선 기판.
  6. 제 5 항에 있어서,
    상기 각각의 반도체 칩 탑재부는 모두 동일한 크기이고, 상기 소정 방향을 따라 등간격으로 배치되어 있는 것을 특징으로 하는 배선 기판.
  7. 제 5 항에 있어서,
    상기 절연 기판은 세로(longitudinal) 방향 스트립(strip) 형상 수지 시트(sheet)이고, 상기 일 방향은 세로 방향 시트의 폭 방향인 것을 특징으로 하는 배선 기판.
  8. 제 1 및 제 2 면, 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 및 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port)를 갖는 절연 기판을 준비하는 단계;
    각각의 반도체 칩 탑재부 위에 반도체 칩을 탑재하는 단계;
    제 1 및 제 2 캐비티(cavity)가 상기 수지 유통 포트에 의해 서로 연통(連通)하도록, 상기 기판의 제 1 및 제 2 면 위에 제 1 및 제 2 캐비티부를 각각 포함하는 캐비티를 구획(define)하기 위해 몰드를 세팅하는 단계; 및
    상기 수지가 상기 수지 유통 포트를 통해 유입되어 밀봉 수지로 상기 제 1 및 제 2 캐비티부 모두를 채우도록 상기 캐비티 내로 상기 밀봉 수지를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 밀봉 수지가 상기 기판의 타단의 근방에 위치하는 게이트를 통해 상기캐비티로 주입되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 반도체 칩이 접착제에 의해 상기 각각의 반도체 칩 탑재부 위에 탑재되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 8 항에 있어서,
    상기 몰드는, 상기 기판의 제 1 및 제 2 면 위에 각각 제 1 및 제 2 캐비티부를 구획하기 위해, 상기 제 1 및 제 2 면으로부터 상기 기판을 각각 집도록 하기 위해 제 1 및 제 2 몰드부를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 캐비티부 중 하나를 먼저 수지로 채우고, 그 다음 상기 캐비티부 중 다른 하나를 수지로 채우도록, 상기 제 1 및 제 2 몰드부 중 하나에 설치되고 상기 기판의 타단 근방에 위치하는 게이트를 통해서 상기 캐비티 내로 상기 밀봉 수지를 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 8 항에 있어서,
    상기 기판을 준비하는 단계는, 각각의 반도체 칩 탑재부 내에 복수의 관통구멍을 형성하는 단계; 및 상기 기판의 제 2 면 위에 배선 패턴을 형성하는 단계를 더 포함하고,
    상기 반도체 칩을 탑재하는 단계는, 상기 관통 구멍을 제 1 면의 상기 반도체 칩으로 완전히 덮고, 상기 관통 구멍 내에 반도체 칩의 단자를 노출하는 단계; 및 상기 관통 구멍을 통과하는 본딩 와이어에 의해 상기 반도체 칩의 단자를 배선 패턴에 전기적으로 접속하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 및 제 2 면, 일단에서 타단으로 연장하는 상기 제 1 면 위에 소정 방향을 따라 하나씩 배치된 복수의 반도체 칩 탑재부, 제 1 및 제 2 면에 개방되고, 그 사이를 관통하며, 상기 일단에 가장 가깝게 배치된 반도체 칩 탑재부가 아니라, 상기 소정 방향을 따라 상기 일단 근방에 위치하고 있는 수지 유통 포트(port), 및 각각의 반도체 칩 탑재부 내의 복수의 관통 구멍을 갖는 절연 기판;
    상기 기판의 제 2 면 위에 형성된 배선 패턴;
    상기 관통 구멍이 제 1 면의 상기 반도체 칩으로 완전히 덮히고, 반도체 칩의 단자가 상기 관통 구멍 내에 노출되도록 반도체 칩 탑재부 위에 탑재된 반도체 칩;
    반도체 칩의 단자를 상기 배선 패턴에 전기적으로 접속하기 위해 상기 관통 구멍을 통과하는 본딩 와이어, 및
    적어도 상기 반도체 칩, 상기 배선 패턴과 상기 본딩 와이어를 밀봉하기 위한 밀봉 수지를 구비하는 것을 특징으로 하는 수지 몰드형 반도체 장치.
KR1020020081545A 2001-12-27 2002-12-20 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법 KR20030058916A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001397347A JP3790705B2 (ja) 2001-12-27 2001-12-27 配線基板およびこれを用いた半導体装置の製造方法
JPJP-P-2001-00397347 2001-12-27

Publications (1)

Publication Number Publication Date
KR20030058916A true KR20030058916A (ko) 2003-07-07

Family

ID=19189177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081545A KR20030058916A (ko) 2001-12-27 2002-12-20 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법

Country Status (5)

Country Link
US (1) US6780681B2 (ko)
JP (1) JP3790705B2 (ko)
KR (1) KR20030058916A (ko)
SG (1) SG122773A1 (ko)
TW (1) TW200301552A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930960B1 (ko) * 2007-11-08 2009-12-10 주식회사 아모센스 자기센서 패키지와 그의 제조방법 및 센서 모듈

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
US7939382B2 (en) * 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
US7952179B2 (en) * 2007-06-28 2011-05-31 Sandisk Corporation Semiconductor package having through holes for molding back side of package
US20090173653A1 (en) * 2008-01-04 2009-07-09 Nanoventions Holdings, Llc Merchandising Systems, Methods of Merchandising, and Point-Of-Sale Devices Comprising Micro-Optics Technology
US20090172978A1 (en) * 2008-01-04 2009-07-09 Nanoventions Holdings, Llc Merchandising Systems, Methods of Merchandising, and Point-Of-Sale Devices Comprising Micro-Optics Technology
US20090173654A1 (en) * 2008-01-04 2009-07-09 Nanoventions Holdings, Llc Merchandising Systems, Methods of Merchandising, and Point-Of-Sale Devices Comprising Micro-Optics Technology
CN102246261B (zh) * 2008-11-17 2015-08-12 先进封装技术私人有限公司 用于密封半导体裸片的***
US20110115067A1 (en) * 2009-11-18 2011-05-19 Jen-Chung Chen Semiconductor chip package with mold locks
US20110117232A1 (en) * 2009-11-18 2011-05-19 Jen-Chung Chen Semiconductor chip package with mold locks
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553195B2 (ja) 1995-04-28 2004-08-11 沖電気工業株式会社 半導体装置とその製造方法
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP3194917B2 (ja) * 1999-08-10 2001-08-06 トーワ株式会社 樹脂封止方法
JP2001274292A (ja) 2000-03-27 2001-10-05 Shinko Electric Ind Co Ltd 配線基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930960B1 (ko) * 2007-11-08 2009-12-10 주식회사 아모센스 자기센서 패키지와 그의 제조방법 및 센서 모듈

Also Published As

Publication number Publication date
TW200301552A (en) 2003-07-01
US20030124814A1 (en) 2003-07-03
JP2003197660A (ja) 2003-07-11
JP3790705B2 (ja) 2006-06-28
SG122773A1 (en) 2006-06-29
US6780681B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
EP0817261B1 (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
US6521980B1 (en) Controlling packaging encapsulant leakage
US5493151A (en) Semiconductor device, lead frame and method for manufacturing semiconductor devices
KR0178698B1 (ko) 수지성형 방법 및 장치
KR20030058916A (ko) 수지 몰드용 배선 기판 및 이를 이용한 반도체 장치의제조 방법
EP0063811A1 (en) A method for manufacturing a plastic encapsulated semiconductor device
US6476507B1 (en) Resin sealing method and resin sealing apparatus
KR100253521B1 (ko) 칩 부품 탑재 기판, 칩 부품 탑재 구조, 및칩 부품 탑재 기판 제조 방법
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
KR960019690A (ko) 반도체장치의 제조방법
US5665296A (en) Molding technique for molding plastic packages
US5196917A (en) Carrier tape
KR100574996B1 (ko) 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
CN113394118B (zh) 封装结构及其形成方法
KR100641854B1 (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JPH09219470A (ja) 半導体装置
KR100361988B1 (ko) 반도체 패키지 제조용 부재 및 이것을 이용한 반도체패키지 제조 방법
KR100281305B1 (ko) 개선된박형패키지ic소자
JPH04355939A (ja) フィルムキャリアとこれを用いるモールド方法
KR20020053657A (ko) 몰드 플러시 제어 구조
KR100650048B1 (ko) 반도체 칩 패키지용 기판
JPH05211187A (ja) Ｉｃパッケージ用のモールド金型
KR100244509B1 (ko) 반도체 패키지의 제조방법
JPS5910251A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid