KR100538020B1 - 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 - Google Patents

리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 Download PDF

Info

Publication number
KR100538020B1
KR100538020B1 KR10-2003-0018848A KR20030018848A KR100538020B1 KR 100538020 B1 KR100538020 B1 KR 100538020B1 KR 20030018848 A KR20030018848 A KR 20030018848A KR 100538020 B1 KR100538020 B1 KR 100538020B1
Authority
KR
South Korea
Prior art keywords
lead
framework
outer lead
tie bar
lead frame
Prior art date
Application number
KR10-2003-0018848A
Other languages
English (en)
Other versions
KR20040010075A (ko
Inventor
미치이카즈나리
시노나가나오유키
셈바신지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040010075A publication Critical patent/KR20040010075A/ko
Application granted granted Critical
Publication of KR100538020B1 publication Critical patent/KR100538020B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

전기특성 검사를 효율적으로 행할 수 있는 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및 효율이 좋은 소형소자의 전기특성 검사방법을 제공한다. 프레임워크에 접속된 현수리드와, 반도체칩이 탑재되는 다이패드와, 이 반도체칩 상의 전극에 선단이 접속된 내부리드와, 이 내부리드의 말단으로부터 신장되어 선단이 다른 어느 부분에도 접속하지 않고 자유로운 상태로 있는 외부리드와, 수지밀봉영역을 형성하는 제1 타이바 및 제2 타이바와, 프레임워크의 외부리드의 선단과 대향하는 면에서 외부리드의 선단으로 향하여 돌출되게 설치한 직사각형 형상의 리드 지지부를 가지며, 프레임워크가 외부리드가 신장하는 방향에 대하여 수직인 방향으로 복수 나열되어, 인접하는 프레임워크 사이의 외부리드의 간격이 프레임워크 내의 외부리드의 간격의 정수배인 리드 프레임을 사용한다.

Description

리드 프레임, 이것을 사용한 반도체장치의 제조방법 및 소형소자의 전기특성 검사방법{LEAD FRAME, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD FOR INSPECTING ELECTRICAL PROPERTIES OF SMALL DEVICE USING THE LEAD FRAME}
본 발명은, 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및 소형소자의 전기특성 검사방법에 관한 것이다.
저렴한 소핀 IC용 패키지로서 리드 프레임을 사용한 수지밀봉형의 반도체장치가 보급되어 있고, 그 핀수 및 패키지 사이즈는 다종다양한 것으로 되어 있다.
도 9는, 종래의 SOP(Small Outline Package)형 패키지를 사용한 소자에 있어서, 리드 프레임 상에 탑재된 IC칩을 수지로 몰딩한 상태를 나타내는 평면 투시도이다. 도면에서, 22는 반도체칩을 수지몰드하여 되는 패키지, 23은, 패키지(22)와 일체로 되어 있는 리드 프레임이다. 리드 프레임(23)은, 다이패드(24), 리드(25), 현수리드(26) 및 타이바(27)를 구비하고 있고, 반도체칩(28)은 다이패드(24) 상에 다이본딩되어 있다. 또한, 리드(25)는, 패키지(22) 내에 위치하는 내부리드(25a)와, 내부리드(25a)에서 패키지 바깥쪽으로 연장되는 외부리드(25b)로 이루어진다. 내부리드(25a)는 반도체칩(28) 상의 전극패드(29)와 와이어(30)를 통해 결선되어 있다. 한편, 내부리드(25a)로부터 신장하는 외부리드(25b)는, 그 선단이 프레임워크(31)에 접속되어 있다. 또한, 현수리드(26)는, 반도체칩(28)과 프레임워크(31)의 사이에서, 외부리드(25b)를 가로지르도록 설치되어 있고, 패키지(22)를 수지몰드할 때의 수지의 외부리드(25b)로의 유출을 막는 역할을 다한다. 또한, 현수리드(26)는 다이패드(24)의 길이방향과 평행한 방향으로 연장되어, 양단이 프레임워크(31)에 접속되어 있고, 다이패드(24)를 지지하는 역할을 다한다.
다음에, 도 9에 나타내는 리드 프레임을 사용하여 반도체장치를 제조하는 방법에 대하여 설명한다. 우선, 다이패드(24) 상에 반도체칩(28)을 탑재하고, 반도체칩(28)과 내부리드(25a)를 와이어본딩법에 의해 와이어(30)를 통해 결선한다. 계속해서, 트랜스퍼 몰딩법에 의해, 다이패드(24), 내부리드(25a), 반도체칩(28) 및 와이어(30)를 수지로 밀봉하여 패키지(22)를 형성한다. 실제의 리드 프레임에서는, 예를 들면 도 10에 나타낸 바와 같이, 소자(32)가 리드 프레임(33)의 길이방향으로 복수 병설되는 구조를 가지고 있고, 각 소자(32)는 외부리드(34)의 길이방향과 리드 프레임(33)의 길이방향과 평행하게 되도록 배치된다. 다음에, 도 9에서, 타이바(27), 외부리드(25b)의 선단 및 현수리드(26)를 절단하여, 외부리드(25b)를 소정의 형상으로 굽힘 가공함으로써, 수지밀봉형 반도체장치가 완성된다. 도 11a는 완성된 수지밀봉형 반도체장치의 평면도이고, 도 11b는 그 측면도이다.
그런데, 종래는, 이와 같이 각각 분리된 반도체장치에 대하여, 각 리드부에 전극단자를 접속함으로써 전기특성의 검사를 행하고 있었다. 그렇지만, 하나 하나의 반도체장치에 대하여 검사를 행하기 위해서는, 측정할 때마다 반도체장치를 소정의 검사위치에 설치하지 않으면 안되기 때문에, 작업에 시간을 요한다는 문제가 있었다. 또한, 각 반도체장치는 작기 때문에 취급이 어렵고, 검사시나 반송시 등의 탈락에 의한 JAM이 발생하기 쉽다는 문제도 있었다. 또한, 패키지 사이즈에 맞추어 검사용 지그를 준비하지 않으면 안되고, 그 때문에 비용이 든다는 문제도 있었다.
본 발명은 이러한 문제점에 감안하여 이루어진 것이다. 즉, 본 발명의 목적은, 전기특성 검사를 효율적으로 행할 수 있는 리드 프레임 및 이것을 사용한 반도체장치의 제조방법을 제공하는 데 있다.
또한, 본 발명의 목적은, 효율이 좋은, 소형소자의 전기특성 검사방법을 제공하는 데 있다.
본 발명의 다른 목적 및 이점은 이하의 기재로부터 분명해 질 것이다.
본원 제1 국면에 관한 발명은, 프레임워크(framework)와,
상기 프레임워크에 양단이 접속된 현수리드와,
상기 현수리드에 지지되고, 반도체칩이 탑재되는 다이패드와,
상기 반도체칩 상의 전극에 와이어를 통해 선단이 접속된 복수의 내부리드와,
상기 내부리드의 말단으로부터 상기 반도체칩의 상하로 신장되고, 선단이 다른 어느 부분에도 접속하지 않고 자유로운 상태로 있는 복수의 외부리드와,
상기 내부리드의 근방에 위치하고, 상기 외부리드를 가로질러 상기 프레임워크에 양단이 접속된 제1 타이바와,
상기 외부리드의 선단부 근방에 위치하고, 상기 외부리드를 가로질러 상기 프레임워크에 양단이 접속된 제2 타이바와,
상기 프레임워크의 상기 외부리드의 선단과 대향하는 면에서 상기 외부리드의 선단으로 향하여 돌출되게 설치하여, 긴 변이 상기 복수의 외부리드가 나열되어 있는 방향과 평행하며 상기 복수의 외부리드의 전체가 차지하는 길이와 대략 같은 길이인 직사각형 형상의 리드 지지부를 가지며,
상기 프레임워크는 상기 외부리드가 신장하는 방향에 대하여 수직인 방향으로 복수 나열되어 있고, 인접하는 상기 프레임워크 사이의 상기 외부리드의 간격이 실질적으로 상기 프레임워크 내의 상기 외부리드의 간격의 n배(n은 정수)인 것을 특징으로 하는 리드 프레임에 관한 것이다.
본원 제2 국면에 관한 발명은, 프레임워크와,
상기 프레임워크에 양단이 접속된 현수리드와
상기 현수리드에 지지되는 다이패드와,
복수의 내부리드와,
상기 내부리드의 말단으로부터 신장되고, 선단이 다른 어느 부분에도 접속하지 않고 자유로운 상태로 있는 복수의 외부리드와,
상기 외부리드를 가로질러 상기 프레임워크에 양단이 접속된 제1 타이바와,
삭제
상기 프레임워크의 상기 외부리드의 선단과 대향하는 면으로부터 상기 외부리드의 선단으로 향하여 돌출되게 설치하는 리드 지지부를 갖는 리드 프레임을 준비하는 공정과,
삭제
상기 다이패드에 반도체칩을 탑재하는 공정과,
상기 반도체칩 상의 전극과 상기 내부리드를 상기 와이어를 통해 전기적으로 접속하는 공정과,
상기 반도체칩, 상기 다이패드, 상기 와이어 및 상기 내부리드를 밀봉하는 제1수지부와, 상기 외부리드의 선단 및 상기 리드 지지부를 밀봉하는 제 2수지부를 형성하는 공정과,
삭제
상기 제1 타이바를 절단하여 상기 외부리드를 전기적으로 분리한 상태로 하는 공정과,
상기 외부리드끼리가 전기적으로 분리되고, 또한 각각의 외부리드가 상기 제2수지부 및 상기 리드지지부를 통해 상기 프레임워크에 연결된 상태에서 복수의 전극단자가 나열된 검사용 지그를 사용하여, 상기 외부리드에 상기 전극단자를 접속하여 전기특성의 검사를 행하는 공정과,
상기 현수리드를 절단 제거하는 공정과,
상기 리드 지지부 및 상기 제 2수지부를 상기 프레임워크로부터 분리하는 공정과,
상기 외부리드를 가공하는 공정과,
상기 리드 지지부 및 상기 제 2수지부를 절단 제거하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법에 관한 것이다.
본원 제3 국면에 관한 발명은, 공통의 리드 프레임에 복수의 반도체칩을 탑재하고, 각 반도체칩에 복수의 리드를 접속한 후, 수지로 이 반도체칩을 밀봉함으로써 형성한 복수의 소형소자의 전기특성 검사방법에 있어서,
전극단자가 동일한 간격으로 복수 나열된 검사용 지그를 사용하고,
상기 검사용 지그를 상기 리드가 나열되는 방향과 상기 전극단자가 나열되는 방향이 동일하게 되도록 배치하며,
상기 전극단자를 실질적으로 상기 전극단자사이의 간격의 n배(n은 정수)의 간격으로 배치된 상기 리드에 접속하는 것을 특징으로 하는 소형소자의 전기특성 검사방법에 관한 것이다.
본원 제4 국면에 관한 발명은, 제3 국면에 기재의 소형소자의 전기특성 검사방법에 있어서, 상기 리드는 상기 반도체칩의 상하로 신장되어 있고,
상기 소형소자는 상기 리드가 신장하는 방향에 대하여 수직인 방향으로 나열되어 있는 것을 특징으로 한다.
[발명의 실시예]
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
도 1은, 본 발명에 이러한 리드 프레임 및 이것을 사용한 반도체장치의 바람직한 형태의 평면 투시도이다. 도면에 나타낸 바와 같이, 본 발명에 이러한 리드 프레임 1은, 프레임워크(2), 다이패드(3), 내부리드(4), 외부리드(5), 현수리드(6), 제1 타이바(7), 제2 타이바(8) 및 리드 지지부(9)를 구비하고 있다(이하, 내부리드와 외부리드를 더불어 간단히 리드라 칭하는 경우도 있음). 다이패드(3)는, 그 길이방향과 평행한 방향으로 연장되는 현수리드(6)에 지지된다. 현수리드(6)의 양단은 프레임워크(2)에 접속되어 있다. 또한, 내부리드(4)의 일단은, 다이패드(3)에 적재되는 반도체칩(10) 상에 설치된 전극패드(11)와 와이어(12)를 통해 접속되어 있다. 그리고, 내부리드(4)의 타단은 외부리드(5)에 연속적으로 설치되어 있고, 외부리드(5)는, 도 1에서 보아, 상하로 신장되어 있다.
본 발명에서는, 외부리드의 선단(5a)이 프레임워크(2)에 접속하지 않고, 각 선단이 자유로운 상태로 있는 것을 특징으로 한다. 여기서, 자유로운 상태란, 외부리드의 선단이 다른 어느 부분에도 접속하고 있지 않고, 후술하는 제1 타이바 및 제2 타이바를 절단함으로써, 각 외부리드를 전기적으로 독립한 상태로 할 수 있는 것을 말한다.
또한, 본 발명에서는, 프레임워크(2)로부터 돌출되게 설치한 리드 지지부(9)와 외부리드의 선단부(5b)를 절연성의 수지(13)로 몰딩함으로써, 각 외부리드군을 지지 고정하는 것을 특징으로 한다. 리드 지지부(9)는, 외부리드의 선단(5a)과 대향하는 면(14)으로부터 외부리드의 선단(5a)으로 향하여 돌출되게 설치되어 있다. 또한, 리드 지지부(9)는 직사각형 형상을 가지고 있으며, 그 긴 변은 외부리드가 나열되어 있는 방향에 평행하다. 리드 지지부(9)의 긴 변의 길이는, 외부리드의 전체가 차지하는 길이, 즉, 한쪽의 끝의 외부리드로부터 다른쪽의 끝의 외부리드까지의 길이 d1에 대략 같은 것이 바람직하다. 너무 짧으면 외부리드를 적절히 지지하는 것이 곤란하게 되고, 너무 길면 프레임워크(2)와의 간격이 짧아지므로 몰드작업이 곤란하게 된다. 또한, 리드 지지부(9)의 짧은 변에 대해서는, 이 길이가 너무 길면 외부리드의 선단(5a)과의 간격이 짧아지므로, 외부리드 사이에서 도통할 우려가 생긴다. 한편, 너무 짧으면 외부리드를 적절히 지지하는 것이 곤란하게 된다. 따라서, 리드 지지부(9)의 짧은 변의 길이는, 이 중간의 소정의 길이로 하는 것이 바람직하다.
또한, 본 발명에서는, 외부리드 상에, 제1 타이바 및 제2 타이바를 설치하는 것을 특징으로 한다.
도 1에서, 제1 타이바(7)는, 종래와 동일하게 내부리드(4)의 근방에서, 외부리드(5)를 가로지르는 방향으로 설치된다. 이것에 의해, 반도체칩(10) 등을 수지로 밀봉할 때, 수지 15의 외부리드(5)로 밀려나감을 방지하여 고정밀도로 밀봉하는 것이 가능하게 된다. 한편, 제2 타이바(8)는 본 발명에 의해 새롭게 설치된 타이바로서, 외부리드의 선단부(5b) 근방에 위치하고, 외부리드(5)를 가로지르는 방향으로 설치된다. 제2 타이바(8)의 폭은, 제1 타이바(7)의 폭과 동일하다고 할 수 있다. 제2 타이바(8)를 설치함으로써, 외부리드의 선단부(5b)와 리드 지지부(9)를 수지(13)로 몰딩할 때의 수지(13)의 외부리드(5)로 밀려나감을 방지하는 것이 가능하게 된다. 또한, 제1 타이바(7) 및 제2 타이바(8)는 모두 양단이 프레임워크(2)에 접속되어 있다.
본 발명에서는, 수지 13 및 수지 15로 밀봉한 후에, 제1 타이바(7) 및 제2 타이바(8)를 절단한다. 외부리드의 선단부(5b)는 프레임워크(2)에 접속하지 않고 자유로운 상태로 있으므로, 제1 타이바(7) 및 제2 타이바(8)를 절단함으로써, 각 외부리드(5)를 전기적으로 독립한 상태로 할 수 있다.
도 2는, 본 발명에 관한 리드 프레임의 전체도의 일예이다. 본 발명에서는, 프레임워크(16)가 리드 프레임(17)의 길이방향으로 복수 병설된 구조를 가지고 있으며, 각 프레임워크(16)는 외부리드(18)가 신장되는 방향에 대하여 수직인 방향으로 배치되는 것을 특징으로 한다. 이것에 의해, 각 소자의 외부리드(18)는, 리드 프레임(17)의 길이방향에 정연히 나열된 상태로 배치된다. 또한, 본 발명에서는, 인접하는 소자 사이의 외부리드의 간격 d2가 각 소자에서의 외부리드의 간격 d3의 n배(n은 정수)가 되도록 각 소자를 배치하는 것을 특징으로 한다. 예를 들면 각 소자에서의 외부리드가 0.4mm 피치로 나열되어 있는 경우에는, 인접하는 소자 사이의 외부리드의 간격이(0.4×n)mm가 되도록 각 소자를 배치한다.
도 3에서, 직선 A 및 직선 A’는, 도시하지 않은 전기특성 평가용의 전극단자가 부착된 검사용 지그이다. 전극단자의 간격은, 예를 들면, 측정대상인 소자(19)의 외부리드(20)의 간격과 동일한 간격으로 배치되어 있다. 즉, 각 소자에 있어서, 외부리드가 0.4mm 피치로 나열되어 있는 경우에는, 전극단자도 0.4mm 피치로 나열된다. 이 경우, 외부리드가 없는(소자 사이에 대응함) 개소이어도 전극단자를 뽑아낼 필요는 없고, 직선 A 및 직선 A’의 전체에 걸쳐 0.4mm 피치로 전극단자를 나열한다. 소자(19) 사이의 외부리드(20)의 간격이 각 소자(19)에서의 외부리드(20)의 간격의 n배(n은 정수)가 되도록 각 소자(19)가 배치되어 있으므로, 어느 소자(19)에 대해서도 전극단자에 대하여 외부리드(20)가 엇갈리지 않는다. 즉, 각 소자(19)의 각 외부리드(20)와 전극단자와의 접촉은 한번의 조작으로 끝낼 수 있다. 또한, 각 소자(19)를 리드 프레임(17)으로부터 분리하여 측정을 행할 필요가 없고, 리드 프레임(17)과 소자(19)가 일체가 된 상태로 각 소자(19)의 전기 특성을 검사할 수 있다.
또한, 전극단자 사이의 간격의 m배(m은 정수)의 간격으로 배치된 외부리드를 갖는 소자이면, 공통의 검사용 지그를 사용하여 전기 특성을 검사하는 것이 가능하다. 예를 들면, 전극단자가 0.4mm 피치로 나열되어 있는 검사용 지그는, 외부리드가 0.4mm 피치로 나열되어 있는 소자뿐만 아니라, 0.8mm 피치로 나열되어 있는 소자에도 적용가능하다. 따라서, 소자의 핀수, 패키지 사이즈, 패키지의 두께 등이 변화된 경우이어도, 검사용 지그를 바꾸지 않고 검사 가능하다.
다음에, 본 발명에 관한 리드 프레임에 반도체칩을 탑재하여 반도체장치를 제조하는 방법에 대하여, 도 1∼도 7을 사용하여 설명한다.
우선, 본 발명에 관한 리드 프레임을 준비한다. 도 2에 나타낸 바와 같이, 예를 들면 니켈(Ni)-철(Fe) 합금으로 이루어지는 금속판을 펀칭함으로써, 도 1에 나타내는 형상의 패턴이 길이방향으로 나열된 리드 프레임(17)을 형성한다. 각 패턴은, 도 1에 나타낸 바와 같이, 프레임워크(2), 현수리드(6), 다이패드(3), 내부리드(4), 외부리드(5), 제1 타이바(7), 제2 타이바(8) 및 리드 지지부(9)를 구비하고 있고, 이것들은 일체로 형성할 수 있다. 또한, 도 2에 나타낸 바와 같이, 본 발명에서는, 각 패턴은, 외부리드(16)의 길이방향이 리드 프레임(17)의 길이방향과 수직하게 되도록 형성함과 동시에, 인접하는 패턴 사이의 외부리드(18)의 간격 d2가 각 패턴에서의 외부리드(18)의 간격의 n배(n은 정수)가 되도록 배치한다.
다음에, 도 1 및 도 3∼7을 사용하여, 본 발명에 관한 리드 프레임에 반도체. 칩을 탑재하여 반도체장치를 제조하는 방법에 대하여 설명한다. 도 11에 나타낸 바와 같이, 다이패드(3) 상에 반도체칩(10)을 다이본딩한다. 다음에, 반도체칩(10)의 표면에 형성되어 있는 전극패드(11)와 내부리드(4)를 와이어본딩한다. 구체적으로는, 전극패드(11)와 내부리드(4)를 와이어(12)로 결선한다. 와이어(12)로서는, 예를 들면, 고순도의 금(Au)도금 세선을 사용할 수 있다.
다음에, 트랜스퍼 몰딩법에 의해, 반도체칩(10), 다이패드(3), 와이어(12) 및 내부리드(4)를 수지(15)로 밀봉하여 패키지를 형성한다. 본 발명에서는, 또한, 외부리드의 선단부(5b)와 리드 지지부(9)를 수지(13)로 밀봉하는 것을 특징하고 있다. 이것들의 밀봉은 동시에 행할 수 있다. 또한, 수지. 15 및 수지 13은 동일한 수지로 할 수 있고, 예를 들면, 에폭시수지나 실리콘수지 등을 사용할 수 있다. 본 발명에 관한 리드 프레임(1)에는, 내부리드(4) 근방에 제1 타이바(7)를 설치함과 동시에, 외부리드의 선단부(5b) 근방에 제2 타이바(8)를 설치하고 있으므로, 밀봉시의 수지 15 및 수지 13의 외부리드(5)로 밀려나감을 각각 방지하여, 고정밀도로 밀봉할 수 있다.
다음에, 제1 타이바(7) 및 제2 타이바(8)를 절단하여 도 4의 상태로 한다. 이에 의해, 각 외부리드(5)는 전기적으로 독립한 상태가 된다. 그렇지만, 다른 개소에 대해서는 절단하지 않기 때문에, 도 3에 나타낸 바와 같이, 각 소자(19)는 리드 프레임(21)과 일체화한 상태 그대로 있다. 이 상태로, 각 소자(19)의 전기특성에 대하여 검사를 행한 후, 도 1에서의 현수리드(6)를 절단 제거한다. 또한, 리드 지지부(9)를 프레임워크(2)로부터 절단한다. 이상의 조작에 의해, 각 소자(19)는 리드 프레임(21)으로부터 분리되어 개별화된다.
이와 같이, 본 발명에서는, 소자를 리드 프레임으로부터 분리할 때, 외부리드부분을 절단하지 않고, 리드 지지부를 프레임워크로부터 분리하는 것을 특징으로 한다. 따라서, 도 5에 나타낸 바와 같이, 개별화된 소자에는, 외부리드(5)의 선단부에 리드 지지부가 수지(13)를 통해 접속되어 있다. 이 상태로, 외부리드(5)를 소정의 형상으로 굽힘 가공한다. 외부리드(5)는 리드 지지부에 의해 지지 고정되어 있으므로, 안정하여 굽힘 가공을 행할 수 있다. 예를 들면, 외부리드 사이의 피치가 좁아지면 외부리드 자신의 폭이 가늘어지기 때문에, 외부리드의 단면을 생각한 경우, 이 단면은 가로(리드폭의 방향에 해당)방향에 대하여 세로방향이 긴 형상이 된다. 따라서, 굽힘 가공시에 외부리드가 횡방향으로 변형하기 쉽다. 그러나, 본 발명에 의하면, 리드 지지부에 의해 외부리드가 지지 고정된 상태로 굽힘 가공을 행하므로, 외부리드에 이러한 변형을 생기는 일 없이 원하는 형상으로 가공할 수 있다. 도 6은, 굽힘 가공 후의 본 발명에 관한 소자의 측면도이다.
다음에, 도 6에서, 외부리드(5)를 절단하여 리드 지지부를 수지(13)와 함께 분리함으로써, 수지밀봉형 반도체장치를 제조할 수 있다. 도 7a는 완성된 본 실시예에 관한 반도체장치의 평면도이고, 도 7b는 그 측면도이다.
다음에, 본 발명에 관한 리드 프레임을 사용하여 소자의 전기 특성을 검사하는 방법에 대하여 설명한다. 제1 타이바 및 제2 타이바를 절단하여 각 외부리드를 전기적으로 독립한 상태로 한 후, 도 3에 나타낸 바와 같이, 각 소자(19)의 외부리드(20)가 나열되어 있는 방향과 평행방향(외부리드(20)가 신장되어 있는 방향과 수직방향)에 직선 A, A'로 나타내는 검사용 지그를 배치한다. 이와 같이 함으로써, 검사용 지그에 부착된 도시하지 않은 전극단자가, 외부리드(20)가 나열되는 방향과 동일한 방향으로 나열된 상태로 배치된다. 또한, 각 검사용 지그에는, 도시하지 않은 측정장치가 접속되어 있고, 검사용 지그에 부착된 전극단자를 외부리드(20)에 접속함으로써, 각 소자(19)의 전기특성을 검사할 수 있도록 되어 있다.
도 8은, 도 3에서 직선 A로 나타내는 검사용 지그와 리드부분의 확대평면도이다. 전극단자(35)는, 예를 들면, 각 소자의 외부리드의 간격 d3과 같은 간격 d3으로 배치된다. 또한, 각 소자는 소자 사이의 외부리드의 간격 d2가 각 소자에서의 외부리드의 간격 d3의 n배(n은 정수)가 되도록 배치되어 있다. 이것에 의해, 측정용 지그의 1의 전극단자를 소자의 1의 외부리드와 접촉시키면, 다른 모든 전극단자와 외부리드를 접촉시킬 수 있고, 어느 소자에 대해서도 전극단자에 대하여 외부리드가 어긋나지는 않는다. 따라서, 소자와 리드 프레임이 일체로 된 상태로 전기 특성의 검사를 행할 수 있으므로, 검사에 요하는 시간을 대폭 단축시킬 수 있다. 또한, 개별화된 작은 반도체장치의 상태로 검사할 필요가 없기 때문에, 패키지 사이즈가 작아진 경우이어도, 지그로부터 탈락하는 등의 문제를 해소시킬 수 있다.
또한, 전극단자사이의 간격의 n배(n은 정수)의 간격으로 배치된 외부리드를 갖는 소자이면, 공통의 검사용 지그를 사용하여 전기특성을 검사하는 것이 가능하다. 이것은 이하와 같이 바꿔 말할 수 있다. 즉, 소자 내의 외부리드의 간격에 대하여, 소자사이의 외부리드의 간격이 N1배(N1은 정수)가 되도록 배치한 리드 프레임에 대하여, 전극단자 사이의 간격이 소자 내의 외부리드의 간격의 1/N2(N2는 정수)인 검사용 지그를 사용하여 검사할 수 있다.
예를 들면, 전극단자가 0.4mm 피치로 나열되어 있는 검사용 지그는, 외부리드가 0.4(N2=1)mm 피치로 나열되어 있는 소자뿐만 아니라, 0.8(N2=2)mm 피치로 나열되어 있는 소자에도 적용가능하다. 또한, 이 경우, 인접하는 소자 사이의 간격은, (0.4×N11)배 또는 (0.8×N1)배가 된다J 따라서, 소자의 핀수, 패키지 사이즈, 패키지의 두께 등이 변화된 경우이어도, 검사용 지그를 바꾸지 않고 검사 가능하다.
또한, 도 1에 나타낸 바와 같이, 수지(10)로 밀봉된 패키지는 현수리드(6)에 의해 지지되어 있음과 동시에, 외부리드(5) 및 수지(13)를 통해 리드 지지부(9)에 의해서도 지지되어 있다. 일반적으로, 현수리드는, 후속 공정에서 프레임에서 분리할 때에 가해지는 패키지로의 데미지(수지의 손상 등)를 경감시키기 위해, 폭이 좁은 구조로 하고 있다. 따라서, 현수리드만으로 패키지를 지지하는 경우에는, 공정중에서, 현수리드의 변형이나 손상이 생길 우려가 있다. 현수리드가 변형이나 손상이 생기면, 패키지가 소정위치로부터 변동하기 때문에, 리드의 위치도 소정위치로부터 변동한다. 이것에 의해, 외부리드와 검사용 지그의 전극단자와의 접촉이 곤란하게 되어, 적정하게 검사를 행할 수 없게 된다. 그렇지만, 본 발명에 의하면, 패키지는 리드 지지부에 의해서도 지지되기 때문에, 현수리드의 변형이나 손상이 생길 우려는 작다. 또한, 현수리드가 변형이나 손상이 생긴 경우이어도, 리드 지지부가 외부리드 및 패키지를 지지하고 있으므로 이들이 소정위치로부터 변동하지 않고, 적정하게 검사를 행할 수 있다.
또한, 외부리드가 리드 지지부에 의해 지지 고정되어 있으므로, 전극단자가 외부리드에 접촉해도 외부리드가 변형하지 않고, 적정하게 검사를 행할 수 있다
한편, 본 실시예에서는, n배(n은 정수), m배(m은 정수) 등의 표현을 사용했지만, 이것은 수학적으로 정확한 의미에서의 정수배인 것을 필요로 하는 것이 아니라, 실질적으로 정수배이면 되는 것을 의미하는 것으로 한다. 예를 들면, 소자 내의 외부리드의 간격이 0.4mm 피치로 배치되어 있는 경우에서 사용되는 검사용 지그의 전극단자는 정확히 0.4mm 피치로 나열되어 있지 않아도, 측정에 문제없는 범위이면 0.4mm에서 다소 어긋나는 경우라도 상관없다. 소자 사이의 외부리드의 간격에 대해서도 동일하다.
본 실시예서는, 소자가 리드 프레임의 길이방향으로만 1열로 나열된 예에 대하여 기술했지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 도 2에 나타내는 소자가, 도면의 상하에 걸쳐 복수단 나열된 경우에도 적용가능하다.
또한, 본 실시예에서는, SOP형의 패키지를 갖는 반도체장치에 대하여 기술했지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면, TSOP(Thin Small Outline Package)형의 패키지를 갖는 반도체장치에 대해서도 적용가능하다.
본원 제1 국면에 기재의 리드 프레임에 의하면, 소자와 리드 프레임이 일체로 된 상태로 전기 특성의 검사를 행할 수 있다. 또한, 리드 지지부가 패키지 및 외부리드를 지지하므로, 현수리드나 외부리드의 변형을 감소시킬 수 있다.
제2 국면에 기재의 반도체장치의 제조방법에 의하면, 검사에 요하는 시간을 대폭 단축시킬 수 있음과 동시에, 반도체장치가 지그로부터 탈락하는 등의 문제를 해소시킬 수 있으므로, 생산성을 향상시킬 수 있다. 또한, 소자의 핀수 등이 변화된 경우이어도 공통의 검사용 지그를 사용하여 검사가능하기 때문에, 제조비용을 감소시킬 수 있다.
본원 제3 국면에 기재의 소형소자의 전기특성 검사방법에 의하면, 소자와 리드 프레임이 일체로 된 상태로 전기특성의 검사를 행할 수 있으므로, 검사에 요하는 시간을 대폭 단축시킬 수 있다. 또한, 소자의 핀수 등이 변화된 경우이어도 공통의 검사용 지그를 사용하여 검사할 수 있다.
도 1은 본 발명에 관한 리드 프레임 및 이것을 사용한 소자의 평면 투시도이다.
도 2는 본 발명에 관한 리드 프레임의 평면도이다.
도 3은 본 발명에 관한 전기 특성의 검사방법에 대한 설명도이다.
도 4는 본 발명에 관한 리드 프레임 및 이것을 사용한 소자의 전기특성검사시의 모양을 나타내는 평면도이다.
도 5는 본 발명에 관한 리드 프레임으로부터 절단한 소자의 평면도이다.
도 6은 본 발명에 관한 리드 프레임으로부터 절단한 소자의 굽힘 가공 후의 측면도이다.
도 7은 본 실시예에 관한 반도체장치의 도 7a는 평면도, 7b는 측면도이다.
도 8은 본 발명에 관한 전기 특성의 검사방법에 대한 설명도이다.
도 9는 종래 리드 프레임 및 이것을 사용한 소자의 평면 투시도이다.
도 10은 종래의 리드 프레임의 평면도이다.
도 11은 종래의 반도체장치의 11a는 평면도, 11b는 측면도이다.
*도면의 주요부분에 대한 부호의 설명
1, 17, 21, 23, 33 : 리드 프레임 2, 16 : 프레임워크
3, 24 : 다이패드 4 : 내부리드
5, 18, 20, 34 : 아웃리드 6, 26 : 현수리드
7 : 제1 타이바 8 : 제2 타이바
9 : 리드 지지부 10, 28 : 반도체칩
11, 29 : 전극패드 12, 30 : 와이어
13, 15 : 수지 19, 32 : 소자
35 : 전극단자

Claims (9)

  1. 삭제
  2. 프레임워크와, 상기 프레임워크에 양단이 접속된 현수리드와, 상기 현수리드에 지지되는 다이패드와, 복수의 내부리드와, 상기 내부리드의 말단으로부터 신장되고, 선단이 다른 어느 부분에도 접속되지 않고 자유로운 상태로 있는 복수의 외부리드와, 상기 외부리드를 가로질러 상기 프레임워크에 양단이 접속된 제1 타이바와, 상기 프레임워크의 상기 외부리드의 선단과 대향하는 면으로부터 상기 외부리드의 선단으로 향하여 돌출되게 설치되는 리드 지지부를 갖는 리드 프레임을 준비하는 공정과,
    상기 다이패드에 반도체칩을 탑재하는 공정과,
    상기 반도체칩 상의 전극과 상기 내부리드를 상기 와이어를 통해 전기적으로 접속하는 공정과,
    상기 반도체칩, 상기 다이패드, 상기 와이어 및 상기 내부리드를 밀봉하는 제 1수지부와, 상기 외부리드의 선단 및 상기 리드 지지부를 밀봉하는 제2수지부를 형성하는 공정과,
    상기 제1 타이바를 절단하여 상기 외부리드를 전기적으로 분리한 상태로 하는 공정과,
    상기 외부리드끼리가 전기적으로 분리되고, 또한 각각의 외부리드가 상기 제2수지부 및 상기 리드지지부를 통해 상기 프레임워크에 연결된 상태에서 복수의 전극단자가 나열된 검사용 지그를 사용하여, 상기 외부리드에 상기 전극단자를 접속하여 전기특성의 검사를 행하는 공정과,
    상기 현수리드를 절단 제거하는 공정과,
    상기 리드 지지부 및 상기 제 2 수지부를 상기 프레임워크로부터 분리하는 공정과,
    상기 외부리드를 가공하는 공정과,
    상기 리드 지지부 및 상기 제 2 수지부를 절단 제거하는 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 삭제
  4. 제2항에 있어서,
    상기 프레임워크는 상기 외부리드가 신장하는 방향에 대하여 수직한 방향으로 복수 나열되어 있고, 인접하는 상기 프레임워크간의 상기 외부리드의 간격이 상기 프레임워크내의 상기 외부리드의 간격의 n배(n은 정수)인 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제2항에 있어서,
    상기 검사용 지그는 상기 복수의 전극단자가 상기 프레임워크내의 상기 외부리드의 간격의 1/m배(m은 정수)의 간격으로 나열되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제2항에 있어서,
    상기 리드 지지부는 그의 긴 변이 상기 복수의 외부리드가 나열되어 있는 방향과 평행한 직사각형 형상인 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제2항에 있어서,
    상기 리드 지지부는 상기 복수의 외부리드의 전체가 점유하는 길이와 같은 길이인 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제2항에 있어서,
    상기 리드프레임은 상기 제 1 타이바와 상기 외부리드의 선단과의 사이에 형성되고, 상기 외부리드를 가로질러 상기 프레임워크에 양단이 접속된 제 2 타이바를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제8항에 있어서,
    상기 외부리드를 전기적으로 분리하는 공정에 있어서, 상기 제 2 타이바도 절단하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2003-0018848A 2002-07-26 2003-03-26 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 KR100538020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00217694 2002-07-26
JP2002217694A JP4111767B2 (ja) 2002-07-26 2002-07-26 半導体装置の製造方法および小型素子の電気特性検査方法

Publications (2)

Publication Number Publication Date
KR20040010075A KR20040010075A (ko) 2004-01-31
KR100538020B1 true KR100538020B1 (ko) 2005-12-21

Family

ID=30437653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0018848A KR100538020B1 (ko) 2002-07-26 2003-03-26 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법

Country Status (6)

Country Link
US (1) US6836004B2 (ko)
JP (1) JP4111767B2 (ko)
KR (1) KR100538020B1 (ko)
CN (1) CN1288736C (ko)
DE (1) DE10306286A1 (ko)
TW (1) TWI224850B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
US7271471B2 (en) * 2003-06-17 2007-09-18 Dai Nippon Printing Co., Ltd. Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
US7709943B2 (en) 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US20080265248A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
TW200921880A (en) 2007-11-12 2009-05-16 Orient Semiconductor Elect Ltd Lead frame structure and applications thereof
CN103855119A (zh) * 2012-12-07 2014-06-11 三垦电气株式会社 半导体模块、半导体装置及其制造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
JPH06132464A (ja) 1992-10-15 1994-05-13 Fuji Xerox Co Ltd 半導体集積回路の組立方法
GB2320965B (en) 1993-11-25 1998-08-26 Motorola Inc Method for testing electronic devices attached to a leadframe
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP2806328B2 (ja) * 1995-10-31 1998-09-30 日本電気株式会社 樹脂封止型半導体装置およびその製造方法
JPH09129815A (ja) 1995-11-07 1997-05-16 Hitachi Ltd 半導体装置の製造方法およびその製造方法に用いるリードフレーム
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
US6836004B2 (en) 2004-12-28
CN1471149A (zh) 2004-01-28
US20040018663A1 (en) 2004-01-29
CN1288736C (zh) 2006-12-06
DE10306286A1 (de) 2004-02-12
KR20040010075A (ko) 2004-01-31
JP2004063616A (ja) 2004-02-26
TWI224850B (en) 2004-12-01
JP4111767B2 (ja) 2008-07-02
TW200405537A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US6084292A (en) Lead frame and semiconductor device using the lead frame
JP4872683B2 (ja) モールドパッケージの製造方法
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US5375320A (en) Method of forming "J" leads on a semiconductor device
US20030209815A1 (en) Semiconductor device and its manufacturing method
US4801997A (en) High packing density lead frame and integrated circuit
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
KR100538020B1 (ko) 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
JP2000156451A (ja) 半導体装置、その半導体装置を複数実装した半導体装置ユニット、その半導体装置の検査方法及び半導体装置の製造方法
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH08139257A (ja) 面実装型半導体装置
JP2003031595A (ja) 半導体パッケージの製造方法および半導体パッケージ
CN112956005A (zh) 包含向内弯曲引线的集成电路封装
US6521468B1 (en) Lead formation, assembly strip test and singulation method
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP2009152324A (ja) 半導体装置の製造方法
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
KR0163870B1 (ko) 리드가 분리된 노운 굳 다이 검사용 리드프레임
KR200181401Y1 (ko) 반도체 집적회로 테스트용 다중 인터페이스 보드
KR100202634B1 (ko) 반도체 패키지의 와이어링구조
JP3681856B2 (ja) 樹脂封止型電子部品
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
GB2368195A (en) Leadframe diepad
KR20020078769A (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee