KR100901810B1 - 자기센서 패키지 및 자기센서 패키지의 제조방법 - Google Patents

자기센서 패키지 및 자기센서 패키지의 제조방법 Download PDF

Info

Publication number
KR100901810B1
KR100901810B1 KR1020070115962A KR20070115962A KR100901810B1 KR 100901810 B1 KR100901810 B1 KR 100901810B1 KR 1020070115962 A KR1020070115962 A KR 1020070115962A KR 20070115962 A KR20070115962 A KR 20070115962A KR 100901810 B1 KR100901810 B1 KR 100901810B1
Authority
KR
South Korea
Prior art keywords
magnetic sensor
terminal pad
terminal
sensor package
circuit board
Prior art date
Application number
KR1020070115962A
Other languages
English (en)
Other versions
KR20090049721A (ko
Inventor
장길재
변용찬
강대희
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020070115962A priority Critical patent/KR100901810B1/ko
Publication of KR20090049721A publication Critical patent/KR20090049721A/ko
Application granted granted Critical
Publication of KR100901810B1 publication Critical patent/KR100901810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

본 발명은 자기센서(예컨대, 홀센서) 패키지를 취부하는 경우에 방향성에 구애받지 않도록 한 자기센서 패키지 및 이러한 자기센서 패키지를 제조하는 방법에 관한 것이다. 본 발명의 자기센서 패키지는 자기센서 칩; 및 자기센서 칩의 입출력 단자와 각각 연결되는 제 1 내지 제 4단자 패드를 포함하는 일면이 노출되되, 일면의 상측부로는 제 1단자 패드와 제 2단자 패드와 제 3단자 패드 및 제 4단자 패드의 순서대로 배열되어 노출되고, 일면의 하측부로는 제 2단자 패드와 제 1단자 패드와 제 4단자 패드 및 제 3단자 패드의 순서대로 배열되어 노출된 인쇄회로기판을 포함한다.

Description

자기센서 패키지 및 자기센서 패키지의 제조방법{Magnetic sensor package and method manufacturing the magnetic sensor package}
본 발명은 자기센서 패키지 및 자기센서 패키지의 제조방법에 관한 것으로, 보다 상세하게는 자기센서(예컨대, 홀센서) 패키지를 취부하는 경우에 방향성에 구애받지 않도록 한 자기센서 패키지 및 이러한 자기센서 패키지를 제조하는 방법에 관한 것이다.
자기적인 방법을 이용한 방위센서 및 이를 포함한 모션센서 등을 제조할 때 주로 홀센서(hall sensor)를 사용한다. 홀센서는 자계(H)를 비교적 일정한 감도로 검출할 수 있는 디바이스이다.
홀센서는 도 1에 도시된 바와 같이, 다이 패드(12)상에 본딩되어 X, Y, Z축중에서 어느 한 축(도면에서는 Z축) 방향의 자계(H)를 검출하기 위한 홀센서 칩(10), 및 다수개의 리드 단자(14)를 구비한다. 홀센서는 에폭시 등으로 몰딩된다. 도 1에서 참조부호 16은 EMC몰딩부를 나타낸다.
이와 같은 홀센서는 특정 방향의 자계(H)를 감지하는 감지의 지향성(감자 방향)을 갖는다. 홀센서는 감자 방향의 자계(H)에 상응하는 전압을 출력하는 특성을 갖는다.
휴대 단말기내의 인쇄회로기판상에 도 1과 같은 홀센서의 자기 검출 축들이 상호 직교하도록 배치되면 2차원 방향의 자계(H)를 검출하게 된다. 3개의 홀센서를 설치하게 되면 3차원 방향의 자계(H)를 검출할 수 있으며, 3차원 공간을 구성하는 X, Y, Z의 각 방향의 자계 성분을 계측할 수 있게 된다.
이러한 홀 센서를 자기센서로 채용하여 패키지화한 자기센서 패키지의 제조공정에 대해 도 2 내지 도 8을 참조하여 설명한다.
먼저, Cu 재질의 금속판(30; 도 2 참조)에 다수개의 리드 프레임(40; 도 2 및 도 3 참조)이 행렬 형태로 위치하도록 제작한다. 각각의 리드 프레임(40)은 자기센서 칩(32; 도 4 참조)이 탑재되는 단일의 다이 패드(42), 및 다이 패드(42)에 인접한 다수의 리드 단자(44a, 44b, 44c, 44d)를 구비한다. 도 3에서는 다수의 리드 단자(44a, 44b, 44c, 44d)가 일체로 되어 있으나 추후의 절단과정에서 각각 분리되므로 그 해당하는 부위를 각각 리드단자라고 하였다.
다수개의 리드 프레임(40)이 행렬 형태로 위치한 금속판(30)을 제조한 후에는 금속판(30)에 대하여 세척 및 도금을 행한다. 세척은 금속판(30)의 표면(보다 상세하게는 리드 프레임(40)의 표면)의 오염물질 등을 제거하기 위해 행해진다. 도금은 Au, Ag 등을 이용하여 도금한다.
이후에는, 도 5에서와 같이, 각각의 리드 프레임(40)의 다이 패드(42) 상면에 자기센서 칩(32)을 접착체 등을 이용하여 본딩한 후에, 자기센서 칩(32)의 입출 력 단자(접점)와 그에 인접한 리드 단자(44a, 44b, 44c, 44d) 사이를 와이어(46)를 이용하여 본딩하여 전기적으로 연결시킨다. 자기센서 칩(32)은 메인 보드상에 어떠한 방향으로 설치되느냐에 따라 X축, Y축, Z축 방향중 어느 한 방향으로부터의 자계를 감지한다. 자기센서 칩(32)의 감자부(도시 생략)에는 감지 정밀도를 향상시키기 위해 요크(자기 수속 요크; 도시 생략)가 설치된다. 요크는 대향하고 있는 방향(즉, X, Y, Z축중 어느 한 방향)으로부터의 자속 밀도(B)의 자속을 집속하고 그 집속한 자속을 해당 자기센서 칩(32)의 감자부(도시 생략)로 인도한다.
이어, 열방향으로 나란히 형성된 각각의 자기센서 칩(32)들과 각각의 자기센서 칩(32)에 전기적으로 연결된 리드 단자(44a, 44b, 44c, 44d)를 한꺼번에 EMC몰딩한다. 즉, 도 6에서와 같이 열방향으로 길게 EMC몰딩된다. 도 6에서 참조부호 48은 몰딩형 금형으로 EMC몰딩을 함에 의해 생성된 몰딩체이다. 도 6에서 참조부호 50은 절단 포인트이다. 절단 포인트(50)는 어느 한 리드 프레임(40)과 다른 리드 프레임(40)간의 경계를 지시한다.
이후에는, 몰딩체(48)를 다수개의 조각으로 분리하게 된다. 즉, 도 6과 같이 세로로 길게 형성된 몰딩체(48)에 대해 직교하는 방향(즉, 가로방향)으로 다이싱 블레이드(예컨대, 다이아몬드 커터(도시 생략))를 이용하여 절단(sawing)하게 된다. 절단시 도 6에 도시된 절단 포인트(50)를 기준으로 가로방향으로 절단한다. 도 7을 보면 화살표 방향으로 절단된다. 절단 포인트(50)를 기준으로 절단하게 되면 몰딩체(48)내의 자기센서 칩(32)들 사이 및 각각의 자기센서 칩(32)과 연결된 리드 단자(44a, 44b, 44c, 44d)의 끝단이 함께 절단된다. 도 3 및 도 5를 보았을 경우 하나의 몰딩체(48)내의 자기센서 칩(32)들 간을 절단할 때 마치 리드 단자(44a, 44b, 44c, 44d)의 끝단을 가로로 절단하고 재차 약간 아래 부분을 가로로 다시 절단해야 되는 것처럼 보이는데, 이는 도 3 및 도 5가 확대된 도면이기 때문에 그렇게 보여진다. 실제적으로는 열방향의 다이 패드(42)간의 간격이 그리 크지 않기 때문에 다이상 블레이드(도시 생략)의 한번의 가로 주행에 의해 열방향의 자기센서 칩(32)들이 절단된다. 다시 말해서, 열방향의 자기센서 칩(32)들 간의 제거해야 할 공간의 폭이 대략 300μm 정도이므로 300μm 정도의 다이아몬드 커터를 이용한다.
그에 따라, 하나의 몰딩체(48)는 도 7에서와 같이 다수개의 조각(48a, 48b, 48c, 48d)으로 절단된다. 각각의 조각(48a, 48b, 48c, 48d)에는 하나의 자기센서 칩(32)과 리드 단자(44a, 44b, 44c, 44d)가 존재한다. 도 7에서는 조각이 4개로 되어 있으나, 도 2의 금속판(30)을 고려하여 본다면 실제적으로는 그 이상이다.
그리고 나서, 소잉(sawing)된 부분을 도금처리한다. 도금처리시 Au를 사용한다. 소잉된 부분에 대한 도금처리가 완료되면 각각의 조각(48a, 48b, 48c, 48d)을 도 8에서와 같이 자기센서 패키지(60)로 각각 분리한다. 여기서, 도금처리는 자기센서 패키지(60)를 메인 보드(도시 생략)에 탑재시킨 후에 주변의 구동칩 등과의 와이어 본딩이 되도록 하기 위해서 수행된다.
이와 같이 제조된 자기센서 패키지는 실질적으로 도 8에 도시된 바와 같이 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부가 길이방향의 한쪽면으로만 노출된다. 이는 도 5에서와 같이 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부를 열방향으로 이웃한 하측의 다른 리드 프레임(40)으로만 향하도록 함과 더불어 소잉공정시 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부가 노출되게 절단되기 때문이다.
노출된 리드 단자(44a, 44b, 44c, 44d)의 끝부를 패드라고도 한다. 패드는 자기센서 패키지를 최종적으로 완성시키고 나서 메인 보드상에 X축 또는 Y축 방향으로 실장하기 전에 자기센서 패키지를 X축 또는 Y축 방향으로 정렬시키고서 정렬된 자기센서 패키지에 대한 테스트(소팅공정의 일부로 볼 수 있음)를 시행할 때 사용된다. 물론, 도 8의 자기센서 패키지의 좌우 양측면으로도 리드 단자(44a, 44b, 44c, 44d)의 타측 끝부가 노출되고 노출된 리드 단자(44a, 44b, 44c, 44d)의 타측 끝부를 패드(테스트 단자)로 사용할 수 있겠으나, 자기센서 패키지를 X축 또는 Y축 방향으로 세우고서 테스트할 때에는 대부분 앞서 서술한 리드 단자(44a, 44b, 44c, 44d)의 일측 끝부를 테스트 단자용 패드로 사용한다.
그런데, 도 8에 도시된 자기센서 패키지는 도 5에서와 같이 자기센서 칩(32)의 위치가 리드 프레임의 중앙부에서 상부쪽으로 치우쳐 위치하게 되므로 자기센서 칩(32)을 다이 패드(42)상에 본딩시킬 때 중앙부에 위치시키는 것에 비해 리드 프레임의 지탱력이 저하되어 리드 프레임이 휘어지게 되는 등의 문제가 발생한다.
그리고, 자기센서 패키지를 X축 또는 Y방향으로 정렬시키고서 테스트를 하는 경우에는 자기센서 패키지에 대향되게 상부에 위치한 테스트기의 말단이 하강하여 패드에 접촉하여 테스트하게 된다. 이때, 패드가 상방향으로 노출된 경우라면 한번에 테스트가 이루어지겠지만, 테스트 공정으로의 이동시 자기센서 패키지가 거꾸로 돌려져서 패드가 상방향으로 노출되지 않은 경우라면 테스트 출력값이 제대로 나오지 않으므로 해당 자기센서 패키지는 재차 테스트를 위한 정렬 공정으로 투입된다. 이러한 테스트 공정에서 자기센서 패키지의 정렬 공정으로의 복귀가 한번이라면 크게 문제가 없겠지만, 통상적으로 테스트 공정에서는 다량의 자기센서 패키지에 대해 테스트를 수행하기 때문에 비정상의 테스트 출력값을 내는 자기센서 패키지의 정렬 공정으로의 복귀 횟수가 많아지게 된다.
그래서, 도 9에 예시한 바와 같이 자기센서 패키지의 길이방향의 양측면으로 리드 단자(44a, 44b, 44c, 44d)의 끝부를 노출시켰다. 도 9는 자기센서 패키지를 X축 또는 Y축 방향으로 세운 경우를 도시한 도면이다. 도 9에서는 자기센서 칩(32)을 리드 프레임의 중앙에 위치시키고서 와이어(46) 본딩을 한다. 자기센서 칩(32)을 리드 프레임의 중앙에 위치시킴으로써 도 5를 참조하여 설명한 자기센서 패키지에서의 리드 프레임의 지탱력 문제를 해결하였다. 와이어(46) 본딩시에는 도 9에서와 같이 자기센서 칩(32)의 좌측 부분에 있는 접점들(즉, 입출력단자(1,2))은 좌측의 리드 단자(44a, 44b)에 접속되고 자기센서 칩(32)의 우측 부분에 있는 접점들(즉, 입출력단자(3,4))은 우측의 리드 단자(44c, 44d)와 접속된다. 통상적으로, 자기센서 칩(32)의 좌측 상부 모서리부분의 접점부터 와이어 본딩을 실시한다. 자기센서 칩(32)의 좌측 상부 모서리부분의 접점(1)은 제일 왼쪽의 리드 단자(44a)와 전기적으로 연결되고, 자기센서 칩(32)의 좌측 하부 모서리부분의 접점(2)은 리드 단자(44b)와 전기적으로 연결된다. 자기센서 칩(32)의 우측 하부 모서리부분의 접 점(3)은 리드 단자(44c)와 전기적으로 연결되고, 자기센서 칩(32)의 우측 상부 모서리부분의 접점(4)은 리드 단자(44d)와 전기적으로 연결된다.
자기센서 패키지를 메인 보드(도시 생략)상에 X축 또는 Y축 방향으로 세워 실장할 경우 해당 자기센서 패키지의 상부면이 정상적으로 상방향으로 위치해 있어야 정상적인 정(+)의 출력값이 나온다. 만약, 반대로 상부면이 바닥으로 향하게 실장된 경우에는 출력값이 부(-)의 값으로 된다. 이를 방지하기 위해, 길이방향의 양 쪽면으로 리드 단자가 노출된 자기센서 패키지를 X축 또는 Y축 방향으로 실장하기 전에 미리 자기센서 패키지를 X축 또는 Y축 방향으로 정렬시킨 후에 자기센서 패키지의 위아래를 확인해 보기 위한 테스트를 행한다. 이러한 테스트 과정을 소팅(sorting)이라고도 한다.
테스트시에는 도 10과 같이 정렬된 자기센서 패키지의 상부면에 노출된 리드 단자(44a, 44b, 44c, 44d) 부위중에서 가장 왼쪽의 리드 단자(44a) 부위를 1번 패드라고 하고 우측으로 가면서 2번 패드, 3번 패드, 4번 패드라고 한다. 테스트시 1번 패드는 정(+)의 출력 단자로 설정하고, 2번 패드에는 대략 1V 정도의 정(+)의 전압을 가하고, 3번 패드는 부(-)의 출력 단자로 설정하며, 4번 패드는 그라운드 단자로 설정하고서 테스트한다.
도 10과 같이 정렬된 자기센서 패키지의 각 패드에 대해 상술한 바와 같이 설정하여 테스트를 하게 되면 자기세서 칩(32)의 출력(V13)은 하기의 식 1과 같이 된다. 도 11은 도 10의 자기센서 칩(32)에 대한 등가회로도이다. 패드의 순서가 "1 →2→3→4"가 되고, 도 11의 등가회로도에 따르면 반시계 방향이 된다.
(식 1)
V13 = α·I24·H
여기서, α는 자기센서 칩(32)(예컨대, 홀 센서)의 이득율이고, I24 는 등가회로도의 2번 핀에서 4번 핀으로 인가되어 흐르는 전류이며, H는 자기센서 칩(32)(예컨대, 홀 센서)의 축방향에 대한 자기장 크기이다.
식 1은 자기센서 칩(32)의 감도만을 고려한 것으로서, 오프셋 전압값은 무시하였다.
이러한 상태의 자기센서 패키지를 테스트하면 자기센서 칩(32)에서는 정상적인 정(+)의 전압값을 출력시킨다. 이로 인해 도 10과 같이 정렬된 자기센서 패키지를 그대로 메인 보드(도시 생략)상에 실장하면 된다.
그런데, 도 12에서와 같이 도 10의 자기센서 패키지를 거꾸로 정렬(즉, 도 10의 자기센서 패키지의 상부면과 하부면이 뒤바꿔지게 180도 회전됨)시키고서 테스트를 하는 경우에는, 테스트기에서는 자기센서 패키지가 거꾸로 정렬되었음에도 불구하고 앞서 실시한 방식대로 가장 왼쪽에 노출된 리드 단자(44d) 부위를 1번 패드라고 여기고 우측으로 가면서 2번 패드, 3번 패드, 4번 패드라고 여기고서, 앞서의 방식대로 1번 패드는 정(+)의 출력 단자로 설정하고, 2번 패드에는 대략 1V 정도의 정(+)의 전압을 가하고, 3번 패드는 부(-)의 출력 단자로 설정하며, 4번 패드 는 그라운드 단자로 설정하고서 테스트한다. 즉, 도 12에서는 도 10의 자기센서 패키지가 상부면과 하부면의 위치가 뒤바꿔지게 180도 회전한 경우이므로, 실제적으로는 도 12의 1번 패드가 도 10의 4번 패드에 해당되고 도 12의 2번 패드가 도 10의 3번 패드에 해당되고 도 12의 3번 패드가 도 10의 2번 패드에 해당되며 도 12의 4번 패드가 도 10의 1번 패드에 해당된다. 자기센서 패키지의 상부면에서 바라본 패드의 배열 순서가 원래의 방향과 반대의 방향(시계방향)으로 되어 즉, 패드의 배열 순서가 "4→3→2→1"이 된다. 이를 근거로 자기센서 칩(32)에 대한 등가회로도를 표현하면 도 13과 같이 된다.
다시 말해서, 도 10과 도 12의 와이어 본딩 상태를 비교하여 보면 마치 자기센서 칩(32)의 입출력 단자(접점)와 리드 단자(44a, 44b, 44c, 44d)간의 와이어 본딩 위치가 바뀌어진 것처럼 되어 있다. 도 10에서와 같은 와이어 본딩을 해야 되는데, 마치 와이어 본딩을 잘못한 것이 된다.
도 12와 같이 거꾸로 정렬된 자기센서 패키지의 각 패드에 대해 상술한 바와 같이 설정하여 테스트를 하게 되면 자기센서 칩(32)의 출력 방향이 도 10에서와는 반대로 되므로 자기센서 칩(32)의 출력(V13)은 하기의 식 2와 같이 된다.
(식 2)
V13 = α·(-I24)·H
여기서, α는 자기센서 칩(32)(예컨대, 홀 센서)의 이득율이고, I24 는 등가회로도의 2번 핀에서 4번 핀으로 인가되어 흐르는 전류이며, H는 자기센서 칩 (32)(예컨대, 홀 센서)의 축방향에 대한 자기장 크기이다.
식 2는 자기센서 칩(32)의 감도만을 고려한 것으로서, 오프셋 전압값은 무시하였다.
이렇게 입력과 출력이 서로 바뀌어서 부(-)의 출력값이 나오면 해당 자기센서 패키지를 다시 정렬시켜야 되는 작업을 반복해야 되는 번거러움이 있다. 다시 말해서, 테스트 공정에서는 다량의 자기센서 패키지에 대해 테스트를 수행하기 때문에 잘못 정렬된 자기센서 패키지를 다시 정렬시키는 횟수가 여전히 많아지게 될 뿐만 아니라 테스트를 하는 모든 자기센서 패키지에 대해 정상적인 정(+)의 출력값을 얻기까지에는 많은 시간이 소요된다.
특히, 만약 테스트를 거치지 않고 도 10의 자기센서 패키지를 메인 보드상에 X축 또는 Y축 방향으로 세워 실장한다면 자기센서 패키지의 상부면이 상방향을 향하도록 한 경우에는 별 문제가 없겠지만, 도 12와 같은 상태로 거꾸로 실장한 경우에는 앞서 설명한 설정대로 패드의 기능이 셋팅되어 사용되었다면 출력값이 부(-)의 값이 되므로 사용상 치명적인 오류가 된다. 이러한 오류가 발생되면 해당 자기센서 패키지의 연산 프로그램 등을 별도로 수정해야 되는 등의 복잡한 후처리 공정이 필요하다.
또한, 종래의 와이어 본딩 방식(즉, 메인 보드상에 자기센서 패키지를 실장할 때 와이어 본딩을 실시하는 방식)은 하기와 같은 문제점들이 추가적으로 있다.
1. 금속의 리드 프레임(40)을 절단하므로 다이싱 블레이드(dicing blade)(예컨대, 다이아몬드 커터)의 마모가 심하다. 이로 인해, 다이싱 블레이드의 교체가 빈번하게 발생한다.
2. 리드 프레임(40)의 재질은 Cu 이고, Cu는 연성이 크다. 연성이 큰 Cu 재질의 리드 프레임(40)을 절단할 때 연성이 큰 Cu로 인해 절단면에 버(burr)가 발생한다. 특히, 다이싱 블레이드로 절단하는 동안 열이 발생되어 절단면을 산화시켜서 절단면이 울퉁불퉁하게 되는 경우가 발생한다. 이로 인해 리드 프레임(40)의 절단면이 불균일하게 되고, 불균일한 단면에 도금이 행해져서 도금면이 불균일하게 된다.
3. 도금이 불균일하게 됨에 따라 본딩 패드를 인식하지 못하여 발생하는 불량 및 도금의 불량으로 인해 추후의 와이어 본딩이 안되는 불량 등이 발생한다. 즉, 리드 프레임(40)을 절단한 단면이 버(burr)와 도금의 불균일 등으로 인해 자기센서 패키지를 메인 보드에 탑재시킨 후에 행하는 와이어 본딩 공정에서 불량이 자주 발생한다. 이는 자기센서 패키지의 제조시 발생하는 총 불량율의 70 ~ 80% 정도를 차지한다.
4. 다량의 불량 발생으로 인해 양산시 수율이 급격하게 저하된다. 이로 인해 제조단가의 급격한 상승을 야기시킨다.
5. 상술한 종래의 와이어 본딩 방식의 공정순서를 살펴 보면, 자기센서 칩(32) 다이 부착 → 와이어 본딩 → EMC 몰딩 → 절단(saw) → Au 도금 → 검사(inspection) → 메인 보드로의 실장(다이 부착) → 와이어 본딩의 순으로 이루어진다. 즉, Au 도금까지를 자기센서 패키지를 제조하는 공정이라고 할 수 있고, 그 이후부터는 자기센서 패키지를 메인 보드와 결합시키는 공정이라고 할 수 있다.
이와 같이 종래의 와이어 본딩 방식은 많은 공정수를 요구한다. 공정수가 많다 보면 본의 아니게 불량률이 높게 되므로 공정수의 절감이 절실한 상황이다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 길이방향의 양쪽면에 패드를 만들고 자기센서 패키지의 취부방향이 바뀌어도 입력값 대비 출력값이 항상 동일해지도록 하여 사용자가 오배선하는 것을 미연에 방지할 수 있도록 한 자기센서 패키지 및 자기센서 패키지의 제조방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 와이어 본딩 제조공정에 비해 공정수를 줄이고서도 제조가 가능한 자기센서 패키지 및 자기센서 패키지의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 자기센서 패키지는, 자기센서 칩; 및 자기센서 칩의 입출력 단자와 각각 연결되는 제 1 내지 제 4단자 패드를 포함하는 일면이 노출되되, 일면의 상측부로는 제 1단자 패드와 제 2단자 패드와 제 3단자 패드 및 제 4단자 패드의 순서대로 배열되어 노출되고, 일면의 하측부로는 제 2단자 패드와 제 1단자 패드와 제 4단자 패드 및 제 3단자 패드의 순서대로 배열되어 노출된 인쇄회로기판을 포함한다.
제 1 내지 제 4단자 패드의 일부는 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에 연장된다.
일면의 상측부에 배열된 제 1단자 패드와 일면의 하측부에 배열된 제 1단자 패드는 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에서 서로 연결 된다.
일면의 상측부에 배열된 제 2단자 패드와 일면의 하측부에 배열된 제 2단자 패드는 일면에서 서로 연결된다.
일면의 상측부에 배열된 제 3단자 패드와 일면의 하측부에 배열된 제 3단자 패드는 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에서 서로 연결된다.
일면의 상측부에 배열된 제 4단자 패드와 일면의 하측부에 배열된 제 4단자 패드는 일면에서 서로 연결된다.
본 발명의 실시예에 따른 자기센서 패키지의 제조방법은, 자기센서 칩이 몰딩된 자기센서 패키지를 제조하는 방법으로서,
일면에 제 1 내지 제 4단자 패드가 패터닝되되, 일면의 상측부로는 제 1단자 패드와 제 2단자 패드와 제 3단자 패드 및 제 4단자 패드의 순서대로 배열되고, 일면의 하측부로는 제 2단자 패드와 제 1단자 패드와 제 4단자 패드 및 제 3단자 패드의 순서대로 배열된 인쇄회로기판을 준비하는 준비 단계; 자기센서 칩을 일면과 대향되는 인쇄회로기판의 타면에 탑재하는 탑재 단계; 자기센서 칩과 제 1 내지 제 4단자용 패턴을 전기적으로 연결하는 연결 단계; 및 자기센서 칩과 인쇄회로기판을 한번에 동시에 몰딩하여 자기센서 패키지를 만들되, 인쇄회로기판의 일면은 노출되게 몰딩하는 몰딩 단계를 포함한다.
본 발명의 다른 실시예에 따른 자기센서 패키지의 제조방법은, 일면에 제 1 내지 제 4단자 패드가 구역별로 패터닝되되, 구역별로 일면의 상측부로는 제 1단자 패드와 제 2단자 패드와 제 3단자 패드 및 제 4단자 패드의 순서대로 배열되고, 일면의 하측부로는 제 2단자 패드와 제 1단자 패드와 제 4단자 패드 및 제 3단자 패드의 순서대로 배열된 인쇄회로기판을 준비하는 준비 단계; 일면과 대향되는 인쇄회로기판의 타면에 자기센서 칩을 구역별로 탑재하는 탑재 단계; 구역별로 탑재된 자기센서 칩과 그에 대응되는 제 1 내지 제 4단자용 패턴을 전기적으로 연결하는 연결 단계; 모든 자기센서 칩과 인쇄회로기판을 한번에 동시에 몰딩하여 몰딩체를 생성하되, 인쇄회로기판의 일면은 노출되게 몰딩하는 몰딩체 생성 단계; 및 몰딩체를 직교하는 방향으로 자기센서 칩들 사이를 절단하여 성형화된 자기센서 패키지로 각각 분리하는 절단 단계를 포함한다.
준비 단계는, 제 1 내지 제 4단자 패드의 일부를 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에 연장시킨다.
준비 단계는, 일면의 상측부에 배열된 제 1단자 패드와 일면의 하측부에 배열된 제 1단자 패드를, 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에서 서로 연결되게 패터닝시킨다.
준비 단계는, 일면의 상측부에 배열된 제 2단자 패드와 일면의 하측부에 배열된 제 2단자 패드를, 일면에서 서로 연결되게 패터닝시킨다.
준비 단계는, 일면의 상측부에 배열된 제 3단자 패드와 일면의 하측부에 배열된 제 3단자 패드를, 각각의 스루 홀(through hole)을 통해 일면과 대향되는 타면에서 서로 연결되게 패터닝시킨다.
준비 단계는, 일면의 상측부에 배열된 제 4단자 패드와 일면의 하측부에 배열된 제 4단자 패드를, 일면에서 서로 연결되게 패터닝시킨다.
청구항 1에 기재된 인쇄회로기판의 일면은 해당 인쇄회로기판의 저면인 것으로 이해하는 것이 바람직하다. 청구항 1에 기재된 일면의 상측부 및 하측부라 함은 본 발명의 자기센서 패키지를 X축 방향 및/또는 Y축 방향으로 실장하기 위해 메인 보드(도시 생략)상에 세웠을 경우에 노출되는 인쇄회로기판의 일면의 상측부 및 하측부를 의미한다.
청구항 7에 기재된 제조방법은 단품의 자기센서 패키지를 제조하는 방법이고, 청구항 8에 기재된 제조방법은 다수의 자기센서 패키지를 일련의 제조 공정에 의해 한꺼번에 제조하는 방법이다.
이러한 구성의 본 발명에 따르면, 자기센서 패키지의 취부 방향(또는 정렬 방향)이 바뀌더라도 자기센서 칩의 입력과 출력이 동일하게 되어 사용자가 오배선하는 것을 미연에 방지할 수 있게 된다.
따라서, 자기센서 패키지의 소터(sorter)에서의 소팅 능력이 종래에 비해 월등히 향상된다.
특히, 기존의 복잡한 구조와는 달리 PCB 패턴으로 간단하게 양방향 취부가 가능하게 구성시킴으로써 작업성이 뛰어날 뿐만 아니라 표준화된 SMT공정으로 패키지 공정을 진행하므로 불량발생이 거의 없어 양산이 용이하다.
자기센서 칩을 패키징한 후에 절단작업시 인쇄회로기판을 절단하게 되므로 종래에 비해 다이싱 블레이드의 마모율을 저감시키게 된다.
자기센서 칩을 패키징한 후에 도금 공정이 필요없게 되어 비용 절감 및 제조 사이클 타임을 줄이게 된다.
EMC몰딩 및 절단 이후에 별도의 와이어 본딩 없이 메인 보드상에 바로 수직으로 표면실장되므로, 공정 단축 및 수율 향상의 효과를 얻는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 자기센서 패키지 및 자기센서 패키지의 제조방법에 대하여 설명하면 다음과 같다.
도 14 내지 도 18은 본 발명의 실시예에 따른 자기센서 패키지의 구성 및 제조과정을 설명하기 위한 도면이다. 이하의 설명은 다수의 자기센서 패키지를 일련의 제조 공정에 의해 한꺼번에 제조하는 방법에 대해 기술한 것이다. 단품의 자기센서 패키지를 제조하는 방법에 대해서는 동종업계에 종사하는 자라면 이하의 설명에 의해 충분히 유추가능하다. 이러한 유추에 의해 본 발명의 청구항 7에 기재된 제조방법은 쉽게 이해되리라 본다.
먼저, 도 14와 같이 자기센서용 PCB 영역(72)을 갖춘 베이스 기판(70)을 준비한다. 청구항에 기재된 인쇄회로기판은 베이스 기판(70)을 의미하는 것으로 보면 된다. 또한, 베이스 기판(70)에 갖추어진 자기센서용 PCB 영역(72)도 청구항에 기재된 인쇄회로기판이 된다. 자기센서용 PCB 영역(72)은 각각의 자기센서 칩이 구역(영역)별로 탑재가능하도록 다수의 구역(영역)을 갖는다. 다수개의 구역 각각의 저면에는 단자 패드(도 14에서는 도시 생략; 도 18의 92)가 형성되고, 다수개의 구역 각각의 상면에는 다이 패드(74) 및 와이어 본딩 패드(76a, 76b, 76c, 76d)가 형성된다. 또한, 다수개의 구역 각각의 상면에는 자기센서 칩 위치확인용 인식자(78a, 78b) 및 저면의 단자 패드와의 신호 연결을 위한 스루 홀(through hole)(80a, 80b)이 형성된다. 도 14에는 스루 홀(80a, 80b)이 두 개인 것으로 도시되어 있는데, 이는 개략적으로 도시한 것이다. 추후에 설명할 도 19 및 도 20을 보게 되면 스루 홀이 여섯 개임을 알 수 있다. 도 14에서, "K"는 절단선이다.
이후, 도 15에서와 같이 자기센서 칩(80)의 모서리 부분을 자기센서 칩 위치확인용 인식자(78a, 78b)에 맞춘 후에 자기센서 칩(80)을 접착제 등을 이용하여 다이 패드(74)에 본딩한다.
그리고, 도 16에서와 같이 자기센서 칩(80)의 입출력 단자(접점)와 그에 인접한 와이어 본딩 패드(76a, 76b, 76c, 76d) 사이를 와이어(82)를 이용하여 본딩하여 전기적으로 연결시킨다.
이어, 도 17에서와 같이 자기센서 칩(80)들이 어레이되어 있는 자기센서용 PCB 영역(72)의 상면을 한꺼번에 EMC몰딩한다. 이때, 자기센서용 PCB 영역(72)의 저면의 단자 패드는 그대로 노출시킨다. 도 17에서, 참조부호 84는 몰딩형 금형으로 EMC몰딩을 함에 의해 생성된 몰딩체이다.
이후에는, 몰딩체(84)를 다수개의 조각으로 분리하게 된다. 즉, 몰딩체(84)를 다이싱 블레이드(도시 생략)를 이용하여 절단(sawing)하게 되는데, 자기센서 칩(80)들 사이를 절단한다.
그 결과, 도 18에서와 같이 낱개로 된 자기센서 패키지(90)를 얻게 된다. 도 18은 자기센서 패키지(90)의 저면을 나타내었다. 도 18에서 참조부호 92는 자기센서 패키지(90)의 저면에 형성된 단자 패드를 의미한다. 단자 패드(92)는 자기센서 패키지(90)의 저면에 노출된다. 단자 패드(92)의 일측 끝부는 이웃한 면과 맞닿는다. 이와 같이 EMC몰딩된 상태에서 단자 패드(92)의 일측 끝부가 이웃한 면과 맞닿도록 절단되어 얻어진 본 발명의 자기센서 패키지(90; 도 18 참조)는 기존의 자기센서 패키지(도 8 참조)에 비해 작은 두께를 갖게 된다. 도 14에서 도시하지 않은 단자 패드는 절단되었을 때를 고려하여 도 18에서와 같이 될 수 있도록 패터닝되어 있는다. 이와 같은 패터닝 기법과 절단 기법에 의해 각각의 자기센서 패키지(90)의 저면에 노출된 단자 패드(92)의 일측 끝부가 이웃한 면과 맞닿을 수 있게 하는 것은 동종 업계에 종사하는 자라면 쉽게 이해가능한 내용이다.
도 19는 본 발명의 실시예에 따른 자기센서 패키지에 포함된 인쇄회로기판의 평면도이고, 도 20은 본 발명의 실시예에 따른 자기센서 패키지에 포함된 인쇄회로기판의 사시도이다. 이하의 도 19 및 도 20에 대한 설명에서 상측부 및 하측부라 함은 인쇄회로기판(72)을 횡으로 세웠을 경우의 상측부 및 하측부를 의미한다. 도 19 및 도 20은 인쇄회로기판(72)에 형성된 제 1 내지 제 4단자 패드(92;92a~92h)를 설명하기 위한 도면이다. 제 1 내지 제 4단자 패드는 동박으로 패터닝되고, 동박의 상면에는 금 등으로 도금처리된다.
인쇄회로기판(72)의 저면(즉, 노출된 부위임)의 길이방향의 양 단부면에는 제 1 내지 제 4단자 패드가 각각 배열된다. 인쇄회로기판(72)을 세웠을 경우를 상정하여 설명하면, 인쇄회로기판(72)의 저면의 상측부로는 제 1단자 패드(92a)와 제 2단자 패드(92b)와 제 3단자 패드(92c) 및 제 4단자 패드(92d)의 순서대로 배열되고, 저면의 하측부로는 제 2단자 패드(92e)와 제 1단자 패드(92f)와 제 4단자 패드(92g) 및 제 3단자 패드(92h)의 순서대로 배열된다.
제 1단자 패드(92a;92f)의 일부는 스루 홀(through hole)(80c;80a)을 통해 상면에 연장된다. 스루 홀(80c;80a)내에는 도전성 재료가 충진된다. 제 2단자 패드(92e)의 일부는 스루 홀(through hole)(80d)을 통해 상면에 연장된다. 스루 홀(80d)내에는 도전성 재료가 충진된다. 제 3단자 패드(92c;92h)의 일부는 스루 홀(through hole)(80b;80f)을 통해 상면에 연장된다. 스루 홀(80b;80f)내에는 도전성 재료가 충진된다. 제 4단자 패드(92d)의 일부는 스루 홀(through hole)(80e)을 통해 상면에 연장된다. 스루 홀(80e)내에는 도전성 재료가 충진된다.
인쇄회로기판(72)의 저면에서, 상측부의 제 1단자 패드(92a)와 하측부의 제 1단자 패드(92f)는 각각의 스루 홀(through hole)(80c, 80a)을 통해 해당 인쇄회로기판(72)의 상면으로 연장되어 연결 패턴(94a)에 의해 서로 연결된다. 인쇄회로기판(72)의 저면에서, 상측부의 제 2단자 패드(92b)와 하측부의 제 2단자 패드(92e)는 연결 패턴(94c)에 의해 서로 연결된다. 인쇄회로기판(72)의 저면에서, 상측부의 제 3단자 패드(92c)와 하측부의 제 3단자 패드(92h)는 각각의 스루 홀(through hole)(80b, 80f)을 통해 해당 인쇄회로기판(72)의 상면으로 연장되어 연결 패턴(94b)에 의해 서로 연결된다. 인쇄회로기판(72)의 저면에서, 상측부의 제 4단자 패드(92d)와 하측부의 제 4단자 패드(92g)는 연결 패턴(94d)에 의해 서로 연결된다.
단자 패드(92a, 92b, 92c, 92d, 92e, 92f, 92g, 92h)가 패터닝될 때 연결 패턴(94a, 94b, 94c, 94d)도 함께 패터닝되는 것으로 봄이 바람직하다.
도 19 및 도 20의 인쇄회로기판(72)의 상면 모서리 부분에 형성된 4개의 패드를 도 14의 와이어 본딩 패드(76a, 76b, 76c, 76d)로 이해하면 된다.
도 21은 본 발명의 실시예에 따른 자기센서 패키지를 설명하기 위한 도면으로서, (a)는 X축 또는 Y축 방향으로 세웠을 경우의 도면이고, (b)는 (a)의 상태를 180도 회전시킨 경우의 도면이다. 도 22는 도 21의 자기센서 칩에 대한 등가회로도이다. 이하의 도 21에 대한 설명에서 상측부 및 하측부라 함은 인쇄회로기판(72)을 횡으로 세웠을 경우의 상측부 및 하측부를 의미한다
도 21의 (a)와 같이 와이어 본딩된 자기센서 패키지를 X축 또는 Y축 방향으로 세우고서 테스트할 때에는 상측부가 정상적으로 상방향을 향하도록 정렬하고서 테스트를 실시하는 것이 바람직하다. 즉, X축 또는 Y축 방향으로 세워진 도 21의 (a)에서와 같은 와이어 본딩된 자기센서 패키지의 상측부의 제 1 내지 제 4단자 패드 중에서 가장 왼쪽의 단자 패드를 1번 패드라고 하고 우측으로 가면서 2번 패드, 3번 패드, 4번 패드라고 한다. 그에 따라, 하측부의 단자 패드들의 배열 순서는 "2→1→4→3"이 된다. 와이어 본딩 상태를 보면, 자기센서 칩(80)의 1번 접점과 1번 패드가 연결되고, 자기센서 칩(80)의 2번 접점과 2번 패드가 연결되고, 자기센서 칩(80)의 3번 접점과 3번 패드가 연결되고, 자기센서 칩(80)의 4번 접점과 4번 패드가 연결된다.
상측부면의 1번 패드는 정(+)의 출력 단자로 설정하고, 2번 패드에는 대략 1V 정도의 정(+)의 전압을 가하고, 3번 패드는 부(-)의 출력 단자로 설정하며, 4번 패드는 그라운드 단자로 설정하고서 테스트한다.
도 21의 (a)와 같이 정렬된 자기센서 패키지의 각 패드에 대해 상술한 바와 같이 설정하여 테스트를 하게 되면 자기센서 칩(80)의 출력(V13)은 상술한 식 1과 같이 된다. 그리고, 패드의 배열 순서가 "1→2→3→4"이므로 반시계방향이 된다. 이를 자기센서 칩(80)에 대한 등가회로도로 표현하면 도 22와 같이 된다.
도 21의 (a)와 같이 정렬된 자기센서 패키지를 테스트하면 자기센서 칩(80)에서는 정상적인 정(+)의 전압값을 출력시킨다. 이로 인해 도 21의 (a)와 같이 정렬된 자기센서 패키지를 그대로 인쇄회로기판(도시 생략)상에 X축 또는 Y축 방향으로 표면실장(SMT)시키면 된다.
도 21의 (b)는 도 21의 (a)의 자기센서 패키지의 상측부와 하측부가 뒤바꿔지게 180도 회전시킨 경우의 도면이다. 도 21의 (a)의 자기센서 패키지가 180도 회전되었지만, 와이어의 본딩 형태를 보면 자기센서 칩(80)의 좌측 상부 모서리부분의 접점(3)은 와이어를 통해 왼쪽 상면부의 와이어 본딩 패드에 접속되고, 자기센서 칩(80)의 좌측 하부 모서리부분의 접점(4)은 와이어를 통해 왼쪽 하면부의 와이어 본딩 패드에 접속되며, 자기센서 칩(80)의 우측 하부 모서리부분의 접점(1)은 와이어를 통해 오른쪽 하측부의 와이어 본딩 패드에 접속되고, 자기센서 칩(80)의 우측 상부 모서리부분의 접점(2)은 와이어를 통해 오른쪽 상측부의 와이어 본딩 패드에 접속된다.
이는 인쇄회로기판(72)을 180도 회전시킨 상태에서 와이어 본딩을 실시한다고 하더라도 자기센서 칩(80)의 각 접점이 연결되는 접속 위치는 변하지 않음(도 21의 (a)와 동일)을 보여준다. 특히, 자기센서 패키지의 상측부에서 바라본 패드의 배열순서가 "3→4→1→2"(반시계방향)인데, 이러한 배열순서를 근거로 자기센서 칩(80)에 대한 등가회로도를 표현하면 도 22와 동일하게 된다.
이와 같은 상태에서 앞서 실시한 방식대로 테스트기의 말단이 도 21의 (b)의 자기센서 패키지의 가장 왼쪽의 3번 패드를 1번 패드라고 여기고 우측으로 가면서 2번 패드, 3번 패드, 4번 패드라고 여기고서, 앞서의 방식대로 1번 패드는 정(+)의 출력 단자로 설정하고, 2번 패드에는 대략 1V 정도의 정(+)의 전압을 가하고, 3번 패드는 부(-)의 출력 단자로 설정하며, 4번 패드는 그라운드 단자로 설정하고서 테스트한다. 도 21의 (b)와 같이 정렬된 자기센서 패키지의 각 패드에 대해 상술한 바와 같이 설정하여 테스트를 하게 되면 자기센서 칩(80)의 각 접점이 연결되는 접속 위치가 변하지 않았으므로(즉, 입력과 출력이 바뀌지 않으므로) 자기센서 칩(80)의 출력(V13)은 상술한 식 1과 같이 된다. 즉, 도 21의 (b)의 자기센서 칩(80)에 대한 등가회로도는 도 22의 등가회로도처럼 된다.
따라서, 도 21의 (b)와 같이 거꾸로 세워진 자기센서 패키지를 그대로 메인 보드(도시 생략)상에 실장한다고 하더라도 자기센서 칩(80)에서는 정상적인 정(+)의 전압값을 출력시킨다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
도 1의 (a)는 종래 Z축 자기센서의 평면도이다.
도 1의 (b)는 도 1의 (a)의 측면도이다.
도 2 내지 도 8은 일반적인 자기센서 패키지의 제조공정 및 구성을 설명하기 위한 도면으로서, 도 2는 일반적인 자기센서 패키지의 제조에 채용된 금속판의 일예를 나타낸 도면이고, 도 3은 도 2의 A부분의 확대도이며, 도 4는 일반적인 자기센서 칩의 일예를 나타낸 도면이고, 도 5는 자기센서 칩 본딩 및 와이어 본딩을 한 경우의 예를 나타낸 도면이며, 도 6은 EMC몰딩한 경우의 예를 나타낸 도면이고, 도 7은 절단공정의 예를 나타낸 도면이며, 도 8은 패키징화된 자기센서 패키지의 외관사시도이다.
도 9는 길이방향의 양측면으로 리드 단자를 노출되게 구성시킨 종래의 자기센서 패키지의 내부 형태를 설명하기 위한 도면으로서, X축 또는 Y축 방향으로 세운 경우를 도시한 도면이다.
도 10 내지 도 13은 X축 또는 Y축 방향으로 실장되는 종래의 자기센서 패키지의 문제점을 설명하기 위한 도면으로서, 도 10은 X축 또는 Y축 방향으로 실장되는 자기센서 패키지가 정상적으로 실장된 경우의 도면이고, 도 11은 도 10의 자기센서 칩에 대한 등가회로도이며, 도 12는 도 10의 자기센서 패키지의 상부면과 하부면이 뒤바꿔지게 180도 회전한 경우의 도면이고, 도 13은 도 12의 자기센서 칩에 대한 등가회로도이다.
도 14 내지 도 18은 본 발명의 실시예에 따른 자기센서 패키지의 구성 및 제 조과정을 설명하기 위한 도면이다.
도 19는 본 발명의 실시예에 따른 자기센서 패키지에 포함된 인쇄회로기판의 평면도이다.
도 20은 본 발명의 실시예에 따른 자기센서 패키지에 포함된 인쇄회로기판의 사시도이다.
도 21은 본 발명의 실시예에 따른 자기센서 패키지를 설명하기 위한 도면으로서, (a)는 X축 또는 Y축 방향으로 세웠을 경우의 도면이고, (b)는 (a)의 자기센서 패키지의 상부면과 하부면의 위치가 뒤바꿔지게 180도 회전시킨 경우의 도면이다.
도 22는 도 21의 자기센서 칩에 대한 등가회로도이다.

Claims (13)

  1. 자기센서 칩; 및
    상기 자기센서 칩의 입출력 단자와 각각 연결되는 제 1 내지 제 4단자 패드를 포함하는 일면이 노출되되, 상기 일면의 상측부로는 상기 제 1단자 패드와 상기 제 2단자 패드와 상기 제 3단자 패드 및 상기 제 4단자 패드의 순서대로 배열되어 노출되고, 상기 일면의 하측부로는 상기 제 2단자 패드와 상기 제 1단자 패드와 상기 제 4단자 패드 및 상기 제 3단자 패드의 순서대로 배열되어 노출된 인쇄회로기판을 포함하는 것을 특징으로 하는 자기센서 패키지.
  2. 청구항 1에 있어서,
    상기 제 1 내지 제 4단자 패드의 일부는 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에 연장된 것을 특징으로 하는 자기센서 패키지.
  3. 청구항 1에 있어서,
    상기 일면의 상측부에 배열된 제 1단자 패드와 상기 일면의 하측부에 배열된 제 1단자 패드는 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에서 서로 연결된 것을 특징으로 하는 자기센서 패키지.
  4. 청구항 1에 있어서,
    상기 일면의 상측부에 배열된 제 2단자 패드와 상기 일면의 하측부에 배열된 제 2단자 패드는 상기 일면에서 서로 연결된 것을 특징으로 하는 자기센서 패키지.
  5. 청구항 1에 있어서,
    상기 일면의 상측부에 배열된 제 3단자 패드와 상기 일면의 하측부에 배열된 제 3단자 패드는 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에서 서로 연결된 것을 특징으로 하는 자기센서 패키지.
  6. 청구항 1에 있어서,
    상기 일면의 상측부에 배열된 제 4단자 패드와 상기 일면의 하측부에 배열된 제 4단자 패드는 상기 일면에서 서로 연결된 것을 특징으로 하는 자기센서 패키지.
  7. 자기센서 칩이 몰딩된 자기센서 패키지를 제조하는 방법으로서,
    일면에 제 1 내지 제 4단자 패드가 패터닝되되, 상기 일면의 상측부로는 상기 제 1단자 패드와 상기 제 2단자 패드와 상기 제 3단자 패드 및 상기 제 4단자 패드의 순서대로 배열되고, 상기 일면의 하측부로는 상기 제 2단자 패드와 상기 제 1단자 패드와 상기 제 4단자 패드 및 상기 제 3단자 패드의 순서대로 배열된 인쇄회로기판을 준비하는 준비 단계;
    상기 자기센서 칩을 상기 일면과 대향되는 상기 인쇄회로기판의 타면에 탑재하는 탑재 단계;
    상기 자기센서 칩과 상기 제 1 내지 제 4단자용 패턴을 전기적으로 연결하는 연결 단계; 및
    상기 자기센서 칩과 상기 인쇄회로기판을 한번에 동시에 몰딩하여 자기센서 패키지를 만들되, 상기 인쇄회로기판의 일면은 노출되게 몰딩하는 몰딩 단계를 포함하는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  8. 일면에 제 1 내지 제 4단자 패드가 구역별로 패터닝되되, 구역별로 상기 일면의 상측부로는 상기 제 1단자 패드와 상기 제 2단자 패드와 상기 제 3단자 패드 및 상기 제 4단자 패드의 순서대로 배열되고, 상기 일면의 하측부로는 상기 제 2단자 패드와 상기 제 1단자 패드와 상기 제 4단자 패드 및 상기 제 3단자 패드의 순서대로 배열된 인쇄회로기판을 준비하는 준비 단계;
    상기 일면과 대향되는 상기 인쇄회로기판의 타면에 자기센서 칩을 상기 구역별로 탑재하는 탑재 단계;
    상기 구역별로 탑재된 자기센서 칩과 그에 대응되는 상기 제 1 내지 제 4단자용 패턴을 전기적으로 연결하는 연결 단계;
    상기 모든 자기센서 칩과 상기 인쇄회로기판을 한번에 동시에 몰딩하여 몰딩체를 생성하되, 상기 인쇄회로기판의 일면은 노출되게 몰딩하는 몰딩체 생성 단계; 및
    상기 몰딩체를 직교하는 방향으로 상기 자기센서 칩들 사이를 절단하여 성형화된 자기센서 패키지로 각각 분리하는 절단 단계를 포함하는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 준비 단계는, 상기 제 1 내지 제 4단자 패드의 일부를 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에 연장시키는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  10. 청구항 7 또는 청구항 8에 있어서,
    상기 준비 단계는, 상기 일면의 상측부에 배열된 제 1단자 패드와 상기 일면의 하측부에 배열된 제 1단자 패드를, 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에서 서로 연결되게 패터닝시키는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  11. 청구항 7 또는 청구항 8에 있어서,
    상기 준비 단계는, 상기 일면의 상측부에 배열된 제 2단자 패드와 상기 일면의 하측부에 배열된 제 2단자 패드를, 상기 일면에서 서로 연결되게 패터닝시키는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  12. 청구항 7 또는 청구항 8에 있어서,
    상기 준비 단계는, 상기 일면의 상측부에 배열된 제 3단자 패드와 상기 일면 의 하측부에 배열된 제 3단자 패드를, 각각의 스루 홀(through hole)을 통해 상기 일면과 대향되는 타면에서 서로 연결되게 패터닝시키는 것을 특징으로 하는 자기센서 패키지의 제조방법.
  13. 청구항 7 또는 청구항 8에 있어서,
    상기 준비 단계는, 상기 일면의 상측부에 배열된 제 4단자 패드와 상기 일면의 하측부에 배열된 제 4단자 패드를, 상기 일면에서 서로 연결되게 패터닝시키는 것을 특징으로 하는 자기센서 패키지의 제조방법.
KR1020070115962A 2007-11-14 2007-11-14 자기센서 패키지 및 자기센서 패키지의 제조방법 KR100901810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070115962A KR100901810B1 (ko) 2007-11-14 2007-11-14 자기센서 패키지 및 자기센서 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115962A KR100901810B1 (ko) 2007-11-14 2007-11-14 자기센서 패키지 및 자기센서 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20090049721A KR20090049721A (ko) 2009-05-19
KR100901810B1 true KR100901810B1 (ko) 2009-06-08

Family

ID=40858368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115962A KR100901810B1 (ko) 2007-11-14 2007-11-14 자기센서 패키지 및 자기센서 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100901810B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005473A (ja) 2003-06-11 2005-01-06 Asahi Kasei Electronics Co Ltd ホール素子
JP2005147963A (ja) 2003-11-18 2005-06-09 Citizen Electronics Co Ltd 小型磁気センサモジュール
KR100676411B1 (ko) 2005-12-09 2007-01-30 (주) 아모센스 반도체 부품 및 이의 제조방법
KR100742569B1 (ko) 2006-05-23 2007-07-25 (주) 아모센스 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005473A (ja) 2003-06-11 2005-01-06 Asahi Kasei Electronics Co Ltd ホール素子
JP2005147963A (ja) 2003-11-18 2005-06-09 Citizen Electronics Co Ltd 小型磁気センサモジュール
KR100676411B1 (ko) 2005-12-09 2007-01-30 (주) 아모센스 반도체 부품 및 이의 제조방법
KR100742569B1 (ko) 2006-05-23 2007-07-25 (주) 아모센스 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지

Also Published As

Publication number Publication date
KR20090049721A (ko) 2009-05-19

Similar Documents

Publication Publication Date Title
CN103185856B (zh) 失效分析专用载板、测试设备、芯片电性失效分析的方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
US6219912B1 (en) Method for manufacture electronic component device
US7701072B2 (en) Semiconductor device and manufacturing method therefor
US20130120019A1 (en) Thermal pad shorts test for wire bonded strip testing
JP4489106B2 (ja) 不良解析装置
KR100901810B1 (ko) 자기센서 패키지 및 자기센서 패키지의 제조방법
JP2008288304A (ja) モールドパッケージ
KR100930960B1 (ko) 자기센서 패키지와 그의 제조방법 및 센서 모듈
KR100894170B1 (ko) 리드 프레임, 이를 이용한 자기센서 패키지 및 그 자기센서패키지의 제조방법
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
KR100742569B1 (ko) 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지
JP4002143B2 (ja) 半導体装置の製造方法
JP3854819B2 (ja) 半導体装置の製造方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP2006165325A (ja) Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法
KR100718460B1 (ko) 웨이퍼 검사용 니들 및 이를 구비하는 프로브카드
KR101591501B1 (ko) 접촉율이 향상된 컨택트 핀
CN114649305B (zh) 半导体封装结构及其形成方法、导电治具及电镀设备
TWI841243B (zh) 測試元件組
JP3988777B2 (ja) 表面実装用の半導体パッケージおよびその製造方法
JP3681856B2 (ja) 樹脂封止型電子部品
JP4712426B2 (ja) 半導体装置
KR100752220B1 (ko) 와이어 본딩용 섭스트레이트
JP2012134276A (ja) 半導体装置、その製造方法、及び半導体装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180514

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 11