JP4025490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4025490B2 JP4025490B2 JP2000214992A JP2000214992A JP4025490B2 JP 4025490 B2 JP4025490 B2 JP 4025490B2 JP 2000214992 A JP2000214992 A JP 2000214992A JP 2000214992 A JP2000214992 A JP 2000214992A JP 4025490 B2 JP4025490 B2 JP 4025490B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing portion
- lead
- qfn
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、ペリフェラル形の半導体装置の外観検査の時間短縮化および不良品救済に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
小形化が図られた半導体装置の一例として、ＱＦＮ（Quad Flat Non-leaded Package) とよばれる半導体パッケージが開発されている。
【０００４】
ＱＦＮは、半導体チップがモールドによって樹脂封止された樹脂封止形のものであり、モールドによって形成された封止部の裏面（実装側の面）の周縁部に外部端子となる複数のリードが配置されており、したがって、表面実装形の半導体装置であるとともに、ペリフェラル形の半導体装置と呼ばれている。
【０００５】
なお、小形のペリフェラル形の半導体装置については、例えば、特開平１０−１８９８３０号公報にその構造と製造方法とが記載されている。
【０００６】
【発明が解決しようとする課題】
ところが、前記した技術のペリフェラル形の半導体装置において、封止部の表裏面の外観検査は、作業者が目視によって行っており、したがって、検査に手間がかかることが問題となる。
【０００７】
また、ペリフェラル形の半導体装置の外観検査におけるリード長さやリード幅の測定についても、作業者が実際の良品サンプルや不良品限界サンプルなどを用いて目視比較によって測定を行っている。
【０００８】
したがって、作業者によって測定にばらつきが発生し、測定精度が低下することが問題となる。
【０００９】
また、ペリフェラル形以外の半導体装置の外観検査装置には、良品・不良品を選別する機能を備えているものはあるが、不良品を救済する機能を備えているものはない。
【００１０】
本発明の目的は、外観検査の時間短縮化および不良品の救済を実現する半導体装置の製造方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
本発明の半導体装置の製造方法は、（ａ）半導体チップと、前記半導体チップを搭載するタブと、前記半導体チップを封止する封止部と、前記タブの周囲に配置され、前記封止部の実装面から露出する複数のリードとを有する半導体装置を準備する工程、（ｂ）前記半導体装置を収納することが可能な収納部と、前記収納部の底部に形成された複数の穴とを有する治具を準備する工程、（ｃ）前記半導体装置の複数のリードが前記治具の複数の穴とそれぞれ平面的に重なるように、前記半導体装置を前記治具の収納部に収納する工程、（ｄ）前記半導体装置を前記治具の収納部に収納した状態で、前記半導体装置の封止部の実装面と反対側の表面をカメラにより外観検査し、前記治具の周囲に設けられた異物除去手段により前記治具の穴を介して前記半導体装置のリードに付着した異物を吸引する工程、とを含むものである。
【００１５】
本発明によれば、同一の外観検査装置によって半導体装置の良品・不良品の選別とともに不良品の救済を行うことができ、その結果、外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
図１は本発明の実施の形態の半導体装置の製造方法で用いられる外観検査装置の構造の一例を示す構成ブロック図、図２は図１に示す外観検査装置によって外観検査される半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。図３は図２に示す半導体装置の断面の構造を示す拡大断面図、図４は図２に示すＱＦＮの外観検査を行う際の図１に示す外観検査装置の動作手順の一例を示す動作フロー図、図５は図１に示す外観検査装置によるＱＦＮの表面検査時の裏面異物除去方法の一例を示す概念図、図６は図１に示す外観検査装置によるＱＦＮの裏面検査時の検査状態の一例を示す概念図、図７は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際のリードの測定箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＡ部を拡大して示す拡大部分底面図、図８は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡大部分側面図、（ｃ）は拡大部分底面図、図９は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＢ部を拡大して示す拡大部分底面図、図１０は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す拡大部分底面図である。
【００２０】
図１に示す本実施の形態の半導体装置の製造方法で用いられる外観検査装置は、図２に示す小形のペリフェラル形の半導体装置の一例であるＱＦＮ７の外観を検査するとともに、その封止部３の裏面（実装側の面）３ｂの異物除去を行うものである。
【００２１】
図１に示す外観検査装置１５の構成について説明すると、ＱＦＮ７が収納された複数のトレイを載置するトレイローダ８と、前記トレイに収納されたＱＦＮ７を表面検査部１０に供給するとともに、空になった前記トレイを収納する空トレイストッカ９と、ＱＦＮ７の封止部３の表面（裏面３ｂと反対側の面）３ａを外観検査するとともに、裏面３ｂに付着した図９に示す異物１６（例えば、レジン屑やめっき屑）を除去する表面検査部１０と、封止部３の裏面３ｂを外観検査する裏面検査部１１と、表面検査および裏面検査によって良品と判定（選別）されたＱＦＮ７をトレイに収納して載置する良品アンローダ１２と、表面検査および裏面検査によって不良品と判定（選別）されたＱＦＮ７をトレイに収納して載置する不良品アンローダ１３と、良品アンローダ１２および不良品アンローダ１３に空のトレイを供給する空トレイストッカ１４とからなる。
【００２２】
本実施の形態の外観検査装置１５では、図１に示す表面検査部１０で、図２に示すＱＦＮ７の封止部３の表面３ａの検査と、封止部３の裏面３ｂの異物除去とを行う。その際、表面検査部１０で表面検査と裏面３ｂの異物除去とを同時に行ってもよいし、両者をタイミングをずらして行っても良い。
【００２３】
つまり、表面検査部１０において、封止部３の表面検査を行いながら裏面３ｂの異物除去を行ってもよいし、あるいは、いずれか一方を先に行って、他方をその後に行ってもよいが、外観検査の時間短縮化を図るためには、表面検査を行いながら、同時に裏面３ｂの異物除去を行うことが好ましい。
【００２４】
なお、表面検査部１０におけるＱＦＮ７の表面３ａの外観検査は、封止部３の表面３ａに付された製品情報に関する図２（ａ）に示すマーク１７の認識と確認である。
【００２５】
すなわち、表面検査では、図５に示すように、専用治具１９のポケット１９ａなどに収納されたＱＦＮ７の封止部３の表面３ａをカメラ１８によって撮像し、これにより、取り込んだ像を画像処理して表面３ａに付されたマーク１７を認識して、この認識したマーク１７が、予め登録されたものと一致しているか否かを判定（確認）する。
【００２６】
さらに、表面検査部１０においては、これと同時に、ＱＦＮ７の封止部３の裏面３ｂを異物除去手段である集塵機２０によって吸引して裏面３ｂに付着した図９に示す異物１６を除去する。
【００２７】
一方、裏面検査では、図６に示すように、ＱＦＮ７の封止部３の表面３ａをコレット２１などによって吸着保持し、この状態で封止部３の裏面３ｂをカメラ２３によってミラー２２に反射させて撮像し、取り込んだ像を画像処理する。
【００２８】
さらに、前記画像処理に基づいて、封止部３の裏面３ｂにおけるリード長さおよびリード幅の測定とそれらの合否判定、さらに、リード欠損、リード表面異物およびリード間異物の有無の判定などを行ってＱＦＮ７の良品・不良品を判定する。
【００２９】
なお、リード長さおよびリード幅の測定とその合否判定については、図７（ａ）に示すように、有効リード長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像処理によって検出し、これらが許容範囲内であれば、合格判定となる。例えば、図７（ａ),（ｂ）に示すように、リード（外部端子）１の被実装面１ｂの一部にレジンフラッシュバリ２４が形成されている場合に、ＬＡがＬＡ±0.１の範囲を超えると不合格となる。
【００３０】
また、リード欠損については、図８（ａ),（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面３ｃにおいて、リード１あるいはタブ吊りリード１ｃが欠損している場合に不合格となる。
【００３１】
さらに、リード表面異物の有無については、図９（ａ),（ｂ）に示すように、有効リード面積（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例えば、前記有効リードの面積の５％以上の異物１６が存在する場合に不合格となる。
【００３２】
また、リード間異物の有無については、図１０に示すように、異物１６の長さをｍとし、リード間長さをＭとすると、例えば、ｍ≧Ｍ／２の場合に不合格となる。
【００３３】
次に、本実施の形態の半導体装置の製造方法において図１に示す外観検査装置１５によって外観検査される図２および図３に示すＱＦＮ７の構造について説明する。
【００３４】
図２、図３に示すＱＦＮ７（半導体装置）は、樹脂モールドによって形成された封止部３の裏面３ｂの周縁部に、実装基板などの基板端子と接続する複数のリード１の被実装面１ｂが露出して配置されたペリフェラル形で、小形、かつ樹脂封止形の面実装タイプのものである。
【００３５】
ＱＦＮ７の詳細構成は、図３に示す主面２ｂに半導体集積回路が形成された半導体チップ２を支持するタブ１ａと、タブ１ａの周囲に配置され、かつタブ１ａの周囲から外部に向かって延在する複数のリード１と、半導体チップ２の表面電極２ａとこれに対応するリード１とを接続するボンディング用のワイヤ４と、半導体チップ２、ワイヤ４およびリード１の一部を樹脂封止して形成された封止部３と、タブ１ａを支持するとともに、封止部３の裏面３ｂの４つの角部に露出して配置されたタブ吊りリード１ｃとからなる。
【００３６】
なお、ＱＦＮ７は、図３に示すように、各リード１の配置箇所よりタブ１ａの配置箇所を高くする構造（これをタブ上げともいう）のものであり、したがって、タブ１ａの裏面１ｄ側にも封止部３が形成されたタブ埋め込み構造のものである。
【００３７】
さらに、ＱＦＮ７における各リード１は、インナリードの機能とアウタリードの機能との両者を兼ね備えている。すなわち、リード１のうち封止部３内に埋め込まれた領域は、ワイヤ４と接続するインナリード領域であり、一方、封止部３の裏面３ｂにおいてこの封止部３から露出した被実装面１ｂを備える領域は、アウタリード領域である。
【００３８】
また、ＱＦＮ７では、半導体チップ２は、タブ１ａのチップ支持面１ｅ上にペ付け材５を介して固定されている。
【００３９】
ここで、タブ１ａ、タブ吊りリード１ｃおよび各リード１は、例えば、Ｃｕ、ＦｅまたはＦｅ−Ｎｉなどの薄板材によって形成され、その厚さは、例えば、０.1〜０.2ｍｍ程度である。
【００４０】
また、各リード１の被実装面１ｂには、半田めっきなどによるめっき層６が形成されている。
【００４１】
さらに、ＱＦＮ７で用いられるボンディング用のワイヤ４は、例えば、金線である。
【００４２】
また、封止部３は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂（モールドレジン）は、例えば、熱硬化性のエポキシ樹脂などである。
【００４３】
次に、本実施の形態のＱＦＮ７の製造方法を、その外観検査方法を含めて説明する。
【００４４】
まず、主面２ｂに半導体集積回路が形成された半導体チップ２を準備し、その後、リードフレームのタブ１ａと半導体チップ２の裏面２ｃとを接合する。
【００４５】
すなわち、図３に示すように、タブ１ａにペ付け材５を塗布し、主面２ｂを上方に向けて半導体チップ２を固定するチップマウント（ダイボンディングまたはペレットボンディングともいう）を行う。
【００４６】
その後、半導体チップ２の表面電極２ａとこれに対応する各リード１とを金線であるボンディング用のワイヤ４を用いてワイヤボンディングし、これにより、半導体チップ２の表面電極２ａと各リード１とをワイヤ４によって接続する。
【００４７】
その後、モールドによる半導体チップ２の樹脂封止を行う。
【００４８】
ここでは、半導体チップ２およびその周辺部をモールドによって樹脂封止する。その際、各リード１の被実装面１ｂが、封止部３の裏面３ｂの周縁部に露出するように樹脂モールドを行って封止部３を形成する。
【００４９】
その後、封止部３の裏面３ｂに露出した各リード１の被実装面１ｂに半田などのめっき層６を形成する。
【００５０】
続いて、各リード１およびタブ吊りリード１ｃをリードフレームの枠部から切断によって切り離す。
【００５１】
すなわち、リードフレームの枠部から封止部３が形成された各リード１およびタブ吊りリード１ｃを切断（ピンチカット）分離して図２（ａ),（ｂ),（ｃ）に示す形状とする。
【００５２】
その後、図１に示す外観検査装置１５を用いたＱＦＮ７の外観検査を行う。
【００５３】
外観検査工程では、まず、図４のステップＳ１に示すＱＦＮ供給を行う。
【００５４】
すなわち、トレイローダ８からＱＦＮ７を供給し、その後、空トレイを空トレイストッカ９に収納する（ステップＳ２）とともに、ＱＦＮ７を専用治具１９に移載して表面検査部１０で、ＱＦＮ７の封止部３の表面検査すなわちマーク１７の読み取りと確認、および裏面３ｂの異物除去を行う（ステップＳ３）。
【００５５】
表面検査部１０では、図５に示すように、専用治具１９のポケット１９ａなどに収納されたＱＦＮ７の封止部３の表面３ａをカメラ１８によって撮像し、これにより、取り込んだ像を画像処理して表面３ａに付された図２（ａ）に示すマーク１７を認識し、この認識したマーク１７が、予め登録されたものと一致しているか否かを判定する。
【００５６】
本実施の形態では、外観検査装置１５によってＱＦＮ７の表面３ａを外観検査しながら、同時に外観検査装置１５によってＱＦＮ７の裏面３ｂに付着した異物１６を除去する。
【００５７】
ここでは、表面検査部１０において、図５に示すように、ＱＦＮ７の封止部３の裏面３ｂを集塵機２０によって吸引して裏面３ｂに付着した図９に示す異物１６を除去する。
【００５８】
その後、ＱＦＮ７を裏面検査部１１に移載し、封止部３の裏面検査を行う（ステップＳ４）。
【００５９】
ここでは、封止部３の裏面３ｂと側面３ｃとリード１とタブ吊りリード１ｃとを外観検査する。
【００６０】
その際、裏面検査では、図６に示すように、ＱＦＮ７の封止部３の表面３ａをコレット２１などによって吸着保持し、この状態で封止部３の裏面３ｂまたは側面３ｃをカメラ２３によって撮像し、取り込んだ像を画像処理する。
【００６１】
さらに、前記画像処理に基づいて、封止部３の裏面３ｂにおけるリード長さおよびリード幅の測定とその判定、さらに、リード欠損、リード表面異物およびリード間異物の有無の判定などを行ってＱＦＮ７の良品・不良品を判定する。
【００６２】
まず、リード長さおよびリード幅の測定とその合否判定では、図７（ａ）に示すように、有効リード長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像処理によって検出し、これらが許容範囲内であれば、合格判定とする。例えば、図７（ａ),（ｂ）に示すように、リード（外部端子）１の被実装面１ｂの一部にレジンフラッシュバリ２４が形成されている場合に、ＬＡがＬＡ±0.１の範囲を超えると不合格となり、範囲内の場合を合格とする。
【００６３】
また、リード欠損については、図８（ａ),（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面３ｃにおいて、リード１あるいはタブ吊りリード１ｃが欠損している場合を不合格とし、欠損していない場合を合格とする。
【００６４】
さらに、リード表面異物の有無については、図９（ａ),（ｂ）に示すように、有効リード面積（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例えば、前記有効リードの面積の５％以上の異物１６が存在する場合を不合格とし、それ以外を合格とする。
【００６５】
また、リード間異物の有無については、図１０に示すように、異物１６の長さをｍとし、かつリード間長さをＭとすると、例えば、ｍ≧Ｍ／２となる場合を不合格とし、それ以外を合格とする。
【００６６】
これによって、ＱＦＮ７の外観検査を終了する。
【００６７】
その後、空トレイストッカ１４から良品アンローダ１２および不良品アンローダ１３に対してそれぞれに空のトレイを供給する空トレイ供給を行う（ステップＳ５）。
【００６８】
続いて、外観検査によって良品と判定されたＱＦＮ７を良品アンローダ１２において空トレイに収納し、一方、不良品と判定されたＱＦＮ７を不良品アンローダ１３において空トレイに収納するＱＦＮ収納を行う（ステップＳ６）。
【００６９】
なお、不良品アンローダ１３に収納されたＱＦＮ７については、再度外観検査を行って、所望の処理を施す。
【００７０】
本実施の形態の半導体装置（ＱＦＮ７）の製造方法によれば、以下のような作用効果が得られる。
【００７１】
すなわち、同一の外観検査装置１５によってＱＦＮ７の外観検査と、ＱＦＮ７の封止部３の裏面３ｂの異物除去とを行うことにより、同一の外観検査装置１５によってＱＦＮ７の良品・不良品の選別とともに不良品の救済を行うことができる。
【００７２】
その結果、ＱＦＮ７の外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。
【００７３】
すなわち、本実施の形態のＱＦＮ７の製造方法によれば、同一の外観検査装置１５を用いた外観検査の流れの中で、前記外観検査とともに異物付着による不良品を効率良く良品に変えることを実現できる。
【００７４】
さらに、同一の外観検査装置１５によってＱＦＮ７の良品・不良品の選別とともに異物付着による不良品の救済を行うことにより、外観検査と異物除去とを自動で行えるため、ＱＦＮ７の外観検査工程の時間短縮化を図ることができる。
【００７５】
また、外観検査装置１５によってＱＦＮ７の封止部３の表面３ａを外観検査しながら、封止部３の裏面３ｂに付着した異物１６を除去することにより、ＱＦＮ７の表面検査と同時にレジン屑やめっき屑などの封止部３の裏面３ｂに付着した異物１６を除去することができる。
【００７６】
したがって、ＱＦＮ７の外観検査工程における外観検査と異物除去とを効率良く行うことが可能になるとともに、外観検査工程において同じ場所（本実施の形態では外観検査装置１５の表面検査部１０のこと）でＱＦＮ７の外観検査と異物除去とを行うことができ、その結果、無駄なスペースを使用することなくスペースの有効活用を図ることができる。
【００７７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７８】
例えば、前記実施の形態では、ＱＦＮ７の封止部３の裏面３ｂの異物除去方法として異物１６を吸引して封止部３から取り除く集塵機２０を用いる場合を説明したが、前記異物除去方法としては、図１１や図１２に示す変形例の異物除去方法を用いてもよい。
【００７９】
ここで、図１１に示す変形例の異物除去方法は、ガイド部材２５によって支持されたＱＦＮ７の封止部３の裏面３ｂを粘着性を有したテープ部材２６と接触させて、これにより、封止部３の裏面３ｂに付着された異物１６を除去するものである。その際、テープ部材２６は、供給リール２７から巻き取りリール２８に巻き取り可能な状態としておき、供給リール２７と巻き取りリール２８との間の箇所で封止部３の表面検査および裏面３ｂの異物除去を行う。
【００８０】
また、図１２に示す変形例の異物除去方法は、ガイド部材２５によって支持されたＱＦＮ７の封止部３の裏面３ｂを、粘着性を有した粘土材２９と接触させることにより、転写方式によって封止部３の裏面３ｂに付着した異物１６を除去するものである。
【００８１】
これによっても、同じ場所で封止部３の表面検査および裏面３ｂの異物除去を行うことができる。
【００８２】
その結果、図１１および図１２に示す変形例の異物除去方法を用いた場合であっても、前記実施の形態と同様の作用効果を得ることができる。
【００８３】
また、前記実施の形態では、表面検査部１０において封止部３の表面検査と裏面３ｂの異物除去とを行い、その後、裏面検査部１１において封止部３の裏面検査を行う場合について説明したが、表面検査と裏面検査の順序を入れ換えてもよい。
【００８４】
すなわち、外観検査装置１５において、表面検査部１０と裏面検査部１１の配置を交換し、ＱＦＮ７の搬送方向の上流側に裏面検査部１１を配置して、その下流側に表面検査部１０を配置してもよい。
【００８５】
さらに、前記実施の形態では、外観検査装置１５において、ＱＦＮ７の封止部３の裏面３ｂの異物除去を表面検査部１０で行う場合を説明したが、封止部３の裏面３ｂの異物除去については、外観検査装置１５内であれば必ずしも表面検査部１０で行わなくても良く、例えば、裏面検査部１１などにおいて裏面検査前もしくは裏面検査後に行っても良いし、あるいは表面検査部１０や裏面検査部１１以外の場所で行っても良い。
【００８６】
また、前記実施の形態では、ＱＦＮ７がタブ埋め込み構造の場合を説明したが、ＱＦＮ７は、タブ露出構造であってもよい。
【００８７】
さらに、前記実施の形態では、半導体装置がペリフェラル形のＱＦＮ７の場合について説明したが、前記半導体装置は、封止部の実装側の面に複数の外部端子が配置される構造（外部端子がエリアアレイ配置の構造）のものであれば、ペリフェラル形のＱＦＮ７に限定されずに、例えば、ＢＧＡ（Ball Grid Array)やＣＳＰ（Chip Size Package)あるいはＬＧＡ（Land Grid Array)などの半導体装置であってもよい。
【００８８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８９】
（１）．同一の外観検査装置によって半導体装置の外観検査と、半導体装置の封止部の実装側の面の異物除去とを行うことにより、外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。すなわち、同一の外観検査装置を用いた外観検査の流れの中で、外観検査とともに異物付着による不良品を効率良く良品に変えることを実現できる。
【００９０】
（２）．同一の外観検査装置によって半導体装置の良品・不良品の選別とともに異物付着による不良品の救済を行うことにより、外観検査と異物除去とを自動で行えるため、外観検査工程の時間短縮化を図ることができる。
【００９１】
（３）．外観検査装置によって半導体装置の封止部の表面を外観検査しながら、封止部の裏面に付着した異物を除去することにより、外観検査工程における外観検査と異物除去とを効率良く行うことが可能になるとともに、外観検査工程において同じ場所で半導体装置の外観検査と異物除去とを行える。その結果、無駄なスペースを使用することなくスペースを有効活用できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法で用いられる外観検査装置の構造の一例を示す構成ブロック図である。
【図２】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置によって外観検査される半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図３】図２に示す半導体装置の断面の構造を示す拡大断面図である。
【図４】図２に示すＱＦＮの外観検査を行う際の図１に示す外観検査装置の動作手順の一例を示す動作フロー図である。
【図５】図１に示す外観検査装置によるＱＦＮの表面検査時の裏面異物除去方法の一例を示す概念図である。
【図６】図１に示す外観検査装置によるＱＦＮの裏面検査時の検査状態の一例を示す概念図である。
【図７】（ａ),（ｂ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際のリードの測定箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＡ部を拡大して示す拡大部分底面図である。
【図８】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡大部分側面図、（ｃ）は拡大部分底面図である。
【図９】（ａ),（ｂ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＢ部を拡大して示す拡大部分底面図である。
【図１０】図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す拡大部分底面図である。
【図１１】図５に示すＱＦＮの裏面異物除去方法に対する変形例の裏面異物除去方法を示す概念図である。
【図１２】図５に示すＱＦＮの裏面異物除去方法に対する変形例の裏面異物除去方法を示す概念図である。
【符号の説明】
１ リード（外部端子）
１ａ タブ
１ｂ 被実装面
１ｃ タブ吊りリード
１ｄ 裏面
１ｅ チップ支持面
２ 半導体チップ
２ａ 表面電極
２ｂ 主面
２ｃ 裏面
３ 封止部
３ａ 表面（反対側の面）
３ｂ 裏面（実装側の面）
３ｃ 側面
４ ワイヤ
５ ペ付け材
６ めっき層
７ ＱＦＮ（半導体装置）
８ トレイローダ
９ 空トレイストッカ
１０ 表面検査部
１１ 裏面検査部
１２ 良品アンローダ
１３ 不良品アンローダ
１４ 空トレイストッカ
１５ 外観検査装置
１６ 異物
１７ マーク
１８ カメラ
１９ 専用治具
１９ａ ポケット
２０ 集塵機（異物除去手段）
２１ コレット
２２ ミラー
２３ カメラ
２４ レジンフラッシュバリ
２５ ガイド部材
２６ テープ部材
２７ 供給リール
２８ 巻き取りリール
２９ 粘土材
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、ペリフェラル形の半導体装置の外観検査の時間短縮化および不良品救済に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
小形化が図られた半導体装置の一例として、ＱＦＮ（Quad Flat Non-leaded Package) とよばれる半導体パッケージが開発されている。
【０００４】
ＱＦＮは、半導体チップがモールドによって樹脂封止された樹脂封止形のものであり、モールドによって形成された封止部の裏面（実装側の面）の周縁部に外部端子となる複数のリードが配置されており、したがって、表面実装形の半導体装置であるとともに、ペリフェラル形の半導体装置と呼ばれている。
【０００５】
なお、小形のペリフェラル形の半導体装置については、例えば、特開平１０−１８９８３０号公報にその構造と製造方法とが記載されている。
【０００６】
【発明が解決しようとする課題】
ところが、前記した技術のペリフェラル形の半導体装置において、封止部の表裏面の外観検査は、作業者が目視によって行っており、したがって、検査に手間がかかることが問題となる。
【０００７】
また、ペリフェラル形の半導体装置の外観検査におけるリード長さやリード幅の測定についても、作業者が実際の良品サンプルや不良品限界サンプルなどを用いて目視比較によって測定を行っている。
【０００８】
したがって、作業者によって測定にばらつきが発生し、測定精度が低下することが問題となる。
【０００９】
また、ペリフェラル形以外の半導体装置の外観検査装置には、良品・不良品を選別する機能を備えているものはあるが、不良品を救済する機能を備えているものはない。
【００１０】
本発明の目的は、外観検査の時間短縮化および不良品の救済を実現する半導体装置の製造方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
本発明の半導体装置の製造方法は、（ａ）半導体チップと、前記半導体チップを搭載するタブと、前記半導体チップを封止する封止部と、前記タブの周囲に配置され、前記封止部の実装面から露出する複数のリードとを有する半導体装置を準備する工程、（ｂ）前記半導体装置を収納することが可能な収納部と、前記収納部の底部に形成された複数の穴とを有する治具を準備する工程、（ｃ）前記半導体装置の複数のリードが前記治具の複数の穴とそれぞれ平面的に重なるように、前記半導体装置を前記治具の収納部に収納する工程、（ｄ）前記半導体装置を前記治具の収納部に収納した状態で、前記半導体装置の封止部の実装面と反対側の表面をカメラにより外観検査し、前記治具の周囲に設けられた異物除去手段により前記治具の穴を介して前記半導体装置のリードに付着した異物を吸引する工程、とを含むものである。
【００１５】
本発明によれば、同一の外観検査装置によって半導体装置の良品・不良品の選別とともに不良品の救済を行うことができ、その結果、外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
図１は本発明の実施の形態の半導体装置の製造方法で用いられる外観検査装置の構造の一例を示す構成ブロック図、図２は図１に示す外観検査装置によって外観検査される半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。図３は図２に示す半導体装置の断面の構造を示す拡大断面図、図４は図２に示すＱＦＮの外観検査を行う際の図１に示す外観検査装置の動作手順の一例を示す動作フロー図、図５は図１に示す外観検査装置によるＱＦＮの表面検査時の裏面異物除去方法の一例を示す概念図、図６は図１に示す外観検査装置によるＱＦＮの裏面検査時の検査状態の一例を示す概念図、図７は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際のリードの測定箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＡ部を拡大して示す拡大部分底面図、図８は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡大部分側面図、（ｃ）は拡大部分底面図、図９は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＢ部を拡大して示す拡大部分底面図、図１０は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す拡大部分底面図である。
【００２０】
図１に示す本実施の形態の半導体装置の製造方法で用いられる外観検査装置は、図２に示す小形のペリフェラル形の半導体装置の一例であるＱＦＮ７の外観を検査するとともに、その封止部３の裏面（実装側の面）３ｂの異物除去を行うものである。
【００２１】
図１に示す外観検査装置１５の構成について説明すると、ＱＦＮ７が収納された複数のトレイを載置するトレイローダ８と、前記トレイに収納されたＱＦＮ７を表面検査部１０に供給するとともに、空になった前記トレイを収納する空トレイストッカ９と、ＱＦＮ７の封止部３の表面（裏面３ｂと反対側の面）３ａを外観検査するとともに、裏面３ｂに付着した図９に示す異物１６（例えば、レジン屑やめっき屑）を除去する表面検査部１０と、封止部３の裏面３ｂを外観検査する裏面検査部１１と、表面検査および裏面検査によって良品と判定（選別）されたＱＦＮ７をトレイに収納して載置する良品アンローダ１２と、表面検査および裏面検査によって不良品と判定（選別）されたＱＦＮ７をトレイに収納して載置する不良品アンローダ１３と、良品アンローダ１２および不良品アンローダ１３に空のトレイを供給する空トレイストッカ１４とからなる。
【００２２】
本実施の形態の外観検査装置１５では、図１に示す表面検査部１０で、図２に示すＱＦＮ７の封止部３の表面３ａの検査と、封止部３の裏面３ｂの異物除去とを行う。その際、表面検査部１０で表面検査と裏面３ｂの異物除去とを同時に行ってもよいし、両者をタイミングをずらして行っても良い。
【００２３】
つまり、表面検査部１０において、封止部３の表面検査を行いながら裏面３ｂの異物除去を行ってもよいし、あるいは、いずれか一方を先に行って、他方をその後に行ってもよいが、外観検査の時間短縮化を図るためには、表面検査を行いながら、同時に裏面３ｂの異物除去を行うことが好ましい。
【００２４】
なお、表面検査部１０におけるＱＦＮ７の表面３ａの外観検査は、封止部３の表面３ａに付された製品情報に関する図２（ａ）に示すマーク１７の認識と確認である。
【００２５】
すなわち、表面検査では、図５に示すように、専用治具１９のポケット１９ａなどに収納されたＱＦＮ７の封止部３の表面３ａをカメラ１８によって撮像し、これにより、取り込んだ像を画像処理して表面３ａに付されたマーク１７を認識して、この認識したマーク１７が、予め登録されたものと一致しているか否かを判定（確認）する。
【００２６】
さらに、表面検査部１０においては、これと同時に、ＱＦＮ７の封止部３の裏面３ｂを異物除去手段である集塵機２０によって吸引して裏面３ｂに付着した図９に示す異物１６を除去する。
【００２７】
一方、裏面検査では、図６に示すように、ＱＦＮ７の封止部３の表面３ａをコレット２１などによって吸着保持し、この状態で封止部３の裏面３ｂをカメラ２３によってミラー２２に反射させて撮像し、取り込んだ像を画像処理する。
【００２８】
さらに、前記画像処理に基づいて、封止部３の裏面３ｂにおけるリード長さおよびリード幅の測定とそれらの合否判定、さらに、リード欠損、リード表面異物およびリード間異物の有無の判定などを行ってＱＦＮ７の良品・不良品を判定する。
【００２９】
なお、リード長さおよびリード幅の測定とその合否判定については、図７（ａ）に示すように、有効リード長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像処理によって検出し、これらが許容範囲内であれば、合格判定となる。例えば、図７（ａ),（ｂ）に示すように、リード（外部端子）１の被実装面１ｂの一部にレジンフラッシュバリ２４が形成されている場合に、ＬＡがＬＡ±0.１の範囲を超えると不合格となる。
【００３０】
また、リード欠損については、図８（ａ),（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面３ｃにおいて、リード１あるいはタブ吊りリード１ｃが欠損している場合に不合格となる。
【００３１】
さらに、リード表面異物の有無については、図９（ａ),（ｂ）に示すように、有効リード面積（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例えば、前記有効リードの面積の５％以上の異物１６が存在する場合に不合格となる。
【００３２】
また、リード間異物の有無については、図１０に示すように、異物１６の長さをｍとし、リード間長さをＭとすると、例えば、ｍ≧Ｍ／２の場合に不合格となる。
【００３３】
次に、本実施の形態の半導体装置の製造方法において図１に示す外観検査装置１５によって外観検査される図２および図３に示すＱＦＮ７の構造について説明する。
【００３４】
図２、図３に示すＱＦＮ７（半導体装置）は、樹脂モールドによって形成された封止部３の裏面３ｂの周縁部に、実装基板などの基板端子と接続する複数のリード１の被実装面１ｂが露出して配置されたペリフェラル形で、小形、かつ樹脂封止形の面実装タイプのものである。
【００３５】
ＱＦＮ７の詳細構成は、図３に示す主面２ｂに半導体集積回路が形成された半導体チップ２を支持するタブ１ａと、タブ１ａの周囲に配置され、かつタブ１ａの周囲から外部に向かって延在する複数のリード１と、半導体チップ２の表面電極２ａとこれに対応するリード１とを接続するボンディング用のワイヤ４と、半導体チップ２、ワイヤ４およびリード１の一部を樹脂封止して形成された封止部３と、タブ１ａを支持するとともに、封止部３の裏面３ｂの４つの角部に露出して配置されたタブ吊りリード１ｃとからなる。
【００３６】
なお、ＱＦＮ７は、図３に示すように、各リード１の配置箇所よりタブ１ａの配置箇所を高くする構造（これをタブ上げともいう）のものであり、したがって、タブ１ａの裏面１ｄ側にも封止部３が形成されたタブ埋め込み構造のものである。
【００３７】
さらに、ＱＦＮ７における各リード１は、インナリードの機能とアウタリードの機能との両者を兼ね備えている。すなわち、リード１のうち封止部３内に埋め込まれた領域は、ワイヤ４と接続するインナリード領域であり、一方、封止部３の裏面３ｂにおいてこの封止部３から露出した被実装面１ｂを備える領域は、アウタリード領域である。
【００３８】
また、ＱＦＮ７では、半導体チップ２は、タブ１ａのチップ支持面１ｅ上にペ付け材５を介して固定されている。
【００３９】
ここで、タブ１ａ、タブ吊りリード１ｃおよび各リード１は、例えば、Ｃｕ、ＦｅまたはＦｅ−Ｎｉなどの薄板材によって形成され、その厚さは、例えば、０.1〜０.2ｍｍ程度である。
【００４０】
また、各リード１の被実装面１ｂには、半田めっきなどによるめっき層６が形成されている。
【００４１】
さらに、ＱＦＮ７で用いられるボンディング用のワイヤ４は、例えば、金線である。
【００４２】
また、封止部３は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂（モールドレジン）は、例えば、熱硬化性のエポキシ樹脂などである。
【００４３】
次に、本実施の形態のＱＦＮ７の製造方法を、その外観検査方法を含めて説明する。
【００４４】
まず、主面２ｂに半導体集積回路が形成された半導体チップ２を準備し、その後、リードフレームのタブ１ａと半導体チップ２の裏面２ｃとを接合する。
【００４５】
すなわち、図３に示すように、タブ１ａにペ付け材５を塗布し、主面２ｂを上方に向けて半導体チップ２を固定するチップマウント（ダイボンディングまたはペレットボンディングともいう）を行う。
【００４６】
その後、半導体チップ２の表面電極２ａとこれに対応する各リード１とを金線であるボンディング用のワイヤ４を用いてワイヤボンディングし、これにより、半導体チップ２の表面電極２ａと各リード１とをワイヤ４によって接続する。
【００４７】
その後、モールドによる半導体チップ２の樹脂封止を行う。
【００４８】
ここでは、半導体チップ２およびその周辺部をモールドによって樹脂封止する。その際、各リード１の被実装面１ｂが、封止部３の裏面３ｂの周縁部に露出するように樹脂モールドを行って封止部３を形成する。
【００４９】
その後、封止部３の裏面３ｂに露出した各リード１の被実装面１ｂに半田などのめっき層６を形成する。
【００５０】
続いて、各リード１およびタブ吊りリード１ｃをリードフレームの枠部から切断によって切り離す。
【００５１】
すなわち、リードフレームの枠部から封止部３が形成された各リード１およびタブ吊りリード１ｃを切断（ピンチカット）分離して図２（ａ),（ｂ),（ｃ）に示す形状とする。
【００５２】
その後、図１に示す外観検査装置１５を用いたＱＦＮ７の外観検査を行う。
【００５３】
外観検査工程では、まず、図４のステップＳ１に示すＱＦＮ供給を行う。
【００５４】
すなわち、トレイローダ８からＱＦＮ７を供給し、その後、空トレイを空トレイストッカ９に収納する（ステップＳ２）とともに、ＱＦＮ７を専用治具１９に移載して表面検査部１０で、ＱＦＮ７の封止部３の表面検査すなわちマーク１７の読み取りと確認、および裏面３ｂの異物除去を行う（ステップＳ３）。
【００５５】
表面検査部１０では、図５に示すように、専用治具１９のポケット１９ａなどに収納されたＱＦＮ７の封止部３の表面３ａをカメラ１８によって撮像し、これにより、取り込んだ像を画像処理して表面３ａに付された図２（ａ）に示すマーク１７を認識し、この認識したマーク１７が、予め登録されたものと一致しているか否かを判定する。
【００５６】
本実施の形態では、外観検査装置１５によってＱＦＮ７の表面３ａを外観検査しながら、同時に外観検査装置１５によってＱＦＮ７の裏面３ｂに付着した異物１６を除去する。
【００５７】
ここでは、表面検査部１０において、図５に示すように、ＱＦＮ７の封止部３の裏面３ｂを集塵機２０によって吸引して裏面３ｂに付着した図９に示す異物１６を除去する。
【００５８】
その後、ＱＦＮ７を裏面検査部１１に移載し、封止部３の裏面検査を行う（ステップＳ４）。
【００５９】
ここでは、封止部３の裏面３ｂと側面３ｃとリード１とタブ吊りリード１ｃとを外観検査する。
【００６０】
その際、裏面検査では、図６に示すように、ＱＦＮ７の封止部３の表面３ａをコレット２１などによって吸着保持し、この状態で封止部３の裏面３ｂまたは側面３ｃをカメラ２３によって撮像し、取り込んだ像を画像処理する。
【００６１】
さらに、前記画像処理に基づいて、封止部３の裏面３ｂにおけるリード長さおよびリード幅の測定とその判定、さらに、リード欠損、リード表面異物およびリード間異物の有無の判定などを行ってＱＦＮ７の良品・不良品を判定する。
【００６２】
まず、リード長さおよびリード幅の測定とその合否判定では、図７（ａ）に示すように、有効リード長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像処理によって検出し、これらが許容範囲内であれば、合格判定とする。例えば、図７（ａ),（ｂ）に示すように、リード（外部端子）１の被実装面１ｂの一部にレジンフラッシュバリ２４が形成されている場合に、ＬＡがＬＡ±0.１の範囲を超えると不合格となり、範囲内の場合を合格とする。
【００６３】
また、リード欠損については、図８（ａ),（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面３ｃにおいて、リード１あるいはタブ吊りリード１ｃが欠損している場合を不合格とし、欠損していない場合を合格とする。
【００６４】
さらに、リード表面異物の有無については、図９（ａ),（ｂ）に示すように、有効リード面積（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例えば、前記有効リードの面積の５％以上の異物１６が存在する場合を不合格とし、それ以外を合格とする。
【００６５】
また、リード間異物の有無については、図１０に示すように、異物１６の長さをｍとし、かつリード間長さをＭとすると、例えば、ｍ≧Ｍ／２となる場合を不合格とし、それ以外を合格とする。
【００６６】
これによって、ＱＦＮ７の外観検査を終了する。
【００６７】
その後、空トレイストッカ１４から良品アンローダ１２および不良品アンローダ１３に対してそれぞれに空のトレイを供給する空トレイ供給を行う（ステップＳ５）。
【００６８】
続いて、外観検査によって良品と判定されたＱＦＮ７を良品アンローダ１２において空トレイに収納し、一方、不良品と判定されたＱＦＮ７を不良品アンローダ１３において空トレイに収納するＱＦＮ収納を行う（ステップＳ６）。
【００６９】
なお、不良品アンローダ１３に収納されたＱＦＮ７については、再度外観検査を行って、所望の処理を施す。
【００７０】
本実施の形態の半導体装置（ＱＦＮ７）の製造方法によれば、以下のような作用効果が得られる。
【００７１】
すなわち、同一の外観検査装置１５によってＱＦＮ７の外観検査と、ＱＦＮ７の封止部３の裏面３ｂの異物除去とを行うことにより、同一の外観検査装置１５によってＱＦＮ７の良品・不良品の選別とともに不良品の救済を行うことができる。
【００７２】
その結果、ＱＦＮ７の外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。
【００７３】
すなわち、本実施の形態のＱＦＮ７の製造方法によれば、同一の外観検査装置１５を用いた外観検査の流れの中で、前記外観検査とともに異物付着による不良品を効率良く良品に変えることを実現できる。
【００７４】
さらに、同一の外観検査装置１５によってＱＦＮ７の良品・不良品の選別とともに異物付着による不良品の救済を行うことにより、外観検査と異物除去とを自動で行えるため、ＱＦＮ７の外観検査工程の時間短縮化を図ることができる。
【００７５】
また、外観検査装置１５によってＱＦＮ７の封止部３の表面３ａを外観検査しながら、封止部３の裏面３ｂに付着した異物１６を除去することにより、ＱＦＮ７の表面検査と同時にレジン屑やめっき屑などの封止部３の裏面３ｂに付着した異物１６を除去することができる。
【００７６】
したがって、ＱＦＮ７の外観検査工程における外観検査と異物除去とを効率良く行うことが可能になるとともに、外観検査工程において同じ場所（本実施の形態では外観検査装置１５の表面検査部１０のこと）でＱＦＮ７の外観検査と異物除去とを行うことができ、その結果、無駄なスペースを使用することなくスペースの有効活用を図ることができる。
【００７７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７８】
例えば、前記実施の形態では、ＱＦＮ７の封止部３の裏面３ｂの異物除去方法として異物１６を吸引して封止部３から取り除く集塵機２０を用いる場合を説明したが、前記異物除去方法としては、図１１や図１２に示す変形例の異物除去方法を用いてもよい。
【００７９】
ここで、図１１に示す変形例の異物除去方法は、ガイド部材２５によって支持されたＱＦＮ７の封止部３の裏面３ｂを粘着性を有したテープ部材２６と接触させて、これにより、封止部３の裏面３ｂに付着された異物１６を除去するものである。その際、テープ部材２６は、供給リール２７から巻き取りリール２８に巻き取り可能な状態としておき、供給リール２７と巻き取りリール２８との間の箇所で封止部３の表面検査および裏面３ｂの異物除去を行う。
【００８０】
また、図１２に示す変形例の異物除去方法は、ガイド部材２５によって支持されたＱＦＮ７の封止部３の裏面３ｂを、粘着性を有した粘土材２９と接触させることにより、転写方式によって封止部３の裏面３ｂに付着した異物１６を除去するものである。
【００８１】
これによっても、同じ場所で封止部３の表面検査および裏面３ｂの異物除去を行うことができる。
【００８２】
その結果、図１１および図１２に示す変形例の異物除去方法を用いた場合であっても、前記実施の形態と同様の作用効果を得ることができる。
【００８３】
また、前記実施の形態では、表面検査部１０において封止部３の表面検査と裏面３ｂの異物除去とを行い、その後、裏面検査部１１において封止部３の裏面検査を行う場合について説明したが、表面検査と裏面検査の順序を入れ換えてもよい。
【００８４】
すなわち、外観検査装置１５において、表面検査部１０と裏面検査部１１の配置を交換し、ＱＦＮ７の搬送方向の上流側に裏面検査部１１を配置して、その下流側に表面検査部１０を配置してもよい。
【００８５】
さらに、前記実施の形態では、外観検査装置１５において、ＱＦＮ７の封止部３の裏面３ｂの異物除去を表面検査部１０で行う場合を説明したが、封止部３の裏面３ｂの異物除去については、外観検査装置１５内であれば必ずしも表面検査部１０で行わなくても良く、例えば、裏面検査部１１などにおいて裏面検査前もしくは裏面検査後に行っても良いし、あるいは表面検査部１０や裏面検査部１１以外の場所で行っても良い。
【００８６】
また、前記実施の形態では、ＱＦＮ７がタブ埋め込み構造の場合を説明したが、ＱＦＮ７は、タブ露出構造であってもよい。
【００８７】
さらに、前記実施の形態では、半導体装置がペリフェラル形のＱＦＮ７の場合について説明したが、前記半導体装置は、封止部の実装側の面に複数の外部端子が配置される構造（外部端子がエリアアレイ配置の構造）のものであれば、ペリフェラル形のＱＦＮ７に限定されずに、例えば、ＢＧＡ（Ball Grid Array)やＣＳＰ（Chip Size Package)あるいはＬＧＡ（Land Grid Array)などの半導体装置であってもよい。
【００８８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８９】
（１）．同一の外観検査装置によって半導体装置の外観検査と、半導体装置の封止部の実装側の面の異物除去とを行うことにより、外観検査工程の中で、良品・不良品の選別と不良品の救済とを効率良く行うことができる。すなわち、同一の外観検査装置を用いた外観検査の流れの中で、外観検査とともに異物付着による不良品を効率良く良品に変えることを実現できる。
【００９０】
（２）．同一の外観検査装置によって半導体装置の良品・不良品の選別とともに異物付着による不良品の救済を行うことにより、外観検査と異物除去とを自動で行えるため、外観検査工程の時間短縮化を図ることができる。
【００９１】
（３）．外観検査装置によって半導体装置の封止部の表面を外観検査しながら、封止部の裏面に付着した異物を除去することにより、外観検査工程における外観検査と異物除去とを効率良く行うことが可能になるとともに、外観検査工程において同じ場所で半導体装置の外観検査と異物除去とを行える。その結果、無駄なスペースを使用することなくスペースを有効活用できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法で用いられる外観検査装置の構造の一例を示す構成ブロック図である。
【図２】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置によって外観検査される半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図３】図２に示す半導体装置の断面の構造を示す拡大断面図である。
【図４】図２に示すＱＦＮの外観検査を行う際の図１に示す外観検査装置の動作手順の一例を示す動作フロー図である。
【図５】図１に示す外観検査装置によるＱＦＮの表面検査時の裏面異物除去方法の一例を示す概念図である。
【図６】図１に示す外観検査装置によるＱＦＮの裏面検査時の検査状態の一例を示す概念図である。
【図７】（ａ),（ｂ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際のリードの測定箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＡ部を拡大して示す拡大部分底面図である。
【図８】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡大部分側面図、（ｃ）は拡大部分底面図である。
【図９】（ａ),（ｂ) は図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す図であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＢ部を拡大して示す拡大部分底面図である。
【図１０】図１に示す外観検査装置によってＱＦＮの裏面検査を行う際の検査箇所の一例を示す拡大部分底面図である。
【図１１】図５に示すＱＦＮの裏面異物除去方法に対する変形例の裏面異物除去方法を示す概念図である。
【図１２】図５に示すＱＦＮの裏面異物除去方法に対する変形例の裏面異物除去方法を示す概念図である。
【符号の説明】
１ リード（外部端子）
１ａ タブ
１ｂ 被実装面
１ｃ タブ吊りリード
１ｄ 裏面
１ｅ チップ支持面
２ 半導体チップ
２ａ 表面電極
２ｂ 主面
２ｃ 裏面
３ 封止部
３ａ 表面（反対側の面）
３ｂ 裏面（実装側の面）
３ｃ 側面
４ ワイヤ
５ ペ付け材
６ めっき層
７ ＱＦＮ（半導体装置）
８ トレイローダ
９ 空トレイストッカ
１０ 表面検査部
１１ 裏面検査部
１２ 良品アンローダ
１３ 不良品アンローダ
１４ 空トレイストッカ
１５ 外観検査装置
１６ 異物
１７ マーク
１８ カメラ
１９ 専用治具
１９ａ ポケット
２０ 集塵機（異物除去手段）
２１ コレット
２２ ミラー
２３ カメラ
２４ レジンフラッシュバリ
２５ ガイド部材
２６ テープ部材
２７ 供給リール
２８ 巻き取りリール
２９ 粘土材
Claims (6)
- （ａ）半導体チップと、前記半導体チップを搭載するタブと、前記半導体チップを封止する封止部と、前記タブの周囲に配置され、前記封止部の実装面から露出する複数のリードとを有する半導体装置を準備する工程、
（ｂ）前記半導体装置を収納することが可能な収納部と、前記収納部の底部に形成された複数の穴とを有する治具を準備する工程、
（ｃ）前記半導体装置の複数のリードが前記治具の複数の穴とそれぞれ平面的に重なるように、前記半導体装置を前記治具の収納部に収納する工程、
（ｄ）前記半導体装置を前記治具の収納部に収納した状態で、前記半導体装置の封止部の実装面と反対側の表面をカメラにより外観検査し、前記治具の周囲に設けられた異物除去手段により前記治具の穴を介して前記半導体装置のリードに付着した異物を吸引する工程、
とを含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、前記（ｄ）工程では、前記半導体装置の封止部の実装面と反対側の表面を外観検査すると同時に、前記治具の周囲に設けられた集塵機により前記治具の穴を介して前記半導体装置のリードに付着した異物を吸引することを特徴とする半導体装置の製造方法。
- 請求項１に記載の半導体装置の製造方法において、前記（ｄ）工程の後、前記半導体装置の封止部の表面をコレットにより吸着保持し、前記半導体装置のリードをカメラにより外観検査する（ｅ）工程を有することを特徴とする半導体装置の製造方法。
- 請求項３に記載の半導体装置の製造方法において、前記（ｅ）工程では、前記半導体装置の封止部の表面をコレットにより吸着保持し、前記半導体装置のリード、前記封止部の実装面、及び前記封止部の側面をカメラにより外観検査することを特徴とする半導体装置の製造方法。
- 請求項３に記載の半導体装置の製造方法において、前記（ａ）工程では、複数の前記半導体装置がトレイに収納されていることを特徴とする半導体装置の製造方法。
- 請求項５に記載の半導体装置の製造方法において、前記（ｅ）工程により、良品と判定された半導体装置は前記トレイに収納し良品アンローダに載置し、不良と判定された半導体装置は前記トレイに収納し不良品アンローダに載置することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214992A JP4025490B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214992A JP4025490B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002031603A JP2002031603A (ja) | 2002-01-31 |
| JP4025490B2 true JP4025490B2 (ja) | 2007-12-19 |
Family
ID=18710485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214992A Expired - Fee Related JP4025490B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4025490B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4621478B2 (ja) * | 2004-11-04 | 2011-01-26 | 株式会社リコー | 半導体パッケージの外観検査装置及びその方法 |
| JP5192790B2 (ja) * | 2007-11-28 | 2013-05-08 | Ｔｏｗａ株式会社 | 基板の切断方法及び装置 |
| JP5812555B1 (ja) * | 2014-06-20 | 2015-11-17 | 上野精機株式会社 | 電子部品検査装置 |
| KR102142687B1 (ko) * | 2018-02-06 | 2020-08-07 | (주) 인텍플러스 | 반도체 소자 외관 검사장치 |
| JP6953337B2 (ja) * | 2018-03-22 | 2021-10-27 | 三菱重工業株式会社 | 制御系設計支援装置、制御系設計支援方法、及び制御系設計支援プログラム |
| CN114813759B (zh) * | 2022-06-24 | 2022-09-09 | 四川英创力电子科技股份有限公司 | 一种精密检测印制电路板上孔数的检孔装置及方法 |
-
2000
- 2000-07-14 JP JP2000214992A patent/JP4025490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002031603A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496775A (en) | Semiconductor device having ball-bonded pads | |
| US7579216B2 (en) | Method of manufacturing a semiconductor device | |
| US9287142B2 (en) | Method of manufacturing a semiconductor device using markings on both lead frame and sealing body | |
| US6392433B2 (en) | Method and apparatus for testing semiconductor devices | |
| KR100236633B1 (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| KR100216840B1 (ko) | 반도체 패키지용 인쇄회로기판 스트립 | |
| TW409330B (en) | Repairable multi-chip module package | |
| US6177722B1 (en) | Leadless array package | |
| JP2007096196A (ja) | 半導体装置の製造方法 | |
| JP4025490B2 (ja) | 半導体装置の製造方法 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| JP2011181936A (ja) | 半導体装置の製造方法 | |
| JP2014062828A (ja) | パターンマッチング方法および半導体装置の製造方法 | |
| JP3854814B2 (ja) | 半導体装置の製造方法 | |
| JP5507725B2 (ja) | 半導体装置の製造方法 | |
| JP3854819B2 (ja) | 半導体装置の製造方法 | |
| JP4769839B2 (ja) | 半導体装置の製造方法 | |
| KR100542667B1 (ko) | 반도체패키지용 회로기판 및 캐리어프레임과 이를 이용한불량 회로기판의 감지 방법 | |
| JPH11326445A (ja) | 半導体装置の特性検査方法および装置ならびに半導体装置の製造方法 | |
| JP2003234361A (ja) | 半導体装置の検査方法及び設備 | |
| KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
| TWI305398B (en) | Method for checking a lead frame structure | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| US20150187688A1 (en) | Method For Treating A Leadframe Surface And Device Having A Treated Leadframe Surface | |
| JP2006303517A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |