상술한 목적을 달성하기 위하여, 본 발명의 일 태양에 따르면, 상호 이격되어 배치되고 일단에서 접속된 2 이상의 핑거를 포함하는 제 1 핑거 세트; 및 상호 이격되어 배치되고 일단에서 접속된 2 이상의 핑거를 포함하며, 상기 제 1 핑거 세트와 소정 간격 이격되고 실질적으로 평행하게 배치된 제 2 핑거 세트를 포함하는 커패시터가 제공된다.
바람직하게는, 커패시터는 상기 제 1 핑거 세트와 상기 제 2 핑거 세트 사이에 개재된 유전체를 더 포함한다.
또한, 상기 제 1 핑거 세트의 핑거의 폭이 상기 제 2 핑거 세트의 핑거 간 간격보다 크고, 그에 의해 상기 제 1 핑거 세트의 핑거가 상기 제 2 핑거 세트의 핑거와 적어도 일부에서 중첩되는 것이 바람직하다.
본 발명의 다른 태양에 따르면, 일단이 전송 선로에 접속되고 타단이 접지면에 접속되며, 실질적으로 나선 형태를 가지도록 상기 전송 선로의 내측에 형성된 인덕터가 제공된다.
상기 인덕터는 유전체 상에 형성되고, 상기 타단은 비아홀을 통해 상기 접지면에 접속되는 것이 바람직하다.
본 발명의 또 다른 태양에 따르면, 상호 이격되어 배치되고 일단에서 접속된 2 이상의 핑거를 포함하는 제 1 핑거 세트, 및 상호 이격되어 배치되고 일단에서 접속된 2 이상의 핑거를 포함하며 상기 제 1 핑거 세트와 소정 간격 이격되어 실질적으로 평행하게 배치된 제 2 핑거 세트를 포함하는 커패시터; 및 일단이 상기 제 2 핑거 세트와 접속되고 타단이 접지면에 접속된 인덕터를 포함하는 LH (Left-Handed) 특성을 갖는 전송 선로가 제공된다.
바람직하게는, 상기 커패시터는 상기 제 1 핑거 세트와 상기 제 2 핑거 세트 사이에 개재된 유전체를 더 포함한다.
또한, 상기 제 1 핑거 세트의 핑거의 폭이 상기 제 2 핑거 세트의 핑거 간 간격보다 크고, 그에 의해 상기 제 1 핑거 세트의 핑거가 상기 제 2 핑거 세트의 핑거와 적어도 일부에서 중첩되는 것이 바람직하다.
한편, 상기 인덕터는 상기 제 2 핑거 세트와 전송 선로를 통해 접속되고, 상기 인덕터는 일단이 상기 전송 선로에 접속되고 타단이 접지면에 접속되며, 실질적으로 나선 형태를 가지도록 상기 전송 선로의 내측에 형성되는 것이 바람직하다.
또한, 상기 인덕터는 유전체 상에 형성되고, 상기 인덕터의 타단은 비아홀을 통해 상기 접지면에 접속되는 것도 바람직하다.
본 발명의 또 다른 태양에 따르면, 상기 LH 특성을 갖는 전송 선로를 포함하 는 결합기가 제공된다.
이하, 첨부한 도면을 참조하여 본 발명의 구체적인 실시형태를 설명한다. 본 명세서에 있어서, 인덕터, 커패시터, LH 전송 선로 등의 명칭은 그 소자 또는 구성요소에 있어 우세한 전기적 특성을 나타내도록 정해진 것으로 각 소자 또는 구성요소가 순수하게 인덕터, 커패시터, LH 전송 선로 등으로만 동작한다는 것을 의미하는 것은 아니다.
도 3 은 본 발명의 일 실시형태에 따른 인터디지털 커패시터 (1) 의 사시도이다. 본 실시형태의 인터디지털 커패시터 (1) 는 서로 이격되어 실질적으로 평행하게 배치된 2 세트의 핑거 (10, 20) 를 포함한다. 핑거 세트 (10, 20) 는 서로 이격되게 배치되고 일단에서 서로 접속된 핑거 (12, 14) 및 핑거 (22, 24) 를 각각 포함한다. 이하, 도시된 것 중 일부의 핑거만을 지시하여 설명하지만 본 발명은 이에 제한되지 않으며, 도시되거나 설명된 것 외의 여하한 개수의 핑거에 대하여서도 이하의 설명이 적용될 수 있다.
핑거 세트 (10, 20) 는 전기적으로 접속되지 않도록 이격되어 배치되며, 제조의 편의 및 구조 안정성을 위해 그들 사이에 유전체 (미도시) 가 배치될 수 있다. 특히, 일반적으로 평판 커패시터의 커패시턴스는 유전율에 비례하므로, 높은 유전율의 유전체를 핑거 세트 (10, 20) 사이에 삽입함으로써 커패시턴스를 증가시킬 수 있다. 핑거 (12, 14) 및 핑거 (22, 24) 는 각각 전송 선로 (32 및 30) 에 공통으로 접속되어, 그들 사이의 커패시턴스가 병렬 합성될 수 있게 한다. 또한, 이들이 접속된 전송 선로 (30, 32) 는 커패시터의 단자를 구성하여 전류가 이들을 통해 출입한다.
핑거 (12, 14) 와 핑거 (22, 24) 는 실질적으로 같은 길이를 갖도록 형성되어 서로 중첩되도록 배치되는 것이 바람직하다. 핑거의 배치는 도 4 를 참조하여 설명한다. 도 4 를 참조하면, 핑거 (12, 14) 와 핑거 (22, 24) 는 서로 교차하도록 배치됨과 동시에, 적어도 그 외주부에서 서로 중첩하도록 배치될 수 있다. 즉, 핑거의 폭, 예를 들어 핑거 (22) 의 폭이 핑거 사이의 간격, 예를 들어 핑거 (12) 와 핑거 (14) 사이의 간격보다 크도록 형성되어 핑거 (22) 는 그 외주부에서 핑거 (12 및 14) 와 중첩될 수 있다. 이와 같이 핑거 세트 (10 및 20) 가 평행하게 배치되는 동시에 소정 영역에서 중첩됨으로써 종래의 인터디지털 커패시터에 비하여 도체 간의 중첩 면적이 증가하고 커패시턴스가 증가된다.
또한, 두 개의 핑거 세트 (10, 20) 가 서로 상이한 층에 형성되므로 핑거들 간의 교호 (交互) 배치를 정교하게 구현할 필요가 없고, 종래의 인터디지털 커패시터에 비해 제조 난이도 및 비용이 감소한다.
동시에 기존의 인터디지털 커패시터와 같이 2 이상의 핑거를 포함하는 핑거 세트 (10, 22) 로 커패시터를 구성함으로써 커패시터의 설계 자유도를 증가시킬 수 있다. 구체적으로, 핑거 사이의 간격, 핑거 세트 (10, 22) 간의 간격, 각 핑거의 길이, 각 핑거 세트 (10, 20) 가 포함하는 핑거의 수, 유전체의 유전율 등을 변화시킴으로써 커패시터 (1) 의 커패시턴스를 변화시킬 수 있으며, 이는 단순히 커패시턴스가 도체의 크기, 도체 간의 간격, 및 유전체의 유전율만으로 결정되는 종래의 멀티레이어 커패시터에 비해 높은 자유도를 허용한다.
다음 도 5 를 참조하여 본 발명의 다른 실시형태에 따른 인덕터를 설명한다. 본 실시형태의 인덕터 (2) 는 전송 선로인 도체 (30) 의 내측에 형성된 개구부 내에 실질적으로 나선 형태를 갖도록 배치된 스트립 도체 (40) 를 포함한다. 도체 (30) 및 스트립 도체 (40) 는 유전체 (50) 의 표면에 인쇄, 증착 또는 에칭 등으로 형성될 수 있다. 또한, 유전체 (50) 의 대향면에는 접지면 (60) 이 형성될 수 있다. 스트립 도체 (40) 는 일단 (42) 이 도체 (30) 에 접속되고 타단 (44) 은 비아홀 (52) 을 통해 접지면 (60) 에 접속된다.
스트립 도체 (40) 는 도체가 고유하게 가지는 인덕턴스에 의해 인덕터로 동작한다. 그러나 스트립 도체 (40) 는 종래의 스터브 인덕터와 달리 실질적으로 나선형을 갖도록 형성되므로, 좁은 면적 내에서도 그 길이를 길게 형성할 수 있으며 그에 의해 큰 인덕턴스를 가질 수 있다. 따라서, 인덕터를 소형화할 수 있다.
나선형을 이루는 스트립 도체 (40) 에 있어서, 실질적으로 평행하게 이격되어 배치된 스트립 도체 (40) 의 각 부분들 사이에서 커패시턴스가 발생하게 된다. 그러나, 이는 실질적으로 전체 스트립 도체 (40) 에 의한 인덕턴스에 비해 무시할 수 있을 만큼 작으며, 결과적으로 인덕터 (2) 는 인덕터 소자로 동작한다. 이와 같이, 기본적으로 전송 선로의 구성을 갖고 분포 정수 회로 (distributed circuit) 로 동작하는 스터브 인덕터에 비해, 본 실시형태의 인덕터 (2) 는 커패시턴스와 그보다 우세한 인덕턴스가 모두 존재하는 집중 정수 소자 (discrete circuit component) 또는 럼프드 인덕터 (lumped inductor) 로서 동작하므로, 그 공진 주파수는 내부의 인턱턴스 및 커패시턴에 의해 결정될 뿐 λ/2 공진기로 동작하지 않는다. 또한, 파장의 1/4 미만의 길이를 갖는 경우에만 인덕터로서 동작할 수 있는 종래의 스터브 인덕터와 달리 인덕터로 동작할 수 있는 파장 범위에 제한이 없다. 따라서, 인덕터의 크기에 비례하는 차단 주파수를 가지지 않으며 넓은 대역에서 인덕터로 동작할 수 있다.
또한, 본 실시형태의 인덕터 (2) 는 전송 선로 (30) 내측의 개구부 내에 형성되므로, 인덕터 (2) 가 점유하는 회로 공간을 최소화할 수 있으며, 특히 인터디지털 커패시터와 접속하여 형성하는 경우 커패시터와 인덕터 (2) 를 용이하게 접속할 수 있다.
본 발명의 인터디지털 커패시터 (1) 및 인덕터 (2) 를 이용한 본 발명의 다른 실시형태에 따른 LH 전송 선로 (3) 를 도 6 을 참조하여 설명한다. 본 실시형태에 있어서, 인터디지털 커패시터 (1) 와 인덕터 (2) 는 각각 도 3 및 도 5 를 참조하여 설명한 것과 동일한 것을 사용하고 동일한 구성요소는 동일한 참조부호로 표시하지만, 본 발명은 이에 제한되지 않는다.
본 실시형태의 LH 전송 선로 (3) 는 인터디지털 커패시터 (1) 와 인덕터 (2) 를 포함하며, 커패시터 (1) 와 인덕터 (2) 는 전송선로 (30) 에 의해 접속된다. 즉, 전송 선로 (30) 의 일측은 커패시터 (1) 의 핑거 세트 (20) 에 접속되고, 타측은 인덕터 (2) 의 스트립 도체 (40) 와 접속되는 동시에 연장하여 LH 전송 선로의 제 2 포트로 기능한다. LH 전송 선로의 제 1 포트는 커패시터 (1) 의 핑거 세트 (10) 에 접속된 전송 선로 (32) 이다.
이러한 구성으로 LH 전송 선로 (3) 의 제 1 포트 (32) 와 제 2 포트 (30) 사이에 인터디지털 커패시터 (1) 가 접속되고, 제 2 포트 (30) 와 접지면 사이에 인덕터 (2) 가 접속되므로, 직렬 커패시터와 병렬 인덕터로 구성되는 LH 전송 선로 (3) 가 얻어진다. 또한, LH 전송 선로 (3) 를 하나의 셀 (cell) 로 이용하고 2 이상을 캐스케이드 접속함으로써 원하는 길이의 전송 선로를 얻을 수 있다.
본 실시형태의 LH 전송 선로 (3) 는 설계 자유도가 높고 커패시턴스가 큰 인터디지털 커패시터 (1) 와 소형화가 가능하고 차단 주파수를 갖지 않는 인덕터 (2) 를 포함하므로, 종래의 LH 전송 선로에 비하여 대역폭을 확장하고 전송 선로를 소형화 할 수 있다. 또한, 전송 선로 (30) 의 내측에 형성된 인덕터를 이용함으로써, 인터디지털 커패시터 (1) 의 핑거 세트 (20) 를 그대로 연장하여 인덕터와 접속할 수 있으므로, 전송 선로 (3) 의 제조가 매우 단순하게 된다.
본 실시형태의 LH 전송 선로를 실제로 구현하여 성능을 측정하였다. 또한, 종래의 LH 전송 선로를 제작하여 비교예로 사용하였다.
구현예의 LH 전송 선로에 있어서, 인터디지털 커패시터의 각 핑거의 길이는 6 mm, 핑거의 폭은 0.2 mm, 그리고 핑거 간의 간격은 0.1 mm 였으며, 각 세트 당 8 개의 핑거를 사용하였다. 또한, 핑거 세트 간의 이격 거리는 0.1 mm 로 하였으며, 핑거 사이에는 유전율 1 의 유전체를 개재하였다. 인덕터의 스트립 도체의 폭은 0.1 mm, 스트립 도체의 나선 간 간격은 0.1 mm, 그리고 인덕터의 전체 크기, 즉 스트립 도체의 전송 선로 접속부로부터 나선의 최외곽부까지의 거리는 1.9 mm 였다.
비교예의 LH 전송 선로에 있어서, 인터디지털 커패시터의 각 핑거의 길이는 6 mm 로, 각 세트가 5 개의 핑거를 포함하도록 하였다. 스터브 인덕터는 길이 10 mm, 폭 1 mm 로 형성하였다.
구현예와 비교예에서 모두 유전율 4 의 기판을 사용하여 전송 선로를 구현하였으며, 6 개의 커패시터와 5 개의 인덕터를 포함하는 전송 선로의 크기는 구현예가 48 × 2.4 ㎟ 이고 비교예가 37 × 12.2 ㎟ 이었다.
도 7 은 본 발명의 일 구현예에 따른 LH 전송 선로의 S21 파라미터를 도시하는 도면이다. 도 7 의 (a) 는 비교예의 S21 파라미터를 도시하고, (b) 는 구현예의 S21 파라미터를 도시한다. 이들 파라미터는 300 kHz 내지 6 GHz 범위에서 측정되었다. 도시된 바와 같이, 비교예의 S21 파라미터는 - 3 dBm 을 기준으로 1 GHz 와 4 GHz 에서 차단 주파수 (cutoff frequency) 를 갖는 반면, 구현예의 S21 파라미터는 0.5 GHz 와 4.4 GHz 에서 차단 주파수를 가졌다. 따라서, 비교예에 비해 대역폭이 900 MHz, 약 30 % 확장되었다. 즉, 본 발명의 구현예에 따르면 비교예에 비해 전송 선로 구현 면적을 약 75 % 감소시키는 동시에 대역폭을 약 30 % 확장할 수 있음을 확인하였다.
본 발명의 다른 실시형태에 따르면, LH 전송 선로의 병렬 인덕터로서 전송 선로와는 별개의 층에 형성된 인덕터, 또는 헬리컬 형태로 형성된 인덕터를 사용하는 것도 가능하다. 이들 인덕터에 관하여서는 본 출원인의 한국 특허 출원 제 2006-79326 호에 개시되어 있으며, 상기 출원에 개시된 내용은 여기서 자세히 설명 하지 않더라도 본 출원에 포함된다.
본 발명의 다른 실시형태에 따르면 상술한 본 발명의 LH 전송 선로를 이용한 결합기 (coupler) 가 제공된다. 본 실시형태의 결합기는 본 발명의 LH 전송 선로를 1 쌍 평행하게 배치하여 4 개의 포트를 가지도록 구성된다. 제 1 전송 선로의 입력 포트와 출력 포트는 각각 결합기의 입력 (input) 포트 및 통과 (through) 포트로 사용되고, 제 2 전송 선로의 입력 포트는 결합 출력 (coupled out) 포트로 사용된다. 제 2 전송 선로의 출력 포트는 격리 (isolation) 포트로서 입출력에 사용되지 않는다.
본 실시형태의 결합기는 본 발명의 LH 전송 선로를 사용함으로써 소형으로 제조가 가능하면서도 광대역 특성을 가진다. 뿐만 아니라, 종래의 LH 전송 선로를 사용한 결합기에 비하여 향상된 결합도를 나타낸다.
이전 실시형태의 구현예와 비교예에서 설명한 것과 동일하게 6 개의 커패시터와 5 개의 인덕터를 포함하는 종래의 LH 전송 선로와 본 발명의 LH 전송 선로를 각각 1 쌍씩 이용하여 결합기를 구현하고 그들의 결합도를 비교하였다. 다만, 각 전송 선로는 0.2 mm 간격으로 배치하였으며, 커패시터의 핑거 간 간격은 0.08 mm 로 하고, 인덕터에 있어서 그 크기는 1.85 mm 로, 스트립 도체 간격은 0.15 mm 로 하였다. 그 결과, 각각 - 6dB 와 - 3 dB 의 결합도를 나타내어 본 실시형태에 따른 결합기가 3 dB 의 결합도 향상을 가져오는 것을 확인하였다.
이상 본 발명을 구체적인 실시형태와 관련하여 설명하였으나, 이는 예시에 불과하며 본 발명은 설명된 실시형태에 제한되지 않는다. 당업자는 용이하게 각 구성요소를 그 균등물로 대치하거나 각 구성요소의 형성 방법을 변경할 수 있으며, 이러한 대치나 변경에 의해서 본 발명의 범위를 벗어나는 것은 아니다. 따라서, 본 발명은 이상의 설명에 의해서 제한되어서는 안되며 본 발명의 범위는 청구범위 및 그 균등물에 의해서만 결정되어야 한다.