JP3359850B2

JP3359850B2 - コンデンサ

Info

Publication number: JP3359850B2
Application number: JP29604697A
Authority: JP
Inventors: 克彦林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1997-10-28
Filing date: 1997-10-28
Publication date: 2002-12-24
Anticipated expiration: 2017-10-28
Also published as: JPH11135361A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば携帯電話、
自動車電話等の無線機器の回路部等において、ＭＭＩＣ
（Monolithic Microwave Integrated Circuit）等に
使用されるコンデンサに関する。

【０００２】

【従来の技術】ＭＭＩＣ上に構成される従来のコンデン
サは、例えば「マイクロ波回路の基礎とその応用」（１
９９２年２月１日、総合電子出版社発行）の１７６頁、
１７７頁の図にも示されている通り、第１の例として
は、図８（Ａ）に示すＭＩＭ（Metal Insulator Meta
l）キャパシタがあり、第２の例としては図８（Ｂ）に
示すインターデジタルキャパシタがある。

【０００３】図８（Ａ）に示すＭＩＭキャパシタは、基
板４上で２つの導体１、２を誘電体層３を介して積層対
向させた構造であり、比較的小さなパターン面積で大き
な容量が得られるという特徴がある。ＭＭＩＣに使用さ
れるＭＩＭキャパシタは、通常、薄膜プロセスを使用す
るため、その誘電体層は、気層成長させた誘電体層（例
えばＳｉＯ₂）を使用したり、ポリイミド樹脂ペースト
を基板上に形成した導体上に塗布することにより、樹脂
で誘電体層３を形成させたり、あるいはゾルゲル法等を
用いて基板上に形成した導体上に誘電体ペーストを塗布
した後、焼成工程によりセラミック誘電体層を形成させ
たりすることが可能である。前記した方法により接続さ
れた誘電体層は、数μｍ程度の厚みの誘電体層が形成で
きるため、小面積で大きな容量が得やすい。

【０００４】一方、図８（Ｂ）に示す第２の従来例であ
るインターデジタルキャパシタは、基板４上の同一面上
で櫛形の電極５、６を対向させる構造である。すなわ
ち、櫛形電極５、６は、それぞれ複数のエレメント電極
７、８を有し、これらの複数のエレメント電極７、８同
士が基板４面上で面方向に対向し合って容量を形成して
いる。通常、ＭＭＩＣに使用されるインターデジタルキ
ャパシタは、基板４の面に一面の導体膜をスパッタリン
グ等で形成し、前記導体膜にフォトレジストを塗布し、
形成するパターンをフォトレジストに露光、現像し、導
体を除去する部分をエッチングして形成する。従って、
インターデジタルキャパシタの櫛形電極５、６同士は同
一工程で形成されるため、特に量産により形成される容
量値のばらつきが小さい構造である。

【０００５】

【発明が解決しようとする課題】

（１）前記第１の例である図８（Ａ）に示すＭＩＭキャ
パシタは、コンデンサ電極１、２間に形成される誘電体
層３の膜厚により容量値が変動する。例えば５μｍの厚
みの誘電体層３で形成されるＭＩＭキャパシタの場合、
誘電体層３の膜厚が±０．５μｍの精度で成形できたと
しても、形成される容量値は±１０％の変動を受けるこ
とになる。フィルタ回路等で使用されるコンデンサの精
度は、フィルタの精度にもよるが、通常、容量値を目標
値の±５％程度の範囲内に収めることが必要であり、そ
れ以上の精度を要求する場合もある。よって、前記精度
を実現するためには、前記誘電体層３の膜厚の成膜精度
を±０．２５μｍ以下にする必要がある。しかしなが
ら、量産時に前記の精度内に誘電体層３を形成するため
には、前記したいずれの誘電体層３の形成方法でも膜厚
は変動し易く、特に誘電体層３が薄くなるに従い、形成
される容量値は変動し易くなるという問題点がある。（２）前記第２の例である図８（Ｂ）に示すインターデ
ジタルキャパシタは、前記の如く、量産時に安定した容
量値が得られるが、大きな容量値が得難い構造であり、
大きな容量を得るためには、櫛形電極５、６のパターン
を大きくする必要があり、狭いパターン領域の中では不
向きな構造である。また、容量値を上げる方法として、
基板４の面上で対向する櫛形電極５、６の各エレメント
電極７、８の隙間を狭く設計する必要がある。

【０００６】しかし、前記エレメント電極７、８間の隙
間は、前記したように、エッチングにより形成するた
め、前記隙間を極端に狭くするとエッチング条件が厳し
くなり、量産時は多少のエッチング条件の変動により導
体が十分にエッチングできずに各エレメント電極７、８
間を短絡させたり、また逆にエッチングをし過ぎてエレ
メント電極７、８が痩せすぎ、場所によってはエレメン
ト電極７、８が無くなるといった電極形成のばらつきを
生じるという問題点がある。

【０００７】本発明は、前記問題点に鑑み、ＭＭＩＣの
コンデンサにおいて、コンデンサのパターンが占有する
領域内における容量を大きくすることができ、かつ量産
時における容量値のばらつきを小さくすることができる
構造のコンデンサを提供することを目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するた
め、本発明のコンデンサは、基板上に、略櫛形をなす下
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に略櫛形をなす上層電極を形成してなり、前
記下層電極と前記上層電極のいずれか一方の各エレメン
ト電極間の余白部の領域内に、他方の各エレメント電極
が配置され、各エレメント電極は断面のコーナー部にお
いて前記誘電体層を介して対向することを特徴とする
（請求項１）。

【０００９】また、本発明のコンデンサは、基板上に下
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に上層電極を形成してなり、前記下層電極と
前記上層電極のいずれか一方の電極は枠状エレメント電
極が連続した梯子状をなし、他方の電極は櫛状をなし、
該他方の櫛状電極の各エレメント電極は、前記一方の枠
状エレメント電極内の余白部の領域内に配置され、各エ
レメント電極は断面のコーナー部において前記誘電体層
を介して対向することを特徴とする（請求項２）。

【００１０】また、本発明のコンデンサは、基板上に下
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に上層電極を形成してなり、前記下層電極と
前記上層電極のいずれか一方の電極は複数の環状部を有
し、他方の電極のエレメント電極は、前記一方の電極の
環状部内の余白部の領域内に配置され、各エレメント電
極は断面のコーナー部において前記誘電体層を介して対
向することを特徴とする（請求項３）。

【００１１】また、本発明のコンデンサは、前記一方の
電極の余白部の幅をＷ１、該余白部に配置される他方の
エレメント電極の幅をＷ２、該他方の電極のパターンの
設計位置からの想定される最大ずれを±Ｗ３とし、Ｗ１
≧Ｗ２＋２・Ｗ３なる関係が成立することを特徴とする
（請求項４）。

【００１２】また、本発明のコンデンサは、前記基板が
セラミック誘電体からなり、該基板はマザーボード上の
電極に接続する外部接続用電極を有することを特徴とす
る（請求項５）。

【００１３】また、本発明のコンデンサは、前記外部接
続用電極が、前記下層電極、上層電極が形成された前記
基板の表面に形成されていることを特徴とする（請求項
６）。

【００１４】また、本発明のコンデンサは、前記外部接
続用電極上に、半田プリコートまたは半田バンプが形成
されていることを特徴とする（請求項７）。

【００１５】また、本発明のコンデンサは、前記下層電
極、上層電極がそれぞれフォトリソグラフィ技術を用い
て形成されていることを特徴とする（請求項８）。

【００１６】また、本発明のコンデンサは、前記誘電体
層が樹脂材料により形成されていることを特徴とする
（請求項９）。

【００１７】また、本発明のコンデンサは、前記樹脂材
料中に、セラミック粉末、ガラス粉末または高誘電率樹
脂粉末のうちの一種以上からなる高誘電率材料を分散混
入してなることを特徴とする（請求項１０）。

【００１８】また、本発明のコンデンサは、前記誘電体
層は誘電体ペーストの塗布、焼成により形成されている
ことを特徴とする（請求項１１）。

【００１９】

【作用】請求項１おいては、櫛形をなす一方の電極（下
層電極または上層電極）のエレメント電極間またはエレ
メント電極内の余白部に、櫛形をなす他方の電極（上層
電極または下層電極）のエレメント電極が配置される構
成であって、対向する櫛形電極のずれが生じた場合であ
っても、一方の櫛形電極のエレメント電極の一方の側は
他方の櫛形電極の対応するエレメント電極に近接して容
量値を増大させるが、他方の側は他方の櫛形電極の対応
する他方の櫛形電極のエレメント電極から遠ざかって容
量値を減少させるため、容量値の変動がエレメント電極
の両側で相殺され、パターンずれによる容量値の変動が
小さくなり、容量値のばらつきの小さいコンデンサが提
供できる。

【００２０】また、下層電極と上層電極との間には誘電
体層を介在させるため、両電極を近接させても短絡等の
おそれがなく、両電極の近接配置が可能となるから、容
量値の大きなコンデンサが得られる。

【００２１】請求項２、３においても、請求項１と同様
の作用を発揮する。

【００２２】

【発明の実施の形態】図１（Ａ）は本発明によるコンデ
ンサの一実施例を示す斜視図、図１（Ｂ）はそのコンデ
ンサの電極のパターンを示す斜視図、図２（Ａ）は該実
施例のコンデンサの断面図、図２（Ｂ）はその作用を説
明する図である。

【００２３】本実施例のコンデンサは、図１（Ａ）、図
１（Ｂ）、図２（Ａ）に示すように、基板１４上にコン
デンサの一方の電極となる櫛形をなす下層電極１１が形
成され、その上に誘電体層１３が形成され、さらにその
上に他方の電極となる櫛形をなす上層電極１２が形成さ
れる。

【００２４】下層電極１１と上層電極１２は、それぞれ
複数のエレメント電極１５、１６を有し、上層電極１２
の各エレメント電極１６は、下層電極１１のエレメント
電極１５間に形成される各余白部の領域内に形成される
と共に、下層電極１１の各エレメント電極１５は、上層
電極１２の各エレメント電極１６間に形成される各余白
部の領域内の下方に形成された構造になっている。そし
て下層電極１１と上層電極１２の各エレメント電極は断
面のコーナー部において前記誘電体層１３を介して対向
する。

【００２５】前記のように、下層電極１１と上層電極１
２の一方のエレメント電極の余白部に他方のエレメント
電極を誘電体層１３を介して対向させると共に、各エレ
メント電極の断面のコーナー部を誘電体層１３を介して
対向させることにより、図２（Ｂ）に示すように、各エ
レメント電極１５、１６同士の間隔Ｗａ、Ｗｂを極めて
小さく設計する（Ｗａ＝Ｗｂに設計される）ことが可能
となり、形成されたコンデンサの取得容量を大きくする
ことが可能となる。その上、誘電体層１３が高誘電率系
の材料であれば、当然の如く、取得容量を高くすること
が可能である。一方、構造的には、電極１１、１２同士
は積層方向については対向しないため、形成されるコン
デンサの容量値は、電極同士を積層方向に直接対向させ
る場合に比べ、量産時の誘電体層１３の厚みの変動の影
響を受けない。

【００２６】ただし、本発明に係るコンデンサにおいて
は、下層電極１１と上層電極１２とは同時には形成され
ないため、量産時には、誘電体層１３の下側のエレメン
ト電極１５と上層電極１２のエレメント電極１６の位置
関係が変動する可能性がある。そしてそのずれにより形
成される容量値が変動する可能性がある。その場合、下
層電極１１のエレメント電極１５間の余白部の幅Ｗ１と
上層電極１２の各エレメント電極１６の幅Ｗ２との関係
について、前記量産時に生じる下層電極１１と上層電極
１２の位置関係の最大ずれ（変動量）が設計位置に対し
て±Ｗ３であれば、Ｗ１≧Ｗ２＋２・Ｗ３とすればよ
い。

【００２７】このような関係とすれば、図２（Ｂ）にお
いて、エレメント電極１５、１６間のパターンのずれに
より、例えば図面上、エレメント電極１６が左側のエレ
メント電極１５に近づいた場合、両者間の間隔Ｗａは小
さくなる。この時、エレメント電極１６と図面上右側の
エレメント電極１５との間隔ＷｂはＷａが小さくなった
分だけ大きくなる。このため、全体で形成される容量値
の変化量は生じないか、あるいは極めて小さい。これに
より、下層電極１１、上層電極１２同士の位置関係の変
動が生じても、形成される容量値はほとんど変動しな
い。また、前記式は、コンデンサを形成し合う電極１
１、１２の設計時に、エレメント電極１５、１６間（Ｗ
ａ、Ｗｂ）を変動量Ｗ３（Ｗａ＝Ｗｂ＝Ｗ３）として設
計することを意味している。当然のことながら、位置合
わせ精度の高い製造設備であれば、前記変動量Ｗ３は極
めて小さな値となり、より大きな容量値が得られ、ま
た、小さな占有面積で目的の容量のコンデンサを形成す
ることができる。

【００２８】なお、前記エレメント電極１５、１５間の
幅Ｗ１やエレメント電極１６の幅Ｗ２は、製造設備の能
力および扱う信号の強度等により設定される。また、本
実施例においては、下層電極１１の両側のエレメント電
極１５が上層電極１２のエレメント電極１６の外側に位
置して下層電極１１が上層電極１２を略包囲する構造と
しているが、上下逆のパターン構造にしてもよい。

【００２９】本実施例のコンデンサは下記の工程により
製造される。基板１４上に下層電極１１を形成するた
め、導体膜を基板１４上に形成する。この導体膜は、高
周波特性が良好で、かつ絶縁された導体間の絶縁性を低
下させるエレクトロ・マイグレーションがおこりにくい
銅で形成されることが好ましい。前記導体膜は基板１４
上にスパッタリング等により形成するが、基板１４とし
てセラミック系の基板を用いる場合は、厚膜用の導体ペ
ーストを前記基板１４上に塗布ないしは印刷した後、焼
成して導体膜を形成することが可能である。

【００３０】このようにして基板１４上に形成された導
体膜に、フォトリソグラフィ技術を使って櫛形の下層電
極１１を形成する。すなわち、前記導体膜にフォトレジ
ストを塗布し、略櫛形に形成されたフォトマスクを通し
てフォトレジストを露光し、フォトレジストを現像定着
させると共に、前記導体膜のエッチングする部分を露出
させて、エッチング液中で導体のエッチングを行う。こ
れにより、前記下層電極１１を形成する。

【００３１】次に誘電体層１３を形成する。該誘電体層
１３は、樹脂系でもセラミック系でも良く、いずれも液
状の塗料をスピンコート等で前記略櫛形の下層電極１１
を形成した基板１４上に一面に塗布し、樹脂系の場合は
そのまま高温で硬化させ、その後、フォトリソグラフィ
技術により目的のパターンに形成する。セラミック系の
場合は、前記と同様に誘電体ペーストを基板１４に塗布
し、乾燥させた後、フォトリソグラフィ技術により目的
のパターンを形成し、その後焼成して誘電体層１３を得
る。なお、セラミック系の誘電体層を使用する場合で基
板１４上の導体に銅を使用する場合は、前記セラミック
系の誘電体層１３は窒素雰囲気中で焼成できるものであ
る必要がある。

【００３２】前記誘電体層１３が形成された面に対し、
上層電極１２を形成するための導体膜を形成する。該上
層電極１２の形成は、前述したフォトリソグラフィ技術
を使って行われる。また、上層電極１２の材質も前述の
理由により銅が好ましく、スパッタリング等で導体膜を
形成する。なお、セラミック系の誘電体層１３を使用し
ている場合は、誘電体層１３が形成された面に対して厚
膜ペーストを塗布あるいは印刷した後、焼成により導体
膜を形成することが可能である。

【００３３】図３（Ａ）は本発明の他の実施例を示す斜
視図、図３（Ｂ）はその電極パターンを示す斜視図であ
る。本実施例は、基板２４上に形成する下層電極２１
は、両側の引き出し電極２７、２７からそれぞれ内向き
に複数本のエレメント電極２５を対向する方向に形成す
ることにより、２組の櫛形電極を有する形状に形成す
る。誘電体層２３は該下層電極２１を、その端子部２８
を除いて覆う。上層電極２２は、端子部３０につながる
中央の引き出し電極２９の両側に複数本のエレメント電
極２６を櫛形に形成した形状に形成する。そして、前記
実施例と同様に、下層電極２１のエレメント電極２５間
の余白部に上層電極２２のエレメント電極２６が配置さ
れ、上層電極２２のエレメント電極２６間の余白部に下
層電極２１のエレメント電極２５が配置された構造とす
る。

【００３４】図３の実施例によれば、片側のみにエレメ
ント電極を突出させた櫛形電極を用いる場合に比較し、
各エレメント電極２５、２６の長さを短くすることがで
き、その結果、櫛形電極のエレメント電極が有するイン
ダクタンス値が小さくなり、自己共振周波数を高周波側
へシフトさせることができる。

【００３５】図４（Ａ）、（Ｂ）は図３（Ａ）、（Ｂ）
に対応させて描いた本発明の他の実施例であり、本実施
例は、下層電極３１を、両側の引き出し電極２７間が複
数本のエレメント電極３５により接続されて枠部が連続
した梯子状に形成している。一方、上層電極２２は図３
の実施例と同様に、中央の引き出し電極２９の両側に複
数本のエレメント電極２６を櫛形に形成した形状に形成
している。そして、下層電極３１のエレメント電極３５
間の余白部に上層電極２２のエレメント電極２６が配置
され、上層電極２２のエレメント電極２６間の余白部に
下層電極３１のエレメント電極３５が配置された構造と
している。ただし、上層電極２２の中央の引き出し電極
２９は、下層電極３１のエレメント電極３５の上に、誘
電体層２３を介して上下方向に対向する。

【００３６】図４の構造は、容量値が比較的大きい場合
や、容量値の精度が厳しく要求されない場合に適用でき
る。図４の実施例においては、エレメント電極３５のイ
ンダクタンス値が図３の場合に比較してさらに低下し、
それにより共振周波数が上がるので、共振周波数による
使用周波数の制限が緩和される。

【００３７】図５（Ａ）は本発明の他の実施例を示す斜
視図、図５（Ｂ）はその電極パターンを示す斜視図であ
る。本実施例は、基板２４上に、複数の開、または図示
のように閉じた環状部４４が連続した形状に下層電極４
１を形成し、該下層電極４１上に端子部４８を残して誘
電体層２３で覆い、下層電極４１の環状部４４内の余白
部４５に、上層電極４２の四角形のエレメント電極４６
が配置され、各エレメント電極４６と上層電極４２の引
き出し電極４７とが、下層電極４１の一部を跨ぐ接続部
４９によって接続される構造としたものである。環状部
４４は四角形ののみならず他の多角形や円形とすること
もできる。

【００３８】図５の実施例においても、下層電極４１に
対する上層電極４２のパターンのずれが生じても、前記
実施例と同様に、容量値の変動は小さい。本実施例のコ
ンデンサは、エレメント電極４６と、端子部５０につな
がる引き出し電極４７との接続部４９を選択的に切除す
ることにより、微調整用のコンデンサとして使用するこ
とも可能である。

【００３９】図６（Ａ）は本発明のコンデンサの他の実
施例を示す平面図、図６（Ｂ）はそのマザーボード７０
への実装構造を示す側面図、図７は本実施例の電極パタ
ーンを示す斜視図である。

【００４０】図６、図７の実施例は、コンデンサを単体
機能の個別部品として、マザーボード７０への実装が可
能となるように、セラミック誘電体基板２４に外部接続
用電極６１、６２を設けたものである。図７に示すよう
に、本実施例においては、基板２４の表面に配置される
略櫛形の下層電極５１と同時に、下層電極５１の外部接
続用電極の第１層５７と、上層電極５２の外部接続用電
極の第１層５８を形成し、その後、下層電極５１のエレ
メント電極５５とその周辺部に誘電体層５３を被着し、
その後、櫛形をなす上層電極５２を形成する。この上層
電極５２の形成の際に、その外部接続用電極の第２層６
０を前記第１層５８に重ね、かつエレメント電極５６を
前記誘電体層５３上に重ね、さらに下層電極５１の外部
接続用電極の第２層５９を前記下層電極５１の第１層５
７に重ねて形成し、これにより、下層電極５１と上層電
極５２を形成した表面に外部接続用電極６１、６２を設
けてなる。

【００４１】より具体的には、下層電極５１、外部接続
用電極の第１層５７、５８は、セラミック誘電体基板２
４上に導体ペーストを全面に塗布した後、焼成を行って
導体膜を形成し、その後フォトリソグラフィ技術を使っ
て形成することが好ましい。この時、使用する導体は、
エレクトロ・マイグレーション性が低く、半田食われ性
が低く、さらに高周波帯において導体抵抗の低い銅が適
当である。

【００４２】次に、誘電体層５３となるポリイミド樹脂
やエポキシ樹脂等の耐熱性樹脂膜を基板２４の表面の全
面に形成し、その後、フォトリソグラフィ技術を用いて
外部接続用電極の第１層５７、５８上の誘電体層５３を
除去する。

【００４３】次に、下層電極５１の外部接続用電極の第
２層５９と、上層電極５２と、その外部接続用電極の第
２層６０となる部分を一体に形成した導体膜を、好まし
くは銅のスパッタリングにより形成する。そして、下層
電極５１の場合と同様に、フォトリソグラフィ技術を用
いて前記第２層５９、６０および上層電極５２を形成す
る。この上層電極５２のパターン形成は、前記実施例に
おいて説明したように、図６（Ａ）に示すように、下層
電極５１（上層電極５２）のエレメント電極５５（５
６）間の余白部に上層電極５２（下層電極５１）のエレ
メント電極５６（５５）が配置されるように行う。さら
に図示していないが、最上層には、外部接続用電極６
１、６２上を除いたコンデンサを形成している部分の電
極を保護する目的で樹脂等により保護膜を形成する。

【００４４】一方、外部接続用電極６１、６２には半田
バンプを形成することが好ましい。半田バンプの形成に
当たっては、半田マスクを用いて、半田クリームを前記
外部接続用電極６１、６２上に印刷し、その後、半田リ
フロー炉を通過させればよい。あるいは蒸着法等を用い
て、金属半田を前記外部接続用電極６１、６２上に付着
させ、その後、半田リフロー炉を通過させることによ
り、半田バンプを形成してもよい。

【００４５】このように、本実施例のコンデンサは、基
板２４に外部接続用電極６１、６２を設けたことによ
り、単体でマザーボード７０への実装が可能である。ま
た、この外部接続用電極６１、６２をコンデンサを構成
する下層電極５１、上層電極５２の形成面と同じ面に設
けたことにより、図６（Ｂ）に示すように、外部接続用
電極６１、６２をマザーボード７０に対面させて半田６
３によってマザーボード７０上の導体パターン７２に固
着するフリップチップ実装構造による表面実装が可能と
なる。前記外部接続用電極６１、６２は、前記基板２４
上に導体ペーストを焼き付けた電極５７、５８からなる
ため、電極５７、５８の基板２４に対する付着強度が十
分とれることから、本実施例のコンデンサは、マザーボ
ード７０に対する付着強度が高くなる。

【００４６】また、本実施例のコンデンサは、前記実施
例で説明したように、一方の電極５１（５２）のエレメ
ント電極５５（５６）間の余白部に、他方の電極５２
（５１）のエレメント電極５６（５５）を配置し、かつ
誘電体層５３を介して電極５１、５２を対向させる構造
をとる上、フォトリソグラフィ技術を用いて電極５１、
５２のパターン形成を行っているので、パターンの形成
精度が高く、かつ、上下の電極５１、５２形成時に発生
する位置ずれによる容量値のずれを回避しているため、
極めて高精度の容量値のコンデンサを量産供給すること
が可能となる。

【００４７】また、１ＧＨｚを超える高周波帯において
使用するコンデンサは低容量にして高精度（例えば０．
５ｐＦ±５％で使用する場合は、容量偏差は±０．０２
５ｐＦ）が要求される。例えば、従来の表面実装方法で
は、部品を付着させる半田６３の量の変動によっても、
前記低容量のコンデンサが実装後に発現するインピーダ
ンスは変化してしまう。しかし、本実施例では、外部接
続用電極６１、６２に半田バンプを設けておくことによ
り、半田量を予め調整し、その半田量でこのコンデンサ
をマザーボード７０に付着させるため、高精度な前記低
容量のコンデンサの実装後のインピーダンス値を変動さ
せることなく、マザーボード７０に搭載することが可能
となる。

【００４８】なお、以上の実施例において、誘電体層を
セラミックにより形成する場合、誘電体ペーストまたは
ゾルゲル法を用いることにより、誘電体層の塗布が液状
でなされ、誘電体層の高精度の形成が容易である。しか
し、誘電体層に樹脂材料を用いれば、セラミックを用い
る場合の高温焼成工程が不要で、せいぜい３００℃以下
の硬化温度で処理すればよいという利点がある。この場
合、容量値を大きくする目的で、高誘電率材料を用いる
ことが可能である。また、樹脂材料中にセラミック粉
末、ガラス粉末または高誘電率樹脂粉末のうちの一種以
上からなる高誘電率材料を分散混合させて用いれば、そ
の材質や混合率等を変えることにより、目的とする容量
値のコンデンサを容易に得ることができる。

【００４９】本発明は、上記のように単体機能としての
部品に適用してもよく、さらにフィルタ回路等の複合部
品の一部として適用してもよい。

【００５０】

【発明の効果】請求項１ないし請求項４によれば、下層
電極と上層電極の一方のエレメント電極の余白部の領域
内に他方のエレメント電極を誘電体層を介して対向させ
ると共に、各エレメント電極の断面のコーナー部を誘電
体層を介して対向させた構造としたことにより、電極パ
ターンのずれが生じても、エレメント電極の両側におけ
る容量値の相殺により、容量値の変動が小さくなり、容
量値のばらつきの小さい高精度のコンデンサを提供でき
る。また、下層電極と上層電極との間に誘電体層を介在
させたので、エレメント電極間を短絡のおそれがなく近
接配置することができるため、基板面上で櫛形電極を対
向させた従来のコンデンサよりも大きい容量値のコンデ
ンサを提供することが可能となる。

【００５１】請求項５によれば、基板がセラミック誘電
体からなり、該基板はマザーボード上の電極に接続する
外部接続用電極を有するため、請求項１〜４の効果に加
え、さらにコンデンサを個別部品としてマザーボードに
実装可能となるという効果が得られる。

【００５２】請求項６によれば、前記外部接続用電極
は、前記下層電極、上層電極が形成される前記基板の表
面に形成されているため、請求項５の効果に加え、さら
にマザーボードへの表面実装が可能となり、実装面積が
少なく、マザーボードへの固着強度の大きなコンデンサ
を提供できるという効果が得られる。

【００５３】請求項７によれば、前記外部接続用電極上
に、半田プリコートまたは半田バンプが形成されている
ため、請求項５または６の効果に加え、さらに、半田付
けが容易なコンデンサが得られ、半田バンプを用いた場
合には、半田量を予め設定できるため、半田付けによる
インピーダンスの変動が小さいコンデンサが得られると
いう効果をあげることができる。

【００５４】請求項８によれば、前記下層電極、上層電
極はそれぞれフォトリソグラフィ技術を用いて形成され
ているため、請求項１〜請求項７の効果に加え、さら
に、高精度の容量値のコンデンサが得られるという効果
があげられる。

【００５５】請求項９によれば、前記誘電体層が樹脂材
料により形成されているため、請求項１〜８の効果に加
え、さらに、セラミックを用いる場合の高温焼成工程が
不要になるという利益が得られる。

【００５６】請求項１０によれば、誘電体層に樹脂材料
を用いたものにおいて、前記樹脂材料中にセラミック粉
末、ガラス粉末または高誘電率樹脂粉末のうちの一種以
上からなる高誘電率材料を分散混入してなるため、請求
項１〜９の効果に加え、さらに、樹脂材料より高い誘電
体層を得ることができ、かつ所望の誘電率の誘電体層が
容易に得られ、所望の容量値が容易に得られるという効
果が得られる。

【００５７】請求項１１によれば、前記誘電体層が誘電
体ペーストの焼成により形成されているため、請求項１
〜８の効果に加え、さらに、誘電体層の形成が容易にか
つ精度良く形成できるという効果が得られる。

【図面の簡単な説明】

【図１】（Ａ）は本発明によるコンデンサの一実施例を
示す斜視図、（Ｂ）はそのコンデンサの電極のパターン
を示す斜視図である。

【図２】（Ａ）は図１の実施例のコンデンサの断面図、
（Ｂ）はその作用を説明する図である。

【図３】（Ａ）は本発明の他の実施例のコンデンサの断
面図、（Ｂ）はそのコンデンサの電極のパターンを示す
斜視図である。

【図４】（Ａ）は本発明の他の実施例のコンデンサの断
面図、（Ｂ）はそのコンデンサの電極のパターンを示す
斜視図である。

【図５】（Ａ）は本発明の他の実施例のコンデンサの断
面図、（Ｂ）はそのコンデンサの電極のパターンを示す
斜視図である。

【図６】（Ａ）は本発明の他の実施例のコンデンサの平
面図、（Ｂ）はその実装構造を示す側面図である。

【図７】図６の実施例の電極のパターンを示す斜視図で
ある。

【図８】（Ａ）、（Ｂ）はそれぞれ従来のコンデンサの
第１例、第２例を示す断面図および斜視図である。

【符号の説明】

１１：下層電極、１２：上層電極、１３：誘電体層、１
４：基板、１５、１６：エレメント電極、２１：下層電
極、２２：上層電極、２３：誘電体層、２４：基板、２
５、２６：エレメント電極、２７、２９：引き出し電
極、２８、３０：端子部、３１：下層電極、３５：エレ
メント電極、４１：下層電極、４２：上層電極、４４：
環状部、４６：エレメント電極、４７：引き出し電極、
４８、５０：端子部、４９：接続部、５１：下層電極、
５２：上層電極、５３：誘電体層、５５、５６：エレメ
ント電極、５７：外部接続用電極６１の第１層、５８：
外部接続用電極６２の第１層、５９：外部接続用電極６
１の第２層、６０：外部接続用電極６２の第２層、６
１、６２：外部接続用電極、６３：半田、７０：マザー
ボード、７２：導体パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−85424（ＪＰ，Ａ) 特開平８−288790（ＪＰ，Ａ) 特開平５−47586（ＪＰ，Ａ) 特開平９−45580（ＪＰ，Ａ) 特開平８−330182（ＪＰ，Ａ) 特開昭63−211611（ＪＰ，Ａ) 実開昭58−66632（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/42

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、略櫛形をなす下層電極を形成
し、該下層電極上に誘電体層を形成し、該誘電体層上に
略櫛形をなす上層電極を形成してなり、前記下層電極と前記上層電極のいずれか一方の各エレメ
ント電極間の余白部の領域内に、他方の各エレメント電
極が配置され、各エレメント電極は断面のコーナー部において前記誘電
体層を介して対向することを特徴とするコンデンサ。
【請求項２】基板上に下層電極を形成し、該下層電極上
に誘電体層を形成し、該誘電体層上に上層電極を形成し
てなり、前記下層電極と前記上層電極のいずれか一方の電極は梯
子状をなし、他方の電極は櫛状をなし、該他方の櫛状電
極の各エレメント電極は、前記一方の枠状エレメント電
極内の余白部の領域内に配置され、各エレメント電極は断面のコーナー部において前記誘電
体層を介して対向することを特徴とするコンデンサ。
【請求項３】基板上に下層電極を形成し、該下層電極上
に誘電体層を形成し、該誘電体層上に上層電極を形成し
てなり、前記下層電極と前記上層電極のいずれか一方の電極は複
数の環状部を有し、他方の電極のエレメント電極は、前
記一方の電極の環状部内の余白部の領域内に配置され、各エレメント電極は断面のコーナー部において前記誘電
体層を介して対向することを特徴とするコンデンサ。
【請求項４】請求項１から３までのいずれかにおいて、前記一方の電極の余白部の幅をＷ１、該余白部に配置さ
れる他方のエレメント電極の幅をＷ２、該他方の電極の
パターンの設計位置からの想定される最大ずれをＷ３と
して、Ｗ１≧Ｗ２＋２・Ｗ３なる関係が成立することを特徴とするコンデンサ。
【請求項５】請求項１から４までのいずれかにおいて、
前記基板はセラミック誘電体からなり、該基板はマザー
ボード上の電極に接続する外部接続用電極を有すること
を特徴とするコンデンサ。
【請求項６】請求項５において、前記外部接続用電極
は、前記下層電極、上層電極が形成された前記基板の表
面に形成されていることを特徴とするコンデンサ。
【請求項７】請求項５または６において、前記外部接続
用電極上に、半田プリコートまたは半田バンプが形成さ
れていることを特徴とするコンデンサ。
【請求項８】請求項１から７までのいずれかにおいて、
前記下層電極、上層電極はそれぞれフォトリソグラフィ
技術を用いて形成されていることを特徴とするコンデン
サ。
【請求項９】請求項１から８までのいずれかにおいて、
前記誘電体層は樹脂材料により形成されていることを特
徴とするコンデンサ。
【請求項１０】請求項９において、前記樹脂材料中に、
セラミック粉末、ガラス粉末または高誘電率樹脂粉末の
うちの一種以上からなる高誘電率材料を分散混入してな
ることを特徴とするコンデンサ。
【請求項１１】請求項１から８までのいずれかにおい
て、前記誘電体層は誘電体ペーストの塗布、焼成により
形成されていることを特徴とするコンデンサ。