JPH07176403A - 厚膜回路およびその製造方法 - Google Patents
厚膜回路およびその製造方法Info
- Publication number
- JPH07176403A JPH07176403A JP5320213A JP32021393A JPH07176403A JP H07176403 A JPH07176403 A JP H07176403A JP 5320213 A JP5320213 A JP 5320213A JP 32021393 A JP32021393 A JP 32021393A JP H07176403 A JPH07176403 A JP H07176403A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- circuit
- impedance
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】所望の周波数帯域、特に例えば１ＧＨｚ以上の
高周波帯域で所望のインピーダンスを有する厚膜回路、
およびその製造方法を提供する。 【構成】厚膜抵抗体による抵抗とともに、その厚膜抵抗
体の両端電極の容量結合によるキャパシタを形成し、抵
抗体をトリミングして特性インピーダンスを調整する。
高周波帯域で所望のインピーダンスを有する厚膜回路、
およびその製造方法を提供する。 【構成】厚膜抵抗体による抵抗とともに、その厚膜抵抗
体の両端電極の容量結合によるキャパシタを形成し、抵
抗体をトリミングして特性インピーダンスを調整する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックス基板等の
誘電体基板上に形成された厚膜回路およびその製造方法
に関する。
誘電体基板上に形成された厚膜回路およびその製造方法
に関する。
【０００２】
【従来の技術】従来より誘電体基板上に厚膜法により回
路が形成された回路基板が、特にマイクロ波帯等の高周
波信号を扱う電子回路等に広く使用されている。図６
は、誘電体基板上に厚膜法により形成された、従来の抵
抗回路の一例を示す斜視図である。
路が形成された回路基板が、特にマイクロ波帯等の高周
波信号を扱う電子回路等に広く使用されている。図６
は、誘電体基板上に厚膜法により形成された、従来の抵
抗回路の一例を示す斜視図である。
【０００３】誘電体基板１の表面に導体２，３が印刷，
焼成され、それら導体２，３を接続するように抵抗体４
が印刷，焼成されている。また誘電体基板１の裏面に
は、その全面に導体５が印刷，焼成されている。ここ
で、導体２，３や抵抗体４は、マイクロストリップライ
ン，コプレイナライン等、インピーダンスコントロール
された伝送経路として形成されている。
焼成され、それら導体２，３を接続するように抵抗体４
が印刷，焼成されている。また誘電体基板１の裏面に
は、その全面に導体５が印刷，焼成されている。ここ
で、導体２，３や抵抗体４は、マイクロストリップライ
ン，コプレイナライン等、インピーダンスコントロール
された伝送経路として形成されている。
【０００４】このとき、図６に示すように抵抗体４の幅
をＷ，長さをＬ，膜厚をｔとし、その抵抗率をＰとした
とき、抵抗値Ｒは、 Ｒ＝（Ｐ／ｔ）（Ｌ／Ｗ） である。図７は、誘電体基板上に厚膜法により形成され
た、従来の抵抗回路の他の例を示す斜視図である。
をＷ，長さをＬ，膜厚をｔとし、その抵抗率をＰとした
とき、抵抗値Ｒは、 Ｒ＝（Ｐ／ｔ）（Ｌ／Ｗ） である。図７は、誘電体基板上に厚膜法により形成され
た、従来の抵抗回路の他の例を示す斜視図である。
【０００５】この例では、誘電体基板１上に、先ず抵抗
体４が印刷，焼成され、次に導体２，３が印刷，焼成さ
れている。このように、抵抗体４と導体２，３は、いず
れを上に重ねても抵抗回路が形成される（例えば、
「Ｃ．Ａ．Ｈａｒｐｅｒ “Ｈａｎｄｂｏｏｋ ｏｆ
Ｔｈｉｃｋ Ｆｉｌｍ Ｈｙｂｒｉｄ Ｍｉｃｒｏｅｌ
ｅｃｔｒｏｎｉｃｓ”ＭｃＧＲＡＷ−ＨＩＬＬ １９７
４ ｐ．１−１１７（Ｔｈｉｃｋ Ｆｉｌｍ Ｌａｙｏ
ｕｔ Ｇｅｎｅｒａｔｉｏｎ）」参照）。
体４が印刷，焼成され、次に導体２，３が印刷，焼成さ
れている。このように、抵抗体４と導体２，３は、いず
れを上に重ねても抵抗回路が形成される（例えば、
「Ｃ．Ａ．Ｈａｒｐｅｒ “Ｈａｎｄｂｏｏｋ ｏｆ
Ｔｈｉｃｋ Ｆｉｌｍ Ｈｙｂｒｉｄ Ｍｉｃｒｏｅｌ
ｅｃｔｒｏｎｉｃｓ”ＭｃＧＲＡＷ−ＨＩＬＬ １９７
４ ｐ．１−１１７（Ｔｈｉｃｋ Ｆｉｌｍ Ｌａｙｏ
ｕｔ Ｇｅｎｅｒａｔｉｏｎ）」参照）。
【０００６】
【発明が解決しようとする課題】１ＧＨｚ以上の高周波
帯域では、導体金属の表皮効果や導体損失、誘電体の誘
電損失等に起因した損失（ロス）が生じ、厚膜抵抗体の
低周波帯域での抵抗設計値との誤差が増加し、リアクタ
ンス成分、特にインダクタンス成分として、上記のロス
が増大するという問題がある。その理由としては、例え
ば厚膜抵抗体には、酸化ルテニウム系が使用されてお
り、これにバインダとしてガラスが含まれており、この
ため高周波帯域での種々のロスが複雑に影響し、低周波
帯域での抵抗値とはズレが生じ、位相の変化を伴う複素
インピーダンスに変貌してしまうことが挙げられる。
帯域では、導体金属の表皮効果や導体損失、誘電体の誘
電損失等に起因した損失（ロス）が生じ、厚膜抵抗体の
低周波帯域での抵抗設計値との誤差が増加し、リアクタ
ンス成分、特にインダクタンス成分として、上記のロス
が増大するという問題がある。その理由としては、例え
ば厚膜抵抗体には、酸化ルテニウム系が使用されてお
り、これにバインダとしてガラスが含まれており、この
ため高周波帯域での種々のロスが複雑に影響し、低周波
帯域での抵抗値とはズレが生じ、位相の変化を伴う複素
インピーダンスに変貌してしまうことが挙げられる。
【０００７】これに対し、薄膜抵抗は、ニッケルクロム
（ＮｉＣｒ）や窒化タンタル（ＴａＮ）の１μｍ程度以
下の薄膜であり、ガラス成分は含まれておらず、また特
にＮｉＣｒ抵抗は金属薄膜であるので、表皮効果を考慮
して設計すれば、厚膜抵抗に比較して、より正確な安定
した抵抗値を得ることが可能である。しかし薄膜抵抗
は、製造プロセスの違いにより厚膜抵抗より高価とな
り、また、高周波回路の開発は何回か作り直して所望の
特性を得る傾向が強い中で、薄膜抵抗等の回路の作り直
しを何回も行うことはさらに高価となるという問題があ
る。
（ＮｉＣｒ）や窒化タンタル（ＴａＮ）の１μｍ程度以
下の薄膜であり、ガラス成分は含まれておらず、また特
にＮｉＣｒ抵抗は金属薄膜であるので、表皮効果を考慮
して設計すれば、厚膜抵抗に比較して、より正確な安定
した抵抗値を得ることが可能である。しかし薄膜抵抗
は、製造プロセスの違いにより厚膜抵抗より高価とな
り、また、高周波回路の開発は何回か作り直して所望の
特性を得る傾向が強い中で、薄膜抵抗等の回路の作り直
しを何回も行うことはさらに高価となるという問題があ
る。
【０００８】本発明は、上記事情に鑑み、所望の周波数
帯域、特に例えば１ＧＨｚ以上の高周波帯域で所望のイ
ンピーダンスを有する厚膜回路、およびその製造方法を
提供することを目的とする。
帯域、特に例えば１ＧＨｚ以上の高周波帯域で所望のイ
ンピーダンスを有する厚膜回路、およびその製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の厚膜回路は、誘
電体基板上に、厚膜抵抗体と、その厚膜抵抗体を介在さ
せて対峙する両端電極とを有し、それら両端電極どうし
の間に、厚膜抵抗体による抵抗と、その抵抗と等価的に
並列なキャパシタとが形成されてなることを特徴とする
ものである。
電体基板上に、厚膜抵抗体と、その厚膜抵抗体を介在さ
せて対峙する両端電極とを有し、それら両端電極どうし
の間に、厚膜抵抗体による抵抗と、その抵抗と等価的に
並列なキャパシタとが形成されてなることを特徴とする
ものである。
【００１０】また本発明の厚膜回路の製造方法は、誘電
体基板上に、厚膜抵抗体とその厚膜抵抗体を介在させて
対峙する両端電極を、それら両端電極どうしの間に、厚
膜抵抗体による抵抗と、その抵抗と等価的に並列なキャ
パシタとが形成されるように、印刷・焼成し、所望の周
波数帯域内における上記両端電極どうしの間のインピー
ダンスを測定しながら、上記厚膜抵抗体を、そのインピ
ーダンスが所望のインピーダンスになるようにトリミン
グすることを特徴とするものである。
体基板上に、厚膜抵抗体とその厚膜抵抗体を介在させて
対峙する両端電極を、それら両端電極どうしの間に、厚
膜抵抗体による抵抗と、その抵抗と等価的に並列なキャ
パシタとが形成されるように、印刷・焼成し、所望の周
波数帯域内における上記両端電極どうしの間のインピー
ダンスを測定しながら、上記厚膜抵抗体を、そのインピ
ーダンスが所望のインピーダンスになるようにトリミン
グすることを特徴とするものである。
【００１１】
【作用】本発明の厚膜回路は、厚膜抵抗体による抵抗と
ともに、その厚膜抵抗体の両端電極の容量結合によるキ
ャパシタが形成されたものであるため、このキャパシタ
を、上述したロス成分を補うように高周波信号が通過
し、これにより、例えば１ＧＨｚ以上の高周波帯域の信
号であってもロス分が増加することなく、所望のインピ
ーダンスをもった厚膜回路となる。
ともに、その厚膜抵抗体の両端電極の容量結合によるキ
ャパシタが形成されたものであるため、このキャパシタ
を、上述したロス成分を補うように高周波信号が通過
し、これにより、例えば１ＧＨｚ以上の高周波帯域の信
号であってもロス分が増加することなく、所望のインピ
ーダンスをもった厚膜回路となる。
【００１２】またその厚膜回路を製造するにあたって
は、その抵抗体を何度も作り直すことなく、トリミング
により、容易に所望のインピーダンスに調整された厚膜
回路が製造される。
は、その抵抗体を何度も作り直すことなく、トリミング
により、容易に所望のインピーダンスに調整された厚膜
回路が製造される。
【００１３】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の厚膜回路の一実施態様の、製造の途中段
階（トリミング前）の状態を示す斜視図、図２はその等
価回路図、図３は、トリミングの様子を示した斜視図で
ある。
１は、本発明の厚膜回路の一実施態様の、製造の途中段
階（トリミング前）の状態を示す斜視図、図２はその等
価回路図、図３は、トリミングの様子を示した斜視図で
ある。
【００１４】図１には、誘電体基板１の表面に導体２が
印刷，焼成され、その上に抵抗体４が印刷，焼成され、
さらにその上に導体３が印刷，焼成されている。また誘
電体基板１の裏面には、その全面に導体５が印刷，焼成
されている。また、導体２，３、抵抗体４は、マイクロ
ストリップラインやコプレイナライン等、インピーダン
スコントロールされた伝送経路として形成されている。
但し、抵抗体４は、後述するようにしてトリミングする
ために、所望のインピーダンスに対応した幅よりも多少
幅広に形成されている。
印刷，焼成され、その上に抵抗体４が印刷，焼成され、
さらにその上に導体３が印刷，焼成されている。また誘
電体基板１の裏面には、その全面に導体５が印刷，焼成
されている。また、導体２，３、抵抗体４は、マイクロ
ストリップラインやコプレイナライン等、インピーダン
スコントロールされた伝送経路として形成されている。
但し、抵抗体４は、後述するようにしてトリミングする
ために、所望のインピーダンスに対応した幅よりも多少
幅広に形成されている。
【００１５】図１のような厚膜回路の、ＧＨｚ帯域の等
価回路は、図２のように示される。この等価回路図中、
高周波でのロス成分はインダクタンスＬM ，ＬR で示さ
れる。そこで、例えば図１に示すように、導体２，３
を、抵抗体４を挾んで互いに近接して配置することによ
り、その抵抗体４の抵抗Ｒと並列に等価的に容量Ｃを形
成し、この容量Ｃでロス成分を補うように高周波信号を
ハイパスさせ、これにより、高周波数帯域までロスの少
ない厚膜回路が実現する。
価回路は、図２のように示される。この等価回路図中、
高周波でのロス成分はインダクタンスＬM ，ＬR で示さ
れる。そこで、例えば図１に示すように、導体２，３
を、抵抗体４を挾んで互いに近接して配置することによ
り、その抵抗体４の抵抗Ｒと並列に等価的に容量Ｃを形
成し、この容量Ｃでロス成分を補うように高周波信号を
ハイパスさせ、これにより、高周波数帯域までロスの少
ない厚膜回路が実現する。
【００１６】図１に示すような厚膜回路を製造した後、
次に、図３に示すように、その厚膜回路にインピーダン
ス測定回路６を接続し、そのインピーダンス測定回路６
により、所望の周波数の信号を印加してその周波数にお
ける厚膜回路のインピーダンスを測定しながら、レーザ
光７により、そのインピーダンスが所望のインピーダン
スとなるようにトリミングする。このトリミングの際、
場合によってはレーザ光７で導体電極ごと切断する。こ
れにより、所望の周波数において所望のインピーダンス
を有する厚膜回路が実現する。
次に、図３に示すように、その厚膜回路にインピーダン
ス測定回路６を接続し、そのインピーダンス測定回路６
により、所望の周波数の信号を印加してその周波数にお
ける厚膜回路のインピーダンスを測定しながら、レーザ
光７により、そのインピーダンスが所望のインピーダン
スとなるようにトリミングする。このトリミングの際、
場合によってはレーザ光７で導体電極ごと切断する。こ
れにより、所望の周波数において所望のインピーダンス
を有する厚膜回路が実現する。
【００１７】図４，図５は、本発明の厚膜回路の他の各
実施態様の、トリミング前の状態を示す斜視図である。
図４，図５に示す各厚膜回路は、図６に示す厚膜回路と
同様に、誘電体基板１の表面に先ず導体２，３が印刷，
焼成され、次にそれらの導体２，３をつなぐように抵抗
体４が印刷，焼成されて形成されている。但し、図４，
図５に示す厚膜回路は図６に示す厚膜回路とは異なり、
導体２，３の間に容量Ｃ（図２参照）が形成されるよう
にそれらの導体２，３が極めて近接して配置されてい
る。図４に示す厚膜回路では導体２，３の対向面積を増
やすために対向する部分が互いに嵌合する形状に形成さ
れており、図４に示す厚膜回路では、導体２，３の対向
する部分は直線的に形成されている。
実施態様の、トリミング前の状態を示す斜視図である。
図４，図５に示す各厚膜回路は、図６に示す厚膜回路と
同様に、誘電体基板１の表面に先ず導体２，３が印刷，
焼成され、次にそれらの導体２，３をつなぐように抵抗
体４が印刷，焼成されて形成されている。但し、図４，
図５に示す厚膜回路は図６に示す厚膜回路とは異なり、
導体２，３の間に容量Ｃ（図２参照）が形成されるよう
にそれらの導体２，３が極めて近接して配置されてい
る。図４に示す厚膜回路では導体２，３の対向面積を増
やすために対向する部分が互いに嵌合する形状に形成さ
れており、図４に示す厚膜回路では、導体２，３の対向
する部分は直線的に形成されている。
【００１８】これら図４，図５に示すように、どの周波
数帯でどのようなインピーダンスを所望するかに応じ、
図１に示すように、導体２，３を、抵抗体４を挾んで上
下に重ねてもよく、図４，図５に示すように、導体２，
３を、側面どうしが対向するように同一面上に形成して
もよい。ここでは、図１に示すように、抵抗体４を挾ん
で導体２，３を、上下に重ねたサンプル（サンプル１）
を作成した。誘電体基板１として、Ａｌ2 Ｏ3 ９９．５
％、厚さ０．２５ｍｍのアルミナ基板を用意し、導体
２，３，５の材料としてＤＰ５７１５を用い、アルミナ
基板表面にマイクロストリップパターン（導体２）、裏
面にはその全面にグラウンド（導体５）を印刷，焼成し
た。
数帯でどのようなインピーダンスを所望するかに応じ、
図１に示すように、導体２，３を、抵抗体４を挾んで上
下に重ねてもよく、図４，図５に示すように、導体２，
３を、側面どうしが対向するように同一面上に形成して
もよい。ここでは、図１に示すように、抵抗体４を挾ん
で導体２，３を、上下に重ねたサンプル（サンプル１）
を作成した。誘電体基板１として、Ａｌ2 Ｏ3 ９９．５
％、厚さ０．２５ｍｍのアルミナ基板を用意し、導体
２，３，５の材料としてＤＰ５７１５を用い、アルミナ
基板表面にマイクロストリップパターン（導体２）、裏
面にはその全面にグラウンド（導体５）を印刷，焼成し
た。
【００１９】次に、抵抗体４の材料として、ＤＰ１４１
０とＤＰ１４２０をブレンドした、シート抵抗が５０Ω
／□（乾燥膜厚２５μｍ、焼成後膜厚１２〜１４μｍ）
のものを用い、その抵抗体ペーストを印刷し、焼成し
た。さらに、導体２との間に抵抗体４を挾むようにマイ
クロストリップパターン（導体３）を印刷，焼成した。
またもう１つのサンプル（サンプル２）として、図４に
示すように、抵抗体４の両電極パターンとしての一層目
の導体２，３が容量結合するように、それらの導体２，
３を印刷，焼成し、次に抵抗体４を印刷，焼成した。
０とＤＰ１４２０をブレンドした、シート抵抗が５０Ω
／□（乾燥膜厚２５μｍ、焼成後膜厚１２〜１４μｍ）
のものを用い、その抵抗体ペーストを印刷し、焼成し
た。さらに、導体２との間に抵抗体４を挾むようにマイ
クロストリップパターン（導体３）を印刷，焼成した。
またもう１つのサンプル（サンプル２）として、図４に
示すように、抵抗体４の両電極パターンとしての一層目
の導体２，３が容量結合するように、それらの導体２，
３を印刷，焼成し、次に抵抗体４を印刷，焼成した。
【００２０】これらのサンプル１，２では、厚膜抵抗体
４をその幅方向に広めなパターンに形成しておき、図３
に示すように、所望の周波数帯での特性インピーダンス
を測定しながらレーザトリミングでトリミングし、所望
の特性インピーダンスに合致させた。その結果を表１に
示す。
４をその幅方向に広めなパターンに形成しておき、図３
に示すように、所望の周波数帯での特性インピーダンス
を測定しながらレーザトリミングでトリミングし、所望
の特性インピーダンスに合致させた。その結果を表１に
示す。
【００２１】
【表１】
【００２２】この表１に示すように、本発明によれば、
設計値に十分に近似した特性インピーダンスを有する厚
膜回路が形成される。尚、ここでは２例のみデータを示
したが、パターン構造を変更することにより容量値を変
更することができ、種々の所望の特性インピーダンスを
有する厚膜回路を形成することができる。
設計値に十分に近似した特性インピーダンスを有する厚
膜回路が形成される。尚、ここでは２例のみデータを示
したが、パターン構造を変更することにより容量値を変
更することができ、種々の所望の特性インピーダンスを
有する厚膜回路を形成することができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
１ＧＨｚ以上の高周波帯域においてもロス分がコントロ
ールされた厚膜回路を形成することができる。従来、膜
厚抵抗は、マイクロストリップラインあるいはコプレイ
ナライン構造を採用してインピーダンスをコントロール
しても、６〜８ＧＨｚ程度を越えるとロスが厳しく実用
に耐えず、したがってせいぜい６〜８ＧＨｚ程度までし
か使用することができなかったが、本発明を採用するこ
とにより、１０ＧＨｚあるいはそれ以上の高周波帯域ま
で厚膜抵抗を利用することができる。このため、このよ
うな高周波帯域で従来使用されていた薄膜抵抗を本発明
を採用した厚膜抵抗に置き換えることができ、コストの
低減化を図ることができ、また薄膜抵抗に比し、より高
電力を取り扱うことができる。
１ＧＨｚ以上の高周波帯域においてもロス分がコントロ
ールされた厚膜回路を形成することができる。従来、膜
厚抵抗は、マイクロストリップラインあるいはコプレイ
ナライン構造を採用してインピーダンスをコントロール
しても、６〜８ＧＨｚ程度を越えるとロスが厳しく実用
に耐えず、したがってせいぜい６〜８ＧＨｚ程度までし
か使用することができなかったが、本発明を採用するこ
とにより、１０ＧＨｚあるいはそれ以上の高周波帯域ま
で厚膜抵抗を利用することができる。このため、このよ
うな高周波帯域で従来使用されていた薄膜抵抗を本発明
を採用した厚膜抵抗に置き換えることができ、コストの
低減化を図ることができ、また薄膜抵抗に比し、より高
電力を取り扱うことができる。
【図１】本発明の厚膜回路の一実施態様の、製造の途中
段階（トリミング前）の状態を示す斜視図である。
段階（トリミング前）の状態を示す斜視図である。
【図２】図１に示す厚膜回路の等価回路図である。
【図３】図１に示す厚膜回路のトリミングの様子を示す
斜視図である。
斜視図である。
【図４】本発明の厚膜回路のもう１つの各実施態様の、
トリミング前の状態を示す斜視図である。
トリミング前の状態を示す斜視図である。
【図５】本発明の厚膜回路の他の各実施態様の、トリミ
ング前の状態を示す斜視図である。
ング前の状態を示す斜視図である。
【図６】誘電体基板上に厚膜法により形成された、従来
の抵抗回路の一例を示す斜視図である。
の抵抗回路の一例を示す斜視図である。
【図７】誘電体基板上に厚膜法により形成された、従来
の抵抗回路の他の例を示す斜視図である。
の抵抗回路の他の例を示す斜視図である。
１ 誘電体基板 ２，３ 導体 ４ 抵抗体 ５ 導体 ６ インピーダンス測定回路 ７ レーザ光
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/01 ３２１ Ｈ０５Ｋ 1/16 Ａ 6921−4Ｅ
Claims (2)
- 【請求項１】 誘電体基板上に、厚膜抵抗体と、該厚膜
抵抗体を介在させて対峙する両端電極とを有し、該両端
電極どうしの間に、該厚膜抵抗体による抵抗と、該抵抗
と等価的に並列なキャパシタとが形成されてなることを
特徴とする厚膜回路。 - 【請求項２】 誘電体基板上に、厚膜抵抗体と該厚膜抵
抗体を介在させて対峙する両端電極を、該両端電極どう
しの間に、該厚膜抵抗体による抵抗と、該抵抗と等価的
に並列なキャパシタとが形成されるように、印刷・焼成
し、 所望の周波数帯域内における前記両端電極どうしの間の
インピーダンスを測定しながら、前記厚膜抵抗体を、前
記インピーダンスが所望のインピーダンスになるように
トリミングすることを特徴とする厚膜回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320213A JPH07176403A (ja) | 1993-12-20 | 1993-12-20 | 厚膜回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320213A JPH07176403A (ja) | 1993-12-20 | 1993-12-20 | 厚膜回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176403A true JPH07176403A (ja) | 1995-07-14 |
Family
ID=18118986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5320213A Withdrawn JPH07176403A (ja) | 1993-12-20 | 1993-12-20 | 厚膜回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176403A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500844A (ja) * | 2006-08-22 | 2010-01-07 | イー．エム．ダブリュ．アンテナ カンパニー リミテッド | 伝送線路 |
| JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
| JP2016208032A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | ワイヤボンド伝送線ｒｃ回路 |
-
1993
- 1993-12-20 JP JP5320213A patent/JPH07176403A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500844A (ja) * | 2006-08-22 | 2010-01-07 | イー．エム．ダブリュ．アンテナ カンパニー リミテッド | 伝送線路 |
| JP4815535B2 (ja) * | 2006-08-22 | 2011-11-16 | イーエムダブリュ カンパニー リミテッド | 伝送線路 |
| JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
| JP2016208032A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | ワイヤボンド伝送線ｒｃ回路 |
| JP2020170848A (ja) * | 2015-04-20 | 2020-10-15 | エイブイエックス コーポレイション | ワイヤボンド伝送線ｒｃ回路 |
| US10879865B2 (en) | 2015-04-20 | 2020-12-29 | Avx Corporation | Wire-bond transmission line RC circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462629B1 (en) | Ablative RF ceramic block filters | |
| JP2502824B2 (ja) | 平面型誘電体フィルタ | |
| GB2222488A (en) | Broad bandwidth planar power combiner/divider device | |
| JPH0320082B2 (ja) | ||
| US5339065A (en) | Adjustable microelectronic potentiometer | |
| JPS5930323B2 (ja) | ストリツプ線路用無反射終端 | |
| JPH07176403A (ja) | 厚膜回路およびその製造方法 | |
| US3541474A (en) | Microwave transmission line termination | |
| JPH07106759A (ja) | 薄膜多層基板 | |
| US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
| JPH05308001A (ja) | 正確な低電力抵抗部材 | |
| US4841275A (en) | Thick-film integrated circuit device capable of being manufactured by means of easy-to-perform trimming operation | |
| US5420562A (en) | Resistor having geometry for enhancing radio frequency performance | |
| US5142268A (en) | Elimination of discrete capacitors in R/C networks | |
| JPH08102403A (ja) | 抵抗器およびその製造方法 | |
| JP2765247B2 (ja) | プロ−ブ針 | |
| JP2000349517A (ja) | ディレイライン | |
| Rickard | Thick film MIC components in the range 10-20 GHz | |
| JPH0897003A (ja) | 厚膜抵抗回路及びその製造方法 | |
| US5986516A (en) | Chip attenuator having a capacitor therein | |
| JPH05183312A (ja) | ディレイラインおよびそのインピーダンス調整方法 | |
| EP0390944B1 (en) | Manufacturing method for a multilayer ceramic substrate | |
| JP2005101977A (ja) | 高周波用終端抵抗器およびその周波数特性調整方法 | |
| JP2003294793A (ja) | 電子部品のインダクタ測定治具およびその方法 | |
| JPH0983215A (ja) | マイクロ波用小形チップアッテネータの製造方法及びマイクロ波用小形チップアッテネータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |