KR100607917B1 - 디코더 회로 및 디코드 방법 - Google Patents
디코더 회로 및 디코드 방법 Download PDFInfo
- Publication number
- KR100607917B1 KR100607917B1 KR1019990054670A KR19990054670A KR100607917B1 KR 100607917 B1 KR100607917 B1 KR 100607917B1 KR 1019990054670 A KR1019990054670 A KR 1019990054670A KR 19990054670 A KR19990054670 A KR 19990054670A KR 100607917 B1 KR100607917 B1 KR 100607917B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- decoder circuit
- circuit
- clock signal
- decoder
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (14)
- 디코더 회로에 있어서,상기 디코더 회로를 선택하는 선택 신호를 검출하는 검출 수단(41; 81, 82)과;클록 신호를 공급하는 클록 신호 공급 수단(42)과;상기 검출 수단과 상기 클록 신호 공급 수단에 접속되며, 상기 검출 수단이 상기 선택 신호가 검출되면 상기 클록 신호의 타이밍으로 디코드 신호를 출력하는 디코드 신호 출력 수단(43, 44, 48, 49)을 구비하며,상기 디코드 신호 출력 수단이 상기 선택 신호에 따라 구동되는 PMOS 트랜지스터와 상기 클록 신호의 타이밍에 따라 구동되는 NMOS 트랜지스터를 구비하는 것인 디코더 회로.
- 삭제
- 제1항에 있어서, 상기 검출 수단은 NOR 논리 회로(41)로 구성되는 것인 디코더 회로.
- 삭제
- 삭제
- 삭제
- 디코더 회로에 있어서,상기 디코더 회로를 선택하는 선택 신호를 검출하는 NOR 논리 회로(41)와;클록 신호를 반전하여 반전된 클록 신호를 출력하는 NOT 논리 회로(42)와;상기 NOR 논리 회로의 출력에 접속되며, 상기 선택 신호가 검출되면 동작(ON) 상태가 되어 상기 디코더 회로의 출력 단자에서 디코드 신호를 공급하는 PMOS 트랜지스터(48)와;상기 디코더 회로의 출력 단자와 상기 NOT 논리 회로의 출력에 접속되며, 상기 NOT 논리 회로에서 출력되는 상기 반전 클록 신호의 타이밍으로 동작(ON) 상태 또는 정지(OFF) 상태가 되는 NMOS 트랜지스터(49)를 구비하고,상기 선택 신호가 검출되면 상기 PMOS 트랜지스터 및 NMOS 트랜지스터의 상태에 기초하여 디코드 신호를 출력하는 것인 디코더 회로.
- 제7항에 있어서, 상기 NOR 논리 회로가 상기 선택 신호를 검출하지 않는 경우 상기 디코드 신호를 소정의 레벨로 조정하는 또 다른 NMOS 트랜지스터(50)를 더 포함하는 것인 디코더 회로.
- 디코더 회로에 있어서,상기 디코더 회로를 선택하는 개개의 선택 신호를 검출하는 제1 PMOS 트랜지스터(81) 및 제1 NMOS 트랜지스터(82)와;클록 신호가 입력되고 반전된 클록 신호를 출력하는 NOT 논리 회로(42)와;상기 선택 신호가 검출되면 동작(ON) 상태가 되며, 상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터에 결합되어 상기 디코더 회로의 출력에서 디코드 신호를 공급하는 제2 PMOS 트랜지스터(48)와;상기 NOT 논리 회로에서 출력되는 상기 반전 클록 신호의 타이밍으로 동작(ON) 상태 또는 정지(OFF) 상태가 되며, 상기 디코더 회로의 출력 단자에 접속된 제2 NMOS 트랜지스터(49)를 구비하고,상기 개개의 선택 신호가 검출되면 상기 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터의 상태에 기초하여 디코드 신호를 출력하는 것인 디코더 회로.
- 제9항에 있어서, 상기 디코더 회로는 반도체 집적 회로 메모리 장치에 마련된 워드선 디코더인 것인 디코더 회로.
- a) 디코더 회로를 선택하는 선택 신호를 검출하는 단계와;b) 클록 신호를 공급하는 단계와;c) 상기 검출된 선택 신호에 따라 PMOS 트랜지스터(48)를 구동하는 단계와,d) 상기 클록 신호의 타이밍에 따라 NMOS 트랜지스터(49)를 구동하는 단계와,e) 상기 PMOS 트랜지스터와 상기 NMOS 트랜지스터의 상태에 기초하여 검출되고, 상기 클록 신호의 타이밍에 따라 워드선 신호를 출력하는 단계를 포함하는 디코드 방법.
- 제11항에 있어서, 상기 선택 신호를 검출하지 않으면 상기 워드선 신호를 소정의 레벨로 조정하는 단계를 더 포함하는 것인 디코드 방법.
- a) 디코더 회로를 선택하는 선택 신호를 검출하는 단계와;b) 클록 신호를 수신하여 반전된 클록 신호를 공급하는 단계와;c) 상기 검출된 선택 신호에 기초해서 PMOS 트랜지스터(48)를 동작(ON) 상태로 구동하는 단계와;d) 상기 반전된 클록 신호의 타이밍으로 NMOS 트랜지스터(49)를 동작(ON) 상태 또는 정지(OFF) 상태로 구동하는 단계와;e) 상기 검출된 선택 신호와 상기 반전된 클록 신호에 응답하는 상기 PMOS 트랜지스터와 상기 NMOS 트랜지스터의 상태에 기초해서 워드선 신호를 출력하는 단계를 포함하는 디코드 방법.
- 제13항에 있어서, 상기 선택 신호가 검출되지 않는 경우에 상기 워드선 신호를 소정의 레벨로 조정하는 단계를 더 포함하는 것인 디코드 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP99-042289 | 1999-02-19 | ||
JP11042289A JP2000243089A (ja) | 1999-02-19 | 1999-02-19 | デコーダ回路及びデコード方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000057035A KR20000057035A (ko) | 2000-09-15 |
KR100607917B1 true KR100607917B1 (ko) | 2006-08-04 |
Family
ID=12631892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990054670A KR100607917B1 (ko) | 1999-02-19 | 1999-12-03 | 디코더 회로 및 디코드 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6239647B1 (ko) |
JP (1) | JP2000243089A (ko) |
KR (1) | KR100607917B1 (ko) |
DE (1) | DE19958614B4 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035091A (ja) * | 2005-07-22 | 2007-02-08 | Sony Corp | 半導体記憶装置 |
JP5005713B2 (ja) * | 2009-02-12 | 2012-08-22 | パナソニック株式会社 | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61104394A (ja) * | 1984-10-22 | 1986-05-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4843261A (en) * | 1988-02-29 | 1989-06-27 | International Business Machines Corporation | Complementary output, high-density CMOS decoder/driver circuit for semiconductor memories |
JPH02218095A (ja) * | 1989-02-17 | 1990-08-30 | Nec Corp | 半導体装置のラインドライバー回路 |
JP2737293B2 (ja) * | 1989-08-30 | 1998-04-08 | 日本電気株式会社 | Mos型半導体記憶装置 |
JP3024687B2 (ja) * | 1990-06-05 | 2000-03-21 | 三菱電機株式会社 | 半導体記憶装置 |
JP2653921B2 (ja) * | 1990-12-25 | 1997-09-17 | 松下電器産業株式会社 | 駆動回路 |
JP2933444B2 (ja) * | 1992-07-06 | 1999-08-16 | 日本電気アイシーマイコンシステム株式会社 | Cmosゲートのテスト回路 |
JP3223681B2 (ja) * | 1993-12-07 | 2001-10-29 | ソニー株式会社 | ワード線ドライバ |
JP2768321B2 (ja) * | 1995-02-28 | 1998-06-25 | 日本電気株式会社 | 半導体記憶装置 |
JP3593389B2 (ja) * | 1995-08-04 | 2004-11-24 | 株式会社日立製作所 | 半導体論理回路 |
JP3563212B2 (ja) * | 1996-09-11 | 2004-09-08 | 沖電気工業株式会社 | Cmosゲートのテスト回路 |
KR100237624B1 (ko) * | 1996-10-30 | 2000-01-15 | 김영환 | 반도체 메모리장치의 로우 디코더 |
-
1999
- 1999-02-19 JP JP11042289A patent/JP2000243089A/ja active Pending
- 1999-11-16 US US09/440,666 patent/US6239647B1/en not_active Expired - Lifetime
- 1999-12-03 KR KR1019990054670A patent/KR100607917B1/ko active IP Right Grant
- 1999-12-06 DE DE19958614A patent/DE19958614B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20000057035A (ko) | 2000-09-15 |
US6239647B1 (en) | 2001-05-29 |
JP2000243089A (ja) | 2000-09-08 |
DE19958614B4 (de) | 2007-10-25 |
DE19958614A1 (de) | 2000-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7133318B2 (en) | Output driver capable of controlling slew rate of output signal according to operating frequency information or CAS latency information | |
US7349267B2 (en) | Semiconductor memory device | |
KR100839551B1 (ko) | 레벨 시프터 | |
US7099214B2 (en) | Semiconductor memory device | |
US6445226B2 (en) | Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus | |
US20040208056A9 (en) | Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed | |
US8390342B2 (en) | High voltage switch circuit of semiconductor device | |
KR100220939B1 (ko) | 반도체 메모리 장치의 워드라인 구동방법 | |
JPS6325894A (ja) | 半導体記憶装置 | |
JP5204233B2 (ja) | 漏洩が低減されたワード・ライン・ドライバ回路 | |
US7218153B2 (en) | Word line driver with reduced leakage current | |
KR100607917B1 (ko) | 디코더 회로 및 디코드 방법 | |
US10410702B2 (en) | Address decoder and semiconductor memory device including the same | |
KR100784108B1 (ko) | 데이터 입력 에러를 감소시키는 기능을 가지는 플래시메모리 소자 및 그 데이터 입력 동작 방법 | |
US7064589B2 (en) | Semiconductor device using two types of power supplies supplying different potentials | |
US6252819B1 (en) | Reduced line select decoder for a memory array | |
KR20030094683A (ko) | 반도체 장치 | |
JP3889161B2 (ja) | 半導体集積回路装置 | |
JP2001085985A (ja) | 出力バッファ回路および半導体集積回路 | |
KR100284239B1 (ko) | 어드레스 디코드회로 | |
KR100373350B1 (ko) | 저전력 내장형 에스램 | |
KR20050104224A (ko) | 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치 | |
US6211700B1 (en) | Data transfer device with a post charge logic | |
KR100307638B1 (ko) | 반도체 메모리 장치의 칼럼 디코더 | |
JP2006331544A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 13 |