KR100553859B1 - 전기 광학 장치 - Google Patents

전기 광학 장치 Download PDF

Info

Publication number
KR100553859B1
KR100553859B1 KR1020047007521A KR20047007521A KR100553859B1 KR 100553859 B1 KR100553859 B1 KR 100553859B1 KR 1020047007521 A KR1020047007521 A KR 1020047007521A KR 20047007521 A KR20047007521 A KR 20047007521A KR 100553859 B1 KR100553859 B1 KR 100553859B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electro
emitting portion
transistor
Prior art date
Application number
KR1020047007521A
Other languages
English (en)
Other versions
KR20040053327A (ko
Inventor
마츠에다요지로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27347850&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100553859(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040053327A publication Critical patent/KR20040053327A/ko
Application granted granted Critical
Publication of KR100553859B1 publication Critical patent/KR100553859B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)

Abstract

일렉트로루미네선스 소자의 휘도의 저하를 생기게 하지 않으면서 동시에 점유 면적이 적은 매우 적합한 주변 회로를 구비한 액티브 매트릭스 기판을 제공한다. 화소마다 설치된 EL 소자에 전류를 공급하기 위한 주변 회로를 EL 소자에 대응하여 구비하는 액티브 매트릭스 기판으로서, 제어 전압을 유지하기 위한 유지 소자(C), 유지 소자(C)에 접속되어 제어 전압에 의거한 전류를 발광부(OLED)로 공급하기 위한 제 1 능동 소자(T1), 유지 소자(C)에 접속되고 유지 소자의 충ㆍ방전을 제어하는 제 2 능동 소자(T2)를 구비하고, 특히 제 2 능동 소자(T2)는 다중 제어 단자형의 능동 소자로서 구성되어 있다. 이 때문에 프로그램된 전류가 변동하는 일이 없다.
액티브 매트릭스, 일렉트로루미네선스, EL

Description

전기 광학 장치{ELECTRO-OPTICAL APPARATUS}
도 1은 본 실시예에서의 표시 패널의 전체도.
도 2는 실시예 1에서의 화소 영역의 평면도.
도 3은 실시예 1에서의 화소 영역의 단면도로서, 도 3A는 도 2의 A-A 절단면도, 도 3B는 도 2의 B-B 절단면도, 도 3C는 도 2의 C-C 절단면도.
도 4는 발광부의 경계 형상의 변형예로서, 도 4A는 원형의 발광부의 경우, 도 4B는 중심선 대칭인 굴곡부를 갖는 발광부의 경우, 도 4C는 중심선 비대칭인 굴곡부를 갖는 발광부의 경우의 도면.
도 5는 실시예 1에서의 화소 영역의 회로도.
도 6은 실시예 1에서의 금속층의 얼라인먼트의 설명도.
도 7은 실시예 1에서의 게이트 메탈의 이간 처리의 설명도.
도 8은 실시예 2에서의 화소 영역의 평면도.
도 9는 실시예 2에서의 화소 영역의 단면도로서, 도 9A는 도 8의 A-A 절단면도, 도 9B는 도 8의 B-B 절단면도, 도 9C는 도 8의 C-C 절단면도.
도 10은 실시예 3에서의 화소 영역의 평면도.
도 11은 실시예 3에서의 화소 영역의 단면도로서, 도 11A는 도 10의 A-A 절단면도, 도 11B는 도 1O의 B-B 절단면도.
도 12는 실시예 4에서의 화소 영역의 평면도.
도 13은 실시예 4에서의 화소 영역의 단면도로서, 도 13A는 도 12의 A-A 절단면도, 도 13B는 도 12의 B-B 절단면도.
도 14는 실시예 5에서의 표시 패널의 접속도.
도 15는 실시예 5에서의 전자 기기의 예로서, 도 15A는 휴대 전화, 도 15B는 비디오카메라, 도 15C는 휴대형 퍼스널 컴퓨터, 도 15D는 헤드 마운트 디스플레이, 도 15E는 리어형 프로젝터, 도 15F는 프론트형 프로젝터로의 본 발명의 표시 패널의 적용예이다.
*도면의 주요 부분에 대한 부호의 설명*
1 표시 패널
10 화소 영역
11 표시 영역
12 음극
14, 15 드라이버 영역
16 유리 기판
102 반도체층
104 게이트 메탈층
106 소스 메탈층
110 양극층
본 발명은 전기 광학 장치에 매우 적합한 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기에 관한 것이다.
액정 소자, 유기 EL 소자, 전기 영동 소자, 전자 방출 소자 등을 구비한 전기 광학 장치의 구동 방식의 하나로 액티브 매트릭스 구동 방식이 있다. 액티브 매트릭스 구동 방식의 전기 광학 장치는, 그 표시 패널에 복수의 화소가 매트릭스 형상으로 배치되어 있다.
복수의 화소의 각각은, 전기 광학 소자와 그 전기 광학 소자에 구동 전력을 공급하는 구동 트랜지스터로 구성되는 화소 회로를 구비하고 있다. 또한, 이들 복수의 화소 회로의 각각은 데이터선과 주사선의 교차부에 대응해서 배치되어 있다(예를 들면, 특허 문헌 1: 국제 공개 제 WO98/36407호 팜플렛 참조).
전기 광학 장치에 있어서 휘도를 정밀하게 제어하기 위해서, 전기 광학 소자로 공급하는 전력량을 정밀하게 제어하지 않으면 안된다. 특히 유기 EL 소자는 전류 구동형의 전기 광학 소자이기 때문에, 전류량은 직접적으로 휘도에 반영된다. 따라서, 원하는 전류량을 정밀도 좋게 유기 EL 소자로 공급할 필요가 있지만, 그렇게 하기 위해서는 구동 회로나 구동 방법은 물론이고 화소 레이아웃을 최적화할 필요가 있다. 실제로, 화소 레이아웃에서 문제가 되는 것은, 예를 들면 화소 전극과 주변 회로의 콘택트, 유지 용량의 안정성, 또는 트랜지스터의 오프 전류 등이다.
그래서, 본 발명은 이러한 사정을 감안하여 이루어진 것이며, 그 목적의 하나는 전기 광학 소자를 안정적으로 구동하는데 최적인 화소 레이아웃을 구비한 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기를 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 액티브 매트릭스 기판은 화소마다 설치된 전기 광학 소자에 전류를 공급하기 위한 주변 회로를 전기 광학 소자에 대응하여 구비하는 액티브 매트릭스 기판으로서, 각 주변 회로는 제어 전압을 유지하기 위한 유지 소자와, 유지 소자에 접속되어 이 제어 전압에 의거한 전류를 전기 광학 소자로 공급하기 위한 제 1 능동 소자와, 유지 소자에 접속되어 유지 소자의 충ㆍ방전을 제어하는 제 2 능동 소자를 구비하고, 상기 제 2 능동 소자는 차단(遮斷) 시에서의 누설 전류 방지 구조를 구비하고 있다.
또한, 여기서, 「전기 광학 소자」는 전기적 작용에 의해 발광하는 혹은 외부로부터의 빛의 상태를 변화시키는 소자 일반을 말하며, 스스로 빛을 발광하는 것과 외부로부터의 빛의 통과를 제어하는 것의 쌍방을 포함한다. 예를 들어, 전기 광학 소자에는 액정 소자, 전기 영동 소자, EL 소자, 전계의 인가에 의해 발생한 전자를 발광판에 부딪혀 발광시키는 전자 방출 소자가 포함된다.
「주변 회로」는 액티브 매트릭스형 등의 전기 광학 장치에 있어서 각 화소가 구동하는 회로 소자의 집합체를 말하며, 예를 들면 TFT 등으로 구성되는 것이다.
「액티브 매트릭스 기판」이라 함은, 주변 회로를 탑재한 기판 일반을 말하 며, 전기 광학 소자가 형성되어 있는지 여부를 불문한다.
「능동 소자」에는 한정은 없지만, 예를 들면 TFT 등의 트랜지스터나 다이오드 등을 들 수 있다.
여기에서는, 「유지 소자」라 함은 예를 들면 커패시터나 메모리 등의 전기 신호를 유지하는 소자를 말한다.
능동 소자가 갖는「차단 시에서의 누설 전류 방지 구조」라 함은, 통상 상기 능동 소자가 비도통(非導通) 상태에서, 이상적으로는 흘러서는 안되는 전류가 소량이지만 흐르는 일이 있는데, 이러한 전류(누설 전류)가 생기는 것을 방지하는 것을 목적으로 하여 구성된 구조를 갖는 능동 소자를 말한다.
이러한 소자로서는, 예를 들면 멀티 게이트형의 능동 소자를 들 수 있다. 멀티 게이트형의 능동 소자라 함은 1소자로서 기능하지만, 엄밀하게는 복수의 능동 소자가 직렬 접속되어 그들의 제어 단자끼리가 접속된 것과 동일하게 기능하는 구성의 능동 소자를 말한다.
멀티 게이트형의 능동 소자를 구성함에 있어서, 후술하는 본 실시예와 같이 반도체층이 굴곡된 형상이라도 좋고, 게이트의 형상을 굴곡시켜도 좋다.
또한, 제 2 능동 소자로서는 LDD 구조, GDD 구조 및 DDD 구조로 이루어지는 세트(組)로부터 선택되는 하나의 구조를 구비하는 트랜지스터라 하더라도 좋다. 여기서, 「LDD」라 함은 Lightly Doped Drain의 약자이며, 「GDD」라 함은 Graded Diffused Drain의 약자이고, 「DDD」라 함은 Double Diffused Drain의 약자이다. 이들 구조를 갖는 트랜지스터는 MOSFET를 미세화할 때 핫 일렉트론 등에 의한 악영 향을 제한하기 위해, 드레인 부근의 최대 전계를 약하게 하기 위한 것이다. 예를 들면, 불순물 확산을 행한 영역 및 실리콘 기판 사이의 전계를 완화하기 위하여 트랜지스터의 드레인 영역에 가볍게 불순물을 도핑하여, 예를 들어 n-영역을 자기 정합적으로 형성한 트랜지스터이다.
이러한 트랜지스터에서는, 오프 시의 소스-드레인 사이의 저항값이 매우 높고, 누설 전류가 감소하기 때문에, 유지 소자에 축적된 전하가 흩어 없어지지 않고 제어용 단자에 인가되는 전위를 일정하게 유지할 수 있다.
본 발명의 제 2 액티브 매트릭스 기판은, 복수의 데이터선과 복수의 주사선의 교차부에 대응하여 배치된 복수의 단위 회로를 구비한 액티브 매트릭스 기판으로서, 상기 복수의 단위 회로의 각각은 제 1 제어용 단자, 제 1 단자 및 제 2 단자를 구비한 제 1 트랜지스터와, 상기 제 1 제어용 단자에 접속되고, 제 1 전극 및 제 2 전극을 구비한 유지 소자와, 제 3 단자, 제 4 단자 및 제 2 제어용 단자를 구비한 제 2 트랜지스터로서, 상기 제 3 단자 및 상기 제 4 단자는 각각 상기 제 1 단자 및 상기 제 1 전극에 접속된 제 2 트랜지스터를 구비하고, 상기 제 2 트랜지스터는 멀티 게이트 구조를 갖고 있는 것을 특징으로 한다.
상기 액티브 매트릭스 기판에 있어서, 멀티 게이트 구조를 대신하여 상기 제 2 트랜지스터는 LDD 구조, GDD 구조 및 DDD 구조로 이루어지는 그룹으로부터 선택되는 하나의 구조를 구비하는 트랜지스터라 하더라도 좋다.
또한 멀티 게이트 구조와 LDD 구조, GDD 구조 및 DDD 구조를 채용함으로써, 제 2 트랜지스터가 오프 상태에 있는 경우의 누설 전류를 저감할 수 있으므로, 유 지 소자에 축적된 전하를 장시간 유지하는 것이 가능해진다.
상기 액티브 매트릭스 기판에 있어서, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 서로 다른 도전(導電)형을 갖고 있는 것이 바람직하다. 이 경우, 상기 제 1 트랜지스터를 구성하는 반도체막과 상기 제 2 트랜지스터를 구성하는 반도체막은 분리되어 있는 것이 바람직하다.
예를 들어, 상기 제 1 트랜지스터가 P형이고, 상기 제 2 트랜지스터가 N형인 것이 바람직하다.
상기 액티브 매트릭스 기판에 있어서, 제 5 단자, 제 6 단자 및 제 3 제어용 단자를 구비한 제 3 트랜지스터를 더 구비하고, 상기 제 3 제어용 단자는 상기 복수의 주사선 중의 하나의 주사선에 접속되고, 상기 제 5 단자는 상기 복수의 데이터선 중의 하나의 데이터선에 접속되어 있는 구성으로 해도 좋다.
또 상기 제 6 단자는 상기 제 3 단자 및 상기 제 1 단자에 접속되어 있도록 해도 좋다.
상기 액티브 매트릭스 기판에 있어서, 상기 액티브 매트릭스 기판은 복수의 층을 구비한 적층 구조를 갖고 있고, 상기 복수의 층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 구성하는 반도체막이 형성되어 있는 반도체층과, 상기 제 2 제어용 단자가 형성되어 있는 게이트 메탈층을 포함하고, 상기 게이트 메탈층에는 상기 복수의 주사선 중 적어도 1개의 주사선의 적어도 1부분이 형성되어 있도록 해도 좋다.
이와 같이 하면, 상기 제 2 제어용 단자와 주사선이 적어도 1부분을 동일 공 정으로 형성할 수 있으므로, 제조 공정을 단축하는 것이 가능해진다.
상기 액티브 매트릭스 기판에 있어서, 상기 액티브 매트릭스 기판은 복수의 층을 구비한 적층 구조를 갖고 있고, 상기 복수의 층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 구성하는 반도체막이 형성되어 있는 반도체층과, 상기 제 2 제어용 단자가 형성되어 있는 게이트 메탈층을 포함하고, 상기 게이트 메탈층에는 상기 복수의 데이터선 중 적어도 1개의 데이터선의 적어도 1부분이 형성되어 있는 것과 같은 구성으로 해도 좋다.
이와 같이 하면, 상기 제 2 제어용 단자와 데이터선의 적어도 1부분을 동일 공정으로 형성할 수 있으므로, 제조 공정을 단축하는 것이 가능해진다.
상기 액티브 매트릭스 기판에 있어서, 상기 액티브 매트릭스 기판은 복수의 층을 구비한 적층 구조를 갖고 있고, 상기 복수의 층은 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 구성하는 반도체막이 형성되어 있는 반도체층과, 상기 제 2 제어용 단자가 형성되어 있는 게이트 메탈층과, 상기 제 2 트랜지스터의 소스 또는 드레인에 접속된 소스 전극 또는 드레인 전극이 형성되어 있는 소스 메탈층을 포함하고, 상기 복수의 데이터선 중 적어도 1개의 데이터선의 적어도 1부분은 상기 소스 메탈층 및 상기 게이트 메탈층 중, 보다 상기 반도체층에 가까운 층에 형성되어 있는 것과 같은 구성이라도 좋다.
이와 같이 하면, 액티브 매트릭스 기판의 상방(上方)에 전기 광학 소자를 배치하여 전기 광학 장치로 한 경우, 데이터선의 적어도 1부분을 전기 광학 소자의 전극으로부터 갈라놓을 수 있으므로, 전극과 데이터선 사이에 생기는 기생 용량에 의한 동작 지연을 저감하는 것이 가능해진다.
본 발명의 제 3 액티브 매트릭스 기판은, 트랜지스터를 구비한 단위 회로와 주사선과 데이터선을 구비하고, 복수의 층으로 이루어지는 적층 구조를 가진 액티브 매트릭스 기판으로서, 상기 복수의 층은 트랜지스터를 구성하는 반도체막이 형성된 반도체층과, 상기 트랜지스터의 게이트 단자가 형성되어 있는 게이트 메탈층을 구비하고, 상기 주사선 및 상기 데이터선 중 적어도 한 쪽의 적어도 1부분은 상기 게이트 메탈층에 형성되어 있는 것을 특징으로 한다.
이와 같이 하면, 트랜지스터의 게이트 단자와 주사선 혹은 데이터선의 적어도 1부분을 동일 공정으로 제조할 수 있으므로, 제조 공정의 단축이 가능해진다.
본 발명의 제 4 액티브 매트릭스 기판은, 트랜지스터를 구비한 단위 회로와 주사선과 데이터선을 구비하고, 복수의 층으로 이루어지는 적층 구조를 가진 액티브 매트릭스 기판으로서, 상기 복수의 층은 트랜지스터를 구성하는 반도체막이 형성된 반도체층과, 상기 트랜지스터의 게이트 단자가 형성된 게이트 메탈층과, 상기 트랜지스터의 소스 또는 드레인에 접속되는 소스 전극 또는 드레인 전극이 형성된 소스 메탈층을 구비하고, 상기 주사선 및 상기 데이터선 중 적어도 한쪽의 적어도 1부분은 상기 게이트 메탈층 및 상기 소스 메탈층 중 상기 반도체층과 가까운 층에 형성되어 있는 것을 특징으로 한다.
상기 액티브 매트릭스 기판에 있어서, 액티브 매트릭스 기판의 상방에 전기 광학 소자를 배치하여 전기 광학 장치로 한 경우, 데이터선 혹은 주사선의 적어도 1부분과 전기 광학 소자의 전극과의 거리를 떼어 놓을 수 있으므로, 전극과 데이터 선 혹은 주사선 사이에 생기는 기생 용량에 의한 신호 공급의 지연을 억제하는 것이 가능해진다.
상기 액티브 매트릭스 기판에 있어서, 단위 회로는 제 1 제어용 단자, 제 1 단자 및 제 2 단자를 구비한 제 1 트랜지스터와, 상기 제 1 제어용 단자에 접속되고, 제 1 전극 및 제 2 전극을 구비한 유지 소자와, 제 3 단자, 제 4 단자 및 제 2 제어용 단자를 구비한 제 2 트랜지스터로서, 상기 제 3 단자 및 상기 제 4 단자는 각각 상기 제 1 단자 및 상기 제 1 전극에 접속된 제 2 트랜지스터를 구비하고, 상기 제 2 트랜지스터는 LDD 구조, GDD 구조, DDD 구조 및 멀티 게이트 구조로 이루어지는 그룹으로부터 선택되는 적어도 하나의 구조를 갖고 있는 것이 바람직하다.
LDD 구조, GDD 구조, DDD 구조 및 멀티 게이트 구조는 전류 누설을 억제하는 구조로서 적합하므로, 이러한 구성으로 함으로써 유지 소자에 축적된 전하를 장시간 유지할 수 있다.
본 발명의 제 1 전기 광학 장치는, 상기 액티브 매트릭스 기판과, 전기 광학 소자를 구비하고 있는 것을 특징으로 한다.
본 발명의 제 2 전기 광학 장치는, 화소마다 설치된 전기 광학 소자에 전류를 공급하기 위한 주변 회로를 상기 전기 광학 소자에 대응하여 구비하는 전기 광학 장치로서, 각 상기 주변 회로는 발광 기간에서 상기 전기 광학 소자에 전류를 공급하기 위한 발광 제어 능동 소자와, 제어 전압을 유지하기 위한 유지 소자와, 게이트 단자가 상기 유지 소자에 접속되어 상기 게이트 단자에 인가된 상기 제어 전압에 근거한 전류를 상기 발광 제어 능동 소자 경유로 상기 전기 광학 소자로 공 급하기 위한 제 1 능동 소자와, 선택 기간에서 상기 제 1 능동 소자 경유로 정전류(혹은 데이터 전류)를 흐르게 하는 전류 제어 능동 소자와, 상기 전류 제어 능동 소자와 상기 유지 소자 사이에 접속되고, 상기 선택 기간에서 상기 유지 소자에 충전시켜 상기 제어 전압을 기억시키는 제 2 능동 소자를 구비하고, 상기 제 2 능동 소자는 차단 시에서의 누설 전류 방지 구조를 구비하고 있는 것을 특징으로 한다.
상기의 누설 전류 방지 구조로서는, 상기 액티브 매트릭스 기판의 경우와 같이, 예를 들어 LDD 구조, GDD 구조, DDD 구조, 또는 멀티 게이트 구조 등이 채용 가능하다.
상기의 전기 광학 장치에 있어서, 상기 제 1 능동 소자 및 상기 제 2 능동 소자로서는 예를 들어 트랜지스터를 사용하는 것이 바람직하다. 그 경우, 서로 다른 도전형을 갖고 있는 것이 바람직하다. 예를 들면, 상기 제 1 능동 소자가 P형이고, 상기 제 2 능동 소자가 N형인 것이 바람직하다.
이것에 대응하여, 제 1 능동 소자에 부(負)논리의 데이터 신호를 공급하는 제 1 드라이버 회로와, 제 2 능동 소자에 정(正)논리의 주사 신호를 공급하는 제 2 드라이버 회로를 구비하는 것과 같은 구성으로 해도 좋다.
상기의 전기 광학 장치에 있어서, 제 1 능동 소자에 데이터 신호를 공급하는 데이터선과, 데이터선과 교차하고 제 2 능동 소자에 주사 신호를 공급하는 주사선을 구비하도록 구성해도 좋다.
또한, 상기의 전기 광학 장치에 있어서, 데이터선 또는 주사선의 어느 한쪽은, 제 1 능동 소자 및 제 2 능동 소자를 구성하는 소스 메탈층 및 게이트 메탈층 중에 전기 광학 소자의 공통 전극으로부터 이간(離間)되어 있는 쪽의 메탈층에 의해 배선되어 있는 것이 바람직하다. 공통 전극과 떨어져있는 메탈층을 이용하면 그 신호선과 공통 전극 사이에서 생기는 기생(寄生) 용량을 줄일 수 있기 때문이다.
구체적으로는, 예를 들면 주사선은 제 2 능동 소자의 게이트 단자를 형성하는 게이트 메탈층에 의해 배선되어 있는 것을 생각할 수 있다.
또 상기의 전기 광학 장치에 있어서, 복수의 능동 소자 중, 동일 극성(極性)을 갖는 복수의 능동 소자가 동일한 반도체층에서 평면적으로 연속 형성되어 있는 것이 바람직하다. 이와 같이 반도체층을 연속시키면 배선에 사용하는 면적을 억제하여 개구율을 올릴 수 있기 때문이다.
이 때, 동일 극성을 갖는 복수의 능동 소자 사이의 접속점에 공통의 콘택트 홀을 구비하고, 상기 콘택트 홀로부터 이들 능동 소자와 다른 극성을 갖는 능동 소자에 배선되어 있다. 극성이 다른 경우에는, 통상의 배선을 행할 필요가 있기 때문이다. 또한, 이와 같이 하면, 콘택트 홀을 공유화함으로써 구동 회로의 전체 면적에 차지하는 접속 부분의 점유 면적을 적게 할 수 있다.
아울러, 후술하는 실시예의 하나에서는, 동일 극성을 갖는 복수의 능동 소자는 제 2 능동 소자, 발광 제어 능동 소자 및 전류 제어 능동 소자로 하고 있지만, 물론 이것으로 한정되지는 않는다.
여기서, 상기 제 2 능동 소자 및 상기 전류 제어 능동 소자의 게이트 단자로서 공통의 주사선을 이용해도 좋고, 이 경우, 공통의 게이트 단자 접속에 대해서는 주사선을 그대로 이용함으로써 배선 면적을 삭감하여 개구율을 올릴 수 있다.
다만, 상기 제 2 능동 소자 및 상기 전류 제어 능동 소자를 동일 타이밍으로 구동하지 않는 경우는, 물론 각각의 게이트 단자로서 다른 신호선을 이용하는 것은 가능하다.
본 발명의 제 3 전기 광학 장치는, 전기 광학 소자와, 상기 전기 광학 소자를 구동하는 주변 회로를 구비하고, 상기 전기 광학 소자는 상기 전기 광학 소자의 경계가 적어도 소정의 곡률(曲率) 이상을 갖도록 형성되어 있고, 상기 소정의 곡률을 갖는 경계와 상기 전기 광학 소자에 외접하는 다각형의 경계로 둘러싸인 영역에, 적어도 주변 회로의 일부가 형성되어 있는 것을 특징으로 하고 있다.
「소정의 곡률」을 갖는 형상은, 특히 전기 광학 소자를 액체 재료를 이용해서 형성하는 경우에 유효하고, 그 경우, 상기 액체 재료의 점도나 표면장력, 및 전기 광학 소자의 하층의 재료에 따라 적절하게 설정하는 것이 바람직하다. 그러나, 전기 광학 소자를 증착법 등의 액체 재료를 사용하지 않고 형성하는 경우라도 쇼트를 방지하는 효과를 낸다.
이 소정의 곡률을 갖는 경계 부분이 복수 형성되어 있는 것이 바람직하다. 또한, 복수 형성되어 있는 경계 부분은, 전기 광학 소자의 기하학적 중심점을 통과하는 하나의 중심선에 대해서 실질적으로 대칭되게 배치되어 있는 것이 바람직하다.
예를 들면, 이 영역에 형성되는 주변 회로의 일부는 상기 주변 회로의 배선을 구성하는 콘택트 홀이다. 이러한 콘택트 홀은, 영역의 형상에 맞춘 다각형인 것이 바람직하다. 이러한 주변 회로의 배선을 구성하는 콘택트 홀은, 예를 들어 전기 광학 소자의 전극의 적어도 한쪽에 전류를 공급하기 위한 콘택트 홀이다. 이 콘택트 홀은 복수로서, 상기 전기 광학 소자의 기하학적 중심점을 통과하는 하나의 중심선에 대해서 실질적으로 대칭되게 배치되어 있는 것이 바람직하다.
전기 광학 소자의 형성에 액체 재료를 이용하는 경우, 상기 액체 재료에 대해서 친화성을 조정한 친화성 제어층을 전기 광학 소자의 경계 부근에 더 구비함으로써, 전기 광학 소자를 구성하는 기능층의 막 두께를 제어하고, 평탄성을 향상시킬 수도 있다. 또한, 뱅크층의 적어도 벽면의 상기 액체 재료에 대한 친화성을 상기 친화성 제어층의 그것과는 다르게 함으로써, 보다 효과를 증가시키는 경우가 있다. 예를 들면, 뱅크층의 벽면의 상기 액체 재료에 대한 친화성을 친화성 제어층의 그것보다 낮게 함으로써, 뱅크층의 벽면에 상기 액체 재료에 의해 형성된 막이 부착되는 일이 없어져, 상기 액체 재료에 의해 형성된 막의 평탄성이 보다 향상한다.
이 친화성 제어층을, 뱅크층이 이루는 벽면에 대해서 상기 전기 광학 소자 내측에서 계단 형상을 갖게 형성하도록 해도 좋다.
여기서「뱅크」라 함은, 화소 영역 사이를 나누기 위한 구획 부재이다. 뱅크는 음극 또는 공통 전극과 데이터선 또는 주사선 등의 신호를 공급하는 배선과의 거리를 확보하기 위해서도 유효하다. 상기 거리를 충분히 확보함으로써 기생 용량이 저감하여, 신호를 공급할 때의 지연을 억제할 수 있기 때문이다.
대체로 데이터 신호는 주사 신호에 기생 용량의 영향을 크게 받아 동작 지연 의 원인이 되므로, 데이터 신호와 공통 전극 또는 음극과의 거리를 충분히 확보할 필요가 있다.
여기서 소정의 곡률을 갖는 경계 부분에 있어서, 상기 전기 광학 소자를 구성하는 적어도 한쪽의 전극이 상기 경계 부분의 형상에 대응하여 패터닝되어 있는 것이 바람직하다. 전극을 곡률에 맞추어 패터닝함으로써 주변 회로의 적어도 일부를 배치하기 쉽게 되기 때문이다. 예를 들어, 주변 회로의 적어도 일부라 함은 주변 회로와 상기 전극의 접속을 취하기 위한 콘택트 영역이다.
본 발명의 제 4 전기 광학 장치는, 발광부와, 상기 발광부에 공급하는 전류의 제어를 화소 전극을 통해 행하는 주변 회로를 구비하고, 상기 발광부의 면적은 상기 화소 전극의 면적보다 작고, 상기 발광부의 형상과 상기 화소 전극의 형상이 다른 것을 특징으로 한다.
본 발명의 제 5 전기 광학 장치는, 발광부와, 상기 발광부에 공급하는 전류의 제어를 화소 전극을 통해 행하는 주변 회로를 구비하고, 상기 발광부의 면적은 상기 화소 전극의 면적보다 작고, 상기 발광부의 형상은 곡률을 갖는 형상이며, 상기 화소 전극의 형상은 다각형 형상인 것을 특징으로 한다.
본 발명의 제 6 전기 광학 장치는, 발광부와, 상기 발광부에 공급하는 전류의 제어를 화소 전극을 통해 행하는 주변 회로를 구비하고, 상기 발광부의 면적은 상기 화소 전극의 면적보다 작고, 상기 발광부는 n개(n은 4 이상의 정수)의 각을 갖는 다각형 형상을 갖고 있고, 상기 화소 전극은 m개(m은 3 이상의 정수)의 각을 갖는 다각형 형상을 갖고 있고, n>m의 관계를 갖는 것을 특징으로 한다.
상기의 전기 광학 장치에 있어서, 발광부는 곡률을 갖는 형상 또는 사각형 이상의 다각형 형상을 갖고 있으므로, 발광부 단부에서의 쇼트를 방지할 수 있다. 또한, 액체 재료를 이용하여 발광부를 형성할 때에 발광부의 단부에도 충분히 액체 재료를 널리 퍼지게 할 수 있어, 균일한 막을 형성하는 것도 가능해진다.
상기의 전기 광학 장치에 있어서, 상기 발광부의 전체 영역은 상기 화소 전극 위에 형성되어 있고, 상기 발광부가 형성되어 있지 않은 상기 화소 전극의 부분에 상기 주변 회로와 상기 화소 전극의 접속을 위한 콘택트 영역이 설치되어 있는 것이 바람직하다.
본 발명의 제 7 전기 광학 장치는, 전기 광학 소자와, 상기 전기 광학 소자에 공급하는 전류를 규정하는 유지 용량과, 유지 용량에 기록된 전압에 따른 전류를 공급하는 능동 소자를 구비하고, 유지 용량을 구성하는 제 1 전극은 전기 광학 소자에 전류를 공급하는 전원선을 형성하는 금속층의 일부를 패터닝하여 형성되어 있는 전기 광학 장치이다.
본 발명의 제 8 전기 광학 장치는, 전기 광학 소자에 대하여, 유지 용량에 기록된 전압에 따른 전류를 능동 소자에 의해 공급 가능하게 구성되어 전원에 접속되는 제 1 금속층과, 능동 소자의 제어 단자를 일부에 포함하여 패턴 형성되는 제 2 금속층을 구비하고, 유지 용량을 구성하는 제 1 전극은 제 1 금속층의 일부를 패터닝하여 형성되어 있는 전기 광학 장치이다.
여기서「층」에는, 금속층 외에 유지 용량 형성에 영향을 주는 층, 예를 들면 반도체층 등이 포함된다.
또한 유지 용량을 구성하는 제 2 전극은, 능동 소자의 제어 단자를 형성하는 금속층의 일부를 패터닝하여 형성되어 있다.
상기의 전기 광학 장치에 있어서, 상기 제 1 전극은 전원선의 일부이며, 상기 전원선의 일부에 능동 소자의 제어 단자를 형성하는 금속층의 일부를 거듭 패터닝하여 상기 제 2 전극을 형성해도 좋다. 이러한 구성으로 하면, 유지 용량과 능동 소자를 접속하기 위한 배선을 특별히 설치할 필요가 없기 때문에 개구율을 올릴 수 있기 때문이다.
더욱 바람직하게는, 유지 용량을 구성하는 전극에 중복하여 상기 전극 형상으로 형성된 반도체층을 구비하고 있다. 이 반도체층은, 예를 들어 불순물이 도입되어 있다. 불순물을 도핑하여 반도체층이 금속화 혹은 저(低) 저항화해도 좋다.
또한, 유지 용량은 전기 광학 소자 및 능동 소자가 형성된 영역 이외의 영역에 형성되어 있는 것이 개구율을 올리는 점에서 바람직하다. 예를 들어 유지 용량의 전극을 구성하는 각 층은, 전기 광학 소자 및 능동 소자가 형성된 영역 이외의 영역의 형상에 대응시킨 다각형, 예를 들어 5각형 이상으로 형성되어 있다.
상기의 전기 광학 장치에 있어서, 유지 용량의 전극을 구성하는 각 층 중, 보다 하층 측으로 배치되는 층이 차지하는 영역이 보다 상층 측으로 배치되는 층이 차지하는 영역보다 크게 형성되어 있는 것이 바람직하다.
상기의 전기 광학 장치에 있어서, 보다 하층 측으로 배치되는 층이 차지하는 영역은, 보다 상층 측으로 배치되는 층의 형성 시에 있어서 생길 수 있는 최대의 위치 어긋남을 생기게 한 경우라 하더라도, 상기 보다 상층 측으로 배치되는 층의 영역이 상기 보다 하층 측으로 배치되는 층의 영역내로 수용되는 형상으로 패턴 형성되어 있다.
상기의 전기 광학 장치에 있어서, 인접한 전기 광학 소자 사이를 격리시키기 위한 뱅크층을 더 구비하고, 유지 용량은 뱅크층의 아래에 형성되어 있는 것이 바람직하다.
여기서, 다시 전기 광학 소자의 형성 시에서의 재료액의 친화성을 제어하기 위한 친화성 제어층을 뱅크층 중간 혹은 뱅크층의 아래에 구비하고 있어도 좋다.
유지 용량이 형성되는 중복 영역은, 제 1 금속층 또는 제 2 금속층의 적어도 한쪽이 전원 배선 패턴으로 되어 있는 영역에 설치해도 좋다.
더욱 바람직하게는, 제 2 금속층에 의해서 형성되는 배선 패턴은, 전기 광학 소자에 접속되어 있는 2개의 전극의 적어도 한쪽에부터 소정의 거리 이상 이간되어 배치되어 있다. 이러한 구성에 의해 불필요한 용량을 줄일 수 있기 때문이다.
본 발명의 제 5 액티브 매트릭스 기판은, 데이터선과 주사선의 교차부에 대응하여 배치된 화소 전극과 주변 회로를 구비한 액티브 매트릭스 기판으로서, 상기 화소 전극은 적어도 1개의 트랜지스터를 통하여 전원선에 접속되고, 상기 적어도 1개의 트랜지스터의 게이트에 접속된 유지 소자가 설치되고, 상기 유지 소자를 구성하는 제 1 전극은 상기 전원선에 접속되어 있는 것을 특징으로 한다.
본 발명의 제 6 액티브 매트릭스 기판은, 데이터선과 주사선의 교차부에 대응하여 배치된 화소 전극과 주변 회로를 구비한 액티브 매트릭스 기판으로서, 상기 화소 전극은 적어도 1개의 트랜지스터를 통하여 전원선에 접속되고, 상기 적어도 1 개의 트랜지스터의 게이트에 접속된 유지 소자가 설치되고, 상기 유지 소자를 구성하는 제 1 전극은 상기 전원선의 일부인 것을 특징으로 하고 있다.
상기 액티브 매트릭스 기판에 있어서, 상기 유지 소자를 구성하는 제 2 전극은 상기 적어도 1개의 트랜지스터의 게이트인 것을 특징으로 하고 있다.
본 발명의 제 7 액티브 매트릭스 기판은, 주사선과 데이터선의 교차부에 대응하여 트랜지스터를 구비한 단위 회로를 구비한 액티브 매트릭스 기판으로서, 상기 트랜지스터를 구성하는 반도체막은 반도체층에 형성되고, 상기 주사선과 상기 데이터선의 교차부에 있어서는 상기 주사선 및 상기 데이터선의 어느 것인가가 제 1 도전층에 형성되고, 상기 교차부 이외의 부분의 상기 주사선과 상기 데이터선은 제 2 도전층에 형성되어 있는 것을 특징으로 하고 있다. 이 액티브 매트릭스 기판에 있어서, 상기 제 2 도전층은 상기 제 1 도전층과 상기 반도체층 사이에 배치되어 있는 것이 바람직하다.
상기 액티브 매트릭스 기판은, 전기 광학 소자와 조합함으로써 전기 광학 장치를 구성할 수 있다.
본 발명의 제 9 전기 광학 장치는, 주사선과 데이터선의 교차부에 대응하여 전기 광학 소자를 구비한 전기 광학 장치로서, 상기 전기 광학 소자에 전력을 공급하는 한 쌍의 전극을 포함하고, 상기 주사선과 상기 데이터선의 교차부에 있어서는 상기 주사선 및 상기 데이터선의 어느 것인가가 제 1 도전층에 형성되고, 상기 교차부 이외의 부분의 상기 주사선과 상기 데이터선은 제 2 도전층에 형성되고, 상기 제 2 도전층은 상기 제 1 도전층 보다 상기 한 쌍의 전극의 어느 한쪽으로부터 이 간되어 배치되어 있는 것을 특징으로 하고 있다.
여기서, 상기의 전기 광학 소자는 일렉트로루미네선스(EL) 소자라 하더라도 좋다. 여기서, 「일렉트로루미네선스 소자」라 함은, 그 발광성 물질이 유기(有機)인지 무기(無機)인지(Zn:S 등)를 불문하고, 전계의 인가에 의해 양극으로부터 주입된 정공(正孔)과 음극으로부터 주입된 전자가 재결합할 때 재결합 에너지에 의해 발광성 물질을 발광시키는 일렉트로루미네선스 현상을 이용한 것 일반을 말한다. 또 일렉트로루미네선스 소자는 그 전극사이에 끼는 층 구조로서, 발광성 물질로 이루어지는 발광층 외에, 정공 수송층 및 전자 수송층의 어느 하나 또는 쌍방을 구비하고 있어도 좋다. 구체적으로는, 층 구조로서 음극/발광층/양극 이외에, 음극/발광층/정공 수송층/양극, 음극/전자 수송층/발광층/양극, 또는 음극/전자 수송층/발광층/정공 수송층/양극 등의 층 구조를 적용 가능하다.
또한, 상기한 액티브 매트릭스 기판을 구비하는 전자 기기에도 적용할 수 있다. 여기서「전자 기기」에는 한정이 없지만, 액티브 매트릭스 기판에 의해 구성된 표시 장치를 구비한 것, 예를 들면 휴대 전화, 비디오카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어형 또는 프론트형 프로젝터, 또한 표시 기능 부착 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩 등을 말한다.
[실시예]
다음으로, 본 발명의 매우 적합한 실시예를 도면을 예시로 하여 참조하면서 설명한다. 이하의 예는, 본 발명의 실시예의 예시에 불과하며, 그 적용 범위를 한 정하는 것은 아니다.
[실시예 1]
본 발명의 실시예는, 전기 광학 소자로서 EL 소자를 이용한 전기 광학 장치인 표시 패널에 관한 것이다. 도 1에 상기 EL 소자를 포함하는 액티브 매트릭스 기판에 의해 구성된 표시 패널의 전체도를 나타낸다.
도 1에 나타내는 바와 같이, 표시 패널(1)은 유리 기판(16) 위에, 표시 영역(11) 및 드라이버 영역(14 및 15)을 배치하여 구성되어 있다. 표시 영역(11)에는 전체적으로 음극(12)이 형성되어 음극 취출 전극(13)에 접속되어 있다. 표시 영역(11)에는 화소 영역(10)이 매트릭스 형상으로 배치되어 있다. 컬러 표시의 경우, 화소 영역(10)은 각각이 컬러 표시에서 필요로 하는 원색(예를 들면, 적색, 청색, 녹색의 삼원색)으로 발광 가능하게 구성되어 있고, 각 원색으로 발광하는 화소 영역(10)의 세트가 하나의 화소 요소가 된다. 예를 들면, 표시 영역(11)의 열(列)방향으로 배치되는 드라이버 영역(15)은 기록 제어선(Vsel) 및 발광 제어선(Vgp)에 신호를 출력하고, 표시 영역(11)의 행(行)방향으로 배치되는 드라이버 영역(14)은 전원선(Vdd) 외에, 데이터 전류를 데이터선(Idata)에 신호를 출력하고 있다. 각 화소 영역(10)에서의 발광 상태를 드라이버 영역(14 및 15)에 형성된 구동 회로(도시 생략)에 의해서 제어함으로써, 임의의 화상이 표시 영역(11)에 표시되는 것이다.
도 2에, 1개의 화소 영역 및 그 주변의 배선 패턴을 설명하는 평면도를 나타낸다. 도 2에서는 도 3에 나타낸 특히 주요한 반도체층(102), 게이트 메탈층 (104), 소스 메탈층(106), 양극(陽極)층(110)의 각각의 패턴을 이해할 수 있게 도시하고 있다.
도 2에 나타내는 바와 같이, 전원선(Vdd)과 데이터선(Idata)사이에 끼는 영역에, 발광부(OLED) 및 그것을 구동하기 위한 주변 회로가 모두 배치되어 있다. 전원선(Vdd)은 발광부(OLED)를 통하여 데이터선(Idata)과 떨어져 배치되어 있다. 주변 회로는, 제 1 능동 소자로서의 트랜지스터(T1), 제 2 능동 소자로서의 트랜지스터(T2), 전류 제어 능동 소자로서의 트랜지스터(T3), 발광 제어 능동 소자로서의 트랜지스터(T4) 및 유지 소자로서의 유지 용량(C)으로 구성되어 있다. 또한, 트랜지스터(T1∼T4)의 도전형은 특별히 한정되지 않지만, 본 실시예에서는, 트랜지스터(T1)의 도전형은 P형이며, 그 이외의 트랜지스터는 전부 N형으로 되어 있다.
트랜지스터(T1)는, 그 소스가 전원선(Vdd)에 접속되고, 그 드레인이 트랜지스터(T4)의 드레인 측에 접속되어 있다. 트랜지스터(T4)는, 그 소스가 발광부(OLED)의 양극에 접속되어 있다. 유지 용량(C)은 전원선(Vdd)과 트랜지스터(T1)의 게이트 사이에 형성되어 있다. 트랜지스터(T2)는, 그 소스가 유지 용량(C) 및 트랜지스터(T1)의 게이트에 접속되고, 그 드레인이 트랜지스터(T3)의 드레인 및 트랜지스터(T1 및 T4) 사이에 접속되어 있다. 트랜지스터(T3)는, 그 소스가 데이터선(Idata)에 접속되고, 그 게이트가 트랜지스터(T2)의 게이트와 공통으로 기록 제어선(Vse1)에 접속되어 있다.
도 3에, 도 2에 도시된 절단면에서의 층 구조를 설명하는 각 단면도를 나타낸다. 도 3A는 A-A 절단면, 도 3B는 B-B 절단면, 도 3C는 C-C 절단면에서의 층 구 조를 나타내고 있다.
도 3A에 나타내는 바와 같이, 상기 화소 영역(1O)은 유리 기판(100) (도 1에서의 유리 기판(16)) 위에, 하지(下地) 보호막(101), 반도체층(102), 게이트 절연막(103), 게이트 메탈층(104), 제 1 층간 절연막(105), 소스 메탈층(106), 제 2 층간 절연막(107), 뱅크층(108), 음극층(109)(도 1에서의 음극(12))의 각 층을 적층하여 구성되어 있다. 게다가, 전계 발광부(0LED)에서는 도 3B 및 도 3C에 나타내는 바와 같이 양극층(11O), 정공 수송층(111), 발광층(112)의 각 층을 적층하여 구성되어 있다.
유리 기판(100)으로서는, 본 실시예의 EL 소자가 기판 측으로 빛을 사출(射出)하는 형태로서 광투과성이 있는 것이 필요하기 때문에, 소다 라임 유리, 저팽창 유리, 석영 등의 비(non)알칼리 유리가 적용된다. 다만, 음극층(109)에 광투과성 물질을 이용하여 음극 측으로부터 빛을 사출하는 형태의 EL 소자를 구성하는 경우에는 금속 등의 도전성 물질, 실리콘ㆍ카바이드(SiC)나 알루미나(Al2O3)나 질화알루미늄(AlN) 등의 비투명 절연성 물질도 이용 가능하다.
하지 보호막(101)으로서는, 산화 규소막(SiOx:0＜x≤2)이나 질화 규소막
(Si3Nx:0＜x≤4) 등의 절연성 물질이 이용 가능하다. 하지 보호층은, 유리 기판 중에 포함되어 있는 나트륨(Na) 등의 가동 이온이 반도체층 중에 혼입되어 반도체층의 불순물 제어에 악영향을 주지 않게 하기 위하여 형성하는 것이다.
하지 보호층(101)은, 우선 기판(100)을 순수한 물이나 알코올 등의 유기 용 제로 세정한 뒤, 상압(常壓) 화학 기상(氣相) 퇴적법(APCVD법)이나 저압 화학 기상 퇴적법(LPCVD법), 플라즈마 화학 기상 퇴적법(PECVD법) 등의 CVD법 혹은 스퍼터링법 등을 이용하여 기판 위에 형성된다.
반도체층(102)으로서는, 실리콘(Si)이나 게르마늄(Ge) 등의 4족(四族) 단체(單體)의 반도체층 외에, 실리콘ㆍ게르마늄(SixGe1-x:O＜x＜1)이나 실리콘ㆍ카바이드(SixC1-x:O＜x＜1)나 게르마늄ㆍ카바이드(GexC1-X:O＜x＜1) 등의 4족 원소 복합체, 갈륨ㆍ비소(GaAs)나 인듐ㆍ안티몬(InSb) 등의 3족 원소와 5족 원소의 복합체 화합물, 또는 카드뮴ㆍ셀렌(CdSe) 등의 2족 원소와 6족 원소의 복합체 화합물, 실리콘ㆍ게르마늄ㆍ갈륨ㆍ비소(SixGeyGazAsz:x＋y＋z=1) 따위의 복합 화합물 등이 적용 가능하다.
반도체층(102)은, 예를 들어 APCVD법이나 LPCVD법, PECVD법 등의 CVD법, 또는 스퍼터링법 등이나 증착법 등의 PVD법으로 실리콘 등을 퇴적시킨 뒤, 레이저광의 조사에 의해서 다결정화되어 형성된다. 레이저광으로서는, 엑시머 레이저, 아르곤이온 레이저, YAG 레이저의 기본파 및 고조파(高調派) 등이 매우 적합하게 이용된다. 예를 들면 실리콘을 다결정화하면 폴리실리콘이 된다. 이 다결정화한 반도체층(102)을 유지 용량(C)이나 각 트랜지스터(T1∼T4)의 각 TFT의 각 소자 형상에 맞도록 패터닝 한다. 예를 들면 CF4와 산소의 혼합 가스를 이용한 반응성 이온 에칭에 의해서 어모퍼스 상태의 반도체층을 소자 형상으로 맞추어 섬 모양으로 패터닝하여 형성한다. 패터닝 뒤, 예를 들면 게이트 메탈층을 형성 후, 그 게이트 메탈층을 마스크로 하여 반도체층에 불순물을 도입한다. 구체적으로는, 소자마다 인(P), 비소(As), 안티몬(Sb) 등의 도너 원소를 첨가하여 N형 반도체층으로 하거나, 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 억셉터 원소를 첨가하여 P형 반도체층으로 하거나 한다. 본 실시예에서는, 유지 용량(C)을 구성하는 반도체층이 N형 반도체층이 되도록 불순물이 도입된다. 여기서, TFT를 LDD 구조로 하는 경우나 TFT의 임계값 전압을 조정하는 경우에는 불순물을 저농도로 도입하는 채널ㆍ도프가 행해진다.
게이트 절연막(103)으로서는, 예를 들면 테트라 에틸 올토 실리케이트 (TE0S)를 원료로 하는 이산화 규소막에 의해 형성된다. 게이트 절연막(103)은, 예를 들면 마이크로파 방전 플라즈마, ECR 플라즈마 등의 산소 또는 질소 분위기 하에서의 플라즈마 CVD법에 의해 형성된다.
게이트 메탈층(104)으로서는, 예를 들어 탄탈(Ta), 텅스텐(W), 크롬(Cr), 알루미늄(Al) 등과 같은 도전성 재료를 이용한다. 게이트 메탈층(104)은, 스퍼터링법 등으로 성막된 뒤, 게이트 전극의 형상이 되도록 패터닝하여 형성된다.
제 1 층간 절연막(105)으로서는, 산화 규소 또는 질화 규소 등의 절연막을 적용 가능하다. 제 1 층간 절연막은, 스퍼터링법 등으로 형성된 뒤, 예를 들면 TFT용의 소스ㆍ드레인 전극을 형성하기 위해서 콘택트 홀이 형성된다.
소스 메탈층(106)으로서, 예를 들면 알루미늄(Al) 외에, 탄탈, 몰리브덴, 티탄, 텅스텐 등의 도전성 재료를 사용할 수 있다. 소스 메탈층은, 스퍼터링법 등으로 한결같이 도전성 재료를 적층한 뒤, 전극 형상에 맞추어 패터닝하여 형성된다.
제 2 층간 절연막(107)으로서는, 산화 규소 또는 질화 규소 등의 절연막을 적용할 수 있다. 제 2 층간 절연막은, 스퍼터링법 등으로 형성된 후, 예를 들어 양극층(110)용의 콘택트 홀(h1 및 h2)이 형성된다.
양극층(11O)으로서는, 예를 들어 산화 인듐 주석 합금(ITO) 등의 광투과성을 갖는 도전성 재료가 적용 가능하다. 광투과성이 필요하지 않는 경우에는, 양극층으로서, 산화 주석(NESA), 금, 은, 백금, 동 등을 적용할 수 있다. 양극층은 스퍼터링법 등에 의해 형성된 뒤, 발광부(OLED)의 형상에 따라 패터닝하여 형성된다. 양극층(혹은 화소 전극)의 형상은 특히 한정은 없지만, 발광부(OLED)보다 큰 면적으로 하는 것이 바람직하다. 그러한 구성으로 하면, 주변 회로 혹은 화소 회로와, 화소 전극을 전기적으로 접속하기 위한 콘택트 영역을 화소 전극의 발광부 이외의 영역에 설치할 수 있다. 이러한 구성으로 함으로써 적어도 발광부의 평탄성은 향상된다.
뱅크층(108)으로서는, 산화 규소, 질화 규소, 폴리이미드 등의 절연 재료를 적용할 수 있다. 뱅크층은, 스퍼터링법 등으로 형성한 뒤, 발광부(OLED)에 대응하는 위치에 개구부를 설치하여 형성된다.
정공 수송층(111)으로서는, 예를 들면 N, N'-디페닐-N, N'-비스-(3-메틸 페닐)-(1, 1'-비페닐)-4, 4'-디아민(TPDA)을 이용할 수 있다. 정공 수송층은 뱅크층(109)에 설치된 개구부에 메탈 마스크 등을 이용하여 성막된다.
발광층(112)으로서는, 예를 들어 트리스(8-퀴놀리놀) 알루미늄(Alq3) 등의 임의의 발광성 물질을 이용할 수 있다. 발광층은, 메탈 마스크나 실리콘 마스크를 이용한 증착으로 형성할 수 있지만, 잉크젯법에 의해 발광성 물질을 포함한 용매를 개구부에 배치하여 용매 성분을 증발시켜 형성해도 좋다.
음극층(109)으로서는, 에너지 순위로부터 EL 소자의 음극으로서 사용 가능한 재료, 알루미늄 또는 알루미늄과 기타 원소(리튬 등)의 합금, 칼슘 등으로 형성된다. 음극층은, 메탈 마스크 등에 의해 형성되어 포토리소그래피법이나 섀도우 마스크법 등으로 패터닝하여 형성된다.
본 실시예에서는 화소 전극을 양극, 공통 전극을 음극으로 하고 있지만, 화소 전극을 음극, 공통 전극을 양극으로 하는 구성이라 하더라도 좋다. 전형적인 음극 재료는 금속인 것이 많기 때문에 화소 전극을 음극으로 한 경우, 발광부(OLED)가 발한 빛은 기판(100)과 반대 측으로 사출되게 된다. 물론, 화소 전극을 양극, 공통 전극을 음극으로 한 경우라도, 음극 재료로서 투명 재료를 사용 혹은 빛이 투과할 정도의 막 두께로 함으로써 기판(100)과 반대 측으로 빛을 사출하는 것이 가능하다.
이하, 본 실시예에서의 배선 패턴상의 각종 특징에 대해서 순서대로 설명한다.
(발광부의 평면 형상)
EL 소자의 제조 방법의 하나로, 잉크젯 방식에 의해 발광성 물질, 캐리어 수송성 물질 혹은 캐리어 블록킹성 물질을 포함한 액체 재료를 개구부에 토출하여 건조시켜서 발광층을 제조하는 방법이 있다. 이 제조 방법에서는, 토출된 재료액이 균등하게 개구부의 구석구석까지 널리 퍼지게 하는 것이 중요하다. 만약 재료액이 균등하게 널리 퍼지지 않으면, 성막 후의 발광층의 두께가 불균일하게 되고, 발광 영역 내에서 사출되는 빛의 강도가 불균일하게 되어 표시 패널의 화질이 저하된다. 예를 들어 평면상, 사각 형상의 개구부였다고 가정하면, 재료액의 표면장력이나 점도 등의 영향으로 개구부의 각부(角部)에서의 토출된 재료액의 액면의 높이가 기타 부분과 달라지게 된다. 따라서, 이러한 형상의 발광부에서는 성막 후의 발광층의 두께가 불균일하게 될 우려가 있었다.
한편, 표시 패널에서는 휘도를 올릴 필요가 있기 때문에, 빛을 사출하는 영역, 즉 발광부를 가능한 한 크게 취하고, 주변 회로가 차지하는 영역을 가능한 한 작게 하고 싶다는 요청, 즉 개구율을 올리고 싶다고 하는 요청이 있다. 제조상의 용이성만을 생각해 패턴을 배치할 수도 없는 것이다.
그래서, 이러한 요청을 함께 만족시키기 위하여, 본 실시예에서는 발광부의 경계가 적어도 소정의 곡률 이상을 갖도록 형성되어 있고, 이 소정의 곡률을 갖는 경계와 이 발광부의 경계에 외접하는 다각형의 경계로 둘러싸인 영역에 적어도 주변 회로의 일부가 형성되어 있다.
도 4에 의거하여 구체적인 개념을 설명한다. 도 4A, 4B, 4C는 각각 본 발명의 개념을 적용한 발광부의 전부 또는 일부의 평면 형상을 나타내고 있다. 도 4A는, 발광부의 경계가 원형(圓形), 즉 모든 경계가 일정한 곡률(R)을 갖고 있는 경우이다. 이 원 둘레와 이 원 둘레에 외접하는 다각형, 즉 파선(波線)으로 나타내는 정방형으로 둘러싸인 영역, 즉 사선 부분에, 주변 회로의 일부를 설치하는 것이 다. 이 원형의 발광부는 중심점을 통과하는 어떠한 중심선에 대해서도 대칭인 점에서, 발광부의 막 두께를 균등하게 할 수 있기 위한 형상으로서 이상적인 형상이라고 생각할 수 있다. 그러나, 도 4A에 나타내는 바와 같이, 사선 부분을 유효하게 활용하는 것이 발광부의 개구율을 향상시키기 위해서 필요하다.
도 4B는, 직사각형의 각부에 본 발명을 적용하고, 발광부의 경계에 일정한 곡률(R)을 갖게 한 예이다. 이 예에서는, 외접하는 다각형은 파선으로 나타내는 직사각형으로 되어, 발광부의 경계와 직사각형의 경계로 둘러싸인 사선 영역이, 주변 회로의 일부 또는 전부를 설치하는 영역이 된다. 본 실시예는 이 예에 속하며, 이 곡률(R)을 크게 해 가면, 본 실시예와 같은 타원의 발광부의 평면 형상이 된다. 이 예에서도 발광부의 중심을 통과하는 중심선에 대해서 좌우 혹은 상하 대칭이며, 또한 각부의 곡률이 일정값 이상이기 때문에, 균등한 막 두께의 발광부를 형성할 수 있다.
도 4C는, 중심선에 대해서 불균등하게 각부의 곡률을 설정한 예이다. 도면을 향하여 좌측의 각부의 곡률(R1)이 우측의 각도의 곡률(R2)보다 작게 되어 있다.
이 예에서는, 외접하는 다각형은 파선으로 나타내는 바와 같은 직사각형이 되고, 발광부의 경계와 직사각형의 경계로 둘러싸인 사선 영역이, 주변 회로의 일부 또는 전부를 설치하는 영역이 된다. 이와 같이 곡률이 불균등 하더라도, 최소의 곡률을 일정값 이상으로 설정함으로써, 균등한 막 두께의 발광부가 형성 가능하다. 최소의 곡률은 토출되는 용액의 점도나 표면장력, 토출면의 발수성(撥水性) 혹은 발액성, (친수성 혹은 친액성)에 좌우되기 때문에, 실험에 의해서 사례마다 정해진다.
본 실시예에서는, 도 2에 나타내는 바와 같이 발광부가 타원형의 평면 형상을 채용하고 있다. 그리고, 이 발광층의 경계와 이 발광부의 경계에 외접하는 직사각형(도시 생략)의 경계로 둘러싸인 영역 내에, 주변 회로의 일부, 즉 콘택트 홀(h1 및 h2)이 형성되어 있다(도 3B도 참조할 것). 본 실시예에서는, 본래 쓸데없는 스페이스이기도 한 도 4B의 사선으로 나타내는 영역을, 이 콘택트 홀을 위해서 사용함으로써, 스페이스의 유효 이용이라고 하는 요청을 만족시키고 있다.
또한, 이 발광부의 경계와 그 발광부에 외접하는 다각형의 경계로 둘러싸인 영역에는, 콘택트 홀에 한하지 않고 주변 회로의 어느 소자, 예를 들면 트랜지스터나 커패시터 등을 형성해도 좋다. 또한, 독립적으로 기능하는 소자 전체를 모두 이 영역에 집어넣지 않으면 안되는 것은 아니고, 소자나 콘택트의 일부, 즉 주변 회로의 일부가 이 영역에 집어넣어져 있으면 된다. 즉, 스페이스를 유효하게 이용하는 배치로 되어 있는 것이 중요하다.
발광부의 형성에 액체 재료를 이용하지 않는 경우, 예를 들어 발광부를 증착법 등으로 형성하는 경우라도, 발광부의 단부(端部)를 곡률을 갖는 형상으로 함으로써 발광부(OLED)의 단부에서의 화소 전극과 공통 전극의 쇼트의 위험성을 저감시킨다고 하는 일정한 효과를 나타낸다.
또한, 엄밀하게는 곡률은 가느다란 직선의 집합이라고도 표현할 수 있으므로, 발광부의 형상은 화소 전극의 형상보다 많은 각을 갖는 다각형이라고도 해석할 수 있다.
(발광부를 위한 콘택트 홀)
EL 소자에 있어서, 발광부의 경계와 발광부에 외접하는 다각형의 경계로 둘러싸인 영역에, 도 2에 나타내는 바와 같이 콘택트 홀을 설치하는 것은 의의가 있다. 즉, 이 영역에 비교적 큰 모양의 콘택트 홀을 설치함으로써, 이 영역의 유효 이용이 가능해지는 동시에, 발광부에 충분한 전류를 공급할 수 있게 하기 때문이다.
또한 콘택트 홀을 복수 설치하는 것은 바람직하다. 즉, EL 소자에서는 발광층에는 어느 정도의 전류량의 전류를, 발광부 전체에 균등하게 흐르게 할 필요가 있다. 만약 직접 전류를 공급하는 양극에 접속하기 위한 콘택트 홀이 치우친 위치에 설치된 것이라 하면, 전류의 공급구가 발광층에 대해서 치우친 위치에 있기 때문에, 전류 공급량이 불균등하게 되는 경우가 있다. 불균등한 전류 공급은 발광 강도의 편차가 되어 나타난다.
이 점, 본 실시예와 같이 발광부의 중심부를 통과하는 중심선에 대해 대칭인 위치에 복수의 콘택트 홀을 설치하면 이러한 문제를 해소할 수 있다. 즉, 도 2에 나타내는 바와 같이, 본 실시예에서는 발광부의 중심점을 통과하는 소정의 중심선에 대해 대칭되게 설치된 영역에 각각 비교적 큰 모양의 복수의 콘택트 홀을 설치하고 있다. 이 대칭적인 영역에 각각 콘택트 홀을 설치함으로써, 발광부의 균등한 성막의 요청과 함께, 발광부에 대한 전류 공급을 균일하게 한다고 하는 요청을 만족시킬 수 있다.
(금속층 사이의 얼라인먼트)
EL 소자의 구동 회로 방식에 따라서는, 유지 용량의 변동이 발광부에 공급되는 전류량의 안정성에 영향을 주는 경우가 있다. 상기 실시예에서도, 유지 용량(C)의 용량값이 화소마다 혹은 표시 패널마다 변동하는 것은 바람직하지 않다. 그렇지만, 표시 패널의 제조 공정에 있어서 금속층을 적층할 때에 예정된 위치보다도 어긋남이 생기는 경우가 있다. 유지 용량은 금속층의 중복 영역의 면적이 용량값을 규정하기 때문에, 위치 어긋남이 생기면 용량값의 변동 또는 편차를 생기게 하여, 유지 용량의 용량값이 화소 영역마다 혹은 표시 패널마다 변동하는 사태를 초래하는 경우가 있다.
그래서, 본 실시예에서는, 유지 용량(C)이 형성되는 중복 영역 부근에 있어서, 유지 용량(C)의 형성에 관계하는 복수의 층, 즉 소스 메탈층(106), 게이트 메탈층(104) 및 반도체층(102) 중, 보다 하층 측으로 배치되는 층(소스 메탈층에 대해서는 게이트 메탈층 및 반도체층)이 차지하는 영역 또는 폭이, 보다 상층 측으로 배치되는 층(반도체층에 대해서는 게이트 메탈층 및 소스 메탈층, 게이트 메탈층에 대해서는 소스 메탈층)이 차지하는 영역 또는 폭보다 크게 형성되어 있다.
이 특징은 도 2의 평면도에서도 알 수 있지만, 구체적으로 도 6에 나타낸 A-A 단면도를 참조하여 설명한다. 도 6에 나타내는 바와 같이, 소스 메탈층(106)의 폭을 d1, 게이트 메탈층(104)의 폭을 d2, 반도체층(102)의 폭을 d3으로 한 경우에, d3>d2>d1이라고 하는 관계가 발생하고 있다. 하층으로 갈수록 패턴 형상을 크게 해가는 것이다.
어느 정도 크게 할지는, 제조 과정의 정밀도와 패턴 밀도에 의해서 바뀐다. 생각으로는, 보다 상층 측으로 배치되는 층의 형성 시에 있어서 발생할 수 있는 최대의 위치 어긋남을 발생시킨 경우라 하더라도, 보다 상층 측으로 배치되는 층의 영역이, 보다 하층 측으로 배치되는 층의 영역 내에 수용할 수 있는 형상으로 각 층을 패턴 형성하는 것이다. 본 실시예에 있어서도, 차분(差分) d3-d2, d2-d1은 제조 과정에서 예측되는 위치 어긋남의 양과 같던지 그 이상이 되도록 설계되어 있다.
(게이트 메탈층의 이간(離間) 형성)
EL 소자는 공통 전극을 구비하고 있고, 표시 영역의 전면에 그 공통 전극이 형성된다. 본 실시예에서도 발광부(OLED)를 위한 공통 전극으로서 음극(13)(음극 층(109))이, 도 1에 나타내는 바와 같이 표시 영역(11)의 전체에 형성되어 있다. 그런데, 공통 전극이 전면에 형성되어 있으면, 트랜지스터의 게이트에 접속되는 게이트 메탈층과의 사이에서 용량이 생기는 문제가 있었다. 이러한 기생(寄生) 용량이 생기면, 트랜지스터의 동작의 지연을 생기게 하여, 설계된 대로의 타이밍에서의 동작을 보증할 수 없게 된다.
그래서 본 실시예에서는, 게이트 메탈층에 의해서 형성되는 배선 패턴이 발광층의 전극의 적어도 한쪽으로부터 소정의 거리 이상 이간되어 배치되도록 배려했다. 임피던스가 낮고 문제가 되는 것은, 공통 전극인 음극층(109)과 게이트 메탈층(104)의 거리이다. 또한, 음극층(109)은 발광부(OLED)에 있어서 하층 측과의 거리가 작아지기 때문에, 발광부 주변에서의 게이트 메탈층과의 거리가 문제가 된다. 이 때문에, 본 실시예에서는 도 7(도 2에서의 C-C 단면에 상당)에 나타내는 바와 같이, 발광부 부근에서 음극층(109)과 게이트 메탈층(104)의 깊이 방향의 거리 d1과 평면상의 거리 d2가 모두 소정의 거리 이상이 되도록 패턴 형성했다.
여기서 소정의 거리는, 게이트 메탈층의 면적이나 개재할 층의 유전율 등에 의해 다양하게 변화하므로 한 마디로 말할 수 없지만, 화소 영역의 면적 등으로부터 허용되는 범위에서 가능한 한 떨어지게 하여 패터닝하는 것이 바람직하다.
데이터 신호나 주사 신호 등 전기 신호를 공급하기 위한 배선은 기생 용량에 의한 동작 지연을 고려하여 레이아웃을 생각하지 않으면 안된다. 본 실시예에서는, 데이터선(Idata) 및 주사선(Vsel)은 공통 전극인 음극(109)으로부터 보다 떨어져 있는 게이트 메탈층(104)을 이용하고 있고, 데이터선(1data)과 주사선(Vsel)의 교차부에서는 데이터선(Idata)은 소스 메탈층(1O6)에 형성되어 있지만, 데이터선
(Idata)의 교차부 이외의 부분 및 주사선(Vsel)은 게이트 메탈층(104)에 형성되어 있다.
데이터선(Idata)이 관여하는 기생 용량을 보다 저감할 필요가 있는 경우는, 데이터선(Idata)의 전체 부분을 공통 전극으로부터 가장 떨어진 도전층에 형성해도 좋다. 본 실시예에 대응시켜 설명하면, 데이터선(Idata)과 주사선(Vsel)의 교차부에서는 주사선(Vsel)을 소스 메탈층(106)에 형성하고, 데이터선(Idata)의 전체 부분 및 주사선(Vsel)의 교차부 이외의 부분을 게이트 메탈층(104)에 형성해도 좋다.
또한 주사선이나 데이터선 등의 신호선을 공통 전극이나 화소 전극으로부터 떼어 내기 위해서는, 반도체층(102)과 동일 층으로 도전층을 형성하는 것도 가능하고, 또한 트랜지스터의 구성을 이른바 보텀 게이트로 하면, 반도체 층보다 하층에 도전층을 설치하여 그 도전층을 이용해서 신호선을 배선하는 것도 가능하다.
(주변 회로의 동작)
다음으로, 본 실시예의 EL 소자의 주변 회로의 동작을 설명한다. 도 5에, 화소 영역(10)을 구성하는 화소 회로의 1개당의 회로도를 나타낸다.
1) 본 실시예의 회로는, 데이터 신호로서 전류 데이터를 공급함으로써 동작하는 회로 구성을 갖고 있다. 화소 표시는, 데이터 기록 동작으로서 기록 제어선(Vse1)을 선택하고, 트랜지스터(T2 및 T3)를 온 상태로 하는 것에서부터 시작된다.
2) 트랜지스터(T2 및 T3)가 도통 상태가 되면, 트랜지스터(T1)가 소정 시간 후에 정상 상태에 이르고, 유지 용량(C)에 데이터 전류(Cdata)에 따른 전하가 축적된다.
3) 그리고 발광 동작으로서, 기록 제어선(Vsel)을 비선택 상태로 하고, 트랜지스터(T2 및 T3)를 오프로 하여, 일단 데이터 전류(Cdata)의 공급을 정지 후, 발광 제어선(Vgp)을 선택한다. 이 결과, 트랜지스터(T4)가 온 상태로 되어, 유지 용량(C)에 기억된 전압과 전원 전압(Vdd)의 전위차(Vgs)에 대응하는 전류가 트랜지스터(T1 및 T4) 경유로 발광부(OLED)에 공급되어 발광층으로부터 빛이 사출된다.
(주변 회로에서의 전류 유지 성능의 향상)
이하에, 주변 회로에서의 본 실시예의 특징을 설명한다.
종래, 유지 용량의 충ㆍ방전을 제어하는 능동 소자에 대해서는 특히 고려가 되어 있지 않았다. 미세화된 FET에서는, 게이트 전압이 임계값 이하인 경우 드레인 전류가 드레인 전압에도 의존하게 된다. 즉, 소스-채널-드레인 사이의 주입 전 류가 게이트 전압에 대해서 지수 함수적으로 증가하고, 리크 전류가 발생한다. 예를 들면, 도 5에 나타내는 트랜지스터(T2)에 있어서 리크 전류가 발생하면, 유지 용량(C)의 양단 전압(Vgs)이 공급된 데이터 신호에 대응한 값으로부터 어긋나 버려, 그 전압을 제어 전압으로서 게이트에 입력하고 있는 트랜지스터(T1)의 드레인 전류가 변동한다. 이 변동은 발광부(OLED)에서의 휘도의 변화가 되어 나타나기 때문에, 안정된 휘도에서의 발광이 담보되지 않게 된다.
그래서, 본 실시예에서는 도 1 및 도 5에 나타내는 바와 같이, 유지 용량(C)에 직접 접속되는 능동 소자인 트랜지스터(T2)를 다중 제어 단자형의 능동 소자, 즉 멀티 게이트형 트랜지스터로 하고 있다. 이러한 트랜지스터에서는, 도 5의 화살표로 나타내는 바와 같이, 사실상 복수 트랜지스터가 직렬 접속된 것과 등가(等價)인 소자가 되어, 리크 전류가 큰 폭으로 제한된다. 공급된 데이터 신호에 상응한 전류량이 정확하게 발광부(OLED)로 공급된다.
여기서, 트랜지스터(T2)를 멀티 게이트형을 대신하여, 또는 병용하여 LDD, GDD, DDD 구조의 트랜지스터로 하는 것도 가능하다. 이러한 구조를 적용함으로써, 누설 전류를 감소시킬 수 있는 동시에, FET를 미세화할 때의 핫 일렉트론 등에 의한 악영향을 제한하고, 소자의 신뢰성을 향상시킬 수가 있다.
이 실시예에서는, 제어 신호의 극성 등을 고려하여, 트랜지스터(T1)와 트랜지스터(T2)는 서로 역극성(逆極性), 즉 트랜지스터(T1)는 P형 FET, 트랜지스터(T2 내지 T4)는 N형 FET로 구성되어 있다. 다만, P형을 사용할지 N형을 사용할지는 적용하고자 하는 신호의 극성 등에 따라 임의로 변경 가능하며, 한정되지 않는다.
또한, 각 소자의 배치도 도 5로 한정되는 것은 아니다. 예를 들어, 유지 용량이나 트랜지스터(T1)와 발광부(OLED)의 전위 관계를 역전시킬 수도 있다. 이 경우, 발광부의 공통 전극을 양극으로 하고, 각 트랜지스터의 극성(N형 또는 P형의 구별)을 반전시키는 것이 바람직하다.
(주변 회로의 스페이스 삭감)
상술한 것처럼, 표시 장치에서는 휘도 혹은 개구율을 올리기 위하여, 주변 회로가 차지하는 영역을 가능한 한 작게 하고 싶다는 요청이 있다. 이 때문에, 본 실시예에서는, 복수의 트랜지스터 등의 능동 소자 중 적어도 하나의 능동 소자가, 다른 능동 소자와 동일 콘택트 홀로 접속되도록 배선 패턴을 형성했다. 구체적으로는, 도 2에 나타내는 바와 같이, 트랜지스터(T2, T3 및 T4)가 동일한 콘택트 홀 (h3)에서 서로 접속되어 있다.
이와 같이, 회로상 공통 접점 혹은 콘택트가 많아지도록 레이아웃을 최적화하고, 공통 접점이 되는 부분을 동일 접속점에서 접속하도록 각 소자를 배치함으로써 콘택트 홀의 수가 감소하고, 콘택트 홀을 위해서 사용되는 주변 회로의 점유 면적을 감소시킬 수가 있다.
[실시예 2]
도 8에, 본 발명의 실시예 2에서의 EL 소자에 대해서, 1개의 화소 영역 및 그 주변의 배선 패턴을 설명하는 평면도를 나타낸다. 도 9에, 도 8에 도시된 절단면에서의 층 구조를 설명하는 각 단면도를 나타낸다. 도 9A는 A-A 절단면, 도 9B는 B-B 절단면, 도 9C는 C-C 절단면에서의 층 구조를 나타내고 있다. 이들 도면에 서는, 실시예 1과 마찬가지로 주요한 반도체층(102), 게이트 메탈층(104), 소스 메탈층(106), 양극층(110)의 각각의 패턴을 이해할 수 있도록 도시하고 있다.
실시예 2의 EL 소자의 구성은, 계단 형상 스텝(step)을 구성하는 친화성 제어막(113)의 존재를 제외하고, 실시예 1의 EL 소자와 동일하다. 이 때문에, 실시예 1과 동일한 요소에 대해서는 동일 부호를 도면에 붙이기로 하고 그 설명을 생략한다.
이하에, 본 실시예의 특징을 서술한다.
(친화성 제어층)
도 9C에 나타내는 바와 같이, 실시예 2에서의 발광부(OLED)는, 친화성 제어층(113)을 제 2 층간 절연막(107)과 뱅크층(108) 사이에 구비하고 있다. 이 친화성 제어층(113)은, 화소 영역 전체에 형성할 필요는 없지만, 액체 재료를 이용하여 발광부(OLED)를 형성하는 경우는, 적어도 발광부의 경계 부근에 구비하는 것이 바람직하다. 친화성 제어층(113)은, 발광부의 형성에 이용되는 액체 재료와 친화성이 있을 필요가 있다. 뱅크층(108)은, 본 실시예에 있어서 발광부의 경계 부근의 벽면을 형성하고 있고, 발광층(110)의 형성 시에 사용하는 액체 재료에 대하여 비친화성을 나타내도록 재료가 선택되어, 친화성 제어층(113) 위에 적층되어 있다. 이 때문에 친화성 제어층(113)은 도 8 및 도 9C에 나타내는 바와 같이, 뱅크층이 이루는 벽면에 대해서 발광부 내측에서 계단 형상 스텝을 형성하고 있다.
친화성 제어층(113)의 재료는, 잉크젯 방식에 의해 발광 영역에 충전하는 액체 재료가 어떠한 성질을 구비하고 있는지에 따라 결정한다. 예를 들면, 액체 재 료가 물 등의 극성이 높은 액체를 포함하는 것이면, 적어도 액체 재료와 접촉하는 부분 혹은 표면은 극성기를 갖는 것이 친화성 제어층으로서 바람직하다. 역으로, 액체 재료가 비극성의 액체를 포함하는 것이면, 적어도 액체 재료와 접촉하는 부분 혹은 표면은 비극성기를 갖는 것이 친화성 제어층으로서 바람직하다. 또한, 충전하는 액체 재료의 표면장력에 의해서도 친화성 제어층의 친화성의 정도가 정해진다.
예를 들면, 물에 대해서 화학적으로는 친화성이 작은 재료를 친화성 제어층에 사용했다고 하더라도 액체 재료가 물보다 표면장력이 작은 용제를 다량으로 포함하고 있으면, 그 액체 재료는 물보다 표면장력이 작아지고, 상기 친화성 제어층은 상기 액체에 대해서 친화성을 나타내게 된다. 따라서, 친화성 제어층의 재료를 무엇으로 할지는 사용할 액체 재료에 따라 여러 가지로 변경하여 적용하게 된다.
친화성 제어층(113)은 Al, Ta 등의 금속, 산화 실리콘, 질화 실리콘, 어모퍼스 실리콘, 폴리실리콘, 폴리이미드, 불소 결합을 갖는 유기 화합물, 포토레지스트 중 어느 것인가로 구성되는 무기 화합물 또는 유기 화합물로 구성되는 것이 바람직하다. 절연성이 필요하면 금속 이외의 화합물로 친화성 제어층을 구성한다. 이들 재료는, 액체 재료에 대한 접촉각의 상위(相違)에 의해 친화성의 정도가 정해진다. 즉, 친화성일지 비친화성일지는 상대적으로 정해지고 절대적인 것이 아니다. 표면 처리 방법에 의해서도 친화성의 정도를 조정할 수 있다.
뱅크층(108)은, 친화성 제어층(113)보다 친화성의 정도가 적은 재료로 구성하는 것이 바람직하다. 뱅크층의 친화성의 정도를 친화성 제어층보다 작게 함으로 써, 뱅크층의 비친화성에 의해 액체 재료가　후퇴되어 인접하는 화소 영역으로 액체 재료가 유입되는 것을 방지할 수 있고, 쇼트를 피할 수 있기 때문이다. 또한, 뱅크층의 비친화성에 의해 과잉되게 액체 재료가 뱅크층 측으로 이끌려 오목 형상의 막이 되는 것을 방지할 수 있기 때문이다.
이와 같이, 본 실시예에 의하면, 액체 재료와 친화성이 있는 친화성 제어층을 발광부의 경계 부근에 구비하였으므로, 균일한 막 두께의 발광층을 형성할 수 있다.
이와 같이, 본 실시예에 의하면, 액체 재료와 친화성이 있는 친화성 제어층을 발광부의 경계 부근에 구비하였으므로, 발광부를 구성하는 정공 주입층이나 발광층 등 층의 두께의 균일성이 향상한다.
또한, 본 실시예에서는, 친화성 제어층(113)을 계단 형상으로 형성했지만, 층 단면의 두께를 충분히 취할 수 있는 경우에는, 계단 형상을 나타내지 않는 벽면, 즉 뱅크층과의 사이에서 단차가 없는 단일 벽면을 형성하고 있어도 좋다.
기타 본 실시예 2에서의 장점은 실시예 1과 동일하기 때문에, 그 설명을 생략한다.
[실시예 3]
도 10에, 실시예 3에서의 EL 소자에 대해서, 1개의 화소 영역 및 그 주변의 배선 패턴을 설명하는 평면도를 나타낸다. 도 11에, 도 10에 나타난 절단면에서의 층 구조를 설명하는 각 단면도를 나타낸다. 도 11A는 도 1O의 A-A 절단면, 도 11B는 도 10의 B-B 절단면에서의 층 구조를 나타내고 있다. 이들 도면에서는, 실시예 1과 마찬가지로 주요한 반도체층(202), 게이트 메탈층(204), 소스 메탈층(206), 양극층(210)의 각각의 패턴을 이해할 수 있도록 도시하고 있다.
실시예 3의 EL 소자는, 패턴 형상에 있어서 실시예 1에서의 화소 영역(10)의 폭보다 화소 영역(20)의 폭이 작게 되어 있다. 다만, 회로 구성은 실시예 1과 동일하며(도 5 참조), 각 층을 구성하는 재료도 실시예 1과 같기 때문에, 실시예 1과 동일한 요소에 대해서는 동일 부호를 도면에 붙이고 그 설명을 생략한다. 다만, 실시예 1에서의 유리 기판(100), 하지 보호막(101), 반도체층(102), 게이트 절연막(103), 게이트 메탈층(104), 제 1 층간 절연막(105), 소스 메탈층(106), 제 2 층간 절연막(107), 뱅크층(108), 음극층(109), 양극층(110), 정공 수송층(111) 및 발광층(112)의 각 층은, 실시예 3에 있어서, 유리 기판(200), 하지 보호막(201), 반도체층(202), 게이트 절연막(203), 게이트 메탈층(204), 제 1 층간 절연막(205), 소스 메탈층(206), 제 2 층간 절연막(207), 뱅크층(208), 음극층(209), 양극층(210), 정공 수송층(211) 및 발광층(212)의 각 층 각각을 대응하고 있다. 또한, 실시예 1에서의 트랜지스터(T1∼T4)는 실시예 3에서의 T11∼T14에, 실시예 1에서의 콘택트 홀(h1∼h3)은 실시예 3에서의 콘택트 홀(h11∼h13)에 각각 대응하고 있다.
이하, 본 실시예에서의 배선 패턴상의 특징에 대해서 설명한다.
(전원선 아래의 유지 용량)
실시예 1에 있어서는, 유지 용량(C)을 전원선(Vdd)과 데이터선(Idata) 사이로서 발광부의 외측(도 2에서의 발광부의 상부)에 배치했다. 그러나 본 실시예와 같이 화소 영역의 면적이 비교적 작은 경우, 즉 화소 밀도가 높은 경우에는 유지 용량이 점유하는 소자 면적을 충분히 취할 수 없다는 사태가 발생한다.
그래서 본 실시예에서는, 제 1 금속층(예를 들면 소스 메탈층(206)) 또는 제 2 층의 적어도 한쪽이 전원 배선 패턴으로 되어 있는 영역에 유지 용량(C)이 형성되어 있다. 구체적으로는, 도 10에 나타내는 바와 같이, 발광부(OLED)의 옆에 배선되어 있는 전원선(Vdd)(소스 메탈층(206))의 아래에, 게이트 메탈층(204)을 평행하게 적층시킴으로써 유지 용량(C)이 형성되어 있다.
이 유지 용량(C)은, 실시예 1에서 설명한 유지 용량과 마찬가지로, 유지 용량(C)의 형성에 관계하는 복수의 층간(예를 들면, 소스 메탈층(206), 게이트 메탈층(204), 반도체층(202))에 중복 영역을 생기게 함으로써 유지 용량(C)이 형성되어 있고, 유지 용량(C)이 형성되는 중복 영역 부근에 있어서, 복수의 층 중, 보다 하층 측으로 배치되는 층이 차지하는 영역이 보다 상층 측으로 배치되는 층이 차지하는 영역보다 크게 형성되어 있다. 구체적으로는, 도 11B에 나타내는 바와 같이, 소스 메탈층(206)의 폭을 d11, 게이트 메탈층(204)의 폭을 d12, 반도체층(202)의 폭을 d13으로 한 경우에, d13>d12>d11이라고 하는 관계가 성립하도록 하고 있다. 하층으로 갈수록 패턴 형상을 크게 해가는 것이다.
어느 정도 크게 할 것인가는, 제조 과정의 정밀도와 패턴 밀도에 의해 바뀐다. 사고법(思考法)으로서는, 보다 상층 측으로 배치되는 층의 형성 시에 있어서 생길 수 있는 최대의 위치 어긋남을 생기게 한 경우라도, 보다 상층 측으로 배치되는 층의 영역이, 보다 하층측으로 배치되는 층의 영역 내에 수용되는 형상으로 각 층을 패턴 형성하는 것이다. 본 실시예에 있어서도, 차분(差分) d13-d12, d12-d11 은 제조 과정에서 예측할 수 있는 위치 어긋남의 양과 동일하거나 그 이상이 되도록 설계되어 있다.
(뱅크층 아래의 유지 용량)
전술한 유지 용량은, 인접하는 상기 발광부 사이를 격리하기 위한 뱅크층(208)의 아래에 형성되어 있는 것이 바람직하다. 즉, 뱅크층은 화소 분리를 위하여 필요하기 때문에, 이 영역 아래에 전원선의 배선 영역과 유지 용량을 위한 중복 영역을 중첩되게 함으로써, 주변 회로의 점유 면적을 대폭 축소하고, 충분한 개구율을 확보할 수 있다.
(주변 회로의 스페이스 삭감)
실시예 1과 마찬가지로, 본 실시예 2에서는 복수의 트랜지스터 등의 능동 소자 중 적어도 하나의 능동 소자가, 다른 능동 소자와 동일 콘택트 홀에서 접속되도록 배선 패턴을 작성했다. 구체적으로는, 도 10에 나타내는 바와 같이, 트랜지스터(T12, T13 및 T14)가 동일한 콘택트 홀(h13)에서 서로 접속되어 있다. 이와 같이, 회로상 공통 접점이 많아지도록 회로를 설계하고, 공통 접점이 되는 부분을 동일 접속점에서 접속하도록 각 소자를 배치함으로써, 콘택트 홀의 수를 감소하고, 콘택트 홀을 위해서 사용되는 주변 회로의 점유 면적을 감소시킬 수가 있다.
기타 특징, 예를 들면 발광부의 평면 형상, 게이트 메탈층의 전극으로부터의 이간(離間) 처리, 주변 회로의 동작, 주변 회로의 전류 유지 성능의 향상 등에 대해서는 실시예 1과 같고 그 설명을 생략한다.
[실시예 4]
도 12에, 본 발명의 실시예 3에서의 EL 소자에 대해서, 1개의 화소 영역 및 그 주변의 배선 패턴을 설명하는 평면도를 나타낸다. 도 13에, 도 12에 도시된 절단면에서의 층 구조를 설명하는 각 단면도를 나타낸다. 도 13A는 도 12의 A-A 절단면, 도 13B는 도 12의 B-B 절단면에서의 층 구조를 나타내고 있다. 이들 도면에서는, 실시예 3과 마찬가지로 주요한 반도체층(202), 게이트 메탈층(204), 소스 메탈층(206), 양극층(210)의 각각의 패턴이 이해할 수 있게 도시되어 있다.
실시예 4의 EL 소자의 구성은, 계단 형상 스텝을 구성하는 친화성 제어막(213)의 존재를 제외하고, 실시예 3의 EL 소자와 동일하다. 이 때문에, 실시예 3과 동일한 요소에 대해서는 동일 부호를 도면에 붙이기로 하고 그 설명을 생략한다.
이하에, 본 실시예의 특징을 설명한다.
(친화성 제어층)
도 13B에 나타내는 바와 같이, 실시예 4에서의 발광부(OLED)는, 친화성 제어층(213)을 제 2 층간 절연막(207)과 뱅크층(208) 사이에 구비하고 있다. 이 친화성 제어층(213)은, 화소 영역 전체에 형성할 필요는 없지만, 적어도 발광부의 경계 부근에 구비할 필요가 있다. 친화성 제어층(213)은, 발광부의 형성에 이용할 수 있는 액체 재료와 친화성이 있을 필요가 있다. 뱅크층(208)은, 본 실시예에 있어서, 발광부의 경계 부근의 벽면을 형성하고 있고, 발광층(212) 또는 정공 주입층(211)의 형성 시에 사용하는 액체 재료에 대해 비친화성을 나타내도록 재료가 선택되어, 친화성 제어층(213) 위에 적층되어 있다. 이 때문에 친화성 제어층(213)은, 도 12 및 도 13B에 나타내는 바와 같이, 뱅크층이 이루는 벽면에 대해 발광부 내측에서 계단 형상 스텝을 형성하고 있다.
친화성 제어층(113)의 재료는, 잉크젯 방식에 의해 발광 영역에 충전하는 액체 재료가 어떠한 성질을 구비하고 있는지에 따라 결정한다. 예를 들면, 액체 재료가 물 등의 극성이 높은 액체를 포함하는 것이면, 적어도 액체 재료와 접촉하는 부분 혹은 표면은 극성기(極性基)를 갖는 것이 친화성 제어층으로서 바람직하다. 역(逆)으로, 액체 재료가 비극성의 액체를 포함하는 것이면, 적어도 액체 재료와 접촉하는 부분 혹은 표면은 비 극성기를 갖는 것이 친화성 제어층으로서 바람직하다. 또한, 충전하는 액체 재료의 표면장력에 의해서도 친화성 제어층의 친화성의 정도가 정해진다.
예를 들면, 물에 대해 화학적으로는 친화성이 작은 재료를 친화성 제어층에 사용했다고 하더라도 액체 재료가 물보다 표면장력이 작은 용제를 다량으로 포함하고 있으면, 그 액체 재료는 물보다 표면장력이 작아져서, 상기 친화성 제어층은 상기 액체에 대해서 친화성을 나타내게 된다. 따라서, 친화성 제어층의 재료를 무엇으로 할지는 사용하는 액체 재료에 의해서 여러 가지로 변경하여 적용하게 된다.
친화성 제어층(213)은, 예를 들어 Al, Ta 등의 금속, 산화 실리콘, 질화 실리콘, 어모퍼스 실리콘, 폴리실리콘, 폴리이미드, 불소 결합을 갖는 유기 화합물, 포토레지스터 중 어느 것으로 구성되는 무기 화합물 또는 유기 화합물로 구성되는 것이 바람직하다. 절연성이 필요하면 금속 이외의 화합물로 친화성 제어층을 구성한다. 이들 재료는, 액체 재료에 대한 접촉각의 상위에 따라 친화성의 정도가 정 해진다. 즉, 친화성일지 비친화성일지는 상대적으로 정해지며 절대적인 것은 아니다. 표면 처리 방법에 의해서도 친화성의 정도를 조정할 수 있다.
뱅크층(108)은, 친화성 제어층(113)보다 친화성의 정도가 적은 재료로 구성하는 것이 바람직하다. 뱅크층의 친화성의 정도를 친화성 제어층보다 작게 함으로써, 뱅크층의 비친화성에 의해 액체 재료가 후퇴되어 인접하는 화소 영역으로 액체 재료가 유입되는 것을 방지할 수 있고, 쇼트를 피할 수 있기 때문이다. 또한, 뱅크층의 비친화성에 의해 과잉되게 액체 재료가 뱅크층 측으로 이끌려 오목 형상의 막이 되는 것을 방지할 수 있기 때문이다.
이와 같이, 본 실시예에 의하면, 액체 재료와 친화성이 있는 친화성 제어층을 발광부의 경계 부근에 구비하였으므로, 발광부를 구성하는 정공 주입층이나 발광층 등 층 두께의 균일성이 향상된다.
또한, 본 실시예에 의하면, 발광부의 경계 부근의 벽면을 형성하는 뱅크층이, 액체 재료에 대해 비친화성을 나타내는 것으로 하였으므로, 인접 화소 영역과의 사이에서의 쇼트를 방지할 수 있다.
또한, 본 실시예에서는, 친화성 제어층(213)을 계단 형상으로 형성했지만, 층 단면의 두께를 충분히 취할 수 있는 경우에는, 계단 형상을 나타내지 않는 벽면, 즉 뱅크층과의 사이에서 단차(段差)가 없는 단일 벽면을 형성하고 있어도 좋다.
기타 본 실시예 4의 장점은, 실시예 1과 같기 때문에 그 설명을 생략한다.
[실시예 5]
본 실시예는, 상기 실시예에서 설명한 전기 광학 소자인 EL 소자를 갖는 전기 광학 장치인 표시 패널 및 그 표시 패널을 구비하는 전자 기기에 관한 것이다.
도 14에, 본 실시예의 표시 패널(1)의 접속도를 나타낸다. 표시 패널(1)은, 도 1에 나타낸 바와 같이, 표시 영역(11) 내에 화소 영역을 배치하여 구성된다. 화소 영역으로서는, 실시예 1 또는 2의 화소 영역(10) 또는 실시예 3 또는 4의 화소 영역(20)을 적용할 수 있다. 드라이버 영역(14)으로부터는, 발광 제어선(Vgp) 및 기록 제어선(Vsel)을 통하여 제어 신호가 각 화소 영역에 공급되고 있다. 드라이버 영역(15)으로부터는, 데이터선(Idata) 및 전원선(Vdd)을 통하여 데이터 신호 및 전원 전압이 각 화소 영역에 공급되고 있다.
본 실시예의 표시 패널(1)은, 각종 전자 기기에 적용 가능하다. 도 15에 본 표시 패널(1)을 적용할 수 있는 전자 기기의 예를 든다.
도 15A는 휴대 전화로의 적용예이며, 상기 휴대 전화(30)는 안테나부(31), 음성 출력부(32), 음성 입력부(33), 조작부(34) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 표시부로서 이용 가능하다.
도 15B는 비디오카메라에의 적용예이며, 상기 비디오카메라(40)는 수상부(41), 조작부(42), 음성 입력부(43) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 파인더나 표시부로서 이용 가능하다.
도 15C는 휴대형 퍼스널 컴퓨터에의 적용예이며, 상기 컴퓨터(50)는 카메라부(51), 조작부(52) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 표시부로서 이용 가능하다.
도 15D는 헤드 마운트 디스플레이에의 적용예이며, 상기 헤드 마운트 디스플레이(60)는 밴드(61), 광학계 수용부(62) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 화상 표시원으로서 이용 가능히다.
도 15E는 리어형 프로젝터에의 적용예이며, 상기 프로젝터(70)는 하우징(71)에 광원(72), 합성 광학계(73), 미러(74, 75), 스크린(76) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 화상 표시원으로서 이용 가능하다.
도 15F는 프론트형 프로젝터에의 적용예이며, 상기 프로젝터(80)는 하우징(82)에 광학계(81) 및 본 발명의 표시 패널(1)을 구비하고, 화상을 스크린(83)에 표시 가능하게 되어 있다. 이와 같이 본 발명의 표시 패널은 화상 표시원으로서 이용 가능하다.
상기 예로 제한되지 않고 본 발명의 전기 광학 장치는, 액티브 매트릭스형의 표시 장치를 적용 가능한 모든 전자 기기에 적용할 수 있다. 예를 들면, 이 외에, 표시 기능 부착 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자수첩, 전광게시판, 선전 공고용 디스플레이 등에도 활용할 수 있다.
본 발명에 따르면, 전기 광학 소자를 안정적으로 구동하는데 최적인 화소 레이아웃을 구비한 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기가 제공될 수 있다.

Claims (7)

  1. 발광부와, 상기 발광부에 공급하는 전류의 제어를 화소 전극을 통하여 행하는 주변 회로를 구비하고,
    상기 발광부의 면적은 상기 화소 전극의 면적보다 작고,
    상기 발광부의 형상과 상기 화소 전극의 형상이 다른 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 발광부의 형상은 곡률을 갖는 형상이며, 상기 화소 전극의 형상은 다각형의 형상인 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항에 있어서,
    상기 발광부는 n개(n은 4 이상의 정수)의 각을 갖는 다각형 형상을 갖고 있고,
    상기 화소 전극은 m개(m은 3 이상의 정수)의 각을 갖는 다각형 형상을 갖고 있고,
    n>m으로 되는 관계를 갖는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발광부의 전체 영역은 상기 화소 전극 위에 형성되어 있고,
    상기 발광부가 형성되어 있지 않은 상기 화소 전극 부분에 상기 주변 회로와 상기 화소 전극의 접속을 위한 콘택트 영역이 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항에 있어서,
    상기 주변 회로의 적어도 일부는 상기 발광부의 경계와 상기 화소 전극의 경계 사이에 둘러싸인 영역 내에 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 있어서,
    상기 발광부의 경계의 적어도 일부는 소정의 곡률을 갖고 있는 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항에 있어서,
    상기 발광부는 그 기하학 중심을 통과하는 하나의 중심선에 대하여 실질적으로 대칭인 것을 특징으로 하는 전기 광학 장치.
KR1020047007521A 2001-11-21 2002-11-21 전기 광학 장치 KR100553859B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00356007 2001-11-21
JP2001356007 2001-11-21
JP2001371403 2001-12-05
JPJP-P-2001-00371410 2001-12-05
JP2001371410 2001-12-05
JPJP-P-2001-00371403 2001-12-05
PCT/JP2002/012194 WO2003044762A1 (en) 2001-11-21 2002-11-21 Active matrix substrate, electro-optical apparatus, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020047007437A Division KR100639623B1 (ko) 2001-11-21 2002-11-21 액티브 매트릭스 기판 및 전기 광학 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022517A Division KR100759306B1 (ko) 2001-11-21 2002-11-21 전기 광학 장치

Publications (2)

Publication Number Publication Date
KR20040053327A KR20040053327A (ko) 2004-06-23
KR100553859B1 true KR100553859B1 (ko) 2006-02-24

Family

ID=27347850

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020047007437A KR100639623B1 (ko) 2001-11-21 2002-11-21 액티브 매트릭스 기판 및 전기 광학 장치
KR1020057022517A KR100759306B1 (ko) 2001-11-21 2002-11-21 전기 광학 장치
KR1020047007521A KR100553859B1 (ko) 2001-11-21 2002-11-21 전기 광학 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020047007437A KR100639623B1 (ko) 2001-11-21 2002-11-21 액티브 매트릭스 기판 및 전기 광학 장치
KR1020057022517A KR100759306B1 (ko) 2001-11-21 2002-11-21 전기 광학 장치

Country Status (7)

Country Link
US (5) US7483001B2 (ko)
EP (2) EP2287825A3 (ko)
JP (5) JPWO2003044762A1 (ko)
KR (3) KR100639623B1 (ko)
CN (4) CN1589459B (ko)
TW (1) TW582012B (ko)
WO (1) WO2003044762A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
TW583778B (en) * 2003-03-10 2004-04-11 Au Optronics Corp Organic light emitting diode display panel
JP2004303195A (ja) * 2003-03-19 2004-10-28 Seiko Epson Corp シートコンピュータ、ウェアラブルコンピュータ、ディスプレイ装置及びこれらの製造方法並びに電子機器
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
KR100557731B1 (ko) * 2003-12-27 2006-03-06 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101223333B1 (ko) * 2004-05-13 2013-01-16 가부시키가이샤 알박 유기 ｅｌ 소자 및 유기 ｅｌ 소자의 제조 방법
JP4549889B2 (ja) 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR100612392B1 (ko) 2004-10-13 2006-08-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
KR100688802B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 화소 및 발광 표시장치
KR100688801B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 델타 화소회로 및 발광 표시장치
JP2006284915A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
US8633919B2 (en) * 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5013697B2 (ja) 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR100793313B1 (ko) * 2006-07-27 2008-01-11 주식회사 대우일렉트로닉스 오엘이디 디스플레이 장치 및 그 구동방법
KR100812003B1 (ko) * 2006-08-08 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
DE102007001742A1 (de) * 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung
JP5092485B2 (ja) * 2007-03-27 2012-12-05 凸版印刷株式会社 有機エレクトロルミネッセンスディスプレイ及びその製造方法
KR100889690B1 (ko) 2007-08-28 2009-03-19 삼성모바일디스플레이주식회사 Ｄｃ―ｄｃ 컨버터 및 이를 이용한 유기전계발광표시장치
US8654037B2 (en) * 2007-12-06 2014-02-18 Telefonaktiebolaget Lm Ericsson (Publ) Arrangement for optical representation and wireless communication
KR101446770B1 (ko) * 2008-01-30 2014-11-03 삼성전자주식회사 디지털 일안 리플렉스 카메라
JP5216345B2 (ja) * 2008-01-31 2013-06-19 株式会社ジャパンディスプレイセントラル アクティブマトリクス型表示装置
TWI375070B (en) * 2008-04-25 2012-10-21 Chimei Innolux Corp Active matrix display and image display system using the active matrix display
JP4922244B2 (ja) * 2008-06-13 2012-04-25 パナソニック株式会社 有機ｅｌディスプレイパネルおよびその製造方法
JP5536365B2 (ja) * 2009-05-28 2014-07-02 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5287676B2 (ja) * 2009-11-13 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US8988331B2 (en) * 2009-06-29 2015-03-24 Seiko Epson Corporation Optical recording display device, driving method of the optical recording display device, electro-optical device and electronic apparatus
US9013562B2 (en) 2010-06-18 2015-04-21 Honeywell International Inc. Methods and systems for presenting sequential video frames
JP5947000B2 (ja) * 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
KR101162864B1 (ko) * 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR101761636B1 (ko) * 2010-07-20 2017-07-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101770633B1 (ko) * 2010-08-11 2017-08-24 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2012109203A (ja) * 2010-10-22 2012-06-07 Seiko Epson Corp 照明装置
US9390676B2 (en) * 2011-09-21 2016-07-12 International Business Machines Corporation Tactile presentation of information
JP6219562B2 (ja) * 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR102013316B1 (ko) * 2012-11-20 2019-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105448931B (zh) * 2014-08-22 2019-03-08 群创光电股份有限公司 显示面板的阵列基板
TWI563640B (en) * 2014-08-22 2016-12-21 Innolux Corp Array substrate of display panel
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
JP2016057488A (ja) * 2014-09-10 2016-04-21 株式会社ジャパンディスプレイ 自発光型表示装置
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
US9837682B1 (en) * 2016-08-29 2017-12-05 Microsoft Technology Licensing, Llc Variable layer thickness in curved battery cell
KR102642017B1 (ko) * 2016-11-30 2024-02-28 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102007374B1 (ko) * 2019-04-08 2019-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128486A (ja) 1983-12-16 1985-07-09 株式会社日本自動車部品総合研究所 表示装置
JPS60218626A (ja) 1984-04-13 1985-11-01 Sharp Corp カラ−液晶表示装置
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置
JPH0812354B2 (ja) 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH02170135A (ja) 1988-12-23 1990-06-29 Nec Corp 薄膜電界効果型トランジスタ素子アレイ
USRE35827E (en) * 1989-05-02 1998-06-23 Sgs-Thomson Microelectronics S.R.L. Surface field effect transistor with depressed source and/or drain areas for ULSI integrated devices
KR940009134B1 (ko) 1992-01-07 1994-10-01 삼성전자 주식회사 액정평판 표시장치와 그 제조방법
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3187254B2 (ja) * 1994-09-08 2001-07-11 シャープ株式会社 画像表示装置
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
US5815226A (en) 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
JPH09265113A (ja) 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP3036436B2 (ja) * 1996-06-19 2000-04-24 セイコーエプソン株式会社 アクティブマトリックス型有機ｅｌ表示体の製造方法
KR100544821B1 (ko) 1997-02-17 2006-01-24 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US20010043173A1 (en) 1997-09-04 2001-11-22 Ronald Roy Troutman Field sequential gray in active matrix led display using complementary transistor pixel circuits
US6307528B1 (en) * 1997-12-08 2001-10-23 Hughes Electronics Corporation Contrast organic light-emitting display
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US5998846A (en) * 1998-03-30 1999-12-07 Vanguard International Semiconductor Corporation Layout structure of multi-use coupling capacitors in reducing ground bounces and replacing faulty logic components
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000012799A (ja) * 1998-06-25 2000-01-14 Nec Ic Microcomput Syst Ltd 半導体メモリ装置とその製造方法
US6414341B1 (en) * 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
JP4158242B2 (ja) 1998-10-30 2008-10-01 ソニー株式会社 光書き込み型液晶ライトバルブ装置
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
WO2000033285A1 (en) * 1998-11-30 2000-06-08 Seiko Epson Corporation Electro-optical device and its manufacturing method
JP4092827B2 (ja) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000221903A (ja) 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4514871B2 (ja) 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
JP3711781B2 (ja) 1999-03-12 2005-11-02 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2000276078A (ja) * 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
US6509688B1 (en) 1999-07-08 2003-01-21 Lg. Philips Lcd Co., Ltd. Electro-luminescent display with storage capacitor formed in longitudinal direction of power supply line
KR100322539B1 (ko) * 1999-07-10 2002-03-18 윤종용 반도체 집적회로의 감지 증폭장치
KR100861756B1 (ko) 1999-07-14 2008-10-06 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001044366A (ja) * 1999-07-26 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2001018774A1 (en) 1999-09-08 2001-03-15 Matsushita Electric Industrial Co., Ltd. Electric circuit board, tft array substrate using the same, and liquid crystal display
JP2001085162A (ja) * 1999-09-10 2001-03-30 Sharp Corp 有機発光素子及びその製造方法
JP2001109404A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
TW480722B (en) 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
JP4780826B2 (ja) 1999-10-12 2011-09-28 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW478019B (en) 1999-10-29 2002-03-01 Semiconductor Energy Lab Self light-emitting device
TW493152B (en) 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
JP4493139B2 (ja) * 2000-02-02 2010-06-30 キヤノンアネルバ株式会社 電離真空計
US6636191B2 (en) 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US6305095B1 (en) * 2000-02-25 2001-10-23 Xilinx, Inc. Methods and circuits for mask-alignment detection
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4776792B2 (ja) 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP4601843B2 (ja) 2000-02-29 2010-12-22 株式会社半導体エネルギー研究所 発光装置
US6882102B2 (en) 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4637391B2 (ja) * 2000-03-27 2011-02-23 株式会社半導体エネルギー研究所 発光装置の作製方法
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
GB2360870A (en) 2000-03-31 2001-10-03 Seiko Epson Corp Driver circuit for organic electroluminescent device
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
TW461101B (en) * 2000-06-30 2001-10-21 Hannstar Display Corp Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof
JP4766628B2 (ja) 2000-07-31 2011-09-07 株式会社半導体エネルギー研究所 表示装置および表示装置の製造方法
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
GB0024488D0 (en) * 2000-10-05 2000-11-22 Koninkl Philips Electronics Nv Bistable chiral nematic liquid crystal display and method of driving the same
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
US6515428B1 (en) * 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
US6965124B2 (en) 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
GB2372620A (en) * 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4155389B2 (ja) 2001-03-22 2008-09-24 株式会社半導体エネルギー研究所 発光装置、その駆動方法及び電子機器
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
CN101673508B (zh) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
JP4027149B2 (ja) 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
EP1594347B1 (en) * 2003-02-13 2010-12-08 FUJIFILM Corporation Display apparatus and manufacturing method thereof
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP2014239173A (ja) * 2013-06-10 2014-12-18 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置

Also Published As

Publication number Publication date
TW200300920A (en) 2003-06-16
JPWO2003044762A1 (ja) 2005-03-24
KR20060002019A (ko) 2006-01-06
JP4099719B2 (ja) 2008-06-11
US8294637B2 (en) 2012-10-23
US20060267887A1 (en) 2006-11-30
JP2008004554A (ja) 2008-01-10
CN1558286A (zh) 2004-12-29
CN101146384A (zh) 2008-03-19
JP4873248B2 (ja) 2012-02-08
EP2287825A3 (en) 2012-08-15
CN1874630B (zh) 2010-12-08
KR100639623B1 (ko) 2006-10-31
CN100349055C (zh) 2007-11-14
TW582012B (en) 2004-04-01
KR20040053327A (ko) 2004-06-23
CN1874630A (zh) 2006-12-06
WO2003044762A1 (en) 2003-05-30
EP2287825A2 (en) 2011-02-23
US20060250333A1 (en) 2006-11-09
CN1589459B (zh) 2012-07-04
JP2008010427A (ja) 2008-01-17
KR100759306B1 (ko) 2007-09-17
US20140027793A1 (en) 2014-01-30
US7483001B2 (en) 2009-01-27
EP1447786A4 (en) 2008-04-02
JP2004295134A (ja) 2004-10-21
CN1589459A (zh) 2005-03-02
US20110042692A1 (en) 2011-02-24
JP4688041B2 (ja) 2011-05-25
US8525760B2 (en) 2013-09-03
US7982692B2 (en) 2011-07-19
JP2004295135A (ja) 2004-10-21
EP1447786A1 (en) 2004-08-18
JP4013915B2 (ja) 2007-11-28
KR20040062959A (ko) 2004-07-09
US20030132896A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
KR100553859B1 (ko) 전기 광학 장치
US7812895B2 (en) Thin film transistor (TFT) array panel with TFTs having varying leakage currents
US7456431B2 (en) Organic light emitting display
KR100473453B1 (ko) 액티브 매트릭스형 발광장치 및 그 제조방법
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US20060157711A1 (en) Thin film transistor array panel
JP2001109405A (ja) Ｅｌ表示装置
US8106409B2 (en) Thin film transistor array panel
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7038240B2 (en) Color display device
JP2004177972A (ja) アクティブマトリクス基板、及び表示装置
JP2004046210A (ja) 表示装置
JP2004046209A (ja) 表示装置
KR20100076635A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 14