JP6746937B2 - 電気光学装置、および電子機器 - Google Patents

Description

本発明は、電気光学装置、および電子機器の技術分野に関する。

近年、ヘッドマウントディスプレイのように虚像の形成を可能にする電子機器においては、発光素子としてＯＬＥＤ（（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた電気光学装置が用いられている。こうした電気光学装置では、特許文献１に記載されているように、カラー表示を実現する方法の１つとして、カラーフィルターを用いた方式が提案されている。

この方式は、白色発光のＯＬＥＤを光源として用い、赤色、緑色、青色の三原色のカラーフィルターを介して、赤色、緑色、青色の発光を得る方式である。ＯＬＥＤと三原色のいずれかの色のフィルターとを組み合わせて副画素とし、三原色の副画素を組み合わせて画素とする。そして、この画素をマトリクス状に配列して表示装置の画面を構成するが、この画素の配列方式として、同色の副画素を画面の縦方向（上下方向）または横方向（左右方向）に配列する方式が知られている。

しかしながら、白色発光のＯＬＥＤからの発光は拡散光である。また、ＯＬＥＤとカラーフィルターの間には、ＯＬＥＤを封止するための無機膜又は樹脂膜で構成された厚みのある透明層が存在する。そのため、カラーフィルター方式の電気光学装置では、ある副画素のＯＬＥＤからの発光の一部は、隣接する副画素のカラーフィルターを透過してしまい、画面を観察する角度によっては、混色が生じてしまう問題がある。

同色の副画素を画面の縦方向（上下方向）に配列する方式では、斜めから画面を観察しても、縦方向に関してはほとんど色ずれが生じない。一方、横（左右）方向については、斜めからパネルを観察した場合に、赤色と緑色が混色した光、赤色と青色が混色した光、緑色と青色が混色した光等の混色光が視認されるため、正面から観察した場合と比較して、色ずれが生じてしまう。

特許文献１は、赤色と緑色の副画素の反射電極を横方向（左右方向）に配列すると共に、青色の副画素の反射電極を、赤色と緑色の副画素の反射電極に対して縦方向（上下方向）に配列することを提案している。

特開２０１３−２１１１４７号公報

しかしながら、特許文献１に記載の電気光学装置では、各色の副画素用の走査線が、縦方向（上下方向）に配列されることになり、一水平走査期間に選択する走査線数が増加することになる。その結果、一水平走査期間における各走査線の選択時間が短くなり、データ転送線から画素への書き込みが難しくなる可能性がある。

また、特許文献１のように、青色の副画素における反射層の横方向（左右方向）の幅が、赤色の副画素と緑色の副画素とを合わせた一画素における横方向（左右方向）の幅よりも短いため、青色の光がトランジスターに照射され、トランジスター特性が変化する可能性がある。

本発明は、例えば上記課題に鑑みてなされたものであり、少なくとも１つの色の副画素を横（左右）方向に配列する場合でも、発光層からの光がトランジスターに照射されることを防ぎ、かつ、各走査線の選択時間が短くなることを防ぐことができる電気光学装置、および該電気光学装置を備えた電子機器を提供することを課題とする。

上記課題を解決するために本発明の電気光学装置の一態様は、第１の方向に延在する複数の第１の導電層と、第２の方向に延在する複数の第２の導電層と、前記複数の第１の導電層と前記複数の第２の導電層との各々の交差に対応して配列された複数の副画素と、を備え、前記複数の副画素は、前記第１の方向に隣接した表示色の異なる複数の副画素を一画素単位とし、前記複数の副画素の各々は、発光素子の第３の導電層と、複数のトランジスターと、を備え、前記複数のトランジスターは、前記第１の方向の幅が前記第２の方向の幅よりも狭い画素回路領域の内部に配置され、前記一画素単位に含まれる前記複数の副画素のうち、少なくとも１つの副画素の前記第３の導電層は、前記第１の方向の幅が前記第２の方向の幅よりも広く、かつ、前記一画素単位に含まれる前記複数のトランジスターのうち、少なくとも１つのトランジスターと重なり、前記複数の第１の導電層のうち１つの導電層は、前記一画素単位に含まれる前記複数の副画素の各々に含まれる前記複数のトランジスターの少なくとも１つと電気的に接続され、前記一画素単位に含まれる前記複数のトランジスターのうち、前記第１の方向の最も一方向側に位置するトランジスターの能動領域の前記第１の方向の最も一方向側の辺を通る第１の仮想線と、前記第１の方向の最も他方向側に位置するトランジスターの能動領域の前記第１の方向の最も他方向側の辺を通る第２の仮想線と、前記第２の方向の最も一方向側に位置するトランジスターの能動領域の前記第２の方向の最も一方向側の辺を通る第３の仮想線と、前記第２の方向の最も他方向側に位置するトランジスターの能動領域の前記第２の方向の最も他方向側の辺を通る第４の仮想線と、により囲まれる領域をトランジスターの配置領域規定し、前記一画素単位に含まれる複数の前記第３の導電層のうち、前記第１の方向の最も一方向側に位置する第３の導電層の前記第１の方向の最も一方向側の辺を通る第５の仮想線と、前記第１の方向の最も他方向側に位置する第３の導電層の前記第１の方向の最も他方向側の辺を通る第６の仮想線と、前記第２の方向の最も一方向側に位置する第３の導電層の前記第２の方向の最も一方向側の辺を通る第７の仮想線と、前記第２の方向の最も他方向側に位置する第３の導電層の前記第２の方向の最も他方向側の辺を通る第８の仮想線と、により囲まれる領域を第３の導電層の配置領域と規定したとき、前記第３の導電層の配置領域の中心位置は、前記トランジスターの配置領域の中心位置と異なっている、ことを特徴とする。

この態様によれば、少なくとも１つの副画素の第３の導電層、例えば反射層は、第１の方向、例えば行方向の幅が、第２の方向、例えば列方向の幅よりも広くなっている。例えば、青色の表示色の副画素における第３の導電層の一例としての反射層は、第１の方向の幅が第２の方向列方向の幅よりも広くなっている。したがって、電気光学装置の主光線が大きく傾斜する方向が、第１の方向となるように設計されている場合に、同色の副画素を表示面の第１の方向に配列することができる。その結果、斜めから表示面を観察しても、第１の方向に関してはほとんど色ずれが生じない電気光学装置が提供される。しかも、第３の導電層の一例としての反射層は、一画素単位に含まれる複数のトランジスターのうち、少なくとも１つのトランジスターと重なるように配置される。したがって、発光層からの光が、第３の導電層の一例としての反射層によって遮られ、少なくとも１つのトランジスターに照射されることを防止する。
また、第１、第２、第３および第４の仮想線により囲まれる領域として規定されるトランジスターの配置領域の中心位置は、第５、第６、第７および第８の仮想線により囲まれる領域として規定される第３の導電層の配置領域の中心位置と異なっている。したがって、第３の導電層は、トランジスターを確実に遮光できるように配置することが可能となる。

上述した電気光学装置の一態様において、前記複数の第１の導電層は、走査線であってもよい。この態様によれば、各表示色の副画素における複数のトランジスターは、第１の方向の幅が第２の方向の幅よりも狭い画素回路領域の内部に配置されているので、各表示色の副画素用の走査線を共通化することが可能となる。したがって、走査線の数を増加させることなく、一水平走査期間における各走査線の選択時間が短くなることを防止する。

上述した電気光学装置の一態様において、前記一画素単位に含まれる前記複数の副画素のうち、少なくとも１つの副画素の前記第３の導電層と、前記少なくとも１つの副画素の前記第３の導電層と重なる少なくとも１つのトランジスターとの間に、平面視において、前記少なくとも１つのトランジスターと重なるように前記第１の方向に延在する第４の導電層が設けられていてもよい。この態様によれば、第３の導電層と、第３の導電層と重なるトランジスターとの間には、平面視において、トランジスターと重なるように第１の方向に沿って第４の導電層、例えば電源配線が配置される。したがって、発光層からの光が、第４の導電層の一例としての電源配線によっても遮られ、トランジスターに照射されることを防止する。

上述した電気光学装置の一態様において、前記第４の導電層は、前記トランジスターに接続される電源配線であってもよい。この態様によれば、発光層からの光が、電源配線によっても遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

上述した電気光学装置の一態様において、前記第７の仮想線または前記第８の仮想線は、平面視において、前記第４の導電層と重なるようにしてもよい。この態様によれば、第３の導電層の辺であって、第２の方向のうち最も一方向側に位置する辺、または、第２の方向のうち最も他方向側に位置する辺が、平面視において第４の導電層と重なることになる。したがって、第３の導電層と第４の導電層は、平面視において第１の方向に隙間がないようにトランジスターに重なるので、発光層からの光が、第３の導電層と第４の導電層によって確実に遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

上述した電気光学装置の一態様において、前記少なくとも１つの副画素の前記第３の導電層の全体が、平面視において、前記第４の導電層と重なるようにしてもよい。この態様によれば、少なくとも１つの第３の導電層と第４の導電層は、平面視において隙間がないようにトランジスターに重なるので、発光層からの光が、第３の導電層と第４の導電層によって確実に遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

上述した電気光学装置の一態様において、前記一画素単位に含まれる前記複数の副画素に含まれる前記複数のトランジスターのうち、少なくとも１つのトランジスターのゲート層に接続され、前記第１の方向に延在する第５の導電層をさらに備え、前記一画素単位に含まれる複数の前記第３の導電層のうち、前記第２の方向において隣り合う２つの前記第３の導電層は、前記第２の方向において対向する辺が、平面視において、前記第５の導電層または前記複数の第１の導電層のうち１つの導電層と重なるようにしてもよい。この態様によれば、第２の方向において隣り合う２つの第３の導電層と、第５の導電層または複数の第１の導電層のうち１つの第１の導電層とは、平面視において隙間がないように重なる。したがって、発光層からの光が、少なくとも２つの第３の導電層と第５の導電層または複数の第１の導電層のうち１つの第１の導電層によって確実に遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

上述した電気光学装置の一態様において、前記第５の仮想線または前記第６の仮想線は、平面視において、前記第２の導電層と重なるようにしてもよい。この態様によれば、第３の導電層の辺であって、第１の方向のうち最も一方向側に位置する辺、または、第１の方向のうち最も他方向側に位置する辺が、平面視において第２の導電層に重なることになる。したがって、第３の導電層と第２の導電層は、平面視において第２の方向の隙間がないように重なるので、発光層からの光が、第３の導電層と第２の導電層によって確実に遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

上述した電気光学装置の一態様において、前記第２の方向に延在する定電位の第６の導電層をさらに備え、前記第１の仮想線または前記第２の仮想線は、平面視において、前記第６の導電層と重なるようにしてもよい。この態様によれば、第３の導電層の辺であって、第１の方向のうち最も一方向側に位置する辺、または、第１の方向のうち最も他方向側に位置する辺が、平面視において第６の導電層と重なることになる。したがって、第３の導電層と第６の導電層は、平面視において第２の方向に隙間がないように重なるので、発光層からの光が、第３の導電層と第６の導電層によって確実に遮られ、トランジスターに照射されることを防止する。その結果、トランジスターの特性を変化させず、発光素子が安定して駆動されることになる。

次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、ＯＬＥＤ等の発光素子を備えた電気光学装置により、色ずれがなく、かつ、発光層からの光によるトランジスターの特性の変化がなく、しかもデータ転送線から画素への書き込みが確実に行われる画像品質の高い電子機器が提供される。

本発明の第１実施形態に係る電気光学装置を示す斜視図である。 同実施形態に係る電気光学装置の構成を示すブロック図である。 画素回路の構成を示す回路図である。 画素回路の構成を示す回路図である。 一画素単位の画素の行方向の断面図である。 副画素の列方向の断面図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 本発明の第２実施形態に係る画素回路の構成を示す回路図である。 一画素単位の画素の行方向の断面図である。 副画素の列方向の断面図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 基板上に形成される各要素の説明図である。 電子機器の例を示す説明図である。 電子機器の他の例を示す説明図である。 電子機器の他の例を示す説明図である。

本発明の実施形態を、図面を用いて説明する。なお、以下の図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図１に示すように、電気光学装置１は、表示パネル２と、表示パネル２の動作を制御する制御回路３とを備える。表示パネル２は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル２が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。また、表示パネル２は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）基板８４の一端が接続される。
ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。

図２は、本実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル２と、制御回路３とを備える。
制御回路３には、図示省略された上位回路よりデジタルの画像データＶｄａｔａが同期信号に同期して供給される。ここで、画像データＶｄａｔａとは、表示パネル２（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。

制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル２に対して供給する。具体的には、制御回路３は、表示パネル２に対して、制御信号Ｃｔｒと、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）と、これらの信号に対して論理反転の関係にある制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）と、を供給する。
ここで、制御信号Ｃtrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。

さらに、制御回路３は、画像データＶｄａｔａに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、及び、表示パネル２が備える発光素子（後述するＯＬＥＤ）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｄａｔａに規定される発光素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル２に対して供給する。

図２に示すように、表示パネル２は、表示部１００と、これを駆動する駆動回路（データ転送線駆動回路５及び走査線駆動回路６）とを備える。
表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、Ｍ行の第１の導電層としての走査線２２が図において第１の方向、例えば行方向（Ｘ方向）に延在して設けられている。また、３列毎にグループ化された（３Ｎ）列の第２の導電層としてのデータ転送線２６が図において第２の方向、例えば列方向（Ｙ方向）に延在し、かつ、各走査線２２と互いに電気的な絶縁を保って設けられている。本実施形態において画素回路１１０は、Ｍ行×（３Ｎ）列でマトリクス状に配列されている。

ここで、Ｍ、Ｎは、いずれも自然数である。走査線２２及び画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様にデータ転送線２６及び画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。
ここで、データ転送線２６のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目及び（３ｎ）列目のデータ転送線２６が属している、ということになる。

なお、同一行の走査線２２と、同一グループに属する３列のデータ転送線２６とに対応した３つの画素回路１１０は、それぞれＧ（緑）、Ｒ（赤）、Ｂ（青）の表示色の副画素に対応して、これらの３つの副画素が表示すべきカラー画像の一画素単位としての１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

走査線駆動回路６は、１個のフレームの期間内にＭ本の走査線２２を１行毎に順番に走査するための走査信号Ｓｗｒを、制御信号Ｃtrに従って生成する。ここで、１、２、３、…、Ｍ行目の走査線２２に供給される走査信号Ｓｗｒを、それぞれＳｗｒ（１）、Ｓｗｒ（２）、Ｓｗｒ（３）、…、Ｓｗｒ（Ｍ−１）、Ｓｗｒ（Ｍ）と表記している。
なお、走査線駆動回路６は、走査信号Ｓｗｒ（１）〜Ｓｗｒ（Ｍ）のほかにも、当該走査信号Ｓｗｒに同期した各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

データ転送線駆動回路５は、（３Ｎ）列のデータ転送線２６の各々と１対１に対応して設けられる（３Ｎ）個のデータ転送回路ＤＴ、各グループを構成する３列のデータ転送線２６毎に設けられるＮ個のデマルチプレクサーＤＭ、及び、データ信号供給回路７０を備える。

データ信号供給回路７０は、制御回路３より供給される画像信号Ｖｉｄと制御信号Ｃｔｒとに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を時分割多重した画像信号Ｖｉｄに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。そして、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。デマルチプレクサーＤＭは、制御回路３からの制御信号Ｓｅｌおよび制御信号／Ｓｅｌに応じてオン／オフし、各グループを構成する３列のデータ転送線２６に、データ信号を順番に供給するものである。

図３は、表示部１００内に位置する各副画素の画素回路１１０の回路図である。図３に例示される通り、画素回路１１０は、発光素子４５と、駆動トランジスターＴｄｒと、書込制御トランジスターＴｗｒと、容量素子Ｃと、発光制御トランジスターＴｅｌと、補償トランジスターＴｃｍｐとを含んで構成される。なお、本実施形態においては、画素回路１１０の各トランジスター（Ｔｄｒ，Ｔｅｌ，Ｔｗｒ，Ｔｃｍｐ）をＰチャネル型としたが、Ｎチャネル型のトランジスターを利用することも可能である。

発光素子４５は、有機ＥＬ材料（ＯＬＥＤ）の発光層を含む発光機能層４６を第１電極（陽極）Ｅ１と第２電極（陰極）Ｅ２との間に介在させた電気光学素子である。第１電極Ｅ１は画素回路１１０毎に個別に形成され、第２電極Ｅ２は複数の画素回路１１０にわたり連続する。図３から理解される通り、発光素子４５は、第４の導電層としての第１電源導電体（以下、電源配線とする）４１と、第２電源導電体４２とを連結する経路上に配置される。電源配線４１には、高位側の電源電位Ｖｅｌが供給される。第２電源導電体４２には、低位側の電源電位（例えば接地電位）Ｖｃｔが供給される。本実施形態の画素回路１１０は、いわゆるカップリング駆動方式と、いわゆる電流プログラミング方式とのいずれの方式によっても駆動することが可能である。まず、カップリング駆動方式による駆動について説明する。

発光制御トランジスターＴｅｌは、駆動トランジスターＴｄｒの一対の電流端のうちの他方（ドレインまたはソース）と発光素子４５の第１電極Ｅ１との導通状態（導通／非導通）を制御するスイッチとして機能する。駆動トランジスターＴｄｒは、自身のゲート−ソース間の電圧に応じた電流量の駆動電流を生成する。発光制御トランジスターＴｅｌがオン状態に制御された状態では、駆動電流が駆動トランジスターＴｄｒから発光制御トランジスターＴｅｌを経由して発光素子４５に供給されることで発光素子４５が駆動電流の電流量に応じた輝度で発光する。また、発光制御トランジスターＴｅｌがオフ状態に制御された状態では発光素子４５に対する駆動電流の供給が遮断されることで発光素子４５は消灯する。発光制御トランジスターＴｅｌのゲートは制御線２８に接続される。

補償トランジスターＴｃｍｐは、駆動トランジスターＴｄｒの閾値電圧の変動を補償する機能を有する。発光制御トランジスターＴｅｌがオフ状態で、書込制御トランジスターＴｗｒおよび駆動トランジスターＴｄｒがオン状態に制御された状態においては、次のような動作が行われる。補償トランジスターＴｃｍｐがオン状態に制御されると、駆動トランジスターＴｄｒのゲート電位とドレインまたはソース電位が等しくなり、駆動トランジスターＴｄｒはダイオード接続となる。このため、駆動トランジスターＴｄｒを流れる電流がゲートノードおよびデータ転送線２６を充電する。詳細には、電流が、電源配線４１→駆動トランジスターＴｄｒ→補償トランジスターＴｃｍｐ→データ転送線２６という経路で流れる。このため、駆動トランジスターＴｄｒがオン状態に制御されることによって互いに接続状態にあるデータ転送線２６およびゲートノードは、初期状態の電位から上昇する。ただし、上記経路に流れる電流は、駆動トランジスターＴｄｒの閾値電圧を｜Ｖｔｈ｜とすると、ゲートノードが電位（Ｖｅｌ−｜Ｖｔｈ｜）に近づくにつれて流れにくくなる。その結果、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに、データ転送線２６およびゲートノードは電位（Ｖｅｌ−｜Ｖｔｈ｜）で飽和する。したがって、容量素子Ｃは、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を保持することになる。

本実施形態では、水平走査期間内に補償期間と書込期間を有しており、走査線駆動回路６は、各走査線２２に走査信号を供給することで複数の走査線２２の各々を水平走査期間毎に順次に選択する。走査線駆動回路６が選択した走査線２２に対応する各画素回路１１０の書込制御トランジスターＴｗｒはオン状態に遷移する。したがって、各画素回路１１０の駆動トランジスターＴｄｒもオン状態に遷移する。また、走査線駆動回路６は、各制御線２７に制御信号を供給することで複数の制御線２７の各々を補償期間毎に順次に選択する。走査線駆動回路６が選択した制御線２７に対応する各画素回路１１０の補償トランジスターＴｃｍｐはオン状態に遷移する。そして、容量素子Ｃは、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を保持する。走査線駆動回路６が各制御線２７に制御信号を供給することで各画素回路１１０の補償トランジスターＴｃｍｐをオフ状態に制御すると、データ転送線２６から駆動トランジスターＴｄｒのゲートノードに至るまでの経路はフローティング状態になる。しかし、容量素子Ｃによって（Ｖｅｌ−｜Ｖｔｈ｜）に維持される。次に、データ転送線駆動回路５は、外部回路から供給される画像信号が画素回路１１０毎に指定する階調に応じた階調電位（データ信号）を書込期間毎に容量素子Ｃｒｅｆに対して並列に供給する。そして、階調電位は容量素子Ｃｒｅｆを用いてレベルがシフトされ、その電位がデータ転送線２６と書込制御トランジスターＴｗｒとを経由して各画素回路１１０の駆動トランジスターＴｄｒのゲートに供給される。容量素子Ｃには駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を補償しつつ階調電位に応じた電圧が保持される。他方、書込期間での走査線２２の選択が終了すると、走査線駆動回路６は、各制御線２８に制御信号を供給することで当該制御線２８に対応する各画素回路１１０の発光制御トランジスターＴｅｌをオン状態に制御する。したがって、直前の書込期間で容量素子Ｃに保持された電圧に応じた駆動電流が駆動トランジスターＴｄｒから発光制御トランジスターＴｅｌを経由して発光素子４５に供給される。以上のように各発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示部１１０に表示される。そして、駆動トランジスターＴｄｒから発光素子４５に供給される駆動電流は、閾値電圧の影響が相殺されているため、駆動トランジスターＴｄｒの閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償される。また、階調レベルに応じた電流が発光素子４５に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

次に、図４を参照して電流プログラミング方式による駆動について説明する。走査線２２の走査信号がＬレベルになると、書込制御トランジスターＴｗｒがオン状態となる。また、制御線２７の制御信号がＬレベルになると、補償トランジスターＴｃｍｐがオン状態となる。したがって、駆動トランジスターＴｄｒは、ゲート電位と、発光制御トランジスターＴｅｌとの接続側のソース電位またはドレイン電位とが等しくなり、ダイオードとして機能する。そして、データ転送線２６のデータ信号がＬレベルになると、電流Ｉｄａｔａが、電源配線４１→駆動トランジスターＴｄｒ→補償トランジスターＴｃｍｐ→データ転送線２６という経路で流れる。また、そのときに、駆動トランジスターＴｄｒのゲートノードの電位に応じた電荷が容量素子Ｃに蓄積される。

制御線２７の制御信号がＨレベルになると、補償トランジスターＴｃｍｐはオフ状態となる。このとき、容量素子Ｃの両端の電圧は、電流Ｉｄａｔａが流れたときの電圧に保持される。制御線２８の制御信号がＬレベルとなると、発光制御トランジスターＴｅｌがオン状態となり、駆動トランジスターＴｄｒのソース・ドレイン間には、ゲート電圧に応じた電流Ｉｏｌｅｄが流れる。詳細には、この電流は、電源配線４１→駆動トランジスターＴｄｒ→発光制御トランジスターＴｅｌ→発光素子４５という経路で流れる。

ここで、発光素子４５に流れる電流Ｉｏｌｅｄは、駆動トランジスターＴｄｒのゲートノードと、電源配線４１との接続側のドレインノードまたはソースノードとの間の電圧で定まる。その電圧は、Ｌレベルの走査信号によって電流Ｉｄａｔａがデータ転送線２６に流れたときに、容量素子Ｃによって保持された電圧である。このため、制御線２８の制御信号がＬレベルになったときに、発光素子４５に流れる電流Ｉｏｌｅｄは、直前に流れた電流Ｉｄａｔａに略一致する。このように、電流プログラミング方式の駆動の場合には、電流Ｉｄａｔａによって発光輝度が規定される。なお、走査線２２は制御線２７と異なる配線としたが、走査線２２と制御線２７とを一本の配線としてもよい。

第１実施形態の電気光学装置１の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の電気光学装置１とは相違させている。図５は、図７ないし図１１のＩ−Ｉ’線を含む断面に対応した断面図である。図６は、図７ないし図１１のＩＩ−ＩＩ’線を含む断面に対応した断面図である。図７ないし図１１は、電気光学装置１の各要素を形成する各段階での基板１０の表面の様子を、一画素単位の画素の２個分に着目して図示した平面図である。なお、図７ないし図１１は平面図であるが、各要素の視覚的な把握を容易化する観点から、図５および図６と共通する各要素には図５および図６と同態様のハッチングが便宜的に付加されている。

図５、図６および図７から理解される通り、珪素等の半導体材料で形成された基板１０の表面には、画素回路１１０の各トランジスターＴｄｒ，Ｔｗｒ，Ｔｅｌ，Ｔｃｍｐの能動領域１０Ａ（ソース／ドレイン領域）が形成される。能動領域１０Ａにはイオンが注入される。画素回路１１０の各トランジスターＴｄｒ，Ｔｗｒ，Ｔｅｌ，Ｔｃｍｐのアクティブ層はソース領域とドレイン領域との間に存在し、能動領域１０Ａとは別種類のイオンが注入されるが、便宜的に能動領域１０Ａと一体に記載している。また、本実施形態においても、容量素子Ｃを構成する領域においても能動領域１０Ａが形成され、能動領域１０Ａには不純物が注入されて電源に接続される。そして、能動領域１０Ａを一方の電極とし、絶縁層を介して形成された容量電極を他方の電極とするいわゆるＭＯＳ容量を構成する。また、容量素子Ｃを構成する領域における能動領域１０Ａは電源電位部としても機能する。図７から理解される通り、補償トランジスターＴｃｍｐの能動領域１０Ａは導通孔ＨＡ１が設けられた部分において、書込制御トランジスターＴｗｒの能動領域１０Ａとはつながっている。したがって、補償トランジスターＴｃｍｐの電流端は、書込制御トランジスターＴｗｒの電流端としても機能する。図５および図６から理解される通り、能動領域１０Ａが形成された基板１０の表面は絶縁膜Ｌ０（ゲート絶縁膜）で被覆され、各トランジスターのゲート層Ｇ（Ｇｄｒ，Ｇｗｒ，Ｇｅｌ，Ｇｃｍｐ）が絶縁膜Ｌ０の面上に形成される。各トランジスターのゲート層Ｇは、絶縁膜Ｌ０を挟んでアクティブ層に対向する。また、図７に例示される通り、駆動トランジスターＴｄｒのゲート層Ｇｄｒは、容量素子Ｃを構成する領域に形成された能動領域１０Ａまで延びて形成され、下部容量電極層ＣＡ１を構成している。

また、本実施形態においては、図７に示すように、Ｇ（緑）、Ｒ（赤）、Ｂ（青）の各副画素における複数のトランジスターＴｄｒ，Ｔｗｒ，Ｔｅｌ，Ｔｃｍｐは、行方向（Ｘ方向）の幅が列方向の幅よりも狭い画素回路領域に内部に配置されている。なお、図７ないし図１１においては、Ｂ（青）の各副画素における複数のトランジスターをＢｔｒとして示している。また、Ｒ（赤）の各副画素における複数のトランジスターをＲｔｒとして示している。さらに、Ｇ（緑）の各副画素における複数のトランジスターをＧｔｒとして示している。

図７において点線で示した矩形の領域は、一画素単位におけるトランジスターの配置領域Ｒ１を表している。本実施形態では、トランジスターの能動領域１０Ａの辺を通る仮想線であって、行方向（Ｘ方向）のうち最も一方向側（図７においては左側）に位置する駆動トランジスターＴｄｒの能動領域１０Ａの辺を通る仮想線を第１の仮想線Ｌ１とする。また、行方向（Ｘ方向）のうち最も他方向側（図７においては右側）に位置する容量素子Ｃの能動領域１０Ａの辺を通る仮想線を第２の仮想線Ｌ２とする。
また、本実施形態では、列方向（Ｙ方向）のうち最も一方向側（図７においては上側）に位置する発光制御トランジスターＴｅｌの能動領域１０Ａの辺を通る仮想線を第３の仮想線Ｌ３とする。さらに、列方向（Ｙ方向）のうち最も他方向側（図７においては下側）に位置する駆動トランジスターＴｄｒの能動領域１０Ａの辺を通る仮想線を第４の仮想線Ｌ４とする。
本実施形態では、一画素単位におけるトランジスターの配置領域Ｒ１を、これらの仮想線、第１の仮想線Ｌ１、第２の仮想線Ｌ２、第３の仮想線Ｌ３、および第４の仮想線Ｌ４により囲まれる領域として規定している。

図５および図６から理解される通り、各トランジスターのゲート層Ｇおよび下部容量電極層ＣＡ１が形成された絶縁膜Ｌ０の面上には、複数の絶縁層Ｌ（ＬＡ〜ＬＥ）と複数の導電層（配線層）とを交互に積層した多層配線層が形成される。各絶縁層Ｌは、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。なお、以下の説明では、導電層（単層または複数層）の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。

絶縁層ＬＡは、各トランジスターのゲート層Ｇが形成された絶縁膜Ｌ０の面上に形成される。図５、図６および図８から理解される通り、絶縁層ＬＡの面上には、上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４と、複数の中継電極ＱＢ（ＱＢ２，ＱＢ３，ＱＢ４，ＱＢ５，ＱＢ６，ＱＢ７）とが同層から形成される。図５ないし図８から理解される通り、上部容量電極層ＣＡ２は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ５を介して駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。上部容量電極層ＣＡ２には、平面視において、駆動トランジスターＴｄｒのゲート層Ｇｄｒの一部と下部容量電極層ＣＡ１が形成された領域を取り囲むように開口部５０が形成される。

開口部５０には、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４が上部容量電極層ＣＡ２と同層に形成される。上部容量電極層ＣＡ３には開口部５２が形成され、上部容量電極層ＣＡ４は開口部５２内に形成される。つまり、上部容量電極層ＣＡ２と上部容量電極層ＣＡ３は互いに離間して形成され電気的に絶縁されており、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４は互いに離間して形成され電気的に絶縁されている。上部容量電極層ＣＡ３は、駆動トランジスターＴｄｒのゲート層Ｇｄｒと書込制御トランジスターＴｗｒのドレイン領域またはソース領域とを接続する配線層としても機能している。すなわち、図５、図６および図８から理解される通り、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ２を介して書込制御トランジスターＴｗｒの能動領域１０Ａに導通するとともに、絶縁層ＬＡの導通孔ＨＢ２を介して駆動トランジスターＴｄｒのゲート層Ｇｄｒに導通する。

駆動トランジスターＴｄｒと補償トランジスターＴｃｍｐおよび発光制御トランジスターＴｅｌとの導通部には中継電極ＱＢ４が上部容量電極層ＣＡ２と同層に形成される。補償トランジスターＴｃｍｐと書込制御トランジスターＴｗｒとの導通部には中継電極ＱＢ３が上部容量電極層ＣＡ２と同層に形成される。補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐの導通部には中継電極ＱＢ５が上部容量電極層ＣＡ２と同層に形成される。書込制御トランジスターＴｗｒのゲート層Ｇｗｒの導通部には中継電極ＱＢ２が上部容量電極層ＣＡ２と同層に形成される。発光制御トランジスターＴｅｌと画素電極としての第１電極Ｅ１との導通部には中継電極ＱＢ６が上部容量電極層ＣＡ２と同層に形成される。また、発光制御トランジスターＴｅｌのゲート層Ｇｅｌの導通部には中継電極ＱＢ６が上部容量電極層ＣＡ２と同層に形成される。

図６および図８から理解される通り、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。また、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ７を介して補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。さらに、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ８を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ２は、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して書込制御トランジスターＴｗｒのゲート層Ｇｗｒに導通する。中継電極ＱＢ３は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１を介して書込制御トランジスターＴｗｒのソース領域またはドレイン領域を形成すると共に、補償トランジスターＴｃｍｐのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ５は、絶縁層ＬＡを貫通する導通孔ＨＢ３を介して補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐに導通する。中継電極ＱＢ６は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ７は、絶縁層ＬＡを貫通する導通孔ＨＢ４を介して発光制御トランジスターＴｅｌのゲート層Ｇｅｌに導通する。

絶縁層ＬＢは、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、上部容量電極層ＣＡ４と、複数の中継電極ＱＢ（ＱＢ２，ＱＢ３，ＱＢ４，ＱＢ５，ＱＢ６，ＱＢ７）とが形成された絶縁層ＬＡの面上に形成される。図５、図６および図９から理解される通り、絶縁層ＬＢの面上には、第４の導電層としての電源配線４１と、走査線２２と、補償トランジスターＴｃｍｐの制御線２７と、複数の中継電極ＱＣ（ＱＣ１，ＱＣ３）とが同層から形成される。電源配線４１は、多層配線層内の配線（図示略）を介して、高位側の電源電位Ｖｅｌが供給される実装端子に導通する。なお、電源配線４１は、表示部１００の表示領域（図示略）内に形成される。また、図示を省略するが、表示領域の周辺領域内には別の電源配線が形成される。この電源配線は、多層配線層内の配線（図示略）を介して、低位側の電源電位Ｖｃｔが供給される実装端子に導通する。電源配線４１および低位側の電源電位Ｖｃｔが供給される電源配線は、例えば銀やアルミニウムを含有する導電材料で例えば１００ｎｍ程度の膜厚に形成される。

電源配線４１は、前述の通り高位側の電源電位Ｖｅｌが供給される電源配線であり、図９から理解される通り、上部容量電極層ＣＡ２の開口部５０およびその周囲の上部容量電極層ＣＡ２を各画素において覆う。電源配線４１は、さらに、列方向（Ｙ方向）において隣り合う画素回路１１０の中継電極ＱＣ３の位置まで延びて形成されている。この隣り合う画素回路１１０との連続部には開口部５３が形成されて、画素電極導通部（発光制御トランジスターＴｅｌと中継電極ＱＣ３の導通部）を取り囲むように配置される。また、電源配線４１は、行方向（Ｘ方向）において隣り合う画素回路１１０間において隙間なく連続して形成されたパターンである。

図６および図９から理解される通り、表示領域内に形成された電源配線４１は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ３及びＨＣ１３を介して上部容量電極層ＣＡ２に導通する。また、電源配線４１は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ５、ＨＣ６を介して上部容量電極層ＣＡ２に導通する。したがって、図６、図７ないし図９から理解される通り、電源配線４１は、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ３、ＨＡ４とを介して、容量素子Ｃを構成する領域に形成された能動領域１０Ａに導通する。さらに、図６、図８および図９から理解される通り、電源配線４１は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ７を介して上部容量電極層ＣＡ２に導通する。したがって、図６、図７ないし図９から理解される通り、電源配線４１は、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＣ７を介して、駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。すなわち、上部容量電極層ＣＡ２は、駆動トランジスターＴｄｒのソース領域またはドレイン領域と、電源配線４１とを接続する配線層としても機能している。図８および図９から理解される通り、電源配線４１は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ４、ＨＣ８を介して上部容量電極層ＣＡ４に導通する。

図８および図９から理解される通り、走査線２２は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ２を介して中継電極ＱＢ２に導通する。したがって、図７ないし図９から理解される通り、走査線２２は、中継電極ＱＢ２と、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して書込制御トランジスターＴｗｒのゲート層Ｇｗｒに導通する。走査線２２は、図９から理解される通り、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ４からは電気的に絶縁される。

図８および図９から理解される通り、第５の導電層としての制御線２７は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１０を介して中継電極ＱＢ５に導通する。したがって、図７ないし図９から理解される通り、制御線２７は、中継電極ＱＢ５と、絶縁層ＬＡを貫通する導通孔ＨＢ３を介して補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐに導通する。制御線２７は、図９から理解される通り、画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ４からは電気的に絶縁される。

図８および図９から理解される通り、第５の導電層としての制御線２８は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１２を介して中継電極ＱＢ７に導通する。したがって、図７ないし図９から理解される通り、制御線２８は、中継電極ＱＢ７と、絶縁層ＬＡを貫通する導通孔ＨＢ４を介して発光制御トランジスターＴｅｌのゲート層Ｇｅｌに導通する。制御線２８は、図９から理解される通り、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ４からは電気的に絶縁される。

図９から理解される通り、中継電極ＱＣ３は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１１を介して中継電極ＱＢ６に導通する。したがって、図７ないし図９から理解される通り、中継電極ＱＣ３は、中継電極ＱＢ６と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌの能動領域１０Ａに導通する。

図９から理解される通り、中継電極ＱＣ１は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１を介して中継電極ＱＢ３に導通する。したがって、図７ないし図９から理解される通り、中継電極ＱＣ１は、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して書込制御トランジスターＴｗｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。同様に、中継電極ＱＣ１は、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

絶縁層ＬＣは、電源配線４１、走査線２２、制御線２７、制御線２８、中継電極ＱＣ１，ＱＣ３が形成された絶縁層ＬＢの面上に形成される。図５、図６および図１０から理解される通り、絶縁層ＬＣの面上には、データ転送線２６と、第５の導電層としての中継電極ＱＤ１，ＱＤ２，ＱＤ３とが同層から形成される。データ転送線２６は、複数の画素回路１１０にわたり列方向（Ｙ方向）に直線状に延在し、絶縁層ＬＣにより走査線２２、制御線２７、制御線２８および電源配線４１からは電気的に絶縁される。具体的には、データ転送線２６は、図９および図１０から理解される通り、画素回路１１０毎に絶縁層ＬＣに形成された導通孔ＨＤ１を介して中継電極ＱＣ１に導通する。したがって、図７ないし図１０から理解される通り、データ転送線２６は、中継電極ＱＣ１と、絶縁層ＬＢを貫通する導通孔ＨＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して能動領域１０Ａと導通する。この能動領域１０Ａは、書込制御トランジスターＴｗｒおよび補償トランジスターＴｃｍｐが連結された能動領域１０Ａである。また、データ転送線２６は、中継電極ＱＣ１と、走査線２２と、制御線２７と、制御線２８と、電源配線４１との上層の位置を通過するように形成される。したがって、書込制御トランジスターＴｗｒのチャネル長の方向（列方向（Ｙ方向））に沿って延在するとともに平面視で、走査線２２と、制御線２７と、制御線２８と、電源配線４１とを介して書込制御トランジスターＴｗｒに重なる。

図５、図６および図１０から理解される通り、中継電極ＱＤ１は、絶縁層ＬＣを貫通する導通孔ＨＤ３を介して、Ｂ（青）の表示色の副画素における中継電極ＱＣ３に導通する。したがって、中継電極ＱＤ１は、導通孔ＨＤ３と、中継電極ＱＣ３と、導通孔ＨＣ１１と、中継電極ＱＢ６と、導通孔ＨＡ９とを介して、Ｂ（青）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

図５、図６および図１０から理解される通り、中継電極ＱＤ２は、絶縁層ＬＣを貫通する導通孔ＨＤ３を介して、Ｒ（赤）の表示色の副画素における中継電極ＱＣ３に導通する。したがって、中継電極ＱＤ２は、導通孔ＨＤ３と、中継電極ＱＣ３と、導通孔ＨＣ１１と、中継電極ＱＢ６と、導通孔ＨＡ９とを介して、Ｒ（赤）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

図５、図６および図１０から理解される通り、中継電極ＱＤ３は、絶縁層ＬＣを貫通する導通孔ＨＤ３を介して、Ｇ（緑）の表示色の副画素における中継電極ＱＣ３に導通する。したがって、中継電極ＱＤ３は、導通孔ＨＤ３と、中継電極ＱＣ３と、導通孔ＨＣ１１と、中継電極ＱＢ６と、導通孔ＨＡ９とを介して、Ｇ（緑）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

絶縁層ＬＤは、データ転送線２６と、複数の中継電極ＱＤ（ＱＤ１，ＱＤ２，ＱＤ３）とが形成された絶縁層ＬＣの面上に形成される。図５、図６および図１１から理解される通り、絶縁層ＬＤの面上には、第３の導電層としての反射層４３Ｒ，４３Ｇ，４３Ｂが形成される。反射層４３Ｒは、Ｒ（赤）の表示色の副画素における反射層である。反射層４３Ｇは、Ｇ（緑）の表示色の副画素における反射層である。反射層４３Ｂは、Ｂ（青）の表示色の副画素における反射層であり、図１１から理解されるように、平面視において、各色の副画素の駆動トランジスターＴｄｒと重なるように、行方向（Ｘ方向）に沿って配置される。したがって、反射層４３Ｂは、平面視において、Ｂ（青）の副画素の駆動トランジスターＴｄｒ、Ｒ（赤）の副画素の駆動トランジスターＴｄｒ、Ｇ（緑）の副画素の駆動トランジスターＴｄｒ、即ち、表示すべきカラー画像の一画素単位を構成する３つの駆動トランジスターＴｄｒと重なるように、行方向（Ｘ方向）に沿って配置される。

反射層４３Ｒは、絶縁層ＬＤを貫通する導通孔ＨＥ２を介して、中継電極ＱＤ２と導通する。つまり、反射層４３Ｒは、導通孔ＨＥ２、中継電極ＱＤ２、導通孔ＨＤ３、中継電極ＱＣ３、導通孔ＨＣ１１、中継電極ＱＢ６、および導通孔ＨＡ９を介して、Ｒ（赤）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

反射層４３Ｇは、絶縁層ＬＤを貫通する導通孔ＨＥ３を介して、中継電極ＱＤ３と導通する。つまり、反射層４３Ｇは、導通孔ＨＥ３、中継電極ＱＤ３、導通孔ＨＤ３、中継電極ＱＣ３、導通孔ＨＣ１１、中継電極ＱＢ６、および導通孔ＨＡ６を介して、Ｇ（緑）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

反射層４３Ｂは、絶縁層ＬＤを貫通する導通孔ＨＥ１を介して、中継電極ＱＤ１と導通する。つまり、反射層４３Ｂは、導通孔ＨＥ１、中継電極ＱＤ１、導通孔ＨＤ３、中継電極ＱＣ３、導通孔ＨＣ１１、中継電極ＱＢ６、および導通孔ＨＡ９を介して、Ｂ（青）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
なお、図１１に示すように、平面視において、反射層４３Ｒ，４３Ｇ，４３Ｂの順序で反射層が設けられ、これらの反射層４３Ｒ，４３Ｇ，４３Ｂと重なる各色の副画素の複数のトランジスターが、一画素単位の画素における複数のトランジスターとなる。したがって、反射層４３Ｂは、列方向（Ｙ方向）において、一つ後の一画素単位の画素におけるＢ（青）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通することになる。

反射層４３Ｒ，４３Ｇ，４３Ｂは、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば１００ｎｍ程度の膜厚に形成される。反射層４３Ｒ，４３Ｇ，４３Ｂは、図１１に示すように、平面視において、各色の副画素のトランジスターと重なるように配置される。したがって、外光の侵入が反射層４３Ｂ，４３Ｒ，４３Ｇにより防止され、光照射に起因した各トランジスターの電流リークを防止できるという利点がある。

また、本実施形態においては、各色の副画素における複数のトランジスターは、列方向（Ｙ方向）に沿って配置されているが、各色の副画素における反射層４３Ｒ，４３Ｇ，４３Ｂは、行方向（Ｘ方向）に沿って配置されている。したがって、走査線２２を各色の副画素の書込制御トランジスターＴｗｒにおいて共通化しつつ、各色の副画素の表示領域を、行方向（Ｘ方向）に横長の形式にすることができる。

図１１において一点鎖線で示した矩形の領域は、一画素単位における第３の導電層としての反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を表している。本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線であって、行方向（Ｘ方向）のうち最も一方向側（図１１においては左側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第５の仮想線Ｌ５とする。また、行方向（Ｘ方向）のうち最も他方向側（図１１においては右側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第６の仮想線Ｌ６とする。
また、本実施形態では、列方向（Ｙ方向）のうち最も一方向側（図１１においては上側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第７の仮想線Ｌ７とする。さらに、列方向（Ｙ方向）のうち最も他方向側（図７においては下側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第８の仮想線Ｌ８とする。
本実施形態では、一画素単位における反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を、これらの仮想線、第５の仮想線Ｌ５、第６の仮想線Ｌ６、第７の仮想線Ｌ７、および第８の仮想線Ｌ８により囲まれる領域として規定している。

絶縁層ＬＥは、反射層４３Ｒ，４３Ｇ，４３Ｂが形成された絶縁層ＬＤの面上に形成される。絶縁層ＬＥの表面には、図５に例示される通り、中継電極ＱＥ１が形成される。
中継電極ＱＥ１は、絶縁層ＬＥを貫通する導通孔ＨＦ１を介して反射層４３Ｒ，４３Ｇ，４３Ｂに導通する。中継電極ＱＥ１は、画素電極導通部を構成する中継電極の一つであり、図５ないし図１１から理解される通り、反射層４３Ｒ，４３Ｇ，４３Ｂ、複数の中継電極、および複数の導通孔を介して、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

図５および図６から理解される通り、中継電極ＱＥ１が形成された絶縁層ＬＥの面上には光路調整層６０が形成される。光路調整層６０は、各画素回路１１０の共振構造の共振波長（すなわち表示色）を規定する光透過性の膜体である。表示色が同じ画素では、共振構造の共振波長は略同じであり、表示色が異なる画素では、共振構造の共振波長は異なるように設定される。本実施形態では、図６に示すように、Ｒ（赤）の表示色の副画素では光路調整層６０が２層に形成されている。また、Ｇ（緑）の表示色の副画素では光路調整層６０が１層に形成されている。そして、Ｂ（青）の表示色の副画素では光路調整層６０が形成されていない。

図５および図６に例示される通り、光路調整層６０の面上には、各色の副画素毎の第１電極Ｅ１が形成される。第１電極Ｅ１は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の光透過性の導電材料で形成される。第１電極Ｅ１は、図３および図４を参照して前述した通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第１電極Ｅ１は、図５および図６から理解される通り、光路調整層６０に形成された導通孔ＨＧ１を介して中継電極ＱＥ１に導通する。したがって、図５および図６から理解される通り、第１電極Ｅ１は、光路調整層６０、反射層４３Ｒ，４３Ｇ，４３Ｂ、複数の中継電極、および複数の導通孔を介して、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

第１電極Ｅ１が形成された光路調整層６０の面上には、図５および図６に例示される通り、基板１０の全域にわたり画素定義層６５が形成される。画素定義層６５は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。画素定義層６５により、各表示色の副画素における第１電極Ｅ１に対応する開口部が形成される。
開口部の大きさは、Ｂ（青）色の副画素の開口部の大きさが最も大きく、Ｇ（緑）色の副画素の開口部がその次に大きい。そして、Ｒ（赤）色の副画素の開口部は最も小さくなっている。但し、表示色が異なる二つの副画素の開口部の大きさを等しくして、残る一つの副画素の開口部を最も大きくしてもよい。さらに、各色の副画素の開口部の大きさを等しくしてもよい。
開口部は、列方向（Ｙ方向）には、Ｂ（青）色、Ｇ（緑）色、およびＲ（赤）色の副画素の順序で共通のピッチで配列される。また、同一色の副画素の開口部は、行方向（Ｘ方向）にわたり共通のピッチで配列される。

図５および図６に示すように、第１電極Ｅ１の上層には、発光機能層４６、第２電極Ｅ２、および封止体４７が積層され、以上の各要素が形成された基板１０の表面には封止基板（図示略）が例えば接着剤で接合される。封止基板は、基板１０上の各要素を保護するための光透過性の板状部材（例えばガラス基板）である。なお、封止基板の表面または封止体４７の表面に副画素の画素回路毎にカラーフィルターが形成される。カラーフィルターとしては、Ｂ（青）色のカラーフィルターＣＦＢ、Ｇ（緑）色のカラーフィルターＣＦＧ、およびＲ（赤）色のカラーフィルターＣＦＲが用いられる。

以上に説明した通り、本実施形態では、各色の副画素における複数のトランジスターは、行方向（Ｘ方向）の幅が列方向（Ｙ方向）の幅よりも狭い画素回路領域の内部に配置されているので、走査線２２を各色の副画素の書込制御トランジスターＴｗｒにおいて共通化することが可能となり、一水平走査期間に選択する走査線２２の数を増加させることがない。その結果、一水平走査期間における各走査線２２の選択時間が短くなることを防ぎ、データ転送線２６から第１電極Ｅ１へデータを確実に書き込むことができる。

本実施形態では、図１１に示すように、一画素単位における複数のトランジスターの配置領域Ｒ１の中心位置ＣＴ１と、一画素単位における反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２の中心位置ＣＴ２とは異なっている。
反射層４３Ｒ，４３Ｇ，４３Ｂの大きさは、画素定義層６５によって規定される開口部の大きさによって決まるため、限られた大きさとなっている。このような限られた大きさの反射層４３Ｒ，４３Ｇ，４３を用いて、発光機能層４６からトランジスターへの光の照射を確実に防ぐためには、反射層４３Ｒ，４３Ｇ，４３Ｂの位置を適切な位置に移動させる必要がある。
そこで、本実施形態では、複数のトランジスターの配置領域Ｒ１の中心位置ＣＴ１と、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２の中心位置ＣＴ２とを異ならせることにより、反射層４３Ｒ，４３Ｇ，４３によって、発光機能層４６からトランジスターへの光の照射を確実に防いでいる。つまり、各色の副画素における反射層４３Ｂ，４３Ｇ，４３Ｒが、各色の副画素におけるトランジスターと重なるように、行方向（Ｘ方向）に沿って配置される。したがって、発光機能層４６からの光がトランジスターに照射されることを防ぐことができ、トランジスターの特性を変化させることがない。
特に、最も面積が大きい青色の副画素における反射層４３Ｂが、各色の副画素における駆動トランジスターＴｄｒに重なるように配置されている。したがって、細かな階調表示に影響を与える駆動トランジスターＴｄｒに対する発光機能層４６からの光の照射を確実に防ぎ、駆動トランジスターＴｄｒの特性の変化を防いで、正確な階調表示を可能とする。

また、本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂと、反射層４３Ｒ，４３Ｇ，４３Ｂと重なるトランジスターとの間には、平面視において、トランジスターと重なるように行方向（Ｘ方向）に延在する電源配線４１が設けられている。したがって、発光機能層４６からの光は、反射層４３Ｂだけでなく、他の配線よりも比較的な大きな面積の電源配線４１によっても遮られ、より一層確実に、駆動トランジスターＴｄｒに照射されることを防ぐことができる。したがって、細かな階調表示に影響を与える駆動トランジスターＴｄｒに対する発光機能層４６からの光の照射をより一層確実に防ぎ、駆動トランジスターＴｄｒの特性の変化を防いで、正確な階調表示を可能とする。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第７の仮想線Ｌ７と第８の仮想線Ｌ８は、平面視において、電源配線４１の上に位置している。したがって、平面視において、反射層４３Ｒと電源配線４１との隙間、および、反射層４３Ｂと電源配線４１との隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。なお、本実施形態では、反射層４３Ｒと反射層４３Ｂの両方が、平面視において電源配線４１と重なる態様であるため、第７の仮想線Ｌ７と第８の仮想線Ｌ８の両方が電源配線４１の上に位置している。しかし、本発明はこのような構成に限定される訳ではなく、電源配線４１の配置の態様に応じて、第７の仮想線Ｌ７または第８の仮想線Ｌ８のいずれかの仮想線が電源配線４１の上に位置していればよい。

本実施形態では、図１１に示すように、反射層４３Ｒの辺のうち、列方向（Ｙ方向）の他方側（図１１において下側）の辺４３Ｒ−ＢＬと、反射層４３Ｇの辺のうち、列方向（Ｙ方向）の一方側（図１１において上側）の辺４３Ｇ−ＴＬとは、列方向（Ｙ方向）において対向している。そして、辺４３Ｒ−ＢＬと辺４３Ｇ−ＴＬは、平面視において制御線２７の上に位置している。

同様に、図１１に示すように、反射層４３Ｇの辺のうち、列方向（Ｙ方向）の他方側（図１１において下側）の辺４３Ｇ−ＢＬと、反射層４３Ｂの辺のうち、列方向（Ｙ方向）の一方側（図１１において上側）の辺４３Ｂ−ＴＬとは、列方向（Ｙ方向）において対向している。そして、辺４３Ｇ−ＢＬと辺４３Ｂ−ＴＬは、平面視において走査線２２の上に位置している。

以上のように、本実施形態では、列方向（Ｙ方向）において対向する反射層４３Ｒ，４３Ｇ，４３Ｂの辺４３Ｒ−ＢＬ，４３Ｇ−ＴＬ，４３Ｇ−ＢＬ，４３Ｂ−ＴＬが、平面視において制御線２７と走査線２２の上に位置している。したがって、平面視において、反射層４３Ｒおよび反射層４３Ｇと制御線２７との隙間、並びに、反射層４３Ｇおよび反射層４３Ｂと走査線２２との隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの列方向において対向する辺が、平面視において制御線２７および走査線２２の上に位置している構成となっている。しかし、本発明はこのような構成に限定される訳ではなく、列方向で隣り合う少なくとも２つの反射層における列方向で対向する辺が、平面視において、制御線または走査線２２の上に位置していればよい。制御線は、制御線２７だけではなく、制御線２８であってもよい。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第２の仮想線Ｌ２は、平面視において、データ転送線２６の上に位置している。したがって、平面視において、反射層４３Ｒ，４３Ｇ，４３Ｂとデータ転送線２６との隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。平面視においてデータ転送線２６の上に位置する仮想線は、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第１の仮想線Ｌ１であってもよいし、第２の仮想線Ｌ２と第１の仮想線Ｌ１の両方であってもよい。

また、本実施形態では、各色の副画素における複数のトランジスターを列方向（Ｙ方向）に沿って配置しつつ、各色の副画素における反射層４３Ｂ，４３Ｇ，４３Ｒは、行方向（Ｘ方向）に沿って配置する。したがって、電気光学装置１の主光線が大きく傾斜する方向が、行方向（Ｘ方向）となるように設計されていた場合であっても、走査線２２の数を増加させることなく、同色の副画素を表示面の行方向（Ｘ方向）に配列することができる。その結果、斜めから表示面を観察しても、行方向（Ｘ方向）に関してはほとんど色ずれが生じない電気光学装置１が提供される。

なお、上述した実施形態においては、図１１から理解されるように、反射層の面積は、反射層４３Ｂの面積が最も大きく、反射層４３Ｇの面積がその次に大きくなっている。そして、反射層４３Ｒの面積が最も小さくなっている。

しかし、本発明は、このような構成に限定されるものではなく、例えば、図１２に示すように、反射層４３Ｂ、反射層４３Ｇ、および反射層４３Ｒの面積を等しくしてもよい。図１２に示す例では、このように構成することにより、反射層４３Ｂの全体が、平面視において、電源配線４１と重なっている。
なお、図１２においては、反射層４３Ｂの行方向（Ｘ方向）における一方向側（左側）の辺が、電源配線４１の行方向（Ｘ方向）における一方向側（左側）の辺からはみ出しているように見える。しかしながら、電源配線４１は、上述したように、行方向（Ｘ方向）において、複数の一画素単位にわたって、連続して形成されてるいので、実際には反射層４３Ｂの全体が、平面視において、電源配線４１と重なっている。
このように、反射層４３Ｂの全体が、平面視において、電源配線４１と重なっていることにより、反射層４３Ｂと電源配線４１との平面視における隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射を、反射層４３Ｂと電源配線４１とにより確実に防ぐことができる。
なお、平面視において、その全体が電源配線４１と重なる反射層は、少なくとも１つ存在すればよく、反射層４３Ｂ以外の反射層であってもよい。したがって、反射層４３Ｒ，４３Ｇ，４３Ｂの全ての反射層の全体が、平面視において、電源配線４１と重なるようにしてもよい。

＜第２実施形態＞
次に、本発明の第２実施形態について、図１３ないし図２２を参照しつつ説明する。図１３は、第１実施形態の図３または図４に対応する回路図である。

第１実施形態においては、画素回路１１０に４個のトランジスターを含む構成について説明したが、本実施形態では、画素回路１１０に５個のトランジスターを含んでいる。また、本実施形態においては、データ転送線は、第１データ転送線と第２データ転送線を含んでいる。
図１３を参照して、本実施形態における画素回路１１０について説明する。図１３に示されるように、第１データ転送線２６−１には転送容量１３３の第１電極１３３−１と、シールド容量１３４の第２電極１３４−２とが電気的に接続されている。
また、転送容量１３３の第２電極１３３−２と、初期化トランジスターＴｆｉｘのソースまたはドレインとは、第２データ転送線２６−２に電気的に接続されている。
画素回路１１０には、第１データ転送線２６−１及び第２データ転送線２６−２を介して、指定階調に応じた階調電位が供給される。

本実施形態においては、１個の副画素において、一本の第２データ転送線２６−２が用いられる。但し、本発明はこのような構成に限定されるものではなく、一本の第２データ転送線２６−２を、複数個の副画素において共用するようにしてもよい。この場合には、複数個の副画素が、一本の第２データ転送線２６−２と、一つの転送容量１３３と、初期化トランジスターＴｆｉｘとを共用するようにしてもよい。

初期化トランジスターＴｆｉｘのドレインまたはソースには、初期電位Ｖiniが供給される給電線１７が接続されている。また、第１データ転送線２６−１には、第１データ転送線２６−１を初期化する電圧Ｖrefが供給される。電圧Ｖrefは、初期電位Ｖiniと同じであってもよい。

書込制御トランジスターＴｗｒは、走査線２２に電気的に接続され、ソースまたはドレインの一方が、第２データ転送線２６−２に電気的に接続されている。また、書込制御トランジスターＴｗｒは、ソースまたはドレインの他方が、駆動トランジスターＴｄｒのゲートと、画素容量１３２の一方の電極とに、それぞれ電気的に接続されている。すなわち、書込制御トランジスターＴｗｒは、駆動トランジスターＴｄｒのゲートと転送容量１３３の第２電極１３３−２との間に電気的に接続されている。そして、書込制御トランジスターＴｗｒは、駆動トランジスターＴｄｒのゲートと、第２データ転送線２６−２に接続された転送容量１３３の第２電極１３３−２との間の電気的な接続を制御するトランジスターとして機能する。

駆動トランジスターＴｄｒは、そのソースが電源配線４１に電気的に接続され、そのドレインは、補償トランジスターＴｃｍｐのソースまたはドレインの一方と、発光制御トランジスターＴｅｌのソースとに電気的に接続されている。
ここで、電源配線４１には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。この駆動トランジスターＴｄｒは、駆動トランジスターＴｄｒのゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。

補償トランジスターＴｃｍｐは、ゲートが制御線１４３に電気的に接続され、制御信号Ｓcmpが供給される。この補償トランジスターＴｃｍｐは、駆動トランジスターＴｄｒのゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。よって、補償トランジスターＴｃｍｐは、書込制御トランジスターＴｗｒを介して駆動トランジスターＴｄｒのゲート及びドレインの間を導通させるためのトランジスターである。なお、補償トランジスターＴｃｍｐのソース及びドレインの一方と駆動トランジスターＴｄｒのゲートとの間には書込制御トランジスターＴｗｒが接続されている。しかし、補償トランジスターＴｃｍｐのソース及びドレインの一方は、駆動トランジスターＴｄｒのゲートに電気的に接続されているとも解釈され得る。

発光制御トランジスターＴｅｌは、ゲートが制御線１４４に電気的に接続され、制御信号Ｓelが供給される。また、発光制御トランジスターＴｅｌは、ソースまたはドレインが、駆動トランジスターＴｄｒおよび補償トランジスターＴｃｍｐのソースまたはドレインと電気的に接続される。さらに、発光制御トランジスターＴｅｌのソースまたはドレインは、発光素子４５の第１電極Ｅ１に電気的に接続されている。この発光制御トランジスターＴｅｌは、駆動トランジスターＴｄｒのソースまたはドレインと、発光素子４５の第１電極Ｅ１との間の電気的な接続を制御する、スイッチングトランジスターとして機能する。発光素子４５としては、本実施形態においてもＯＬＥＤが用いられる。

初期化トランジスターＴｆｉｘは、ゲートが制御線１４６に電気的に接続され、制御信号Ｓfixが供給される。また、初期化トランジスターＴｆｉｘは、ソースまたはドレインの一方が、第２データ転送線２６−２と電気的に接続され、第２データ転送線２６−２を介して転送容量１３３の第２電極１３３−２および書込制御トランジスターＴｗｒのソースまたはドレインの他方に電気的に接続されている。また、初期化トランジスターＴｆｉｘは、ソースまたはドレインの他方が、給電線１７と電気的に接続されている。
この初期化トランジスターＴｆｉｘは、主として、第２データ転送線２６−２と給電線１７との間の電気的な接続を制御するスイッチングトランジスターとして機能する。本実施形態においては、発光期間中にフローティングノードになる書込制御トランジスターＴｗｒの転送容量１３３側の第２データ転送線２６−２を、他の画素回路で初期化期間の処理が行われる期間において固定電位の初期電位Ｖiniに設定する。初期化トランジスターＴｆｉｘは、発光期間中にオン状態となり、第２データ転送線２６−２と給電線１７とを導通させる。その結果、第２データ転送線２６−２の電位が初期電位Ｖiniに設定される。

なお、本実施形態において表示パネル２はシリコン基板に形成されるので、各トランジスターの基板電位については電位Ｖelとしている。また、各トランジスターのソース、ドレインは、各トランジスターのチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。

画素容量１３２は、一方の電極が駆動トランジスターＴｄｒのゲートｇに電気的に接続され、他方の電極が電源配線４１に電気的に接続される。このため、画素容量１３２は、駆動トランジスターＴｄｒのゲート・ソース間の電圧を保持する保持容量として機能する。なお、画素容量１３２の容量値をＣpixと表記する。
なお、画素容量１３２としては、駆動トランジスターＴｄｒのゲートｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

転送容量１３３は、第１電極１３３−１が第１データ転送線２６−１を介して、図示しない保持容量の一方の電極に電気的に接続される。また、転送容量１３３は、第２電極１３３−２が第２データ転送線２６−２及び書込制御トランジスターＴｗｒを介して駆動トランジスターＴｄｒのゲートｇに電気的に接続される。このため、転送容量１３３は、後述する補償期間において、ゲートｇの電位を、第１データ転送線２６−１および第１電極１３３−１の電位の変化量に対して、転送容量１３３と保持容量との容量比を乗じた値だけレベルシフトさせる転送容量として機能する。なお、転送容量１３３の容量値をＣ１と表記する。

また、本実施形態においては、リセット電位Ｖorstが供給される給電線１６と、第１データ転送線２６−１との間には、シールド容量１３４が設けられている。転送容量１３３は、第１電極１３４−１と第２電極１３４−２とを含む静電容量である。シールド容量１３４は、第１データ転送線２６−１をシールドするシールド容量として機能する。なお、シールド容量１３４の容量値をＣ２と表記する。

発光素子４５の第１電極Ｅ１は、画素回路１１０毎に個別に設けられる画素電極である。これに対して、発光素子４５の第２電極Ｅ２は、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。発光素子４５は、上記シリコン基板において、第１電極Ｅ１と光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、発光素子４５の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、発光素子４５から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。

このような発光素子４５において、第１電極Ｅ１からカソードに電流が流れると、第１電極Ｅ１から注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（第１電極Ｅ１）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

次に、図１３を参照して電気光学装置１の動作について簡単に説明する。本実施形態では水平走査期間は、大別すると、初期化期間と、補償期間と、書込期間と、非発光期間とに分けられる。また、次の水平走査期間は、非発光期間が継続し、さらに次の水平走査期間は、発光期間となり、１フレームの期間経過後に再び最初の水平走査期間に至る。このため、時間の順でいえば、初期化期間→補償期間→書込期間→非発光期間→発光期間というサイクルの繰り返しとなる。

＜初期化期間＞
１行目の初期化期間では、走査信号Ｓwr(1)はＨレベルであり、制御信号Ｓel(1)はＨレベルであり、制御信号Ｓcmp(1)はＨレベルであり、制御信号Ｓfix(1)はＬレベルである。
このため、１行１列の画素回路１１０においては初期化トランジスターＴｆｉｘがオンする一方、駆動トランジスターＴｄｒ、書込制御トランジスターＴｗｒ、補償トランジスターＴｃｍｐ、発光制御トランジスターＴｅｌがオフする。これにより、発光素子４５に供給される電流の経路が遮断されるので、発光素子４５は、オフ（非発光）状態となる。

ここで、初期化期間において制御信号ＳfixはＬレベルであるため、初期化トランジスターＴｆｉｘがオンしている。このため転送容量１３３の第２電極１３３−２に接続された第２データ転送線２６−２が初期電位Ｖiniに設定される。また、転送容量１３３の第１電極１３３−１も図示しない回路により、初期電位Ｖiniに設定される。これにより、転送容量１３３が初期化される。

また、初期化期間におけるデマルチプレクサーＤＭでは、制御信号Ｓel(1)がＨレベルになり、制御信号/Ｓel(1)がＬレベルになるので、図示しない保持容量に階調電位が書き込まれる。

＜補償期間＞
初期化期間を終えると補償期間が開始する。１行目の補償期間では、走査信号Ｓwr(1)はＬレベルであり、制御信号Ｓel(1)はＨレベルであり、制御信号Ｓcmp(1)はＬレベルであり、制御信号Ｓfix(1)はＨレベルである。
このため、画素回路１１０においては書込制御トランジスターＴｗｒ、補償トランジスターＴｃｍｐがオンする一方、発光制御トランジスターＴｅｌ、初期化トランジスターＴｆｉｘがオフする。このとき、駆動トランジスターＴｄｒのゲートｇは、書込制御トランジスターＴｗｒと補償トランジスターＴｃｍｐとを介して自身のドレインに接続（ダイオード接続）され、駆動トランジスターＴｄｒにはドレイン電流が流れてゲートｇを充電する。
すなわち、駆動トランジスターＴｄｒのドレインとゲートｇとは、第２データ転送線２６−２に接続され、駆動トランジスターＴｄｒの閾値電圧をＶthとすると、駆動トランジスターＴｄｒのゲートｇの電位Ｖｇは、（Ｖel−Ｖth）に漸近していく。

また、補償期間におけるデマルチプレクサーＤＭでは、制御信号Ｓel(1)がＨレベルになり、制御信号／Ｓel(1)がＬレベルになるので、図示しない保持容量に階調電位が書き込まれる。

なお、発光制御トランジスターＴｅｌはオフしているため、駆動トランジスターＴｄｒのドレインは発光素子４５と電気的に非接続である。

＜書込期間＞
補償期間を終えると、書込期間が開始する。１行目の書込期間では、走査信号Ｓwr(1)がＬレベルであり、制御信号Ｓel(1)はＨレベルであり、制御信号Ｓcmp(1)はＨレベルであり、制御信号Ｓfix(1)はＨレベルである。
このため、１行１列の画素回路１１０においては書込制御トランジスターＴｗｒ１２２がオンする一方、補償トランジスターＴｃｍｐ、発光制御トランジスターＴｅｌ、初期化トランジスターＴｆｉｘがオフする。

ここで、書込期間においては、第１データ転送線２６−１および第１電極１３３−１に対して、図示しない保持容量の一方の電極が接続され、当該第１電極１３３−１に階調電位が供給される。そして、階調電位がレベルシフトされた信号が、駆動トランジスターＴｄｒのゲートに供給され、画素容量１３２に書き込まれる。

なお、発光制御トランジスターＴｅｌはオフしているため、駆動トランジスターＴｄｒのドレインは発光素子４５と電気的に非接続である。

＜非発光期間＞
走査信号Ｓwr(1)がＬレベルからＨレベルに立ち上がり、書込期間を終えると、１水平走査期間（Ｈ）の残りの期間および次の１水平走査期間（Ｈ）は、非発光期間となる。非発光期間においては、全てのトランジスターがオフとなる。

＜発光期間＞
非発光期間を終えると、発光期間が開始する。１行目の発光期間では、走査信号Ｓwr(1)がＨレベルであり、制御信号Ｓel(1)はＬレベルであり、制御信号Ｓcmp(1)はＨレベルであり、制御信号ＳfixはＨレベルである。
このため、１行１列の画素回路１１０においては、発光制御トランジスターＴｅｌがオンする一方、書込制御トランジスターＴｗｒ、補償トランジスターＴｃｍｐ，初期化トランジスターＴｆｉｘがオフする。これにより、駆動トランジスターＴｄｒは、画素容量１３２によって保持された電圧、すなわちゲート・ソース間の電圧Ｖgsに応じた駆動電流Ｉdsを、発光素子４５に供給する。つまり、発光素子４５は、駆動トランジスターＴｄｒによって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度で発光する。

なお、１行目の発光期間は、１行目以外が水平走査されている期間であるから、第１データ転送線２６−１および第２データ転送線２６−２の電位は適宜変動する。特に、初期化トランジスターＴｆｉｘ、書込制御トランジスターＴｗｒ、および補償トランジスターＴｃｍｐがオフの場合には、第２データ転送線２６−２は、フローティングの状態となり、電位が変動し易い。

そこで、本実施形態においては、他の画素回路１１０における発光期間に、初期化トランジスターＴｆｉｘをオンさせることにより、第１データ転送線２６−１と第２データ転送線２６−２とを導通状態にして、第２データ転送線２６−２に初期電位Ｖiniを供給する期間を設ける。
つまり、発光期間中にフローティングノードになる書込制御トランジスターＴｗｒの転送容量１３３側の第２データ転送線２６−２を、他の画素回路で初期化期間の処理が行われる期間において固定電位の初期電位Ｖiniに設定する。したがって、第２データ転送線２６−２の電位が電源電圧に近づくことを抑えることができる。その結果、書込制御トランジスターＴｗｒがオンすることがなく、画素容量１３２において電圧が保持され、表示の不具合を発生させることがない。

次に、第２実施形態の電気光学装置１の具体的な構造を図１４ないし図２２を参照しつつ、以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の電気光学装置１とは相違させている。
図１４は、図１６ないし図２２におけるＩＩＩ−ＩＩＩ’線を含む断面に対応した断面図である。図１５は、図１６ないし図２２におけるＩＶ−ＩＶ’線を含む断面に対応した断面図である。図１６ないし図２２は、電気光学装置１の各要素を形成する各段階での基板１０の表面の様子を画素回路１１０の２個分の一画素単位に着目して図示した平面図である。なお、図１６ないし図２２は平面図であるが、各要素の視覚的な把握を容易化する観点から、図１６ないし図２２と共通する各要素に図１４および図１５と同態様のハッチングが便宜的に付加されている。

図１４、図１５および図１６のアクティブ層の部分から理解される通り、珪素等の半導体材料で形成された基板１０の表面には、画素回路１１０の各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘの能動領域１０Ａ（ソース／ドレイン領域）が形成される。能動領域１０Ａにはイオンが注入される。画素回路１１０の各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘのアクティブ層はソース領域とドレイン領域との間に存在し、能動領域１０Ａとは別種類のイオンが注入されるが、便宜的に能動領域１０Ａと一体に記載している。また、本実施形態においては、画素容量１３２を構成する領域においても能動領域１０Ａが形成され、能動領域１０Ａには不純物が注入されて電源に接続される。そして、能動領域１０Ａを一方の電極とし、絶縁層を介して形成された容量電極を他方の電極とするいわゆるＭＯＳ容量を構成する。また、画素容量１３２を構成する領域における能動領域１０Ａは電源電位部としても機能する。図１６のアクティブ層の部分から理解される通り、補償トランジスターＴｃｍｐの能動領域１０Ａは導通孔ＨＡ１３が設けられた部分において、書込制御トランジスターＴｗｒの能動領域１０Ａとつながっている。したがって、補償トランジスターＴｃｍｐの電流端は、書込制御トランジスターＴｗｒの電流端としても機能する。図１４および図１５のゲート層の部分および図１６から理解される通り、能動領域１０Ａが形成された基板１０の表面は絶縁膜Ｌ０（ゲート絶縁膜）で被覆され、各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘのゲート層Ｇdr，Ｇwr，Ｇcmp，Ｇel，Ｇfixが絶縁膜Ｌ０の面上に形成される。各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘのゲート層Ｇdr，Ｇwr，Ｇcmp，Ｇel，Ｇfixは、絶縁膜Ｌ０を挟んでアクティブ層に対向する。
また、図１６のゲート層の部分に例示される通り、駆動トランジスターＴｄｒのゲート層Ｇdrは、容量素子を構成する領域に形成された能動領域１０Ａまで延びて形成され、画素容量１３２を構成している。

本実施形態においては、図１６に示すように、Ｇ（緑）、Ｒ（赤）、Ｂ（青）の各副画素における複数のトランジスターＴｄｒ，Ｔｗｒ，Ｔｅｌ，Ｔｃｍｐは、行方向（Ｘ方向）の幅が列方向（Ｙ方向）の幅よりも狭い画素回路領域の内部に配置されている。なお、図１６ないし図２２においては、Ｂ（青）の各副画素における複数のトランジスターをＢｔｒとして示している。また、Ｒ（赤）の各副画素における複数のトランジスターをＲｔｒとして示している。さらに、Ｇ（緑）の各副画素における複数のトランジスターをＧｔｒとして示している。

図１６ないし図２２において点線で示した矩形の領域は、一画素単位におけるトランジスターの配置領域Ｒ１を表している。本実施形態では、トランジスターの能動領域１０Ａの辺を通る仮想線であって、行方向（Ｘ方向）のうち最も一方向側（図１６ないし図２２においては左側）に位置する駆動トランジスターＴｄｒの能動領域１０Ａの辺を通る仮想線を第１の仮想線Ｌ１とする。また、行方向（Ｘ方向）のうち最も他方向側（図１６ないし図２２においては右側）に位置する画素容量１３２の能動領域１０Ａの辺を通る仮想線を第２の仮想線Ｌ２とする。
また、本実施形態では、列方向（Ｙ方向）のうち最も一方向側（図１６ないし図２２においては上側）に位置する発光制御トランジスターＴｅｌの能動領域１０Ａの辺を通る仮想線を第３の仮想線Ｌ３とする。さらに、列方向（Ｙ方向）のうち最も他方向側（図１６ないし図２２においては下側）に位置する駆動トランジスターＴｄｒの能動領域１０Ａの辺を通る仮想線を第４の仮想線Ｌ４とする。
本実施形態では、一画素単位におけるトランジスターの配置領域Ｒ１を、これらの仮想線、第１の仮想線Ｌ１、第２の仮想線Ｌ２、第３の仮想線Ｌ３、および第４の仮想線Ｌ４により囲まれる領域として規定している。

なお、図１６ないし図２２において１点鎖線で示した矩形の領域は、一画素単位における反射層の配置領域Ｒ２を表している。詳しくは後述する。また、図ないし図２２において１点鎖線で示した矩形の領域は、反射層の位置を表している。詳しくは後述する。

図１４および図１５から理解される通り、各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘのゲート層および画素容量１３２が形成された絶縁膜Ｌ０の面上には、複数の絶縁層Ｌ（ＬＡ〜ＬＧ）と複数の導電層（配線層）とを交互に積層した多層配線層が形成される。各絶縁層Ｌは、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。なお、以下の説明では、導電層（単層または複数層）の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。

絶縁層ＬＡは、各トランジスターＴｄｒ，Ｔｗｒ，Ｔｃｍｐ，Ｔｅｌ，Ｔｆｉｘのゲート層が形成された絶縁膜Ｌ０の面上に形成される。図１４、図１５および図１７から理解される通り、絶縁層ＬＡの面上には、電源配線４１と、複数の中継電極ＱＡ（ＱＡ１３，ＱＡ１４，ＱＡ１５，ＱＡ１６，ＱＡ１７，ＱＡ１８，ＱＡ１９，ＱＡ２０，ＱＡ２１）とが同層から形成される。
図１７に示す中継電極ＱＡ１３はソース電極であり、書込制御トランジスターＴｗｒのドレイン領域またはソース領域を形成する能動領域１０Ａに直接接して形成される電極である。
また、図１７に示す中継電極ＱＡ１５もソース電極であり、補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａ、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに直接接して形成される電極である。また、中継電極ＱＡ１５は、駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに直接接して形成される電極である。

さらに、図１７に示す中継電極ＱＡ１７もソース電極であり、補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａ、書込制御トランジスターＴｗｒのドレイン領域またはソース領域を形成する能動領域１０Ａに直接接して形成される電極である。また、中継電極ＱＡ１７は、初期化トランジスターＴｆｉｘのドレイン領域またはソース領域を形成する能動領域１０Ａに直接接して形成される電極である。
図１５および図１７から理解される通り、電源配線４１は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１６を介して駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。また、電源配線４１は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１５を介して画素容量１３２を形成する能動領域１０Ａに導通する。電源配線４１は、複数の画素回路１１０にわたり駆動トランジスターＴｄｒのチャネル幅の方向（行方向、Ｘ方向）に沿って延在する。電源配線４１は、多層配線層内の配線（図示略）を介して、高位側の電源電位Ｖｅｌが供給される実装端子に導通する。なお、図示を省略するが、画素回路１１０の周辺領域内にも別の電源線層が形成される。この電源線層は、多層配線層内の配線（図示略）を介して、低位側の電源電位Ｖｃｔが供給される実装端子に導通する。電源配線４１および低位側の電源電位Ｖｃｔが供給される電源線層は、例えば銀やアルミニウムを含有する導電材料で例えば１００ｎｍ程度の膜厚に形成される。

駆動トランジスターＴｄｒのゲート層Ｇdrは、中継電極ＱＡ１３と、絶縁層ＬＡを貫通する導通孔ＨＢ１３と、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１４とを介して、書込制御トランジスターＴｗｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。

駆動トランジスターＴｄｒと補償トランジスターＴｃｍｐおよび発光制御トランジスターＴｅｌとの導通部、補償トランジスターＴｃｍｐと初期化トランジスターＴｆｉｘとの導通部のそれぞれには、中継電極ＱＡ１５、中継電極ＱＡ１７が、電源配線４１と同層に形成される。また、書込制御トランジスターＴｗｒのゲート層Ｇwr、補償トランジスターＴｃｍｐのゲート層Ｇcmp、発光制御トランジスターＴｅｌのゲート層Ｇel、及び初期化トランジスターＴｆｉｘのゲート層Ｇfixの導通部には、中継電極ＱＡ１４、中継電極ＱＡ１６が、電源配線４１と同層に形成される。また、これらのゲート層の導通部には、中継電極ＱＡ１９および中継電極ＱＡ１８も、電源配線４１と同層に形成される。さらに、発光制御トランジスターＴｅｌのソース領域またはドレイン領域の導通部、および初期化トランジスターＴｆｉｘのソース領域またはドレイン領域の導通部には、中継電極ＱＡ２０、及び中継電極ＱＡ２１が、電源配線４１と同層に形成される。

図１４ないし図１７から理解される通り、中継電極ＱＡ１５は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ１７を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。また、中継電極ＱＡ１５は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ１８を介して、補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。さらに、中継電極ＱＡ１５は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ１９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

中継電極ＱＡ１７は、絶縁膜Ｌ０と絶縁層ＬＡを貫通する導通孔ＨＡ１３を介して、書込制御トランジスターＴｗｒと補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。また、中継電極ＱＡ１７は、絶縁膜Ｌ０と絶縁層ＬＡを貫通する導通孔ＨＡ２１を介して、初期化トランジスターＴｆｉｘのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

中継電極ＱＡ２０は、絶縁膜Ｌ０と絶縁層ＬＡを貫通する導通孔ＨＡ２０を介して、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。中継電極ＱＡ２１は、絶縁膜Ｌ０と絶縁層ＬＡを貫通する導通孔ＨＡ２２を介して、初期化トランジスターＴｆｉｘのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。また、中継電極ＱＡ２１は、初期電位が供給される給電線１７と接続される。

絶縁層ＬＢは、電源配線４１と、複数の中継電極ＱＡ（ＱＡ１３，ＱＡ１４，ＱＡ１５，ＱＡ１６，ＱＡ１７，ＱＡ１８，ＱＡ１９，ＱＡ２０，ＱＡ２１）とが形成された絶縁層ＬＡの面上に形成される。図１４、図１５、および図１８から理解される通り、絶縁層ＬＢの面上には、走査線２２と、補償トランジスターＴｃｍｐの制御線１４３と、発光制御トランジスターＴｅｌの制御線１４４と、初期化トランジスターＴｆｉｘの制御線１４６と、が同層から形成される。また、複数の中継電極ＱＢ（ＱＢ１５，ＱＢ１６）も同層から形成される。

図１４、図１５、図１７、および図１８から理解される通り、第１の導電層の一例としての走査線２２は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１５を介して中継電極ＱＡ１４に導通する。したがって、図１４ないし図１８から理解される通り、走査線２２は、絶縁層ＬＢを貫通する導通孔ＨＣ１５と、中継電極ＱＡ１４と、絶縁層ＬＡを貫通する導通孔ＨＢ１５とを介して書込制御トランジスターＴｗｒのゲート層Ｇwrに導通する。走査線２２は、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＣにより転送容量１３３及び第２データ転送線２６−２からは電気的に絶縁される。

図１８から理解される通り、制御線１４３は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１４を介して中継電極ＱＡ１６に導通する。したがって、図１４ないし図１８から理解される通り、制御線１４３は、絶縁層ＬＢを貫通する導通孔ＨＣ１４と、中継電極ＱＡ１６と、絶縁層ＬＡを貫通する導通孔ＨＢ１４とを介して補償トランジスターＴｃｍｐのゲート層Ｇcmpに導通する。制御線１４３は、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＣにより転送容量１３３および第２データ転送線２６−２からは電気的に絶縁される。

図１８から理解される通り、制御線１４４は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ２１を介して中継電極ＱＡ１９に導通する。したがって、図１４ないし図１８から理解される通り、制御線１４４は、絶縁層ＬＢを貫通する導通孔ＨＣ２１と、中継電極ＱＡ１９と、絶縁層ＬＡを貫通する導通孔ＨＢ１６とを介して発光制御トランジスターＴｅｌのゲート層Ｔelに導通する。制御線１４４は、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＣにより転送容量１３３および第２データ転送線２６−２からは電気的に絶縁される。

図１８から理解される通り、第５の導電層としての制御線１４６は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１３を介して中継電極ＱＡ１８に導通する。したがって、図１４ないし図１８から理解される通り、制御線１４６は、絶縁層ＬＢを貫通する導通孔ＨＣ１３と、中継電極ＱＡ１８と、絶縁層ＬＡを貫通する導通孔ＨＢ１７とを介して初期化トランジスターＴｆｉｘのゲート層Ｇfixに導通する。制御線１４６は、複数の画素回路１１０にわたり行方向（Ｘ方向）に直線状に延在し、絶縁層ＬＣにより転送容量１３３および第２データ転送線２６−２からは電気的に絶縁される。

図１７および図１８から理解される通り、中継電極ＱＢ１５は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ２２を介して中継電極ＱＡ１７に導通する。したがって、図１４ないし図１８から理解される通り、中継電極ＱＢ１５は、絶縁層ＬＢを貫通する導通孔ＨＣ２２と、中継電極ＱＡ１７と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ２１を介して能動領域１０Ａに導通する。この能動領域１０Ａは、初期化トランジスターＴｆｉｘのドレイン領域またはソース領域を形成する能動領域１０Ａである。

図１７および図１８から理解される通り、中継電極ＱＢ１６は、画素回路１１０毎に絶縁層ＬＢに形成された導通孔ＨＣ１６を介して中継電極ＱＡ２０に導通する。したがって、図１４ないし図１８から理解される通り、中継電極ＱＢ１６は、絶縁層ＬＢを貫通する導通孔ＨＣ１６と、中継電極ＱＡ２０と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ２０を介して能動領域１０Ａに導通する。この能動領域１０Ａは、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

絶縁層ＬＣは、走査線２２と、補償トランジスターＴｃｍｐの制御線１４３と、発光制御トランジスターＴｅｌの制御線１４４と、初期化トランジスターＴｆｉｘの制御線１４６と、複数の中継電極ＱＢ（ＱＢ１５，ＱＢ１６）とが形成された絶縁層ＬＢの面上に形成される。図１４、図１５、および図１９から理解される通り、絶縁層ＬＣの面上には、第２データ転送線２６−２と、当該第２データ転送線２６−２と一体に形成された転送容量１３３の第２電極１３３−２と、中継電極ＱＣ４とが同層から形成される。

図１９から理解される通り、第２データ転送線２６−２は、複数の画素回路１１０にわたり列方向（Ｙ方向）に沿って延在する。図１４ないし図１９から理解される通り、第２データ転送線２６−２は、導通孔ＨＤ５と、中継電極ＱＢ１５と、導通孔ＨＣ２２と、中継電極ＱＡ１７と、導通孔ＨＡ２１を介して、能動領域１０Ａに導通される。この能動領域１０Ａは、初期化トランジスターＴｆｉｘのドレイン領域またはソース領域を形成する能動領域１０Ａである。また、第２データ転送線２６−２は、導通孔ＨＤ５と、中継電極ＱＢ１５と、導通孔ＨＣ２２と、中継電極ＱＡ１７と、導通孔ＨＡ１３を介して、補償トランジスターＴｃｍｐおよび書込制御トランジスターＴｗｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
転送容量１３３の第２電極１３３−２は、平面視において、走査線２２、制御線１４３、及び制御線１４６と重なる矩形の電極であり、第２データ転送線２６−２と一体に形成される。

絶縁層ＬＤは、第２データ転送線２６−２と、転送容量１３３の第２電極１３３−２と、中継電極ＱＣ４とが形成された絶縁層ＬＣの面上に形成される。図１４、図１５および図２０から理解される通り、絶縁層ＬＤの面上には、転送容量１３３の第１電極１３３−１が形成される。
転送容量１３３の第１電極１３３−１は、絶縁層ＬＤを介して第２電極１３３−２と対向する矩形の容量電極である。第１電極１３３−１は、絶縁層ＬＤを介して第２電極１３３−２と対向する。このように、転送容量１３３は、ＭＩＭ(Metal-Insulator-Metal)構造により形成されるので、大容量化が可能となっている。

絶縁層ＬＥは、転送容量１３３の第１電極１３３−１が形成された絶縁層ＬＤの面上に形成される。図１４、図１５、および図２１から理解される通り、絶縁層ＬＥの面上には、第１データ転送線２６−１と、給電線１６と、中継電極ＱＤ１，ＱＤ２，ＱＤ３が形成される。
第２の導電層の一例としての第１データ転送線２６−１は、複数の画素回路１１０にわたりＹ方向に沿って延在する。第１データ転送線２６−１は、絶縁層ＬＥを貫通する導通孔ＨＦ４，ＨＦ５を介して、転送容量１３３の第１電極１３３−１に導通される。

第６の導電層としての給電線１６は、複数の画素回路１１０にわたり列方向（Ｙ方向）に沿って延在する。給電線１６は、第１データ転送線２６−１と同層に形成され、絶縁層ＬＦを介して、第１データ転送線２６−１との間に所定の間隙を有して配置される。このようにしてシールド容量１３４が形成され、第１データ転送線２６−１は給電線１６によってシールドされることになる。

図１５、図２０および図２１から理解される通り、中継電極ＱＤ１は、絶縁層ＬＤおよび絶縁層ＬＥを貫通する導通孔ＨＥ４を介して、Ｇ（緑）の表示色の副画素における中継電極ＱＣ４に導通する。したがって、中継電極ＱＤ１は、図１５ないし図２１から理解される通り、導通孔ＨＥ４と、中継電極ＱＣ４と、導通孔ＨＤ６と、中継電極ＱＢ１６と、導通孔ＨＡ２０とを介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｇ（緑）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

図１５、図２０および図２１から理解される通り、中継電極ＱＤ２は、絶縁層ＬＤおよび絶縁層ＬＥ導通孔ＨＥ４を介して、Ｒ（赤）の表示色の副画素における中継電極ＱＣ４に導通する。したがって、中継電極ＱＤ２は、図１５ないし図２１から理解される通り、導通孔ＨＥ４と、中継電極ＱＣ４と、導通孔ＨＤ６と、中継電極ＱＢ１６と、導通孔ＨＡ２０とを介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｒ（赤）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

図１５、図２０および図２１から理解される通り、中継電極ＱＤ３は、絶縁層ＬＤおよび絶縁層ＬＥ導通孔ＨＥ４を介して、Ｂ（青）の表示色の副画素における中継電極ＱＣ４に導通する。したがって、中継電極ＱＤ３は、図１５ないし図２１から理解される通り、導通孔ＨＥ４と、中継電極ＱＣ４と、導通孔ＨＤ６と、中継電極ＱＢ１６と、導通孔ＨＡ２０とを介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｂ（青）の表示色の副画素における発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

絶縁層ＬＦは、第１データ転送線２６−１と、給電線１６と、中継電極ＱＤ１，ＱＤ２，ＱＤ３とが形成された絶縁層ＬＥの面上に形成される。図１４、図１５、および図２２から理解される通り、絶縁層ＬＦの面上には、反射層４３Ｒ，反射層４３Ｇ，反射層４３Ｂが形成される。反射層４３Ｒは、Ｒ（赤）の表示色の副画素における反射層である。反射層４３Ｇは、Ｇ（緑）の表示色の副画素における反射層である。反射層４３Ｂは、Ｂ（青）の表示色の副画素における反射層であり、図２２から理解されるように、平面視において、各色の副画素の駆動トランジスターＴｄｒと重なるように、行方向（Ｘ方向）に沿って配置される。

反射層４３Ｒは、絶縁層ＬＥを貫通する導通孔ＨＧ２を介して、中継電極ＱＤ２と導通する。つまり、反射層４３Ｒは、図１４ないし図２２から理解される通り、導通孔ＨＧ２、中継電極ＱＤ２、導通孔ＨＥ４、中継電極ＱＣ４、導通孔ＨＤ６、中継電極ＱＢ１６、および導通孔ＨＡ２０を介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｒ（赤）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

反射層４３Ｇは、絶縁層ＬＥを貫通する導通孔ＨＧ３を介して、中継電極ＱＤ１と導通する。つまり、反射層４３Ｇは、図１４ないし図２２から理解される通り、導通孔ＨＧ３、中継電極ＱＤ１、導通孔ＨＥ４、中継電極ＱＣ４、導通孔ＨＤ６、中継電極ＱＢ１６、および導通孔ＨＡ２０を介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｇ（緑）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

反射層４３Ｂは、絶縁層ＬＥを貫通する導通孔ＨＧ４を介して、中継電極ＱＤ３と導通する。つまり、反射層４３Ｂは、図１４ないし図２２から理解される通り、導通孔ＨＧ４、中継電極ＱＤ３、導通孔ＨＥ４、中継電極ＱＣ４、導通孔ＨＤ６、中継電極ＱＢ１６、および導通孔ＨＡ２０を介して、能動領域１０Ａに導通する。この能動領域１０Ａは、Ｂ（青）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａである。

なお、図２２に示すように、平面視において、反射層４３Ｒ，４３Ｇ，４３Ｂの順序で反射層が設けられ、これらの反射層４３Ｒ，４３Ｇ，４３Ｂと重なる各色の副画素の複数のトランジスターが、一画素単位の画素における複数のトランジスターとなる。したがって、反射層４３Ｂは、列方向（Ｙ方向）において、一つ後の一画素単位の画素におけるＢ（青）の副画素の発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通することになる。

反射層４３Ｒ，４３Ｇ，４３Ｂは、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば１００ｎｍ程度の膜厚に形成される。反射層４３Ｒ，４３Ｇ，４３Ｂは、図２２に示すように、平面視において、各色の副画素のトランジスターと重なるように配置される。したがって、外光の侵入が反射層４３Ｂ，４３Ｒ，４３Ｇにより防止され、光照射に起因した各トランジスターの電流リークを防止できるという利点がある。

また、本実施形態においては、各色の副画素における複数のトランジスターは、列方向（Ｙ方向）に沿って配置されているが、各色の副画素における反射層４３Ｒ，４３Ｇ，４３Ｂは、行方向（Ｘ方向）に沿って配置されている。したがって、走査線２２を各色の副画素の書込制御トランジスターＴｗｒにおいて共通化しつつ、各色の副画素の表示領域を、行方向（Ｘ方向）に横長の形式にすることができる。

図１６ないし図２２において一点鎖線で示した矩形の領域は、一画素単位における第３の導電層としての反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を表している。本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線であって、行方向（Ｘ方向）のうち最も一方向側（図１６ないし図２２においては左側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第５の仮想線Ｌ５とする。また、行方向（Ｘ方向）のうち最も他方向側（図１６ないし図２２においては右側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第６の仮想線Ｌ６とする。
また、本実施形態では、列方向（Ｙ方向）のうち最も一方向側（図１６ないし図２２においては上側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第７の仮想線Ｌ７とする。さらに、列方向（Ｙ方向）のうち最も他方向側（図１６ないし図２２おいては下側）に位置する反射層４３Ｒ，４３Ｇ，４３Ｂの辺を通る仮想線を第８の仮想線Ｌ８とする。
本実施形態では、一画素単位における反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を、これらの仮想線、第５の仮想線Ｌ５、第６の仮想線Ｌ６、第７の仮想線Ｌ７、および第８の仮想線Ｌ８により囲まれる領域として規定している。

反射層４３Ｒ，４３Ｇ，４３Ｂが形成された絶縁層ＬＦの面上には、図１４および図１５に示される通り、絶縁層ＬＧが形成される。絶縁層ＬＧの表面には平坦化処理が実行される。平坦化処理には、化学機械研磨（CMP：Chemical Mechanical Polishing）等の公知の表面処理技術が任意に採用される。平坦化処理で高度に平坦化された絶縁層ＬＧの表面には、図１４に例示される通り、中継電極ＱＥ２が形成される。
中継電極ＱＥ２は、絶縁層ＬＧを貫通する導通孔ＨＨ２を介して反射層４３Ｒ，４３Ｇ，４３Ｂに導通する。中継電極ＱＥ２は、画素電極導通部を構成する中継電極の一つであり、反射層４３Ｒ，４３Ｇ，４３Ｂ、複数の中継電極、および複数の導通孔を介して、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

図１４および図１５から理解される通り、中継電極ＱＥ２が形成された絶縁層ＬＧの面上には光路調整層６０が形成される。光路調整層６０は、各画素回路１１０の共振構造の共振波長（すなわち表示色）を規定する光透過性の膜体である。表示色が同じ画素では、共振構造の共振波長は略同じであり、表示色が異なる画素では、共振構造の共振波長は異なるように設定される。本実施形態では、図６に示すように、Ｒ（赤）の表示色の副画素では光路調整層６０が２層に形成されている。また、Ｇ（緑）の表示色の副画素では光路調整層６０が１層に形成されている。そして、Ｂ（青）の表示色の副画素では光路調整層６０が形成されていない。

図１４および図１５に例示される通り、光路調整層６０の面上には、各色の副画素毎の第１電極Ｅ１が形成される。第１電極Ｅ１は、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。第１電極Ｅ１は、図３および図４を参照して前述した通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第１電極Ｅ１は、図１４および図１５から理解される通り、光路調整層６０に形成された導通孔ＨＩ１を介して中継電極ＱＥ２に導通する。したがって、図１４から理解される通り、第１電極Ｅ１は、光路調整層６０、反射層４３Ｒ，４３Ｇ，４３Ｂ、複数の中継電極、および複数の導通孔を介して、発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。

第１電極Ｅ１が形成された光路調整層６０の面上には、図１４および図１５に例示される通り、基板１０の全域にわたり画素定義層６５が形成される。画素定義層６５は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。画素定義層６５により、各表示色の副画素における第１電極Ｅ１に対応する開口部が形成される。
開口部の大きさは、各色の副画素において等しくなっている。但し、各色の副画素の開口部を異ならせてもよい。
開口部は、列方向（Ｙ方向）には、Ｒ（赤）色、Ｇ（緑）色、およびＢ（青）色の副画素の順序で共通のピッチで配列される。また、同一色の副画素の開口部は、行方向（Ｘ方向）にわたり共通のピッチで配列される。

図１４および図１５に示すように、第１電極Ｅ１の上層には、発光機能層４６、第２電極Ｅ２、および封止体４７が積層され、以上の各要素が形成された基板１０の表面には封止基板（図示略）が例えば接着剤で接合される。封止基板は、基板１０上の各要素を保護するための光透過性の板状部材（例えばガラス基板）である。なお、封止基板の表面または封止体４７の表面に副画素の画素回路毎にカラーフィルターが形成される。カラーフィルターとしては、Ｂ（青）色のカラーフィルターＣＦＢ、Ｇ（緑）色のカラーフィルターＣＦＧ、およびＲ（赤）色のカラーフィルターＣＦＲが用いられる。

以上に説明した通り、本実施形態では、各色の副画素における複数のトランジスターは、行方向（Ｘ方向）の幅が列方向（Ｙ方向）の幅よりも狭い画素回路領域の内部に配置されている。したがって、走査線２２を各色の副画素の書込制御トランジスターＴｗｒにおいて共通化することが可能となり、一水平走査期間に選択する走査線２２の数を増加させることがない。その結果、一水平走査期間における各走査線２２の選択時間が短くなることを防ぎ、データ転送線２６から第１電極Ｅ１へデータを確実に書き込むことができる。

本実施形態では、図２２に示すように、一画素単位における複数のトランジスターの配置領域Ｒ１の中心位置ＣＴ１と、一画素単位における反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２の中心位置ＣＴ２とは異なっている。
反射層４３Ｒ，４３Ｇ，４３Ｂの大きさは、画素定義層６５によって規定される開口部の大きさによって決まるため、限られた大きさとなっている。このような限られた大きさの反射層４３Ｒ，４３Ｇ，４３を用いて、発光機能層４６からトランジスターへの光の照射を確実に防ぐためには、反射層４３Ｒ，４３Ｇ，４３Ｂの位置を適切な位置に移動させる必要がある。
そこで、本実施形態では、複数のトランジスターの配置領域Ｒ１の中心位置ＣＴ１と、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２の中心位置ＣＴ２とを異ならせることにより、反射層４３Ｒ，４３Ｇ，４３によって、発光機能層４６からトランジスターへの光の照射を確実に防いでいる。つまり、各色の副画素における反射層４３Ｂ，４３Ｇ，４３Ｒが、各色の副画素におけるトランジスターと重なるように、行方向（Ｘ方向）に沿って配置される。したがって、発光機能層４６からの光がトランジスターに照射されることを防ぐことができ、トランジスターの特性を変化させることがない。
特に、最も面積が大きい青色の副画素における反射層４３Ｂが、各色の副画素における駆動トランジスターＴｄｒに重なるように配置されている。したがって、細かな階調表示に影響を与える駆動トランジスターＴｄｒに対する発光機能層４６からの光の照射を確実に防ぎ、駆動トランジスターＴｄｒの特性の変化を防いで、正確な階調表示を可能とする。

また、本実施形態では、反射層４３Ｂと、反射層４３Ｂと重なる駆動トランジスターＴｄｒとの間には、平面視において、駆動トランジスターＴｄｒと重なるように行方向（Ｘ方向）に延在する電源配線４１が設けられている。したがって、発光機能層４６からの光は、反射層４３Ｂだけでなく、他の配線よりも比較的な大きな面積の電源配線４１によっても遮られ、より一層確実に、駆動トランジスターＴｄｒに照射されることを防ぐことができる。したがって、細かな階調表示に影響を与える駆動トランジスターＴｄｒに対する発光機能層４６からの光の照射をより一層確実に防ぎ、駆動トランジスターＴｄｒの特性の変化を防いで、正確な階調表示を可能とする。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第５の仮想線Ｌ５は、平面視において、定電位線としての給電線１６の上に位置している。したがって、平面視において、反射層４３Ｂと給電線１６との隙間がなくなり、駆動トランジスターＴｄｒに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。

本実施形態では、図２２に示すように、反射層４３Ｒの辺のうち、列方向（Ｙ方向）の他方側（図２２において下側）の辺４３Ｒ−ＢＬと、反射層４３Ｇの辺のうち、列方向（Ｙ方向）の一方側（図２２において上側）の辺４３Ｇ−ＴＬとは、列方向（Ｙ方向）において対向している。そして、辺４３Ｒ−ＢＬと辺４３Ｇ−ＴＬは、平面視において制御線１４６の上に位置している。

同様に、図２２に示すように、反射層４３Ｇの辺のうち、列方向（Ｙ方向）の他方側（図２２において下側）の辺４３Ｇ−ＢＬと、反射層４３Ｂの辺のうち、列方向（Ｙ方向）の一方側（図２２において上側）の辺４３Ｂ−ＴＬとは、列方向（Ｙ方向）において対向している。そして、辺４３Ｇ−ＢＬと辺４３Ｂ−ＴＬは、平面視において走査線２２の上に位置している。

以上のように、本実施形態では、列方向（Ｙ方向）において対向する反射層４３Ｒ，４３Ｇ，４３Ｂの辺４３Ｒ−ＢＬ，４３Ｇ−ＴＬ，４３Ｇ−ＢＬ，４３Ｂ−ＴＬが、平面視において制御線１４６と走査線２２の上に位置している。したがって、平面視において、反射層４３Ｒおよび反射層４３Ｇと制御線１４６との隙間、並びに、反射層４３Ｇおよび反射層４３Ｂと走査線２２との隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの列方向において対向する辺が、平面視において制御線１４６および走査線２２の上に位置している構成となっている。しかし、本発明はこのような構成に限定される訳ではなく、列方向で隣り合う少なくとも２つの反射層における列方向で対向する辺が、平面視において、制御線または走査線２２の上に位置していればよい。制御線は、制御線１４６だけではなく、制御線１４４、１４３であってもよい。

本実施形態では、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第２の仮想線Ｌ２は、平面視において、第１データ転送線２６−１の上に位置している。したがって、平面視において、反射層４３Ｒ，４３Ｇ，４３Ｂと第１データ転送線２６−１との隙間がなくなり、トランジスターに対する発光機能層４６からの光の照射をより一層確実に防ぐことができる。平面視において第１データ転送線２６−１の上に位置する仮想線は、反射層４３Ｒ，４３Ｇ，４３Ｂの配置領域Ｒ２を規定する第１の仮想線Ｌ１であってもよいし、第２の仮想線Ｌ２と第１の仮想線Ｌ１の両方であってもよい。

また、本実施形態では、各色の副画素における複数のトランジスターを列方向（Ｙ方向）に沿って配置しつつ、各色の副画素における反射層４３Ｂ，４３Ｇ，４３Ｒは、行方向（Ｘ方向）に沿って配置する。したがって、電気光学装置１の主光線が大きく傾斜する方向が、行方向（Ｘ方向）となるように摂設計されていた場合であっても、走査線２２の数を増加させることなく、同色の副画素を表示面の行方向（Ｘ方向）に配列することができる。その結果、斜めから表示面を観察しても、行方向（Ｘ方向）に関してはほとんど色ずれが生じない電気光学装置１が提供される。

＜変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。

（１）上述した実施形態では、反射層と、画素電極との間に、光路調整層を設けた構成について説明したが、本発明はこの構成に限定されるものではない。光路調整層を省略して、反射性を有する画素電極を用いる構成でもよい。この場合、第３の導電層は、反射層及び画素電極が一体として形成されたものであってもよい。

（２）上述した実施形態では、ＯＬＥＤ上に、封止膜とカラーフィルターが積層された構成について説明したが、本発明はこの構成に限定されるものではない。対向基板にカラーフィルターが設けられる構成であってもよい。

（３）上述した実施形態では、一画素単位の画素内においては、各色の副画素の開口部を、行方向（Ｘ方向）に延在するように設け、さらに同一色の副画素の開口部を、複数の一画素単位の画素にわたって、行方向（Ｘ方向）に共通のピッチで配列した。また、一画素単位の画素内においては、各色の副画素における開口部の行方向（Ｘ方向）の幅は等しくなるように配列した。つまり、各色の副画素における反射層が、各色の副画素における少なくとも１つのトランジスターと重なるように行方向（Ｘ方向）に沿って配列した。
しかし、本発明はこのような構成に限定されるものではない。例えば、少なくとも１つの色の副画素における反射層が、各色の副画素における少なくとも１つのトランジスターと重なるように行方向（Ｘ方向）に沿って配列してもよい。この場合には、他の色の副画素における反射層は、少なくとも１つの色の副画素における少なくとも１つのトランジスターと重なるように配列され、異なる色副画素における反射層が、行方向（Ｘ方向）に沿って配列される。
例えば、青色の副画素における開口部を、一画素単位の画素内にわたって行方向（Ｘ方向）に延在させ、行方向（Ｘ方向）の幅が最も大きくなるように構成する。そして、赤色の副画素における開口部と、緑色の副画素における開口部とを、一画素単位の画素内で行方向（Ｘ方向）に並べて配列するようにしてもよい。

（４）上述した実施形態においては、反射層と駆動トランジスターとの間に、電源配線を配置したが、電源配線以外の金属製の配線を配置するようにしてもよい。金属製の配線を、反射層と駆動トランジスターとの間に配置することにより、駆動トランジスターの遮光を確実に行うことができる。

（５）上述した実施形態においては電気光学材料の一例としてＯＬＥＤを取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、液晶、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルに対しても上記実施形態と同様に本発明が適用され得る。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上記実施形態と同様に本発明が適用され得る。さらに、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上記実施形態と同様に本発明が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。

＜応用例＞
この発明は、各種の電子機器に利用され得る。図２３ないし図２５は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。

図２３は本発明の電気光学装置を採用した電子機器としてのヘッドマウントディスプレイのヘッドマウントディスプレイの外観を示す斜視図である。図２３に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、投射光学系３０１Ｌ、３０１Ｒを有する。図示を省略するが、ブリッジ３２０近傍であって投射光学系３０１Ｌ，３０１Ｒの奥側には、左眼用の電気光学装置１と、右眼用の電気光学装置１とが設けられる。

図２４は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図２５は、携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。

なお、本発明が適用される電子機器としては、図２３ないし図２５に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。さらに、プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

１…電気光学装置、２…表示パネル、３…制御回路、５…データ転送線駆動回路、６…走査線駆動回路、１０…基板、１０Ａ…能動領域、１６…給電線、１７…給電線、２２…走査線、２６…データ転送線、２６−１…第１データ転送線、２６−２…第２データ転送線、２７…制御線、２８…制御線、４１…第１電源導電体（電源配線）、４２…第２電源導電体、４３Ｒ，４３Ｇ，４３Ｂ…反射層、４５…発光素子、４６…発光機能層、６０…光路調整層、７０…データ信号供給回路、８２…ケース、８４…ＦＰＣ基板、８６…端子、１００…表示部、１１０…画素回路、１１８…共通電極、１３２…画素容量、
１３３…転送容量、１３３−１…第１電極、１３３−２…第２電極、１３４…シールド容量、１３４−１…第１電極、１３４−２…第２電極、１４３…制御線、１４４…制御線、１４６…制御線、ＣＡ１…下部容量電極層、ＣＡ２，ＣＡ３，ＣＡ４…上部容量電極層、ＣＦＢ…青色のカラーフィルター、ＣＦＧ…緑色のカラーフィルター、ＣＦＲ…赤色のカラーフィルター、ＣＴ１…トランジスターの配置領域の中心位置、ＣＴ２…反射層の配置領域の中心位置、Ｃｔｒ…制御信号、ＤＭ…デマルチプレクサー、ＤＴ…データ転送回路、Ｅ１…第１電極、Ｅ２…第２電極、Ｇｃｍｐ…ゲート層、Ｇｄｒ…ゲート層、Ｇｅｌ…ゲート層、Ｇｆｉｘ…ゲート層、Ｇｗｒ…ゲート層、ＨＡ１〜ＨＡ９…導通孔、ＨＡ１３〜ＨＡ２２…導通孔、ＨＢ１〜ＨＢ４…導通孔、ＨＢ１３〜ＨＢ１７…導通孔、ＨＣ１〜ＨＣ８…導通孔、ＨＣ１５〜ＨＣ１６，ＨＣ２１，ＨＣ２２…導通孔、ＨＤ１，ＨＤ３，ＨＤ５，ＨＤ６…導通孔、ＨＥ１〜ＨＥ４…導通孔、ＨＦ１，ＨＦ４，ＨＥ５…導通孔、ＨＧ１，ＨＧ２，ＨＧ４…導通孔、ＨＨ２…導通孔、ＨＩ１…導通孔、Ｌ０…絶縁膜、Ｌ１…第１の仮想線、Ｌ２…第２の仮想線、Ｌ３…第３の仮想線、Ｌ４…第４の仮想線、Ｌ５…第５の仮想線、Ｌ６…第６の仮想線、Ｌ７…第７の仮想線、Ｌ８…第８の仮想線、Ｌ，ＬＡ〜ＬＦ…絶縁層、ＱＡ，ＱＡ１３〜ＱＡ２１…中継電極、ＱＢ，ＱＢ２〜ＱＢ７，ＱＢ１５，ＱＢ１６…中継電極、ＱＣ，ＱＣ１，ＱＣ３，ＱＣ４…中継電極、ＱＤ，ＱＤ１〜ＱＤ３…中継電極、ＱＥ１，ＱＥ２…中継電極、Ｒ１…配置領域、Ｒ２…配置領域、Ｓｃｍｐ…制御信号、Ｓｅｌ…制御信号、／Ｓｅｌ…制御信号、Ｓｗｒ…走査信号、Ｔｃｍｐ…補償トランジスター、Ｔｄｒ… 駆動トランジスター、Ｔｅｌ…発光制御トランジスター、Ｔｆｉｘ…初期化トランジスター、Ｔｗｒ 書込制御トランジスター、Ｖｄａｔａ…画像データ、Ｖｄ…データ信号、Ｖｉｄ…画像信号。

Claims (9)

1. 第１の方向に延在する複数の第１の導電層と、
   第２の方向に延在する複数の第２の導電層と、
   前記複数の第１の導電層と前記複数の第２の導電層との各々の交差に対応して配列された複数の副画素と、を備え、
   前記複数の副画素は、前記第１の方向に隣接した表示色の異なる複数の副画素を一画素単位とし、
   前記複数の副画素の各々は、
   発光素子に対応して設けられた第３の導電層と、
   少なくとも駆動トランジスターを含む複数のトランジスターと、
   容量と、を備え、
   前記複数のトランジスターは、前記第１の方向の幅が前記第２の方向の幅よりも狭い画素回路領域の内部に配置され、
   前記一画素単位に含まれる前記複数の副画素のうち、少なくとも１つの副画素の前記第３の導電層は、前記第１の方向の幅が前記第２の方向の幅よりも広く、かつ、前記一画素単位に含まれる前記複数の副画素の各々に含まれる前記駆動トランジスターと重なり、
   前記複数の第１の導電層のうち１つの導電層は、前記一画素単位に含まれる前記複数の副画素の各々に含まれる前記複数のトランジスターの少なくとも１つと電気的に接続され、
   前記一画素単位に含まれる前記複数の副画素のうち、少なくとも１つの副画素の前記第３の導電層と、前記一画素単位に含まれる前記複数の副画素の各々に含まれる前記駆動トランジスターとの間に、平面視において、前記一画素単位に含まれる前記複数の副画素の各々に含まれる前記駆動トランジスターと重なるように前記第１の方向に延在する第４の導電層が設けられ、
   前記一画素単位に含まれる前記複数のトランジスターのうち、
   前記第１の方向の最も一方向側に位置するトランジスターの能動領域の前記第１の方向の最も一方向側の辺を通る第１の仮想線と、
   前記第１の方向の最も他方向側に位置する前記容量の能動領域の前記第１の方向の最も他方向側の辺を通る第２の仮想線と、
   前記第２の方向の最も一方向側に位置するトランジスターの能動領域の前記第２の方向の最も一方向側の辺を通る第３の仮想線と、
   前記第２の方向の最も他方向側に位置するトランジスターの能動領域の前記第２の方向の最も他方向側の辺を通る第４の仮想線と、により囲まれる領域をトランジスターの配置領域と規定し、
   前記一画素単位に含まれる複数の前記第３の導電層のうち、
   前記第１の方向の最も一方向側に位置する第３の導電層の前記第１の方向の最も一方向側の辺を通る第５の仮想線と、
   前記第１の方向の最も他方向側に位置する第３の導電層の前記第１の方向の最も他方向側の辺を通る第６の仮想線と、
   前記第２の方向の最も一方向側に位置する第３の導電層の前記第２の方向の最も一方向側の辺を通る第７の仮想線と、
   前記第２の方向の最も他方向側に位置する第３の導電層の前記第２の方向の最も他方向側の辺を通る第８の仮想線と、により囲まれる領域を第３の導電層の配置領域と規定した
   とき、
   平面視において、前記第６の仮想線は、前記第２の導電層と重なるように前記第２の方向に沿って延在し、
   平面視において、前記第５の仮想線は、前記第１の仮想線よりも前記第１の方向の一方向側に位置し、
   平面視において、前記第７の仮想線は、前記第３の仮想線よりも前記第２の方向の一方向側に位置し、
   前記第３の導電層の配置領域の中心位置は、前記トランジスターの配置領域の中心位置と異なっている、
   ことを特徴とする電気光学装置。
2. 前記複数の第１の導電層は、走査線である、
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記第４の導電層は、前記トランジスターに接続される電源配線である、
   ことを特徴とする請求項１または２に記載の電気光学装置。
4. 前記第７の仮想線または前記第８の仮想線は、平面視において、前記第４の導電層と重なる、
   ことを特徴とする請求項１ないし請求項３のいずれか一に記載の電気光学装置。
5. 前記少なくとも１つの副画素の前記第３の導電層の全体が、平面視において、前記第４の導電層と重なる、
   ことを特徴とする請求項１ないし請求項４のいずれか一に記載の電気光学装置。
6. 前記一画素単位に含まれる前記複数の副画素に含まれる前記複数のトランジスターのうち、少なくとも１つのトランジスターのゲート層に接続され、前記第１の方向に延在する第５の導電層をさらに備え、
   前記一画素単位に含まれる複数の前記第３の導電層のうち、前記第２の方向において隣り合う２つの前記第３の導電層は、前記第２の方向において対向する辺が、平面視において、前記第５の導電層または前記複数の第１の導電層のうち１つの導電層と重なる、
   ことを特徴とする請求項１ないし請求項５のいずれか一に記載の電気光学装置。
7. 前記第５の仮想線または前記第６の仮想線は、平面視において、前記第２の導電層と重なる、
   ことを特徴とする請求項１ないし請求項６のいずれか一に記載の電気光学装置。
8. 前記第２の方向に延在する定電位の第６の導電層をさらに備え、
   前記第１の仮想線または前記第２の仮想線は、平面視において、前記第６の導電層と重なる、
   ことを特徴とする請求項１ないし請求項６のいずれか一に記載の電気光学装置。
9. 請求項１ないし請求項８のいずれか一に記載の電気光学装置を備えたことを特徴とする電子機器。

Images