JP5013697B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5013697B2
JP5013697B2 JP2005304911A JP2005304911A JP5013697B2 JP 5013697 B2 JP5013697 B2 JP 5013697B2 JP 2005304911 A JP2005304911 A JP 2005304911A JP 2005304911 A JP2005304911 A JP 2005304911A JP 5013697 B2 JP5013697 B2 JP 5013697B2
Authority
JP
Japan
Prior art keywords
line
transistor
gate
power supply
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005304911A
Other languages
English (en)
Other versions
JP2007114425A (ja
Inventor
昭一郎 松本
靖憲 金原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005304911A priority Critical patent/JP5013697B2/ja
Priority to TW095132316A priority patent/TWI344633B/zh
Priority to US11/580,668 priority patent/US8289235B2/en
Priority to KR1020060101244A priority patent/KR100795678B1/ko
Priority to CNB2006101357702A priority patent/CN100530309C/zh
Publication of JP2007114425A publication Critical patent/JP2007114425A/ja
Application granted granted Critical
Publication of JP5013697B2 publication Critical patent/JP5013697B2/ja
Priority to US13/613,113 priority patent/US8692749B2/en
Priority to US14/069,877 priority patent/US8922467B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機ＥＬ素子などの発光素子を含む画素回路、特にそのレイアウトに関する。
従来より、有機ＥＬ素子を用いた有機ＥＬパネルが知られており、その開発が進んでいる。この有機ＥＬパネルにおいては、有機ＥＬ素子をマトリクス状に配置し、この有機ＥＬ素子の発光を個別に制御することで、表示を行う。特に、アクティブマトリクスタイプの有機ＥＬパネルでは、画素毎に表示制御用のＴＦＴを有し、このＴＦＴの動作制御により画素毎の発光を制御できるため、非常に高精度の表示を行うことができる。
図１２に、アクティブマトリクスタイプの有機ＥＬパネルにおける画素回路の一例を示す。画素の輝度を示すデータ電圧が供給されるデータラインＤＬは、ゲートがゲートラインＧＬに接続されたｎチャネルの選択ＴＦＴ１０を介し、駆動ＴＦＴ１２のゲートに接続されている。また、駆動ＴＦＴ１２のゲートには、他端が容量ラインＳＣに接続された保持容量１４の一端が接続され、駆動ＴＦＴ１２のゲート電圧を保持する。
駆動ＴＦＴ１２のソースは、ＥＬ電源ラインに接続され、ドレインは有機ＥＬ素子１６のアノードに接続され、有機ＥＬ素子１６のカソードがカソード電源に接続されている。
このような画素回路がマトリクス状に配置されており、所定のタイミングで、水平ライン毎に設けられたゲートラインがＨとなり、その行の選択ＴＦＴ１０がオン状態になる。この状態で、データラインには、順次データ電圧が供給されるため、そのデータ電圧は保持容量１４に供給保持され、ゲートラインがＬとなってもその時の電圧を保持する。
そして、この保持容量１４に保持された電圧に応じて、駆動ＴＦＴ１２が動作して対応する駆動電流がＥＬ電源からの有機ＥＬ素子１６を介し、カソード電源に流れ、有機ＥＬ素子１６がデータ電圧に応じて発光する。
そして、ゲートラインを順次Ｈとして、入力されてくるビデオ信号を対応する画素にデータ電圧として順次供給することで、マトリクス状に配置された、有機ＥＬ素子１６がデータ電圧に応じて発光し、ビデオ信号についての表示が行われる。
ここで、このような画素回路において、マトリクス状に配置された画素回路の駆動ＴＦＴのしきい値電圧がばらつくと、輝度がばらつくことになり、表示品質が低下するという問題がある。そして、表示パネル全体の画素回路を構成するＴＦＴについて、その特性を同一にすることは難しく、そのオンオフのしきい値がばらつくことを防止することは難しい。
そこで、ＴＦＴのしきい値の変動への影響を防止するための回路について、例えば、下記特許文献１、２などの提案がある。
特表２００２−５１４３２０号公報 特開２００５−１２８５２１号公報
しかし、これら提案では、各画素回路の制御のための制御線が２以上必要になる。すなわち、上述の図５の回路では、垂直方向に伸びるデータライン、電源ラインの他の制御ラインとしてゲートラインのみでよいが、特許文献１，２では、ゲートラインの他に、少なくとも２本の制御ラインを必要とする。
従って、この制御ラインのみならず、この制御ラインとトランジスタとの接続ラインなどが増え、開口率が減少してしまうという問題がある。
そこで、配線等を効率的に配置して開口率を比較的高く維持することが望まれる。
本発明は、画素をマトリクス状に配置した表示装置であって、各画素は、ゲートラインからの選択信号によってオンオフされ、データラインに一端が接続されてデータラインからのデータ信号の受け入れを制御する選択トランジスタと、この選択トランジスタの他端に容量を介し、ゲートが接続され、ソースが電源に接続され、前記選択トランジスタを介し受け入れたデータ信号に応じ、電源からの電流を流す駆動トランジスタと、この駆動トランジスタの一端に接続され、流れる電流に応じて発光する発光素子と、前記選択トランジスタと前記容量の接続部に一端が接続され、他端が電源に接続され、容量セットラインによってオンオフされる電位制御トランジスタと、前記ゲートラインによってオンオフされ、前記駆動トランジスタのゲート・ドレイン間を短絡する短絡トランジスタと、前記駆動トランジスタの一端と前記有機ＥＬ素子の間に配置され、発光セットラインの信号によってオンオフされる駆動制御トランジスタと、を含み、前記ゲートライン、前記容量セットライン、および前記発光セットラインは、各画素行に沿って行方向に配置され、前記容量セットラインと前記発光セットラインの間に前記ゲートラインを配置し、前記選択トランジスタは前記ゲートラインと前記容量セットラインの間に、前記短絡トランジスタは前記ゲートラインと前記発光セットラインの間に設けられることを特徴とする。
また、前記電源からの電流を供給する電源ラインが各画素列に沿って配置され、前記電位制御トランジスタは前記ゲートラインと容量セットラインの間に、駆動トランジスタはゲートラインと発光セットラインの間に設けられることが好適である。また、前記電源ラインと前記電位制御トランジスタとの電気的接続をとるためのコンタクトが前記ゲートラインと前記容量セットラインの間に設けられ、前記電源ラインと前記駆動トランジスタとの電気的接続をとるためのコンタクトが前記ゲートラインと前記発光セットラインとの間に設けられることが好適である。
このように、本発明によれば、ゲートラインに平行に配置されるゲートライン以外の２本の制御ラインをゲートラインを挟んで配置した。これによって、配線を効率的に配置することができ、開口率を比較的大きくできる。特に、電源ラインとのコンタクトを画素電極の存在しないゲートラインと制御ラインの間の空間に少なくとも１つ配置することで、開口率の減少を抑制することができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図１は、実施形態に係る画素回路の構成を示している。データラインＤＬは、垂直方向に伸び、画素の表示輝度についてのデータ信号（データ電圧Ｖｓｉｇ）を画素回路に供給する。データラインＤＬは、１列の画素に対し１本設けられており、垂直方向の画素に対し、その画素のデータ電圧Ｖｓｉｇを順次供給する。
このデータラインＤＬには、ｎチャネルの選択トランジスタＴ１のドレインが接続されており、この選択トランジスタＴ１のソースは、容量Ｃｓの一端に接続されている。選択トランジスタＴ１のゲートは、水平方向に伸びるゲートラインＧＬに接続されている。
また、１行の画素に対し容量セットラインＣＳが設けられ、この容量セットラインＣＳには、ｐチャンネルの電位制御トランジスタＴ２のゲートが接続されている。この容量セットラインＣＳは、ゲートラインＧＬがＨレベルになる少し前にＬレベルとなり、ゲートラインＧＬがＬレベルに戻った後にＬレベルに戻る。従って、選択トランジスタＴ１がオンの時に電位制御トランジスタＴ２がオフ、選択トランジスタＴ１がオフの時に電位制御トランジスタＴ２がオンとなる。電位制御トランジスタＴ２のソースは電源ラインＰＶｄｄに接続され、ドレインは容量Ｃｓと選択トランジスタＴ１のソースに接続されている。なお、電源ラインＰＶｄｄも垂直方向に伸びており、垂直方向の各画素に電源電圧ＰＶｄｄを供給する。
容量Ｃｓの他端は、ｐチャンネルの駆動トランジスタＴ４のゲートに接続されている。駆動トランジスタＴ４のソースは電源ラインＰＶｄｄに接続され、ドレインはｎチャネルの駆動制御トランジスタＴ５のドレインに接続されている。駆動制御トランジスタＴ５のソースは、有機ＥＬ素子ＥＬのアノードに接続されており、ゲートは、水平方向に伸びる発光セットラインＥＳに接続されている。また、有機ＥＬ素子ＥＬのカソードは、低電圧のカソード電源ＣＶに接続されている。
さらに、駆動トランジスタＴ４のゲートには、ｎチャネルの短絡トランジスタＴ３のドレインが接続されており、この短絡トランジスタＴ３のソースは、駆動トランジスタＴ４のドレインに、またゲートはゲートラインＧＬに接続されている。
このように、本実施形態では、垂直方向にデータラインＤＬと、電源ラインＰＶｄｄの２本のラインが配置され、水平方向にはゲートラインＧＬの他に、容量セットラインＣＳと発光セットラインＥＳの２本の制御ラインが配置されている。
次に、この画素回路の動作について、説明する。
図２に示すように、この画素回路は、ゲートラインＧＬ、容量セットラインＣＳ、発光セットラインＥＳの状態（Ｈレベル，Ｌレベル）に応じて、（ｉ）ディスチャージ（ＧＬ＝Ｈレベル，ＣＳ＝Ｌレベル，ＥＳ＝Ｈレベル）、（ｉｉ）リセット（ＧＬ＝Ｈレベル，ＣＳ＝Ｌレベル，ＥＳ＝Ｌレベル）、（ｉｉｉ）電位固定（ＧＬ＝Ｌレベル，ＣＳ＝Ｈレベル，ＥＳ＝Ｌレベル）、（ｉｖ）発光（ＧＬ＝Ｌレベル，ＣＳ＝Ｈレベル，ＥＳ＝Ｈレベル）の４つの状態があり、これを繰り返す。すなわち、データラインＤＬのデータを有効にした状態で、（ｉ）ディスチャージを行い、その後（ｉｉ）リセットによって、容量Ｃｓの充電電圧を決定し、（ｉｉｉ）においてゲート電圧Ｖｇを固定し、（ｖ）固定されたゲート電圧に応じた駆動電流で有機ＥＬ素子ＥＬが発光する。なお、容量セットラインＣＳは、上述のようにゲートラインＧＬがＨレベルの時にＬレベル、ゲートラインＧＬがＬレベルの時にＨレベルであるが、ゲートラインＧＬがＨレベルになる前にＬレベルになり、ゲートラインＧＬのＬレベルに戻ってからＨレベルになることによって、選択トランジスタＴ１と、電位制御トランジスタＴ２が同時にオンすることを防止している。
また、データラインＤＬにおけるデータは、図に示すように、（ｉ）ディスチャージ工程の前に有効になり、（ｉｉｉ）固定工程の後に無効になる。従って、（ｉ）ディスチャージ工程から（ｉｉｉ）固定工程まではデータラインに有効なデータがセットされている。
以下、それぞれの状態について、説明する。なお、図３〜６においてオフのトランジスタについてには、破線で示してある。
（ｉ）ディスチャージ（ＧＬ＝Ｈレベル，ＣＳ＝Ｌレベル，ＥＳ＝Ｈレベル）
まず、データラインＤＬにデータ電圧Ｖｓｉｇが供給されている状態で、ゲートラインＧＬ、発光セットラインＥＳの両方をＨレベル（高レベル）、容量セットラインＣＳをＬレベルにする。これによって、選択トランジスタＴ１、駆動制御トランジスタＴ５、短絡トランジスタＴ３がオン、電位制御トランジスタＴ２がオフとなる。従って、図３に示すように、容量Ｃｓの選択トランジスタＴ１側の電圧Ｖｎ＝Ｖｓｉｇという状態で、電源ラインＰＶｄｄからの電流が駆動トランジスタＴ４、駆動制御トランジスタＴ５、有機ＥＬ素子ＥＬを介しカソード電源ＣＶに流れ、これによって駆動トランジスタＴ４のゲートに保持されていた電荷が引き抜かれる。これによって、駆動トランジスタＴ４のゲート電圧Ｖｇは、所定の低電圧になる。
（ｉｉ）リセット（ＧＬ＝Ｈレベル，ＣＳ＝Ｌレベル，ＥＳ＝Ｌレベル）
上述のディスチャージの状態から発光セットラインＥＳをＬレベル（ローレベル）に変更する。これによって、図４に示すように、駆動制御トランジスタＴ５がオフとなり、駆動トランジスタＴ４のゲート電圧Ｖｇ＝Ｖｇ０＝ＰＶｄｄ−｜Ｖｔｐ｜にリセットされる。ここで、このＶｔｐは、駆動トランジスタＴ４のしきい値電圧である。すなわち、駆動トランジスタＴ４はソースが電源ＰＶｄｄに接続されている状態で、短絡トランジスタＴ３によって、ゲートドレイン間が短絡されているため、そのゲート電圧が、電源ＰＶｄｄより駆動トランジスタＴ４のしきい値電圧｜Ｖｔｐ｜だけ低い電圧にセットされてオフされる。このとき容量Ｃｓの選択トランジスタＴ１側の電位Ｖｎ＝Ｖｓｉｇであり、容量Ｃｓには｜Ｖｓｉｇ−（ＰＶｄｄ−｜Ｖｔｐ｜）｜の電圧が充電される。
（ｉｉｉ）電位固定（ＧＬ＝Ｌレベル，ＣＳ＝Ｈレベル，ＥＳ＝Ｌレベル）
次に、ゲートラインＧＬをＬレベルとして、選択トランジスタＴ１、短絡トランジスタＴ３をオフし、その後容量セットラインＣＳをＨレベルとして電位制御トランジスタＴ２をオンする。これによって、図５に示すように、駆動トランジスタＴ４のゲートは、ドレインから切り離される。そして、電位制御トランジスタＴ２がオンすることで、Ｖｎ＝ＰＶｄｄとなる。従って、駆動トランジスタＴ４のゲート電位Ｖｇは、Ｖｎの変化に応じてシフトする。なお、駆動トランジスタＴ４のゲートとソースの間には、寄生容量Ｃｐが存在するため、ゲート電位ＶｇはこのＣｐの影響を受ける。
（ｉｖ）発光（ＧＬ＝Ｌレベル，ＣＳ＝Ｈレベル，ＥＳ＝Ｈレベル）
次に、発光セットラインＥＳをＨレベルにすることによって、図６に示すように、駆動制御トランジスタＴ５がオンし、これによって駆動トランジスタＴ４からの駆動電流が有機ＥＬ素子ＥＬに流れる。このときの駆動電流は、駆動トランジスタＴ４のゲート電圧によって決定される、駆動トランジスタＴ４のドレイン電流となるが、このドレイン電流は駆動トランジスタＴ４のしきい値電圧Ｖｔｐとは、関係ないものとなり、しきい値電圧の変動に伴う発光量の変動を抑えることができる。
これについて図７に基づいて説明する。
上述のように、（ｉｉ）リセット後は、図において、○で示したように、Ｖｎ（＝Ｖｓｉｇ）は、Ｖｓｉｇ（ｍａｘ）〜Ｖｓｉｇ（ｍｉｎ）の間の値であり、ＶｇはＰＶｄｄから駆動トランジスタＴ４のしきい値電圧Ｖｔｐだけ減じた電圧Ｖｇ０となる。すなわち、Ｖｇ＝Ｖｇ０＝ＰＶｄｄ＋Ｖｔｐ （Ｖｔｐ＜０）、Ｖｎ＝Ｖｓｉｇである。
そして、（ｉｉｉ）の電位固定に入ると、Ｖｎは、ＶｓｉｇからＰＶｄｄまで変化するので、その変化量ΔＶｇは、Ｃｓ、Ｃｐの容量を考慮して、ΔＶｇ＝Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）と表せる。
よって、Ｖｎ，Ｖｇは、図において●で示したように、Ｖｎ＝ＰＶｄｄ，Ｖｇ＝Ｖｔｐ＋ΔＶｇ＝ＰＶｄｄ＋Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）となる。
ここで、Ｖｇｓ＝Ｖｇ−ＰＶｄｄであるので、Ｖｇｓ＝Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）となる。
一方、ドレイン電流Ｉは、Ｉ＝（１／２）β（Ｖｇｓ−Ｖｔｐ）2と表され、上式を代入することによって、ドレイン電流Ｉは次のように表される。
Ｉ＝（１／２）β｛Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）−Ｖｔｐ｝2
＝（１／２）β｛Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）｝2
＝（１／２）βα（Ｖｓｉｇ−ＰＶｄｄ）2
ここで、α＝｛Ｃｓ／（Ｃｓ＋Ｃｐ）｝2，βは駆動トランジスタＴ４増幅率であり、β＝μεＧｗ／Ｇｌであり、
μはキャリアの移動度、εは誘電率、Ｇｗはゲート幅、Ｇｌはゲート長である。
このように、ドレイン電流Ｉの式には、Ｖｔｐは含まれず、Ｖｓｉｇ−ＰＶｄｄの２乗に比例することになる。従って、駆動トランジスタＴ４のしきい値電圧のバラツキの影響を排除してデータ電圧Ｖｓｉｇに応じた発光を達成することができる。
上述の説明では、１画素についての動作についてのみ説明した。実際には、表示パネルは、マトリクス状に画素が配置されており、これらのそれぞれについて対応する輝度信号に応じたデータ電圧Ｖｓｉｇを供給して各有機ＥＬ素子を発光させる。すなわち、図８に示すように、表示パネルには、水平スイッチ回路ＨＳＲと、垂直スイッチＶＳＲが設けられており、これらの出力によってデータラインＤＬ、ゲートラインＧＬ、その他発光セットラインＥＳなどの状態が制御される。特に、水平方向の各画素には、１つのゲートラインＧＬが対応づけられており、このゲートラインＧＬは垂直スイッチＶＳＲによって、１つずつ順に活性化される。次に、１つのゲートラインＧＬが活性化される１水平期間に、水平スイッチＨＳＲによってすべてのデータラインＤＬにデータ電圧が点順次で供給され、これが１水平ライン分の画素回路にデータが書き込まれる。そして、各画素回路において、１垂直期間後まで書き込まれたデータ電圧に応じた発光がされる。
次に、１水平ライン内の各画素に対するデータの書き込み手順について、図９に基づいて説明する。
まず、１水平期間の開始を示すイネーブル信号ＥＮＢのＬレベルの後に、すべてのデータラインＤＬに点順次でデータ電圧Ｖｓｉｇを書き込む。すなわち、データラインＤＬには、容量などが接続されており、電圧信号をセットすることで、データラインＤＬにそのデータ電圧Ｖｓｉｇが保持される。そこで、各列の画素についてのデータ電圧Ｖｓｉｇを順次対応するデータラインＤＬにセットすることで、すべてのデータラインＤＬにデータ電圧Ｖｓｉｇをセットする。
そして、このデータのセットが終了した段階で、ＨｏｕｔをＨレベルとして、ゲートラインＧＬをＨレベルとして活性化し、上述した１つの水平方向の各画素について動作を行い、各画素におけるデータ書き込み、発光が行われる。
このようにして、通常のビデオ信号（データ電圧Ｖｓｉｇ）を順次データラインＤＬに書き込み、これを画素回路にセットして、発光させることができる。
次に、他の方式について、図１０に基づいて説明する。この例では、イネーブルラインＥＮＢがＬレベルの期間に、発光セットラインＥＳをＬレベルにし、イネーブルラインＥＮＢがＨレベルに立ち上がるときにゲートラインＧＬをＨレベル（活性化）とする。この状態で、データ電圧Ｖｓｉｇを順次データラインＤＬにセットする。そして、すべてのデータラインＤＬにデータ電圧Ｖｓｉｇをセットした場合には、発光セットラインＥＳをＨレベルとして、上述のディスチャージを行い、その後発光セットラインＥＳをＬレベルに戻す。ゲートラインＧＬは、イネーブルラインＥＮＢの立ち下がりに同期してＬレベルに戻り、イネーブルラインＥＮＢがＬレベルの時にイネーブルラインＥＮＢをＨレベルに戻す。これによって、上述の例と同様の動作が行われる。なお、容量セットラインＣＳは、ゲートラインＧＬがＨレベルの期間にＬレベルであり、ゲートラインＧＬの立ち上がりより若干早くＬレベルになり、立ち下がりより若干遅くＨレベルに戻る。
図１１には、図１に記載された画素回路を利用した表示パネルについてのレイアウトを示してある。
まず、容量セットラインＣＳが各行の画素の上端部に沿って伸びている。図における画素において、各画素の右端部分には、データラインＤＬが列方向に伸びている。そして、各データラインＤＬのすぐ左側には電源ラインＰＶｄｄがほぼ平行に列方向に伸びている。なお、図示した画素の下の段の画素においては、各画素の左端部分にデータラインＤＬおよび電源ラインＰＶｄｄが配置されている。
また、画素の中央やや上部には、画素を横切ってゲートラインＧＬが伸びている。また、各画素の下端部に沿って発光セットラインＥＳが配置されている。
ゲートラインＧＬの画素の右端に近い部分には、上方に向けて突出部分が設けられ、ここがｎチャンネル選択トランジスタＴ１のゲート電極Ｔ１ｇになっている。すなわち、このゲート電極Ｔ１ｇの厚み方向の下方には、ゲート絶縁膜を介し半導体層１１２が設けられており、この半導体層１１２がゲートラインＧＬに沿って伸びその右端がコンタクトによってデータラインＤＬが接続されている。
また、半導体層１１２は、ゲート電極Ｔ１ｇの下方を左方向に伸び、ここで、容量セットラインＣＳ方向にほぼ方形に広がっている。そして、この方形に広がった部分には、ゲート絶縁膜を介してゲート電極と同一層の容量電極ＳＣが形成され、この容量電極ＳＣがゲート絶縁膜を介し半導体層１１２と対応する部分が容量Ｃｓとなっている。
また、容量Ｃｓを構成する半導体層１１２の一部は容量セットラインＣＳに沿って右側に伸び、コンタクトによって電源ラインＰＶｄｄに接続されている。また、半導体層１１２の容量Ｃｓ側と、電源ラインＰＶｄｄ側の中間部分の厚み方向上方には、容量セットラインＣＳからの突出部分が位置しており、この突出部分は、ゲート絶縁膜を介し半導体層１１２の厚み方向上方に位置して、ここがｎチャネルの電位制御トランジスタＴ２となっている。
容量Ｃｓの画素中央部のゲートラインＧＬの直上には、コンタクトが設けられ、このコンタクトによってメタル配線１１８が接続され、このメタル配線１１８がゲートラインＧＬをまたいでゲートラインＧＬの下方に至り、そこで、コンタクトによって半導体層１２０に接続されている。
この半導体層１２０は、一旦右方向に伸びその後データラインＤＬおよび電源ラインＰＶｄｄとの間をこれらに沿って下方に伸び、中間部分で左側に伸びる枝部が設けられるとともに、発光セットラインＥＳの手前で左方向に曲がっている。この半導体層１２０のゲートラインＧＬに沿って右方向に伸びる部分の厚み方向上方にゲートラインＧＬから伸びる突出部分がゲート絶縁膜を介して設けられ、これがｎチャネルの短絡トランジスタＴ３のゲート電極Ｔ３ｇになっている。すなわち、この部分が駆動トランジスタＴ４のゲートとソース間を接続する短絡トランジスタＴ３を構成する。
メタル配線１１８は、短絡トランジスタＴ３と接続されるコンタクトの下方において、コンタクトによってゲートラインＧＬと同層のゲート配線に接続され、このゲート配線が電源ラインＰＶｄｄと平行に伸びここがｐチャネルの駆動トランジスタＴ４のゲート電極Ｔ４ｇになっている。すなわち、このゲート電極Ｔ４ｇの厚み方向下方にはゲート絶縁膜を介し上下方向の伸びる半導体層１３２が設けられており、この半導体層１３２の一端（ドレイン：図における上側）はコンタクトによって電源ラインＰＶｄｄに接続されている。半導体層１３２の図における下側は、一旦左側に曲がった後、コンタクトでメタル配線に接続され、このメタル配線にコンタクトによって前記半導体層１２０の中間部から左側に伸びる枝部に接続されている。
また、半導体層１２０の下端部は、発光セットラインＥＳに沿って左側に伸び、この部分の厚み方向上方には、ゲート絶縁膜を介し、発光セットラインＥＳの一部が突出して、ｎチャネルの駆動制御トランジスタＴ５のゲート電極Ｔ５ｇが形成され、ここに駆動制御トランジスタＴ５が形成されている。半導体層１２０の下端左側の端部にはコンタクトによって画素電極が接続されている。そして、この画素電極の厚み方向上方に有機発光層を介し全画素共通の陰極が形成されて有機ＥＬ素子が形成される。
なお、厚み方向としては、ガラスなどの透明基板上にＴＦＴが形成され、その上に画素毎の透明電極（陽極）が形成され、その上に有機発光層を介し全画素共通のアルミニウムなどの陰極が形成される。ＴＦＴは、ガラス基板上にまずバッファ層が形成され、その上に半導体層１１２，１２０，１３２が所定の位置に形成される。半導体層を覆ってゲート絶縁膜が形成され、その上にゲートラインＧＬ、容量電極などがモリブデンやクロムなどで形成される。このゲートラインＧＬなどの層を覆って層間絶縁膜が形成され、その上層の電源ラインＰＶｄｄ、データラインＤＬなどのメタル（例えばアルミニウム）配線などが形成される。そして、これらのメタル配線を覆ってアクリル樹脂などの平坦化層が形成され、その上にＩＴＯ、ＩＺＯなどの透明電極（画素電極）が構成される。
このように、本実施形態によれば、画素の図における上側に容量セットラインＣＳが配置され、画素の図における下側に発光セットラインＥＳが配置され、ゲートラインＧＬは、容量セットラインＣＳから若干下側に配置されている。
このような配置によって、ゲートラインＧＬの上側に電位制御トランジスタＴ２と、選択トランジスタＴ１を配置できる。特に選択トランジスタＴ１をゲートラインＧＬに沿って配置することで、ゲートラインＧＬの突出部を選択トランジスタＴ１のゲート電極Ｔ１ｇにできる。一方、電位制御トランジスタＴ２は容量セットラインＣＳに沿って形成されるため、そのゲート電極Ｔ２ｇも容易に形成できる。また、電位制御トランジスタＴ２の電源ラインＰＶｄｄとのコンタクトも画素の隅に位置し、効率的な配置になる。そして、電位制御トランジスタＴ２と選択トランジスタＴ１との間の空間に容量Ｃｓを形成できゲートラインＧＬの上側の空間を効果的に利用できる。
また、短絡トランジスタＴ３をゲートラインＧＬの下側に沿って配置し、駆動制御トランジスタＴ５を発光セットラインＥＳに沿って形成したため、短絡トランジスタＴ３および駆動制御トランジスタＴ５のゲート電極Ｔ３ｇ、Ｔ５ｇも容易に形成できる。さらに、短絡トランジスタＴ３と駆動制御トランジスタＴ５の接続を半導体層１２０とし、これを電源ラインＰＶｄｄと、データラインＤＬの間の空間の厚み方向下側に配置したため、この配線が開口率に及ぼす影響を少なくできる。また、駆動トランジスタＴ４を電源ラインＰＶｄｄに沿って配置したため、開口率の減少を抑えて、効率的な配置となっている。
また、上述の図１１に示したようなレイアウトは、水平方向の制御ラインがゲートライン以外に２本存在する回路であれば同様に適用できる。例えば、特許文献１に記載されたような回路にも適用可能である。
実施形態に係る画素回路の構成を示す図である。 動作を説明するチャート図である。 ディスチャージ工程を説明する図である。 リセット工程を説明する図である。 電位固定工程を説明する図である。 発光工程を説明する図である。 リセットから電位固定工程における電位変化の状態を説明する図である。 パネルの全体構成を示す図である。 データセットのタイミング例を示す図である。 データセットの他のタイミング例を示す図である。 実施形態の画素回路のレイアウトを示す図である。 従来の画素回路の一例を示す図である。
符号の説明
Ｔ１ 選択トランジスタ、Ｔ２ 電位制御トランジスタ、Ｔ３ 短絡トランジスタ、Ｔ４ 駆動トランジスタ、Ｔ５ 駆動制御トランジスタ、１１２，１２０，１３２ 半導体層、１１８ メタル配線、ＣＳ 容量セットライン、Ｃｓ 容量、ＤＬ データライン、ＥＬ 有機ＥＬ素子、ＥＳ 発光セットライン、ＧＬ ゲートライン、ＰＶｄｄ 電源ライン。

Claims (4)

  1. 画素をマトリクス状に配置した表示装置であって、
    各画素は、
    ゲートラインからの選択信号によってオンオフされ、データラインに一端が接続されてデータラインからのデータ信号の受け入れを制御する選択トランジスタと、
    この選択トランジスタの他端に容量を介し、ゲートが接続され、一端が電源に接続され、前記選択トランジスタを介し受け入れたデータ信号に応じ、前記電源からの電流を流す駆動トランジスタと、
    この駆動トランジスタの他端側に接続され、この駆動トランジスタに流れる電流に応じて発光する発光素子と、
    前記選択トランジスタと前記容量の接続部に一端が接続され、他端が電源に接続され、容量セットラインからの信号によってオンオフされる電位制御トランジスタと、
    前記ゲートラインからの信号によってオンオフされ、前記駆動トランジスタのゲートと前記駆動トランジスタの他端との間を短絡する短絡トランジスタと、
    前記駆動トランジスタの他端と前記発光素子の間に配置され、発光セットラインからの信号によってオンオフされる駆動制御トランジスタと、
    を含み、
    前記ゲートライン、前記容量セットライン、および前記発光セットラインは、各画素行に沿って行方向に配置され、
    前記容量セットラインと前記発光セットラインの間に前記ゲートラインを配置し、
    前記選択トランジスタは前記ゲートラインと前記容量セットラインの間に、前記短絡トランジスタは前記ゲートラインと前記発光セットラインの間に設けられることを特徴とする表示装置。
  2. 請求項１に記載の表示装置において、
    前記電源からの電流を供給する電源ラインが各画素列に沿って配置され、
    前記電位制御トランジスタは前記ゲートラインと容量セットラインの間に、駆動トランジスタはゲートラインと発光セットラインの間に設けられることを特徴とする表示装置。
  3. 請求項２に記載の表示装置であって、
    前記電源ラインと前記電位制御トランジスタとの電気的接続をとるためのコンタクトが前記ゲートラインと前記容量セットラインの間に設けられ、前記電源ラインと前記駆動トランジスタとの電気的接続をとるためのコンタクトが前記ゲートラインと前記発光セットラインとの間に設けられることを特徴とする表示装置。
  4. 請求項１〜３のいずれかに記載の表示装置であって、
    前記ゲートラインの一部を両側に突出させ、一方を前記選択トランジスタのゲート電極とし、他方を前記短絡トランジスタのゲート電極とすることを特徴とする表示装置。
JP2005304911A 2005-10-19 2005-10-19 表示装置 Active JP5013697B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005304911A JP5013697B2 (ja) 2005-10-19 2005-10-19 表示装置
TW095132316A TWI344633B (en) 2005-10-19 2006-09-01 Display device
US11/580,668 US8289235B2 (en) 2005-10-19 2006-10-13 Display apparatus with gate electrodes formed in a projecting manner
KR1020060101244A KR100795678B1 (ko) 2005-10-19 2006-10-18 표시 장치
CNB2006101357702A CN100530309C (zh) 2005-10-19 2006-10-19 显示装置
US13/613,113 US8692749B2 (en) 2005-10-19 2012-09-13 Display apparatus with continuous semiconductor layer
US14/069,877 US8922467B2 (en) 2005-10-19 2013-11-01 Display apparatus with gate electrodes formed in a projecting manner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005304911A JP5013697B2 (ja) 2005-10-19 2005-10-19 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012058169A Division JP5382158B2 (ja) 2012-03-15 2012-03-15 有機ｅｌ画素回路

Publications (2)

Publication Number Publication Date
JP2007114425A JP2007114425A (ja) 2007-05-10
JP5013697B2 true JP5013697B2 (ja) 2012-08-29

Family

ID=37947707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005304911A Active JP5013697B2 (ja) 2005-10-19 2005-10-19 表示装置

Country Status (5)

Country Link
US (3) US8289235B2 (ja)
JP (1) JP5013697B2 (ja)
KR (1) KR100795678B1 (ja)
CN (1) CN100530309C (ja)
TW (1) TWI344633B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964253B1 (ko) * 2008-06-19 2010-06-16 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
EP2453432B1 (en) * 2009-07-10 2017-02-15 Sharp Kabushiki Kaisha Display device
KR101623596B1 (ko) 2009-12-28 2016-05-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
TWI471842B (zh) * 2011-10-05 2015-02-01 Wintek Corp 有機發光二極體像素的控制電路
CN102708789A (zh) * 2011-12-01 2012-10-03 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元以及显示装置
CN102708792B (zh) * 2012-02-21 2014-08-13 京东方科技集团股份有限公司 一种像素单元驱动电路和方法、像素单元以及显示装置
JP5382158B2 (ja) * 2012-03-15 2014-01-08 三洋電機株式会社 有機ｅｌ画素回路
CN103021332A (zh) * 2012-12-04 2013-04-03 彩虹（佛山）平板显示有限公司 一种用于显示器的驱动***
FR3009955B1 (fr) 2013-08-30 2016-11-25 Laboratoires Inneov Composition a base d'acide gras polyinsature et de vitamine d destinee a une administration par voie orale pour ameliorer la qualite de la chevelure
WO2015170614A1 (ja) 2014-05-07 2015-11-12 ソニー株式会社 表示装置および電子機器
KR102202798B1 (ko) * 2014-08-11 2021-01-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN108697247A (zh) 2014-09-26 2018-10-23 伊娃·莉利亚 通道滑行道组件
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US10438532B2 (en) 2015-12-25 2019-10-08 Tianma Japan, Ltd. Display apparatus and method of manufacturing display apparatus with branch source wirings
CN109509431A (zh) * 2017-09-14 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319872A (ja) 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
KR100559078B1 (ko) 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP4197647B2 (ja) * 2001-09-21 2008-12-17 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP3732477B2 (ja) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 画素回路、発光装置および電子機器
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP4034122B2 (ja) * 2002-05-31 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び素子基板
KR100899082B1 (ko) * 2002-12-30 2009-05-25 매그나칩 반도체 유한회사 휘도가 개선된 유기전계 발광표시장치
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP5078223B2 (ja) 2003-09-30 2012-11-21 三洋電機株式会社 有機ｅｌ画素回路
KR100515306B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 유기ｅｌ 표시패널
KR100515305B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100970958B1 (ko) * 2003-11-04 2010-07-20 삼성전자주식회사 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법
JP4297438B2 (ja) * 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100579193B1 (ko) * 2004-01-12 2006-05-11 삼성에스디아이 주식회사 유기전계발광 표시장치
KR100560444B1 (ko) * 2004-03-24 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
JP4974471B2 (ja) * 2004-04-12 2012-07-11 三洋電機株式会社 有機ｅｌ画素回路およびその駆動方法
JP4549889B2 (ja) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 キャパシタ及びこれを利用する発光表示装置
KR100637458B1 (ko) 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
JP2006106141A (ja) * 2004-09-30 2006-04-20 Sanyo Electric Co Ltd 有機ｅｌ画素回路

Also Published As

Publication number Publication date
KR100795678B1 (ko) 2008-01-21
JP2007114425A (ja) 2007-05-10
US20130001569A1 (en) 2013-01-03
US20140061686A1 (en) 2014-03-06
TWI344633B (en) 2011-07-01
KR20070042878A (ko) 2007-04-24
US20070085782A1 (en) 2007-04-19
CN1953020A (zh) 2007-04-25
US8289235B2 (en) 2012-10-16
CN100530309C (zh) 2009-08-19
US8692749B2 (en) 2014-04-08
US8922467B2 (en) 2014-12-30
TW200717421A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
JP5013697B2 (ja) 表示装置
JP3772889B2 (ja) 電気光学装置およびその駆動装置
JP4974471B2 (ja) 有機ｅｌ画素回路およびその駆動方法
US7324075B2 (en) Pixel circuit and display device
JP2010008523A (ja) 表示装置
JP5738270B2 (ja) 表示装置
JP2009109853A (ja) アクティブマトリクス型表示装置
JP4039441B2 (ja) 電気光学装置および電子機器
JP4999281B2 (ja) 有機ｅｌ画素回路
JP5121124B2 (ja) 有機ｅｌ画素回路
JP2007114426A (ja) 表示装置
JP5370454B2 (ja) 有機ｅｌ画素回路およびその駆動方法
JP2008134346A (ja) アクティブマトリクス型表示装置
JP2009122196A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP5382158B2 (ja) 有機ｅｌ画素回路
JP5019217B2 (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP5085011B2 (ja) アクティブマトリクス型表示装置
JP2007114428A (ja) 表示装置
KR20150016902A (ko) 표시장치 및 이의 구동 방법
KR101240658B1 (ko) 표시 장치 및 그 구동 방법
JP2009193027A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2007316512A (ja) アクティブマトリクス型表示装置
JP2009069395A (ja) アクティブマトリクス型表示装置およびその駆動方法
JP2009069291A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5013697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250