KR100470893B1 - 표시장치, 휴대기기 및 기판 - Google Patents

표시장치, 휴대기기 및 기판 Download PDF

Info

Publication number
KR100470893B1
KR100470893B1 KR10-2002-0003059A KR20020003059A KR100470893B1 KR 100470893 B1 KR100470893 B1 KR 100470893B1 KR 20020003059 A KR20020003059 A KR 20020003059A KR 100470893 B1 KR100470893 B1 KR 100470893B1
Authority
KR
South Korea
Prior art keywords
electro
wiring
storage means
memory
display
Prior art date
Application number
KR10-2002-0003059A
Other languages
English (en)
Other versions
KR20020062218A (ko
Inventor
누마오타카지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001145517A external-priority patent/JP3638130B2/ja
Priority claimed from JP2001200074A external-priority patent/JP2002287718A/ja
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020062218A publication Critical patent/KR20020062218A/ko
Application granted granted Critical
Publication of KR100470893B1 publication Critical patent/KR100470893B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

최대 계조의 데이터에 대응하는 전압을 메모리회로가 유지하게 한 후, 최대 계조 이외의 계조 데이터에 대응하는 전압을 액정소자에 인가하고, 최대 계조의 데이터에 대응하는 전압을 메모리회로로부터 액정소자에 공급한다. 시분할 계조 표시를 생성하는 표시장치에 의해, 1회의 표시마다 표시주사 동작을 행하지 않고도, 동화상의 의사윤곽(false contour)의 발생을 억제할 수 있다.

Description

표시장치, 휴대기기 및 기판{DISPLAY, PORTABLE DEVICE, AND SUBSTRATE}
본 발명은, 화소마다 메모리소자 및 발광소자를 갖는 표시장치, 휴대기기 및 기판에 관한 것이다.
최근, 액정 디스플레이의 경쟁 상대로서 평판 디스플레이형 유기 LED(발광 다이오드) 디스플레이가 주목되고 있다. 유기 LED 디스플레이용 표시회로 및 구동방법의 개발에 많은 노력이 행해지고 있다.
상기 유기 LED 디스플레이용 구동 회로 및 방법은 패시브 및 액티브의 크게 2개의 카테고리로 분리되어 있다. 유기 LED 디스플레이에 액티브 구동 기술을 적용하기 위해서는, 화소를 구동하는 TFT가 폴리실리콘으로 이루어져야 한다.
이는, 유기 LED 디스플레이에서와 같이 자발광소자를 TFT에 의해 구동하는 경우, 상기 자발광소자를 통해 흐르는 전류량을 확보하기 위해, TFT를 형성하는 실리콘에 충분한 전하 이동도가 필요하기 때문이다. 이것이, 액정과 같이 비발광 셔터 소자에는 아모르퍼스 실리콘이 충분한 반면, 유기 LED 디스플레이에는 폴리실리콘이 필요한 이유를 설명한다.
폴리실리콘 TFT 대신 단결정 실리콘 TFT에 기초한 상기 유기 LED 디스플레이의 화소구성, 특히 메모리소자를 사용한 구성이 미국 특허 제 4,996,523(공개일 1991년 2월 26일)호 공보에 기재되어 있다.
도26은 1화소(흑백 디스플레이에서는 1화소 = 1도트이고, 칼라 디스플레이에서는 1화소 = RGB 3도트이기 때문에, 정확하게는 "1도트"로 표현해야 하지만, 여기서는 엄밀한 구별을 하지 않는다)의 회로 구성을 도시한다.
미국 특허 제 4,996,523호 공보에 의하면, 도26에 도시한 바와 같이, 각 화소는: 복수의 메모리셀(22l 또는 Cn∼Cn-3); 상기 메모리셀로부터 선택하는 트랜지스터(222 또는 Dn∼Dn-3); 정전류 회로(225) 및 유기 LED 소자(226)에 의해 구성된다.
정전류회로(225)는 FET(223,224)를 포함하는 커런트 미러 회로이다. 따라서, 유기 LED 소자(226)를 흐르는 전류는, FET(Dn∼Dn-3)를 흐르는 전류의 총계에 의해 결정된다. 상기 FET(Dn∼Dn-3)를 흐르는 전류는, 메모리셀(Cn∼Cn-3 )에 기억된 데이터에 의해 결정되는 FET(Dn∼Dn-3)의 게이트 전압에 의해 설정된다.
상기 메모리셀(221)의 구성은 도27에 도시되어 있다. 특히, 로우 제어신호에 의해 CMOS 인버터(228) 및 MOS 전송게이트(227,229)가 제어된다. 상기 로우 제어신호가 선택 상태로 되면, MOS 전송게이트(227)는 도통상태로 되고, MOS 전송게이트(229)는 비도통 상태로 되기 때문에, 열 입력신호(Bn)가 MOS 전송게이트(227)를 통해 CMOS 인버터(230)의 게이트에 입력된다. 상기 로우 제어신호가 비선택 상태로 되면, MOS 전송게이트(227)는 비도통 상태로 되고, MOS 전송게이트(229)는 도통 상태로 되기 때문에, CMOS 인버터(231)로부터의 출력이 MOS 전송게이트(229)를 통해 CMOS 인버터(230)에 귀환된다. 상기 메모리셀(221)에서는, CMOS 인버터(230)로부터의 출력이 CMOS 인버터(231) 및 MOS 전송게이트(229)를 통해 CMOS 인버터(230)의 게이트에 귀환되기 때문에, 상기 회로는 2단 인버터를 사용하는 스태틱 메모리 회로로 생각할 수 있다.
이와 같이, 미국 특허 제 4,996,523호 공보에는, 유기 LED 디스플레이용 화소 TFT 구성으로서, 단결정 실리콘 TFT를 포함하는 메모리구성이 기재되어 있다.
상기 미국 특허 제 4,996,523호 공보에 기재되어 있는 화소 메모리구성(도26 참조)은, 화소마다 복수의 메모리셀(Cn∼Cn-3) 및 커런트 미러 회로(225)를 포함하여, 상기 커런트 미러 회로에 의해 디지털 신호를 아날로그 신호(전류치)로 변환한다.
커런트 미러 회로를 포함하는 구성은, 동일한 특성을 갖는 구성요소, FET(223,224)를 요구하지만, 예컨대 액정 표시 장치의 제조에 사용되는 폴리실리콘 프로세스에 의해 FET를 제조하면, 인접하는 FET 사이에서 동일한 특성을 보증할 수 없다.
따라서, 도26의 아날로그 계조 표시용 회로는 폴리실리콘 TFT의 특성 변동이라는 문제를 수반하여, 화면 전면에서의 균일한 계조 표시가 어려워질 수 있다.
따라서, 디지털 계조 기술을 채용함으로써, 폴리실리콘 TFT 특성의 변동을 억제하는 것이 제안되어 있다. 도33은 상기 디지털 계조 방법 기술의 일종인 시분할 계조 방법으로 사용하는 화소회로 구성을 도시한다. 특히, 상기 구성은 유기 LED 디스플레이(l08)를 구동하는 TFT(l07), 상기 TFT(l07)의 도통상태를 제어하기 위해 전압을 축적하는 커패시터(119), 및 상기 커패시터(119)에 인가되는 전압을 제어하기 위한 TFT(l06)를 포함한다. 이러한 구성에서, 상기 방법은, 도34에 도시한 바와 같이 1 프레임 기간(TF)내에 여러 번 화소의 커패시터(119)에 인가되는 전압을 재기입하고, TFT(l07)를 도통 상태로 야기하는 값 또는 TFT(107)를 비도통 상태로 야기하는 값 중 어느 일방에 상기 전압을 설정함으로써, 계조 표시를 행한다.
일본국 공개 특허 공보 제 8-194205호 공보(공개일 1996년 7월30일)에는, 폴리실리콘 TFT에 의해 스태틱 메모리 구조가 화소마다 내장되어 있는 액정 디스플레이의 구성이 기재되어 있다.
상기 일본국 공개 특허 공보 제 8-194205호 공보에 있어서, 도28을 참조하면, 제1 유리기판상에 화소전극(202)이 매트릭스 형태로 배치되어 있고, 인접한 각 화소전극(202) 쌍 사이에 주사선(203)은 수평으로, 신호선(204)은 수직으로 배치되어 있다. 또한, 주사선(203)과 평행하게 참조선(205)이 배치되어 있다. 주사선(203)과 신호선(204)의 교차부에는, 메모리소자(206)(후술함)가 제공되어 있고, 메모리소자(206)와 화소전극(202) 사이에는 스위칭 소자(207)가 제공되어 있다.
상기 제1 유리기판상에는 소정의 거리만큼 떨어져서 제2 유리기판이 대향 배치되어 있다. 제2 유리기판은 제1 유리기판을 향하는 측상에 대향 전극을 갖고 있다. 2개의 유리기판 사이에는 표시 재료층으로서 액정층이 봉입되어 있다. 도28에서, 208은 주사선 드라이버, 209는 신호선 드라이버, 210은 참조선 드라이버이다.
도29는, 도28의 화소 부분의 구성을 도시하는 회로도이다. 매트릭스 형태로 구성된 주사선(203)과 신호선(204)의 각 교차부에는 2진 데이터 기억 메모리소자(206)가 접속되어 있다. 상기 메모리소자(206)는, 기억되어 있는 정보를 출력하는 출력부를 갖는다. 출력부에는, 3단자 스위칭소자(207)로서, TFT(214)가 접속되어 있다. 상기 스위칭소자(207)는, 참조선(205)과 화소전극(202) 사이의 저항을 제어하여, 액정층(215)에 인가되는 바이어스를 조정한다.
도29에서는, 메모리소자(206)로서 스태틱 메모리 소자가 사용된다. 스태틱 메모리 소자는 2단 인버터에 의해 정의 피드백을 전달하는 메모리 회로이다. 따라서, 신호선(204)을 통해 인가되는 데이터가, TFT(211)가 도통상태일 때, 인버터(212)의 게이트단자에 공급된다. 상기 인버터(212)로부터의 출력은 인버터(213)를 통해 인버터(212)의 게이트단자에 재공급되기 때문에, TFT(211)가 도통상태일 때, 인버터(212)에 공급되는 데이터는 상기 극성을 변화시키지 않고 인버터(212)에 귀환되어, 두 번째 TFT(211)가 도통상태로 될 때까지 기억된다.
이와 같이, 상기 일본국 공개 특허 공보 제 8-194205호 공보에는, 액정 디스플레이용 화소 TFT 구성으로서, 폴리실리콘 TFT를 포함하는 메모리구성이 기재되어 있다. 도29에 도시된 바와 같이, 상기 공보에 기재되어 있는 도29의 TFT 기판구성은, 화소마다 스태틱 메모리(206)를 포함하고, 상기 화소메모리에 기억되어 있는 데이터로부터 2진 표시를 생성한다.
일본국 공개 특허 공보 제 2000-227608호 공보(공개일 2000년 8월15일)에는, 표시부의 외부가 메모리 기능을 갖는 액정 디스플레이용 회로 구성이 기재되어 있다.
도30은 상기 공보에 기재되어 있는 표시 기판의 구성을 도시하는 블록도이다.
상기 일본국 공개 특허 공보 제 2000-227608호 공보에 의하면, 표시기판상의 표시부(310)는 라인버퍼(309)를 통해 화상메모리(308)에 접속되어 있다. 상기 화상메모리(308)는 매트릭스 형태로 배열되어 있는 메모리셀을 포함하고, 표시부(310)의 화소와 공통의 어드레스 공간을 공유하는 비트맵 구성을 갖고 있다. 어드레스 신호(303)는, 메모리 제어회로(306)를 통해, 메모리라인 선택회로(311) 및 열 선택회로(307)에 공급된다. 상기 어드레스 신호(303)에 의해 지정된 메모리셀은 열 라인 및 라인 배선(도시하지 않음)에 의해 선택되어, 상기 메모리셀에 표시데이터(304)를 기입한다. 기입한 후에는, 메모리라인 선택회로(311)에 공급되는 어드레스신호에 의해, 상기 선택된 화소를 포함하는 1라인에 대한 데이터가 라인버퍼(309)에 전송된다. 라인버퍼(309)는 표시부의 신호배선(도시하지 않음)에 접속되어 있기 때문에, 상기 독출된 데이터는 상기 신호배선으로 전송된다.
또한, 어드레스신호는 어드레스라인 변환회로(305)에도 공급되기 때문에, 표시라인 선택회로(312)에 의해, 선택된 전압을 라인선택배선(도시하지 않음)에 인가한다.
이 동작에 의해, 화상메모리(308)의 데이터가 표시부(310)에 기입된다.
상기 표시부(310)의 화소회로 구성이 도31에 도시되어 있다. 라인선택배선(401)에 의해 제어 TFT(405)가 제어되고, 신호배선(402)으로부터 공급된 데이터가 공통배선(404)과 제어 TFT(405) 사이에 배치된 커패시터(406)에 기억되고, 커패시터(406)를 교차하는 전압에 의해 구동용 TFT(409)의 도통(및 비도통)이 제어되어, 표시전극(408)에 액정기준배선(403)으로부터 공급되는 전압을 인가할 것인지 아닌지를 결정한다. 소스 및 드레인 단자 사이에는 보상 커패시터(409)가 접속되어 있다.
도32는 상기 표시부(310)의 별도의 화소회로구성을 도시한다. TFT는 아날로그 스위치(504)를 사용하여 액정을 구동한다. pch TFT 및 nch TFT로 이루어진 아날로그 스위치를 구동하기 위해, 2세트의 메모리 회로가 제공되며, 각 세트는 샘플링 커패시터(503,507) 및 샘플링 TFT(502,506)를 포함한다. 상이한 극성의 데이터 아이템이 2개의 데이터배선(501,505)을 통해 공급되고, 공통의 라인선택배선(401)에 접속되며, 동시에 샘플링되어 표시를 생성한다.
또한, 상기 공보에는, 아날로그 스위치를 구동하기 위한 상이한 극성의 데이터 아이템이, 2세트의 메모리회로를 제공하는 것 대신에, 화소 내부에 설치되어 있는 인버터 회로에 의해 생성될 수 있고, 메모리회로로서 반도체에 사용되는 메모리회로가 TFT 주위에 구성되는 것이 기재되어 있다.
이와 같이, 상기 일본국 공개 특허 공보 제 2000-227608호 공보에는, 액정 디스플레이용 폴리실리콘 TFT 기판의 구성이 기재되어 있다. 이는, 도30에 도시된 TFT 기판구성이, 표시부(310) 외부에 SRAM으로 구성된 화상메모리(308)를 포함하고, 표시부(310)는 도31 및 도32에 도시되어 있는 커패시터 주위에 구성된 화소메모리를 포함하며, 상기 화소메모리에 기억된 2진 데이터로부터 표시가 생성되는 구성이다.
상술한 바와 같이, 디지털 계조 방법 기술을 채용함으로써, 폴리실리콘 TFT 특성의 변동을 억제하는 것이 제안되어 있다. 그러나, 상기 시분할 계조 방법은 PDP(plasma display panel)를 사용한 경우와 같이, 동화상의 의사윤곽의 발생을 수반할 가능성이 있다. 상기 동화상의 의사윤곽을 다음 메카니즘(도35 참조)에 따라 설명한다. 계조레벨(31)의 배경으로 계조레벨(32)의 패턴이 움직일 때, 시선은 파선(a)∼(d)에 의해 나타내는 바와 같이 움직이므로, 시선이 그 위를 이동할 때 라인상의 화소에 의해 형성되는 계조 패턴을 인식할 수 있다. 예컨대, 파선 (a)를 따라가면, 시선의 이동은 계조(1,2,4,8,32)의 점등 타이밍과 일치하기 때문에, 시선은 계조 레벨(47)을 볼 수 있다. 파선 (d)를 따라가면, 시선의 이동은 계조(16)의 점등 타이밍에만 일치하기 때문에, 시선은 계조 레벨(16)을 볼 수 있다.
따라서, PDP 및 다른 장치에서, 살아있는 듯한 동화상의 의사윤곽은, 비트 웨이트(weight)가 큰 데이터를 여러 세트로 나눠, 비트 웨이트가 적은 데이터의 전후에 상기 세트들을 표시함으로써 개선된다. 즉, 비트 웨이트가 큰 데이터가 일정한 프레임 기간의 주기로 여러 번 출현함으로써, 동화상의 의사윤곽이 감소된다.
그러나, PDP 등에서, 상기 비트 웨이트가 큰 데이터로부터 여러 번 표시를 생성하기 위해서는, 1회의 표시마다 주사가 필요하다.
또한, 미국 특허 제 4,996,523호 공보에는, 화소마다 도26의 회로가 제공되어 있는 것이 기재되어 있다. 64계조 방법을 실현시키고 있는 최근의 액정 디스플레이의 발달과 경쟁하기 위해, PDP는 각 화소에 6비트 메모리를 필요로 한다. 그러나, 통상의 디스플레이에서는, 3개의 (RGB)화소가 약 150[㎛]×150[㎛] - 300[㎛]×300[㎛] 정도의 제한된 공간에 수용되고, 여기에 게이트배선, 소스배선, 전원배선 등과 함께, 도26에 도시한 것과 같이 구성된 6비트 메모리 회로가 더 제공되어야 한다. 이는 현재의 저온 폴리실리콘 프로세스를 사용하더라도 쉽지 않다. 3비트 메모리 이상을 설치하는 것은 불가능하다. 이러한 경우, 장치는 최대한 8계조만을 생성할 수 있어, 상품성이 부족하게 된다.
한편, 일본국 공개 특허 공보 제 8-194205호 공보에 따르면, 각 화소에는 1비트 메모리만 제공된다. 비록 이것이 현재의 저온 폴리실리콘 프로세스를 사용하여 실현 가능하다고 하더라도, 정지 화상 표시를 생성할 때 장치는 상기 1비트 메모리에 의존하기 때문에, 그 결과 2치의 정지 화상만 (RGB 칼라에 의한 멀티칼라의) 표시할 수 있다.
단, 일본국 공개 특허 공보 제 2000-227608호 공보는, 화소(표시영역)의 외부에 메모리가 배치되기 때문에, 상기 문제가 발생하지 않는다. 그럼에도 불구하고, 표시영역의 외부에 메모리를 배치시키면 표시기판상에 추가적인 면적을 필요로 하며, 이는 (동일한 표시면적의) 유리기판으로부터 TFT 프로세스로 제조되는 기판의 수가 적어지고, 동일한 표시면적의 기판에 대한 제조비용이 증가됨을 의미한다.
기판에 메모리 기능을 부여하는 것의 가장 큰 장점은 저소비전력화라고 생각되며, 이는 다른 시장에 비해 휴대 기기 시장에서 가장 경쟁력이 있다. 그러나, 상기 기술은, 동일한 표시면적을 생성하기 위해 보다 큰 기판 사이즈를 요구하기 때문에, 소형화 및 경량화가 키 팩터인 휴대기기 시장에서는 바람직하지 않다.
본 발명의 목적은, 새로운 주사를 행하지 않고, 비트에 대한 표시기간을 분할하는 수단으로서, 표시장치, 휴대기기 및 기판을 제공하는 것에 있다.
본 발명의 다른 목적은, 단일 화소에 제공되는 메모리보다 다계조를 생성할 수 있는 표시기판용 회로의 구성으로서, 표시장치, 휴대기기 및 기판을 제공하는 것에 있다.
본 발명의 또 다른 목적은, 표시영역의 외부에 메모리가 제공되는 표시기판구성에 있어서, 표시영역의 외부에 배치되는 적은 수의 메모리를 사용하여, 사이즈는 작아지지만, 거의 동일한 수의 계조를 생성할 수 있는 표시기판용 회로의 구성으로서, 표시장치, 휴대기기 및 기판을 제공하는 것에 있다.
상기의 목적을 달성하기 위해, 본 발명의 표시장치는, 복수의 전기광학소자를 포함하고, 상기 전기광학소자마다 메모리 수단 및 전위유지수단을 포함하며, 상기 메모리 수단 및 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시 동작이 제어되는 것을 특징으로 하고 있다.
상기의 목적을 달성하기 위해, 본 발명의 표시장치는, 복수의 전기광학소자를 포함하고, 상기 전기광학소자마다 제공되는 메모리 수단을 포함하며, 상기 전기광학소자 및 메모리 수단이 각각 전원선을 갖는 것을 특징으로 하고 있다.
상기의 목적을 달성하기 위해, 본 발명의 휴대기기는, 상기 휴대기기가 상기 표시장치를 포함하는 것을 특징으로 하고 있다.
상기의 목적을 달성하기 위해, 본 발명의 기판은, 복수의 전극을 포함하며, 상기 기판은: 상기 전극마다 제공되는 메모리 수단 및 전위유지수단; 및 상기 기억수단 및 상기 전위유지수단으로부터의 출력을 사용하여 상기 전극에 인가되는 전압 또는 전류를 제어하는 수단을 포함하는 것을 특징으로 하고 있다.
따라서, 각 화소가 기억수단(메모리) 및 전위유지수단(커패시터)을 갖는 구성에 의해, 화소에 제공된 메모리보다 많은 다계조표시를 할 수 있다. 또한, 화소에 제공되는 메모리 사이에서 스위칭함으로써, 외부로부터 데이터를 더 수신하지 않고도, 표시를 생성하기 위해 영상이 절환가능하게 선택된다. 또한, 제1 메모리 소자는 최대 계조 데이터에 대응하는 전압을 유지하는 것이 가능하고, 상기 데이터에 대한 전압인가시간을 전압의 인가시에 분할할 수 있기 때문에, 동화상의 의사윤곽을 억제할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타낸 기재에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 설명으로 명백하게 될 것이다.
〔실시예 1〕
도1을 참조하여 본 발명의 실시예를 설명하면, 이하와 같다.
도1은, 본 발명의 제1 수단의 제1 구성인 화소 Aij의 등가회로를 도시한다. 상기 등가회로는, TFT(박막 트랜지스터, 제1 스위칭 소자)(6)의 소스단자에 신호라인으로서의 데이터배선 Sj가 접속되어 있고, TFT(6)의 드레인 단자에 TFT(제2 스위칭 소자)(21)의 소스단자 및 전위유지수단으로서도 기능하는 액정소자(전기광학소자)(23)의 화소전극이 접속되어 있는 구성이다. 상기 TFT(21)의 드레인 단자에는, 스태틱 메모리소자인 메모리회로(제1 메모리소자)(9)가 접속되어 있다.
상기 TFT(6)가 필요한 이유는, 데이터배선 Sj가 전기광학소자와 1 대 1 대응이 되지 않기 때문이다. 데이터배선 Sj가 전기광학소자와 1 대 1 대응하도록 구성되는 경우, 상기 TFT(6)는 불필요하다.
이러한 메모리회로(9)를 형성하기 위해, 본 실시예는, CGS(Continuous Grain Silicon) TFT 제조 프로세스를 채용한다. 상기 프로세스에 대한 세부 사항에 대해서는, 예컨대 일본국 공개 특허 공보 제 8-250749호 공보를 참조하고, 상세한 설명을 생략한다.
상기 액정소자(23)의 표시상태를 제어하기 위해, 액정소자(23)의 대향 전극의 전위(Vref)를 GND로 유지하는 동안, TFT(6) 및 TFT(21)는 ON으로 절환되고, 즉 상기 소스-드레인 전류가 그 안에 흐르도록 야기되며, 상기 액정소자(23)의 화소전극 및 메모리회로(9)에 최상위 비트 데이터가 인가된다. 여기서, 최상위 비트 데이터는 VDD 또는 GND의 2진 데이터이다. TFT(6)를 ON으로 절환하기 위해, TFT(6)의 게이트단자에 접속되어 있는 주사선에 선택전압이 인가된다. TFT(21)를 ON으로 절환하기 위해서는, TFT(21)의 게이트단자에 접속되어 있는 제어선 Cibit2에 선택전압이 인가된다.
본 실시예에서, TFT의 소스단자 및 드레인 단자 사이에는 엄밀한 구별이 없기 때문에, 상기 TFT의 소스단자 및 드레인 단자는 서로 교환 가능하다.
또한, TFT(6)를 ON으로, TFT(21)를 OFF로 유지하는 동안, 액정소자(23)의 화소전극에는 하위비트와 동일한 계조에 대한 전압이 인가된다.
그 후, TFT(6)는 OFF로 절환되고, TFT(21)는 ON으로 절환되어, 상기 메모리회로(9)에 저장된 최상위비트의 데이터를 액정소자(23)에 인가한다.
일단 상기 구동에 의해 메모리회로(9)내에 유지되면, 최상위 비트 데이터는 도중의 비트에 의해서도, 프레임당 여러 번, 액정소자(23)에 인가될 수 있다.
단, 상기 표시기간과 상이한 프레임 기간에서는, 전위 Vref로서 VDD 전위를 인가하여, 액정소자(23)에 인가되는 전압을 TFT(6), TFT(21)를 통해 VDD와 GND 사이에서 절환함으로써, ac 전위가 액정소자(23)에 인가될 수 있다.
또한, 정지 화상 표시를 생성하기 위해서는, 화소에 배치될 수 없는 비트데이터가 화소의 외부로부터 상기 액정(전위유지수단)에 공급되어야 한다. 이것에 의해, 화소의 기억수단이 1비트 계조 방법만을 다룰 수 있는 경우에도, 2비트 이상의 계조가 생성되는 효과를 나타낸다.
또한, 상기 구동의 장점에 의해, 액정은 시분할 계조 방법 가능성을 갖는다. 그러나, 액정의 응답이 느리기 때문에, 동화상의 의사윤곽이 좀처럼 눈에 띄지 않는다(강유전성 액정 등의 고속 액정상에서는 명백히 눈에 띈다). 고속 액정에 의하면, 상기 구동은 동화상의 의사윤곽을 억제하는데 효과적이다.
또한, 도1에서, 액정표시소자(23)에 병렬로 들어가는 TFT(24)(제6 스위칭소자) 및 TFT(24)의 ON/OFF를 스위칭하는 제어선 Cibit1은, 상기 액정소자(23)에 인가되는 전압을 0으로 설정하고, 상기 계조 기간의 길이를 조정하여, 계조 직선성을 개선시키기 위해 제공된다.
또한, 도1에서, 메모리회로(9)는, p형 TFT(11)와 n형 TFT(12)에 의해 형성되는 제1 인버터회로가 p형 TFT(13)와 n형 TFT(14)에 의해 형성되는 제2 인버터회로에 접속되어, 일방의 출력이 타방의 입력이 되는 스태틱 메모리 구성을 갖는다.
따라서, 메모리회로(9)로서, VDD 전위로의 접속을 제어하는 TFT(13)와, GND 전위로의 접속을 제어하는 TFT(14)가 포함된다.
또한, 주사배선 Ci에 접속되어 있는 p형 TFTx의 게이트단자에 의해, 제2 인버터회로의 출력단자와 제1 인버터회로의 입력단자 사이에 새로운 p형 TFTx가 배치될 수 있다(소스단자가 제2 인버터회로의 출력단자에 접속되고, 드레인 단자가 제1 인버터회로의 입력단자에 접속된다).
이러한 경우, 도통 상태의 TFT(6)에 의해, 데이터배선 Sj의 데이터가 메모리회로(9)에 취입될 때, p형 TFTx는 비도통 상태로 변화하고, 제2 인버터회로의 출력은 제1 인버터회로의 입력에 영향을 주지 않기 때문에, 메모리회로(9)로의 데이터설정을 용이하게 한다. TFT(6)가 비도통 상태로 되면, p형 TFT는 도통상태로 변화하고, 제2 인버터회로의 출력이 제1 인버터회로의 입력단자에 공급되어, 메모리회로(9)의 데이터가 유지된다.
또한, 상기 VDD 전위와 GND 전위 중 일방이 ON 휘도 설정 전위이면, 나머지 일방은 OFF 휘도 설정 전위를 나타낼 수 있으며: 액정소자(23)가 통상의 화이트 모드에서 동작하는지 또는 통상의 블랙 모드에서 동작하는지, 즉 투과상태가 "ON"을 나타내는지 또는 비투과상태가 "ON"을 나타내는지에 의존하여, 설정이 변경된다.
〔실시예 2〕
도2는, 본 발명의 제1 수단의 제2 구성인 화소 Aij의 등가회로를 도시한다. 등가회로는 TFT(제1 스위칭 수단)(63)를 포함하여, 상기 TFT(63)의 소스단자에는 신호라인으로서의 데이터배선 Sj가 접속되고, TFT(63)의 드레인 단자에는 커패시터(전위유지수단)(65)가 접속되어 있다. 또한, 등가회로는 TFT(제4 스위칭수단)(64)를 포함하여, 상기 TFT(64)의 소스단자에는 신호라인으로서의 데이터배선 Sj가 접속되고, TFT(64)의 드레인 단자에는 메모리소자(기억수단)(9)의 입력단자가 접속되어 있다. TFT(63)의 게이트단자에는 주사선 Cia가 접속되어 있고, TFT(64)의 게이트단자에는 주사선 Cib가 접속되어 있다.
이 메모리소자(9)는, 도1의 메모리소자(9)와 동일하며, p형 TFT(11)와 n형 TFT(12)에 의해 형성되는 인버터가 p형 TFT(13)와 n형 TFT(14)에 의해 형성되는 다른 인버터에 접속되어, 일방의 출력이 타방의 입력이 되는 스태틱 메모리 구성을 갖는다.
상기 메모리소자(9)의 출력단자(도2에서는 입력단자로서도 기능함)에는 커패시터(66)가 접속되어 있다.
상기 커패시터(65,66)의 타방 단자에는 전기광학소자인 액정소자가 공통으로 접속되어 있다. 상기 액정소자의 나머지 단자에는 대향 전극의 전위 Vref가 접속되어 있다.
상기 액정에 인가되는 전압은 편의상 Vref = GND로 나타낸다. 커패시터(65)의 용량은 C65, 커패시터(66)의 용량은 C66, 액정의 용량은 Clc라고 가정한다. 기억수단(9)으로부터의 출력이 GND 전위일 때, 데이터배선 Sj로부터 커패시터(65)에 인가되는 전압이 GND 전위이면, 액정에 인가되는 전압은 0[V]이다. 데이터배선 Sj로부터 커패시터(65)에 인가되는 전압이 VDD이면, 액정에 인가되는 전압은 VDD × C65 / (Clc+C66+C65) [V]로 주어진다. 기억수단(9)으로부터의 출력이 VDD 전위일 때, 데이터배선 Sj로부터 커패시터(65)에 인가되는 전압이 GND 전위이면, 액정에 인가되는 전압은 VDD × C66 / (Clc+C66+C65) [V]로 주어진다. 데이터배선 Sj로부터 커패시터(65)에 인가되는 전압이 VDD이면, 액정에 인가되는 전압은 VDD × (C65+C66) / (Clc+C66+C65) [V]로 주어진다.
따라서, Clc에 비해 C65 및 C66을 상대적으로 큰 값으로 설정하고, 전원 전압 VDD를 적절한 값으로 설정함으로써, 상기 액정(67)을 사용하여 계조 방법이 생성될 수 있다. 즉, 본 실시예는, 기억수단 또는 전위유지수단에 기억된 데이터의 웨이트에 대응하여 생성되는 전압을 인가하는 것에 의해, 전기광학소자가 구동되어 표시를 생성하는 경우와 동일하다. 이러한 경우에도, 상기 데이터배선 Sj가 기억수단(9) 및 전위유지수단(65)과 1대1 대응이 되면, TFT(63,64)는 불필요하다. 이러한 경우, 화소에 배치될 수 없는 비트데이터는, 화소의 외부로부터 상기 전위유지수단인 액정(65)에 시분할 방법으로 공급된다. 이에 의해, 화소에 배치된 기억수단이 단지 메모리회로(9)의 1비트에 대해서만 있는 경우에도, 2비트 이상의 계조가 생성될 수 있다(본 발명의 제2 목적)는 장점이 있다.
〔실시예 3〕
도3은, 본 발명의 제1 수단의 제2 구성인 화소 Aij의 등가회로를 도시한다. 상기 등가회로는, TFT(제1 스위칭수단)(63)의 소스단자에 신호라인으로서의 데이터배선 Sj가 접속되어 있고, TFT(63)의 드레인 단자에 스태틱 메모리(전위유지수단)(68)의 입력단자가 접속되어 있으며, TFT(제4 스위칭수단)(64)의 소스단자에 신호라인으로서의 데이터배선 Sj가 접속되어 있고, TFT(64)의 드레인 단자에 스태틱 메모리(기억수단)(69)의 입력단자가 접속되어 있는 구성이다. TFT(63)의 게이트단자에는 주사선 Cia가 접속되어 있고, TFT(64)의 게이트단자에는 주사선 Cib가 접속되어 있다.
전위유지수단(68)의 출력단자는 p형 TFT(제5 스위칭소자)(70)의 소스단자에 접속되어 있고, TFT(70)의 드레인 단자는 유기 LED 디스플레이(8)와 결합하여 전기광학소자를 형성하는 TFT(7)의 게이트단자에 접속되어 있다. 기억수단(69)의 출력단자는 n형 TFT(제5 스위칭소자)(71)의 소스단자에 접속되어 있다. TFT(71)의 드레인 단자는 유기 LED 디스플레이(8)(후술함)와 결합하여 전기광학소자를 형성하는 TFT(7)의 게이트단자에 접속되어 있다.
상기 TFT(70,71) 중 일방은 n형 TFT이고, 타방은 p형 TFT이다. 따라서, 공통 제어선 Cibit1에 상기 게이트단자를 접속시키는 것에 의해, 제어선 Cibit1이 하이이면, TFT(71)가 도통상태로 되고, 제어선 Cibit1이 로우이면, TFT(70)가 도통상태로 된다.
또한, 도3의 TFT(70,71)가 모두 n형 TFT이면, TFT(71)의 게이트단자에 접속되는 제어선은, TFT(70)의 게이트단자에 접속되는 제어선 Cibit1과 상이하다.
따라서, 전자의 경우(도3에 도시된 예)에는 제어선의 배선수가 적어지는 장점이 있지만, TFT(70,71)의 문턱치 특성의 변동에 의해, 양 TFT 사이에 도통이 가능하게 되는 위험성이 있다.
이와 달리, 후자의 경우에는, TFT(70,71)가 독립하여 제어된다. TFT를 독립하여 제어하면, TFT(70,71)의 문턱치 특성이 변동하는 경우에도, 양 TFT가 동시에 도통되지 않는 것이 가능하다.
또한, 이러한 경우에는, 전기광학소자가 p형 TFT(7)와 유기 LED 디스플레이(8)에 의해 형성되고, TFT(7)의 소스단자는 전원선 VDD에 접속되어 있다. TFT(7)의 드레인 단자는 유기 LED 디스플레이(8)(이 구성에 관해서는 후술함)의 양극에 접속되어 있다. 상기 유기 LED 디스플레이(8)의 음극은 GND에 접속되어 있다.
따라서, 도4에 도시된 바와 같이 주사가 행해진다. 또한, 도4에서, 3)∼16)은 주사선을 나타내며, 실선으로 나타낸 주사는 데이터배선 Sj로부터의 데이터 취입이고, 파선으로 나타낸 주사는 기억수단으로부터의 데이터 취입이다.
특히, 1프레임 기간 Tf가 복수의 주사기간 Ts로 분할되어, 우선 최상위비트의 데이터가 기억수단(69)에 기입되어, 제어선 Cibit1이 하이로 절환되고 TFT(71)가 도통상태로 되므로, 기억수단(69)의 출력이 TFT(7)의 게이트전극에 공급된다. 따라서, 이 기간동안에는, 최상위비트의 데이터에 따른 전류가 유기 LED 디스플레이(8)를 통해 흐른다.
다음에는, 최하위비트의 데이터가 전위유지수단(68)에 기입되어, 제어선 Cibit1이 로우로 절환되고 TFT(70)가 도통상태로 되므로, 전위유지수단(68)의 출력이 TFT(7)의 게이트 전극에 공급된다. 따라서, 이 기간동안에는, 최하위 비트의 데이터에 따른 전류가 유기 LED 디스플레이(8)를 통해 흐른다.
그러나, 하위비트에 의하면, 상기 주사기간 Ts에 비해 하위비트의 표시기간이 짧아질 수 있다. 따라서, 나머지 시간동안에는, 제어선 Cibit1이 하이로 절환되고 TFT(71)가 도통상태로 되므로, 기억수단(69)으로부터의 출력이 TFT(7)의 게이트전극에 공급된다.
따라서, 최상위비트의 데이터에 따라 전류가 유기 LED 디스플레이(8)를 통해 흐르는 기간이 서브기간으로 분할된다. 상기 서브기간의 총합이 상기 최상위비트의 웨이트에 비례하도록 행해진다.
이 구동은, 시분할 계조 방법을 생성하기 위해 유기 LED 디스플레이(8)가 사용될 때 관측되는 동화상의 의사윤곽을 억제하는 효과가 있다.
또한, 본 실시예는, 기억수단 또는 상기 전위유지수단에 기억되어 있는 데이터의 웨이트에 대응하는 기간동안, 기억수단 또는 상기 전위유지수단으로부터의 출력이 상기 전기광학소자에 공급되는 경우와 동일하다.
또한, 화소 외부로부터의 비트데이터가 상기 전위유지수단인 스태틱 메모리(68)에 공급되는 것에 의해, 화소에 배치된 기억수단(69)이 단지 1비트에 대한 경우라도, 2비트 이상의 계조가 생성될 수 있는 효과가 있다.
또한, 본 실시예에서와 같이, 데이터가 디지털 데이터로서 화소에 전송되는 경우에는, 아날로그적인 전압이 화소에 전송되는 경우에 비해, 데이터의 전송 횟수가 비트수의 배수가 되는 문제가 발생한다.
그러나, 아날로그적인 전압이 화소에 전송되는 경우에는, 전기광학소자를 구동하기 위해 전압이 신호배선 Sj에 전송될 필요가 있다. 이를 위해서는, 예컨대 10V의 전압진폭이 필요하다.
한편, 2진의 디지털 데이터가 화소에 전송될 때에는, 간단한 전압레벨변환회로가 화소에 제공될 수 있다. 이는, 예컨대 10V의 전압진폭이 전기광학소자에 인가되는 경우에도, 신호배선 Sj에 전송되는 전압을 약 3V 정도로 낮게 유지할 수 있음을 의미한다.
소비전력은 전압의 제곱에 비례하기 때문에, 아날로그 계조에 의해 10V의 전압이 1회 전송되는 경우의 소비전력을 10×10×1 = 100으로 취하면, 디지털 계조에 의해 3V의 전압이 8회 전송될 때의 소비전력은 3 × 3 × 8 = 76으로 감소한다.
도5는, 이러한 전압변환회로의 예를 도시한다. 도5에서, 전압변환회로(97)에는, p형 TFT Q14와 n형 TFT Q15에 의해 형성되는 제1 인버터와, p형 TFT Q16과 n형 TFT Q17에 의해 형성되는 제2 인버터를 포함하는 스태틱 메모리 구성이 채용되어, 신호배선 Sj를 통해 입력된 데이터로부터, 상기 정극성 데이터와 반전극성데이터가 생성된다. 상기 2개의 데이터 세트 중 일방은 p형 TFT Q18과 n형 TFT Q19에 의해 형성되는 제3 인버터의 n형 TFT Q19의 게이트전극에 인가되고, 타방의 데이터 세트는 p형 TFT Q20과 n형 TFT Q21에 의해 형성되는 제4 인버터의 n형 TFT Q21의 게이트전극에 인가된다. P형 TFT(18,20)는, 일방의 출력이 타방의 게이트 전극에 공급되도록 접속되어 있다.
따라서, n형 TFT Q19 또는 21의 게이트전극이 VCC의 전압을 갖게 되어 도통상태로 됨에 따라, 상기 도통하는 인버터의 출력은 GND 전위가 된다. 이에 의한 결과로서, p형 TFT Q18 또는 20 중 어느 일방의 게이트단자는 GND 전위로 되고, 비도통상태이던 n형 TFT측에 위치한 p형 TFT는 도통상태로 된다. 상기 측의 인버터로부터의 출력은 VDD로 된다. 따라서, VCC로부터 VDD로 전압변환이 완성된다.
전압의 관점에서 변환된 이 데이터는, 주사배선 Ci가 선택상태로 되고 제어배선 Cibit1이 하이일 때, 메모리(9)에 기입된다. 전압변환회로(97)는 전위유지수단으로서도 기능한다. 이는, 상기 전압변환회로(97)를 통과한 후에만 새로운 데이터가 메모리회로(9)에 기입될 수 있어서, 상기 전압변환회로(97)는 기억수단이라기보다는 전위유지수단으로서 생각되어야 하기 때문이다. 또한, 주사배선 Ci는 비선택상태로 되고, 제어배선 Cibit1은 로우일 때, 전위유지수단인 상기 전압변환회로(97)로부터의 출력은 전기광학소자인 TFT(15)에 인가된다. 또한, 제어배선 Cibit1이 하이일 때, 기억수단인 메모리회로(9)로부터의 출력은 전기광학소자인 TFT(15)에 인가된다.
이와 같이, 화소마다 전압변환회로를 제공하는 것에 의해, 시분할 계조 방법으로 소비전력이 감소된다.
[실시예 4]
도6은, 본 발명의 제1 수단의 제2 구성인 화소 Aij의 등가회로를 도시한다. 등가회로는, TFT(제1 스위칭수단)(63)의 소스단자에 신호라인으로서의 데이터배선 Sj가 접속되어 있고, TFT(63)의 드레인 단자에 커패시터(전위유지수단)(74), 및 전기광학소자를 형성하는 TFT(72)의 게이트단자가 접속되어 있는 구성이다. 또한, TFT(제4 스위칭수단)(64)의 소스단자에는 신호라인으로서의 데이터배선 Sj가 접속되어 있고, TFT(64)의 드레인 단자에는 스태틱 메모리(기억수단)(9)의 입력단자가 접속되어 있다. TFT(63)의 게이트단자에는 주사선 Cia가 접속되어 있고, TFT(64)의 게이트단자에는 주사선 Cib가 접속되어 있다.
기억수단(9)의 출력단자는 전기광학소자를 형성하는 TFT(73)의 게이트단자에 접속되어 있다. 이 경우, 전기광학소자는 p형 TFT(72,73)와 유기 LED 디스플레이(8)에 의해 형성되어 있고, TFT(72,73)의 소스단자는 전원선 VDD에 접속되어 있고, TFT(72,73)의 드레인 단자는 유기 LED 디스플레이(8)(상기 유기 LED 디스플레이의 구성은 후술함)의 양극에 접속되어 있다. 상기 유기 LED 디스플레이(8)의 음극은 GND에 접속되어 있다.
따라서, 도6의 신호선 Sj에 화소 Aij의 최상위비트의 데이터가 공급되고 있는 동안, 주사선 Cib를 선택상태로 하는 것에 의해, 상기 데이터가 기억수단(9)에 취입된다. 화소 Aij의 최하위비트의 데이터는 시분할 방법으로 신호선 Sj에 공급되고, 그 기간 동안 주사선 Cia를 선택상태로 하는 것에 의해, 상기 데이터가 커패시터(74)에 취입된다.
TFT(72)는, 커패시터(74)가 하이일 때는 도통이 중지되고, 로우일 때는 도통이 개시된다. TFT(73)는, 기억수단(9)이 하이일 때는 도통이 중지되고, 로우일 때는 도통이 개시된다. 상기 TFT(72,73)는 동일한 구성(사이즈)을 공유하도록 제조되기 때문에, 양방 모두 도통상태로 되면, 일방만이 도통상태로 되는 경우에 비해 전류가 2배로 된다.
따라서, 화소 Aij의 최하위데이터가 커패시터(74)에 인가되는 간격을, 상기 비트의 웨이트에 따라 제어함으로써, 계조 방법이 생성될 수 있다. 이 경우, 본 실시예는 기억수단 또는 전위유지수단에 기억되어 있는 데이터의 웨이트에 따라 전류가 발생되어, 전기광학소자를 표시하는 경우와 동일하다. 이러한 경우에도, 상기 데이터배선 Sj가 기억수단(9) 및 전위유지수단(65)과 1대1 대응이 되면, 상기 TFT(63,64)는 불필요하다. 이 경우에도, 화소에 배치될 수 없는 비트데이터가 화소의 외부로부터 커패시터(전위유지수단)(74)에 공급될 수 있으므로, 화소의 기억수단이 단지 1비트 계조 방법만을 취급할 수 있는 경우에도, 2비트 이상의 계조를 생성하는 효과가 있다.
〔실시예 5〕
도7은, 본 발명의 제1 수단의 제1 구성인 화소 Aij의 등가회로를 도시한다. 도12는, 본 발명의 제2 수단인 표시영역(화소)의 외부에 제2 메모리소자(메모리어레이)를 포함하는 블록회로구성을 도시한다. 또한, 설명의 편의상, 상기 실시예와 동일한 구성 및 기능을 갖는 본 실시예의 소자에는 동일한 참조 부호를 부기하고, 그 설명을 생략한다.
여기서는 유기 LED 디스플레이 등의 자발광소자가 사용되기 때문에, 상기 자발광소자 구동용 TFT는 전하이동도가 큰 실리콘 프로세스에 의해 제조된다. 즉, 본 실시예에 사용되는 TFT를 제조하기 위해, 실시예 1-4와 같이 CGS TFT 제조 프로세스가 채용된다.
도7은 화소 Aij의 등가회로를 도시한다. 상기 등가회로는, TFT(제1 스위칭소자)(6)의 소스단자에 데이터배선 Sj가 접속되어 있고, TFT(6)의 드레인 단자에 TFT(제2 스위칭소자)(21)의 소스단자, TFT(제3 스위칭소자)(20)의 소스단자, 및 전기광학소자를 형성하는 TFT(7)의 게이트단자가 접속되어 있는 구성이다. 또한, 상기 TFT(21)의 드레인 단자에는 스태틱 메모리 회로(기억수단)(9)가 접속되어 있고, TFT(20)의 드레인 단자에는 커패시터(전위유지수단)(22)가 접속되어 있다.
또한, 도7의 구성에는, 제3 스위칭소자인 TFT(20)가 필요하다. 상기 TFT(20)는, 메모리소자(9)로부터의 출력이 TFT(7)의 게이트전극에 인가될 때, 커패시터(22)의 전위를 유지하기 위해 제공된다. 또한, 상기 TFT(20)는, 메모리소자(9)의 출력이 TFT(7)의 게이트단자에 공급될 때, 커패시터(22)의 전하에 의해 메모리소자(9)의 기억상태가 변화하지 않도록 제공된다. 이에 의해, 커패시터(22)에 기억된 정보가 유지되기 때문에, 커패시터(22)는 마치 다이나믹 메모리를 채용한 기억수단처럼 동작하고, TFT(7)의 게이트전극의 부유 용량은 마치 전위유지수단처럼 동작한다.
따라서, 상기 TFT(20)가 제공되면, 커패시터(22)는 엄밀한 의미에서 본 발명의 수단(1)의 전위유지수단이 되지 않는다.
그럼에도 불구하고, TFT(7)의 게이트전극의 부유용량이 충분하지 않고, 주위 배선에 의해 영향을 받아 전위가 변동하며, 커패시터(전위유지수단)(22)가 기억수단으로부터 챠지업되는 경우에도, 커패시터(22)의 전하가 교환되기 때문에 전력이 소비되는 것을 고려하면, 이러한 문제의 발생을 방지하기 위해서는, 제3 스위칭소자로서의 TFT(20)를 전위유지수단으로서의 커패시터(22)에 직렬로 삽입하여, 본 발명의 전위유지수단을 형성한다.
이러한 목적을 고려하면, 상기 제3 스위칭소자는 도7에서와 같이 TFT(7)의 게이트전극과 커패시터(22) 사이에 배치되어도 좋고, 커패시터(22)와 GND 사이에 배치되어도 좋다. 어느 경우에도, TFT(20)가 비도통상태로 될 때, 커패시터(22)의 전하가 변화되지 않는다.
TFT(20)의 게이트단자에는 제어선 Cibit1이 접속되어 있고, TFT(21)의 게이트단자에는 제어선 Cibit2가 접속되어 있다.
본 실시예에서는, TFT(7)에 의해 구동되는 전기광학소자로서, 유기 LED 디스플레이가 사용된다. 도8은 인가전압 V 및 전류 I의 관점에서 소자의 특성을 도시한다. 도8은, 유기 LED 소자의 I-V 정(static)특성 (linear)을 도시한다. 또한, 유기 LED 디스플레이의 일반적인 구조가 도9a에 도시되어 있다.
도9a에 도시된 바와 같이, 양극(32), 유기 다층막(34)(정공주입층(35), 정공수송층(36), 발광층(37), 전자수송층(38)), 및 음극(33)이 이러한 순서로 기판(31)상에 적층되는 층구조(39)가 사용된다.
또한, 도9b는 발광층(37) 구조의 일례인 비페닐(출광흥산의 DPVBi)을 도시한다.
또한, 본 실시예는 바람직한 조합으로 설명되고 있기 때문에, 본 발명의 전기광학소자의 전원선, 및 기억수단의 전원선이 별도로 배선되어 있는 경우의 실시예이기도 하다. 즉, 도7에서는, 메모리회로(9)로서, 게이트 ON 전원배선(전압 Von)과 게이트 OFF 전원배선(전압 Voff)이 전원배선이고, 유기 LED 디스플레이 구동용 전원 VDD로부터 전압이 독립하여 설정될 수 있는 구성이 제공되어 있다.
이하, 본 실시예의 전압설정에 관해 설명한다. 본 발명의 계조 방법에 따르면, 화소마다 별도의 스태틱 메모리를 갖거나, 화소 외부에 SRAM(static random access memory)이 포함된 구성을 사용하는 것이 바람직하다.
본 발명의 종래의 기술에서 도입된 일본국 공개 특허 공보 제 2000-227608호 공보는, 상기 화소 외부에 SRAM을 포함하는 구성의 일례이다. 도30은, 상기 공개 특허 공보에 의해 기재되어 있는 TFT 기판구성으로서, 앞서 언급한 바와 같이, SRAM으로 구성된 화상메모리(308)가 표시부(310)의 외부에 제공되고, 표시부(310)가 도31 및 도32에 도시된 커패시터에 의해 구성되는 화소메모리를 가져, 이 화소메모리에 기억된 2진 데이터로부터 표시를 생성하는 구성을 도시한다.
화소마다 상이한 메모리를 포함하는 상기 구성에서, 상기 메모리의 출력전압은, 유기 LED 디스플레이를 구동하기 위한 TFT의 게이트전극에 인가된다. 이제부터, 상기 표시를 안정시키기 위해, 어떠한 종류의 게이트전압이 필요한지에 관해 설명한다.
도10은, 인가전압 대 전류특성이 도8에 도시되어 있는 유기 LED 디스플레이 구동용 TFT와 직렬로 접속되어 있는 구성에서, 구동용 TFT의 게이트전압 Vgate와 유기 LED 디스플레이를 통해 흐르는 전류의 특성 Ioled의 관계를 시뮬레이션한 결과를 도시한다.
도10으로부터 알 수 있듯이, 유기 LED 디스플레이 등의 자발광소자에서는, 구동용 TFT의 게이트전압이 -5V인지 또는 -2V인지에 따라, 유기 LED 디스플레이에 흐르는 전류치가 변화된다.
즉, 상기 메모리가 통상의 논리출력전압(VDD,GND)을 출력하는 경우에도, 상기 유기 LED 디스플레이를 구동하기 위해 TFT의 게이트전극에 인가되는 전압으로서는 불충분하다.
또한, 일본국 공개 특허 공보 제 2000-227608호 공보에 기재되어 있는 회로구성(도31 참조)에 의하면, 커패시터(406)에 기억되어 있는 전하의 변화에 의해, 구동용 TFT(407)의 게이트전압이 변화하고, 발광휘도가 변화한다. 이는 도32에서도 동일하다.
본 발명의 종래의 기술에서 도입된 일본국 공개 특허 공보 제 8-194205호 공보는, 화소마다 상이한 스태틱 메모리를 포함하는 구성으로서, 앞서 언급한 바와 같이, 상기 공보에 기재되어 있는 TFT 기판구성(도29 참조)이 화소마다 상이한 스태틱 메모리(206)를 포함하여, 상기 화소메모리에 기억되어 있는 데이터로부터 2진 표시를 생성하는 구성의 일례이다. 이 구성에서는, 구동용 TFT(214)의 게이트전압으로서, 논리회로의 전원 전압 VDD 또는 GND 전압이 직접 사용되고 있다. 유기 LED 디스플레이 등의 자발광소자를 구동 하기 위해서는, 도10의 구동용 TFT의 게이트전압 V와 유기 LED 디스플레이를 통해 흐르는 전류의 특성 I의 관계에서, V-I 특성의 변화가 적은 곳에서 전압 및 전류를 선택하는 것이 바람직하다.
이는, 유기 LED 디스플레이 등의 자발광소자용 구동용 TFT에서는, 게이트전압의 변동이 발광 휘도의 변화로 되기 때문이다. 그러나, 상기 전원 전압 VDD 또는 GND가 직접 사용되는 구성에서는, 적절한 전압의 선택이 불가능하다.
이와 달리, 본 실시예의 구성에 의하면, 이하에 설명한 바와 같이, 상이한 화소마다 상이한 메모리를 포함하는 표시장치에 적절하고, 또한 유기 LED 디스플레이 등의 자발광소자에 사용될 때 안정된 휘도 특성을 갖는 화소메모리회로를 얻을 수 있다.
도10은, 도7에 도시되어 있는 유기 LED 디스플레이 구동용 p형 TFT(7)와 도8에 V-I 특성이 도시되어 있는 유기 LED 디스플레이(8)의 결합에서, 전원 전압 VDD가 대략 6V일 때, p형 TFT(7)의 게이트전압 V와 유기 LED 디스플레이(8)를 통해 흐르는 전류 I의 관계를 시뮬레이션하는 것에 의해 얻어지는 V-I 특성을 도시한다.
도10으로부터 알 수 있듯이, 약 4V 이상의 p형 TFT(7)의 게이트 OFF 전압은 만족할만한 0㎂를 발생시키지만, 0V의 게이트 ON 전압은 불충분하고, 약 -5V 이하의 게이트 ON 전압은 안정된 0.8㎂ 정도를 발생시킨다.
예컨대, 게이트 OFF 전압을 Voff = 5V로, 게이트 ON 전압 Von의 변동폭을 (게이트 ON 전압: Von - 게이트 OFF 전압: Voff) × (1 ± 0.1)로 취하면, 0-V 게이트 ON 전압은 휘도 변동이 약 ±3%로 되지만, -5V 게이트 ON 전압은 휘도 변동이 약 ±1%로 작아진다.
유기 LED 디스플레이 구동용 TFT의 게이트전압은 주변 배선에 의한 부유용량에 의해 변동하기 때문에, 작은 휘도 변동을 생성하는 전압 등으로 유기 LED 디스플레이 구동용 TFT의 게이트 ON 전압을 설정하면 효과적이다.
이와 같이, 본 발명의 수단(2)인 화소마다 제공되는 스태틱 메모리소자의 출력단인 인버터회로의 2개의 TFT(트랜지스터) 중 일방의 소스단자를 ON 휘도 설정 배선에 접속하고, 타방의 TFT(트랜지스터)의 드레인 단자를 OFF 휘도 설정 배선에 접속함으로써, 스태틱 메모리소자의 출력전위를 적절한 ON 전위 또는 OFF 전위로 할 수 있다.
상기 구성은, 본 발명의 수단(1)뿐만 아니라, 일반적으로 화소마다 스태틱 메모리소자를 포함하는 구성에서도 효과적이다.
따라서, 본 실시예에서는, 유기 LED 디스플레이 구동전압은 +6V, 게이트 ON 전압 Von은 -5V, 게이트 OFF 전압 Voff는 +5V로 설정한다.
즉, 도7에서, 게이트 OFF 전원배선(전압 Voff)은 약 5V의 전원배선이고, 게이트 ON 전원배선(전압 Von)은 약 -5V의 전원배선이다. 상기 게이트 OFF 전압배선(전압 Voff)은 p형 TFT(13)를 통해 구동용 TFT(7)의 게이트배선에 접속되고, 게이트 ON 전압배선(전압 Von)은 n형 TFT(14)를 통해 구동용 TFT(7)의 게이트 배선에 접속된다.
이러한 회로구성을 사용하면, 적절한 ON 및 OFF 전압이 유기 LED 디스플레이 구동용 TFT의 게이트배선에 공급될 수 있다. 또한, 도7의 p형 TFT(13)와 n형 TFT(14)는 인버터회로를 형성한다. 따라서, p형 TFT(11)와 n형 TFT(12)에 의해 다른 인버터회로를 형성하고, 또한 일방의 게이트전극을 타방의 출력 단자에 접속시키거나 또는 거꾸로 접속시키는 것에 의해, 스태틱 메모리가 메모리회로(9)에 기초하여 형성될 수 있다.
도11은, 유기 LED 소자(8)의 표시상태를 제어하는 방법을 도시한다.
특히, 1프레임 기간 TF 중 최초의 기간 T0내에, 전원 VDD를 GND 전위(또는 GND 전위 이하, 예컨대 -6V)로 하고, 제어선 Cibit2를 선택상태로 하는 것에 의해, TFT(21)가 도통상태로 되고, TFT(6)(또는 상기 소스-드레인)는 1주사선마다 순차적으로 도통상태로 되어, 모든 주사선의 화소의 메모리회로에는 최상위비트의 데이터가 기억된다.
그 후, 기간 16T1내에, 전원 VDD는 +6V로 설정하고, 상기 유기 LED 디스플레이 구동용 TFT(7)의 게이트전극에는 메모리회로(9)에 기억된 데이터에 대응하는 전압 Von 또는 전압 Voff가 인가된다.
그 후, 제어배선 Cibit2를 비선택상태로 하는 것에 의해, TFT(21)는 비도통상태로 되고, 제어선 Cibit1을 선택상태로 하는 것에 의해, TFT(20)는 도통상태로 된다.
이 사이, 기간 T0내에, TFT(6)(또는 상기 소스-드레인)는 순차적으로 도통상태로 되어, 전원 VDD가 GND 전위로 되며, 하위비트와 동일한 전위가 커패시터(22)에 축적된 후, 비트의 웨이트에 대응하는 기간 동안만 전원 VDD가 +6V로 되고, 커패시터(22)에 기억되어 있는 데이터에 대응하는 전압 Von 또는 전압 Voff 중 일방이, 유기 LED 디스플레이 구동용 TFT(7)의 게이트전극에 인가된다.
최후의 하위비트에 대응하는 표시가 종료된 후, 제어선 Cibit1을 비선택상태로 하는 것에 의해 TFT(20)는 비도통상태로 되고, 제어선 Cibit2를 선택상태로 하는 것에 의해 TFT(21)는 도통상태로 되며, 메모리회로(9)에 기억되어 있는, 최상위비트의 데이터에 대응하는 전압 Von 또는 전압 Voff 중 어느 일방이 유기 LED 디스플레이 구동용 TFT(7)의 게이트전극에 인가된다.
이와 같이 주사하는 것에 의해, 도11에 도시된 바와 같이, 계조레 31의 배경으로 계조레벨 32의 패턴이 움직일 때, 시선이 도11의 파선 (a)∼(d)를 따라 이동하는 경우에도, 도35의 종래의 예에 비해, 상기 시선 이동상의 화소 위를 시선이 이동할 때 계조 패턴의 에러가 감소한다.
예컨대, 파선(a)에서는, 시선이 계조 1, 2, 4와 점등타이밍 32/2를 교차하며 이동하여, 계조레벨 23(= 1 + 2 + 4 + 32/2)이 보인다. 파선(d)에서는, 시선이 계조 32/2, 8, 16의 점등타이밍을 교차하며 이동하여, 계조레벨 40 (= 32/2 + 8 + 16)이 보인다. 본래의 계조 레벨 31, 32에 대한 이러한 값의 에러는, 도35의 경우에 비해, 절반 정도로 감소한다.
이와 같이, 화소마다 메모리와 커패시터가 제공되고, 상기 메모리의 값으로부터 독립하여 커패시터를 제어하는 것에 의해, 본 실시예의 구동방법이 가능해진다. 본 실시예는, 도35에 도시되어 있는 종래의 예와 비교할 때, 필요한 주사 회수를 바꾸지 않고도, 도11에 도시된 바와 같이, 동화상의 의사윤곽을 억제하는 효과가 있다.
또한, 도7의 화소메모리회로(9)는 다음과 같이 동작한다. 즉,
(1) 메모리회로(9)의 데이터를 갱신하기 위해, 제어라인으로서의 주사선 Ci를 사용하여 TFT(6)가 도통상태로 되고, 제어선 Cibit2를 사용하여 TFT(21)가 도통상태로 되고, 신호라인으로서의 데이터배선 Sj로부터 데이터에 대응하는 전압 Von 또는 Voff가, 제1 인버터회로(p형 TFT(11)와 n형 TFT(12)의 회로)의 입력단에 공급되어, 메모리회로(9)의 값이 갱신된다.
(2) 메모리회로(9)의 데이터를 유지하기 위해, 주사선(제어라인) Ci 또는 제어선 Cibit2를 사용하여 TFT(6) 또는 TFT(21)가 비도통상태로 되고, 제2 인버터회로(p형 TFT(13)와 n형 TFT(14)의 회로)로부터의 출력이 제1 인버터회로의 입력단에 공급되어, 메모리회로(9)의 값이 유지된다.
(3) 상기 메모리회로(9)의 데이터의 갱신 및 기억을 통해, 제어선 Cibit2를 선택상태로 하는 것에 의해 TFT(21)가 도통상태로 유지되는 동안, 제2 인버터회로의 p형 TFT(13)가 도통상태로 되면, (TFT(20)가 도통상태로 되는지 또는 비도통상태로 되는지에 관계없이) 유기 LED 디스플레이 구동용 p형 TFT(7)의 게이트전압은 Voff로 되어, 유기 LED 디스플레이(8)가 비발광상태로 된다.
(4) 상기 메모리회로(9)의 데이터의 갱신 및 기억을 통해, 제어선 Cibit2를 선택상태로 하는 것에 의해 TFT(21)가 도통상태로 유지되는 동안, 제2 인버터회로의 n형 TFT(14)가 도통상태로 되면, (TFT(20)가 도통상태로 되는지 비도통상태로 되는지에 관계없이) 유기 LED 디스플레이 구동용 p형 TFT(7)의 게이트전압은 Von으로 되어, 유기 LED 디스플레이(8)가 발광상태로 되도록 동작한다.
이와 같이 하는 것에 의해, 유기 LED 디스플레이 구동용 TFT(7)의 게이트단자에는, 유기 LED 디스플레이를 적절히 2진 구동하는 전압 Von 또는 Voff가, 커패시터(22)로부터뿐만 아니라 메모리회로(9)로부터도 공급된다. 그 결과, 상기 동화상의 의사윤곽이 억제되고, 계조 직선성이 우수한 표시가 가능해진다.
또한, 본 실시예에서는, 본 발명의 제2 수단이 사용된다. 따라서, 종래의 기술과 관련하여 도28에 도시된 바와 같이, 신호선 드라이버 등의 데이터/전압변환회로가 삽입될 필요가 없다. 대신에, 화소의 외부에 배치되어 있는 SRAM의 데이터가, 전혀 변경되지 않고, 화소의 스태틱 메모리에 전송된다. 따라서, 도12에, 본 실시예의 화소 TFT 회로로서 적절한 시스템 구성이 제시되어 있다.
즉, 도12는, CPU(중앙 처리 유닛)(1)가 표시장치(3)에 표시를 생성하는 화상(또는, 문자 등) 데이터를 기입하는, SRAM(4)(제2 메모리소자)에 대한 집적회로로서, 표시장치가 집적되어 있는 구성을 도시한다. 상기 SRAM(4) 자체는 상기 CGS TFT 제조 프로세스에 의해 표시장치에 집적되거나, 또는 표시장치 3에 설치하기 위해 별도의 IC로서 단결정 반도체 공정에 의해 제조되어도 좋다. 후자의 경우에, 상기 IC는 표시장치 3에 직접 설치되거나, 또는 TAB(Tape Automated Bonding)에 의해, 동박 배선된 테이프에 설치되어, 상기 TCP(Tape Carrier Package)가 표시기판에 결합되어도 좋다.
또한, 2는 표시장치의 외부에 배치된 플래시 메모리이다. 5는 SRAM(4)의 데이터를 화소 10에 기입하는 컨트롤러/드라이버 회로이다. 화소 10은 도7의 화소 TFT 회로구성과 동일한 구성을 갖는다.
상기 SRAM(4)은, 도13에 도시한 바와 같이, CPU(1)로의 시리얼 I/O 포트(시리얼 IN 컨트롤회로(55)와 시리얼 OUT 컨트롤회로(54))와는 별도로, 표시장치(3)에 대해, SEG(신호선 드라이버)측의 1열(화소 Ai1∼화소 Aim)에 대응하는 데이터를 패럴렐 출력하는 포트(패럴렐 OUT 컨트롤회로(53))를 갖는다. 그 이외에, SRAM(4)은 통상의 SRAM 회로와 동일하여, 어드레스버퍼(50,58), 행 디코더(51), 열 디코더(57), 셀렉터(56), 및 메모리어레이(52)를 갖는다. 59, 60은 AND 회로이다.
이 SRAM을 사용하면, 각 화소에 대한 외부의 입력 데이터가 상기 구동방법과 관련하여 전술한 각 비트에 대한 데이터로 변환되어, SRAM으로부터 직접 화소메모리에 기입되기 때문에, SRAM으로부터 SEG 드라이버에 데이터가 시리얼 전송될 필요가 없다. 따라서, 에너지가 세이브되어, 표시장치 전체의 저소비전력화가 실현된다. 또한, 사용자가 이러한 구동방법의 채용에 주의하지 않고, 표시장치를 사용할 수 있다.
이와 같이 화소에 제공되는 메모리소자를 포함하는 표시장치에서는, 본 발명의 제2 수단인 화소(표시영역)의 외부에 제2 메모리소자(메모리어레이)를 배치하는 것이 매우 효과적이다.
또한, 도7의 화소 TFT 회로구성에서, 게이트 ON 전압배선(전압 Von)과 유기 LED 디스플레이 구동용 전원 VDD는 별도의 배선으로 제공되지만, 도10의 V-I 특성에 의하면, 모두 4V 이상의 Von이 필요하며, 6V VDD가 사용될 수도 있다. 이 경우, 게이트 ON 전압배선(전압 Von)과 유기 LED 디스플레이 구동용 전원 VDD는 단일 배선 또는 공통 배선으로서 제공될 수 있다.
[실시예 6]
도14 내지 도18은 본 발명의 수단(1) 및 수단(2)의 다른 실시예를 도시한다.
도14는, 종래의 액정 표시 장치와 유사하게, 화소에 대한 비트 데이터가 1라인 단위로 전송되는 경우를 도시한다. 이 경우, 기판(75)상에는 시리얼/패럴렐 변환회로(76), 컨트롤러(77), 표시영역(79)의 화소(81), 및 화소의 외부에 배치되어 있는 메모리영역(78)의 메모리셀(80)이 제공된다.
도15는 일례로서 표시화소의 등가회로구성을 도시하고, 도16은 일례로서 메모리셀의 등가회로구성을 도시한다.
특히, 도15는 본 발명의 제1 수단의 제1 구성의 실시예이다. 화소(81)는 TFT(제1 스위칭소자)(6), 유기 LED 디스플레이(전기광학소자)(8), 상기 유기 LED 디스플레이(8)를 구동하는 커패시터(TFT(7), 전위유지수단)(92), 및 메모리(기억수단)(83∼85)를 포함한다. TFT(6)는, 소스전극이 신호배선 Sj에, 게이트전극이 주사배선 Ci에, 드레인전극이 배선 A에 접속되어 있다. 각 메모리(83∼85)와 배선 A 사이에는, 게이트전극이 제어선 Cibit1 및 Cibit2에 접속되어 있는 TFT(제2 스위칭소자)(86∼91)가 개재되어 있다.
이 경우, TFT(6)가 비도통상태로 될 때, 메모리(83)가 p형 TFT(86)와 n형 TFT(87)에 접속되어 있기 때문에, 제어선 Cibit1이 로우이고, 제어선 Cibit2가 하이이면, 메모리(83)의 데이터가 배선 A에 출력된다. 또한, 메모리 84가 n형 TFT(88)와 p형 TFT(89)에 접속되어 있기 때문에, 제어선 Cibit1이 하이이고, 제어선 Cibit2가 로우이면, 메모리 84의 데이터가 배선 A에 출력된다. 또한, 메모리(85)가 n형 TFT(90)와 n형 TFT(91)에 접속되어 있기 때문에, 제어선 Cibit1 및 Cibit2가 모두 하이이면, 메모리(85)의 데이터가 배선 A에 출력된다.
TFT(6)가 도통상태로 될 때, 제어선 Cibit1이 로우이고, 제어선 Cibit2가 하이이면, 신호배선 Sj의 데이터가 메모리(83)에 기입된다. 또한, 제어선 Cibit1이 하이이고, 제어선 Cibit2가 로우이면, 신호배선 Sj의 데이터가 메모리(84)에 기입된다. 또한, 제어선 Cibit1 및 Cibit2가 모두 하이이면, 신호배선 Sj의 데이터가 메모리(85)에 기입된다.
TFT Q1은 커패시터(92)와 배선 A 사이에 접속되어 있다. 상기 게이트전극에는 제어선 CiC가 접속되어 있다. 따라서, 상기 TFT Q1이 도통상태로 될 때, 커패시터(92)의 전위는 배선 A에 주어진 전위로 된다. 상기 TFT Q1이 비도통상태로 될 때, 커패시터(92)의 전위는 유지된다. 유기 LED 디스플레이(8) 구동용 TFT(7)은 상기 커패시터(92)의 전위를 통해 제어된다.
도16은, 본 발명의 제1 수단의 다른 실시예인 메모리셀(80)을 도시한다. 메모리셀(80)에는 TFT(제1 스위칭소자) Q10과 메모리(기억수단)(93∼96)가 제공되어 있다. TFT Q10은, 소스전극이 신호배선 Dj에, 게이트전극이 게이트배선 Gi에, 드레인전극이 배선 B에 접속되어 있다. 메모리(94∼96)는 제어선 Gibit1, Gibit2에 상기 게이트전극이 접속된 TFT(제2 스위칭소자) Q4-Q9가 접속되어 있다.
이 경우, TFT Q1이 도통상태로 되고, 시리얼/패럴렐 변환회로(76)로부터 출력이 없을 때, 메모리(94)는 p형 TFT Q4와 n형 TFT Q5에 접속되어 있기 때문에, 제어선 Gibit1이 로우이고, 제어선 Gibit2가 하이이면, 메모리(94)의 데이터가 배선 B에 출력된다. 또한, 메모리 95가 n형 TFT Q6과 p형 TFT Q7에 접속되어 있기 때문에, 제어선 Gibit1이 하이이고, 제어선 Gibit2가 로우이면, 메모리(95)의 데이터가 배선 B에 출력된다. 또한, 메모리(96)가 n형 TFT Q8과 n형 TFT Q9에 접속되어 있기 때문에, 제어선 Gibit1과 Gibit2가 모두 하이이면, 메모리(96)의 데이터가 배선 B에 출력된다.
TFTQ1이 도통상태로 되고, 시리얼/패럴렐 변환회로(76)로부터 출력이 있을 때, 제어선 Gibit1이 로우, 제어선 Gibit2가 하이이면, 신호배선 Dj의 데이터가 메모리(94)에 기입된다. 또한, 제어선 Gibit1이 하이, 제어선 Gibit2가 로우이면, 신호배선 Dj의 데이터가 메모리(95)에 기입된다. 또한, 제어선 Gibit1과 Gibit2가 모두 하이이면, 신호배선 Dj의 데이터가 메모(96)에 기입된다.
또한, 메모리(93)의 입력단자와 배선 B 사이에는 p형 TFT Q2가 개재되어 있다. 상기 게이트전극에는 제어선 GiRW가 접속되어 있다. 상기 메모리(93)의 제2 인버터출력단자(출력단자)와, 제1 인버터입력단자(입력단자) 사이에는 n형 TFT Q3이 접속되어 있다. 상기 게이트전극에는 제어선 GiRW가 접속되어 있다. 또한, 제2 인버터출력단자와 배선 B 사이에는 P형 TFT Q26이 개재되어 있다. 상기 게이트전극에는 게이트배선 Gi가 접속되어 있다.
그 결과, 게이트배선 Gi가 하이이고, 제어선 GiRW가 로우이면, 신호선 Dj의 데이터가 메모리(93)에 기입된다. 또한, 게이트배선 Gi가 하이이고, 제어선 GiRW가 하이이면, 메모리(93)의 데이터는 유지된다. 또한, 게이트배선 Gi가 로우이면, 메모리(93)의 데이터가 배선 B에 출력된다.
상기 메모리(93)의 출력 임피던스가 다른 메모리(94-96)에 비해 낮게 설정되기 때문에, 게이트배선 Gi가 로우이고, 다른 메모리(94-96)이 배선 B와 도통상태로 되면, 상기 메모리의 데이터는 메모리(93)의 데이터로 치환된다.
도14에서는, 입력된 비트데이터(82)가 시리얼/패럴렐 변환회로(76)의 시프트 레지스터(도시되지 않음)에 일시적으로 저장된 후, 1라인에 대한 데이터가 유지되는 래치(도시되지 않음)에 저장된다.
상기 래치로부터는, 각 비트마다 1라인에 대한 데이터가 순차적으로 출력된다. 예컨대, 6비트 계조의 경우에는, 도17의 (1)에 도시된 바와 같이, 데이터가 6비트번째 내지 1비트번째로부터 비트마다 1라인 단위로 출력된다.
상기 출력된 비트데이터 중 일부는 컨트롤회로(77)의 제어를 통해 표시영역(79)의 화소(81)에 배치되어 있는 메모리에 취입되고, 나머지는 화소(표시영역) 외부의 영역(78)에 배치되어 있는 메모리셀(80)의 메모리에 취입된다.
예컨대, 도17의 (2)에 도시된 바와 같이, 화소 외부의 메모리(도16의 메모리(94∼96))에 3비트번째 내지 1비트번째 데이터가 기입되고, 도17의 (3)-(5)에 도시된 바와 같이 화소 내부의 메모리 M3-M1(도15의 메모리(83-85))에 6비트번째 내지 4비트번째 데이터가 기입된다.
또한, 4비트번째 데이터는 유기 LED 디스플레이(8)를 구동하기 위한 TFT(7)을 제어하는 커패시터(92)에도 동시에 기입된다.
도17(14)-(22)는, 이를 위한 제어신호의 동작을 도시한다.
특히, 배선과 이를 지나는 신호에 동일한 부호를 부기한다고 가정하면, 예컨대 i = 1의 경우를 설명하면, 도17(19)의 주사신호 C1이 하이일 때, 화소의 메모리 또는 커패시터에 화소의 외부로부터 데이터가 기입된다. 어떤 메모리 데이터가 기입되었는지를 제어하는 것은 제어신호 Clbit1(20)과 제어신호 C1bit2(21)이다. 어느 커패시터 데이터가 기입되었는지를 제어하는 것은 제어신호 C1C(22)이다. 도17의 게이트신호 G1(14)이 하이이면, 화소 외부의 메모리에 데이터가 기입된다. 어떤 메모리 데이터가 기입되었는지를 제어하는 것은 제어신호 G1bit1(15)과 제어신호 G1bit2(16)이다.
도17의 (23)에 도시되어 있는 경과 시간을 참조하면, 4비트번째 데이터 표시기간은 (6)에 도시된 바와 같이 제3 선택기간으로부터 제10 선택기간까지의 8선택기간과 일치한다. 그 후, 6비트 번째 데이터가 화소 내부의 메모리로부터 커패시터 92에 전송되어, 제11 내지 제17 선택기간으로부터 7선택기간에 대한 표시를 생성한다. 그 후, 1비트번째 데이터가 화소외부의 커패시터(92)로부터 메모리에 전송되어, 1선택기간, 즉 제18 선택기간에 대한 표시를 생성한다. 그 후, 5비트번째 데이터가 화소 내부의 메모리로부터 커패시터(92)에 전송되어, 제19 내지 제25 선택기간으로부터 7선택기간에 대한 표시를 생성한다. 그 후, 2비트번째 데이터가 화소 외부의 메모리로부터 커패시터(92)에 전송되어, 제26 내지 제27 선택기간으로부터 2선택기간에 대한 표시를 생성한다. 그 후, 6비트번재 데이터가 화소 내부의 메모리로부터 커패시터(92)에 전송되어, 제28 내지 제35 선택기간으로부터 8선택기간에 대한 표시를 생성한다. 그 후, 5비트번째 데이터가 화소 내부의 메모리로부터 커패시터(92)에 전송되어, 제36 내지 제44 선택기간으로부터 9선택기간에 대한 표시를 생성한다. 그 후, 6비트번째 데이터가 화소 내부의 메모리로부터 커패시터(92)에 전송되어, 제45 내지 제51 선택기간으로부터 7선택기간에 대한 표시를 생성한다. 그 후, 3비트번째 데이터가 화소 외부의 메모리로부터 커패시터(92)에 전송되어, 제52 내지 제55 선택기간으로부터 4선택기간에 대한 표시를 생성한다. 그 후, 6비트번째 데이터가 화소 내부의 메모리로부터 커패시터(92)에 전송되어, 제56 내지 제68 선택기간으로부터 10선택기간에 대한 표시를 생성한다.
그 결과, 6비트번째의 데이터의 표시기간은 7 + 8 + 7 + l0 = 32 선택기간이 되고, 5비트번째 데이터의 표시기간은 7 + 9 = 16 선택기간이 된다. 이와 같이 본 발명의 수단(2)이 사용되면, 화소(81)에 배치되어 있는 3비트 메모리 이외의, 화소 외부의 영역(80)에 배치되어 있는 3비트 메모리가 표시를 생성하기 위해 사용될 수 있기 때문에, 합계 6비트의 계조 표시가 가능해진다. 이는, 화소에 배치되어 있는 메모리의 수가 적더라도, 보다 많은 계조를 생성한다. 또한, 화소에 배치되어 있는 메모리만큼, 화소 외부에 배치되어 있는 메모리의 수를 감소시킬 수 있다. 따라서, 화소 외부의 메모리영역이 축소되고, 동일한 유리기판으로부터 보다 많은 패널이 취득될 수 있으므로, 비용을 감소시키고, 동일한 표시면적을 갖는 디스플레이 장치를 보다 소형화시킬 수 있다.
또한, 상기 표시기판에 메모리를 배치시키는 경우의 최대의 장점은 저소비전력화이며, 이는 특히 휴대기기시장에서 유용하다.
전기광학소자로서 자발광소자가 사용되는 경우, 발광효율이 좋은 유기 LED 디스플레이를 사용하는 것이 저소비전력화에 바람직하다.
상기 표시기판에 메모리를 배치하는 효과는 정지화상을 생성하는 경우뿐만아니라, 간단한 (기판에 배치되어 있는 메모리수 이내의) 영상 스위칭 표시를 생성하는 경우에도 명백히 나타난다.
도15의 화소에는 3비트 메모리를 배치하고, 도16의 화소(표시영역) 외부에는 4비트 메모리를 배치한다. 이 구성을 채용하면, 2개의 3비트 계조 영상이 그 사이에서 스위칭함으로써 표시될 수 있다. 도18은, 도17의 표시타이밍에서, 1비트번째 내지 3비트번째에 할당되어 있는 기간이 화소에 배치되어 있는 메모리인 4비트번째 내지 6비트번째에 새롭게 할당되어, 3 비트 계조 방법을 생성하는, 상기 스위칭 표시의 모양을 도시한 것이다.
이는 화소 내부에 배치되어 있는 메모리만을 사용하면, 표시를 생성하기 위해 전력이 보다 적게 소비되기 때문이다. 또한, 2개 표시 정도 사이의 영상 스위칭에는, 1초당 1 또는 2회 정도만 필요하다고 생각되기 때문에, 1초당 64프레임을 표시하기 위해, 1개의 영상표시가 30프레임 정도 계속된다. 그 기간 동안에는, 화소에 배치되어 있는 메모리만이 표시를 생성하기 사용된다. 그 후, 영상 표시가 바뀔 때에만, 도18에 도시된 바와 같이, 화소 외부에 배치되어 있는 3비트번째 메모리와, 화소에 배치되어 있는 3비트번째 메모리 사이에서 내용이 교환된다.
또한, 도18에서, 제3 선택기간에서는, 화소에 배치되어 있는 메모리 84로부터 4비트번째(영상 1의 1비트번째) 데이터가 화소 외부에 배치되어 있는 메모리(93)에 취입된다. 제4 선택기간에서는, 화소 외부의 메모리 95로부터 1비트번째(영상 2의 1비트번째) 데이터가 화소에 배치되어 있는 메모리 84에 취입된다. 제7 선택기간에서는, 화소 외부의 메모리(93)로부터 4비트번째(영상 1의 1비트번째) 데이터가 화소 외부의 메모리 95에 취입된다. 이 경우, 화소 외부의 메모리(94-96)의 출력 임피던스는 화소에 배치되어 있는 메모리(83-85)의 출력 임피던스에 비해 낮게 설정되어 있다.
또한, 제37 선택기간에서는, 화소에 배치되어 있는 메모리(83)로부터 5비트번째(영상 1의 2비트번째) 데이터가 화소 외부에 배치되어 있는 메모리(93)에 취입된다. 제38 선택기간에서는, 화소 외부의 메모리(94)로부터 2비트번째(영상 2의 2비트번째) 데이터가 화소에 배치되어 있는 메모리(83)에 취입된다. 제44 선택기간에서는, 화소 외부의 메모리(93)로부터 5비트번째(영상 1의 2비트번째) 데이터가 화소 외부의 메모리(94)에 취입된다.
또한, 제59 선택기간에서는, 화소에 배치되어 있는 메모리(85)로부터 6비트번째(영상 1의 3비트번째) 데이터가 화소 외부에 배치되어 있는 메모리(93)에 취입된다. 제60선택기간에서는, 화소 외부의 메모리(96)로부터 3비트번째(영상 2의 3비트번째) 데이터가 화소에 배치되어 있는 메모리(85)에 취입된다. 제63 선택기간에서는, 화소 외부의 메모리(93)로부터 6비트번째(영상 1의 3비트번째) 데이터가 화소 외부의 메모리(96)에 취입된다.
이와 같이, 화소에 배치되어 있는 메모리의 3비트 데이터가, 화소 외부에 배치되어 있는 메모리의 3비트 데이터와 교환된다.
이와 같이, 본 발명의 제l 수단 및 제2 수단에 의하면, CPU 등의 외부 정보원에 전원을 인가하지 않고, 복수의 영상 사이에서 표시가 바뀔 수 있기 때문에, 본 발명은 소비전력을 크게 감소시킬 수 있다.
〔실시예 7〕
본 발명의 또 다른 실시예에 관해 도19 및 도20에 따라 설명하면 이하와 같다. 또한, 설명의 편의상, 상기 실시예의 도면에 도시한 구성요소와 동일한 기능을 갖는 구성요소에는, 동일한 부호를 부기하고 그 설명을 생략한다.
본 실시예는, 본 발명에 의한 수단(1)의 제1 구성의 화소회로를 사용한 구동방법의 예이다.
도19는 본 실시예의 화소 Aij의 등가회로구성을 나타낸다. 상기 등가회로는 TFT(제1 스위칭소자)(6)의 소스단자에 데이터배선 Sj가 접속되고, TFT(6)의 드레인 단자에 TFT(제2 스위칭소자)(21)의 소스단자, TFT(제3 스위칭소자)(20)의 소스단자, 및 전기광학소자를 구성하는 TFT(15)의 게이트단자가 접속된 구성이다. 또, 이 TFT(21)의 드레인 단자에는 메모리회로(스태틱 메모리)(9)가, TFT(20)의 드레인 단자에는 커패시터(22)가 접속되어 있다.
또한, 상기 TFT(20)가 없는 경우, 커패시터(22)는 순수한 전위유지수단으로서 작용하지만, TFT(20)가 있는 경우, 커패시터(22)는 기억수단으로서도 작용할 수 있다. 후자의 경우, 전위유지수단은 TFT(15)의 게이트전극의 부유용량이다. 또한, TFT(15)의 게이트단자에는 TFT(제6 스위칭소자)(25)가 접속되어 있다.
즉, 상기한 바와 같이, 도7의 유기 LED 디스플레이(8)는 도9a에 도시된 바와 같이, 기판(31), 양극(32), 정공주입층(35), 정공수송층(36), 발광층(37), 전자수송층(38), 음극(33)의 순서로 적층되어, 유기 LED 디스플레이 구동용 TFT(7)을 p형으로 하고, 유기 LED 디스플레이(8)를 TFT(7)과 GND의 사이에 삽입하고 있다.
이에 대해, 본 실시예의 도19의 유기 LED 디스플레이(전기광학소자)(26)는 이와 반대로 기판(31), 음극(33), 전자수송층(38), 발광층(37), 정공수송층(36), 정공주입층(35), 양극(32)의 순서로 적층되어, 유기 LED 디스플레이 구동용 TFT(15)을 n형으로 하고, 유기 LED 디스플레이(8)를 TFT(15)과 전원 VDD의 사이에 삽입하고 있다.
도19의 화소회로구성의 경우, Voff가 약 0V, Von이 약 10V로 된다. 또한, 도19의 화소 TFT 회로구성에서는, 게이트 ON 전압배선(전압 Voff)과 GND 배선을 별도로 제공하였지만, Voff = 0V이기 때문에, 게이트 OFF 전압배선(전압 Voff)과 GND 배선이 공통의 단일배선으로 제공될 수 있다.
도19의 화소회로구성을 사용하여 표시상태를 제어하는 방법을 도20에 도시한다. 또한, 도20에서는 설명을 위해, 패널의 주사선수 m을 12개로 하고, 각 화소에 의해 표시되는 계조비트수 K를 4비트 또는 16계조로 한다. 또, C1∼C12는 주사선을 나타낸다.
우선, 1프레임 기간을 주사선수의 12로 나누어 단위기간으로 한다(도20에서는 시간 A로 도시한다). 다음, 각 단위기간을 계조비트수의 4로 나누어 선택기간으로 한다(도20에서는 시간 B로 도시한다). 이하 제X 단위기간의 제Y 선택기간을 시간 X-Y로 나타낸다.
따라서, 예컨대, j를 K 미만의 양의 정수로 하면, 임의의 단위기간 N(j)내의 제p 선택기간은 N(j) - p(j)로 주어진다.
이 경우, 1프레임 기간 TF는 12 × 4 = 48선택기간으로 구성되기 때문에, 1계조당 시간은 48/15 = 3.2로 된다. 따라서, 1계조당 3 선택기간이 할당된다.
우선, 도20의 C1로 도시한 바와 같이, 제1 주사선에 접속된 화소의 제1비트의 데이터를 데이터배선에 송출하는 타이밍을 시간 4-4로 한다. 이 때, 제1 주사선에 접속된 화소의 제2 비트의 데이터를 데이터배선에 송출하는 타이밍은 3선택기간후의 시간 5-3으로 된다. 또한, 제1 주사선에 접속된 화소의 제3 비트의 데이터를 데이터배선에 송출하는 타이밍은 3×2 선택기간후의 시간 7-1로 된다.
이 단계까지, 비트의 선택기간 X-Y의 Y의 부분이 서로 겹치고 있으면(Y들이 동일하면), 겹치지 않도록 1계조당 선택기간수를 조정한다. 상기 예에서는, 상기 Y의 부분이 겹치고 있지 않기 때문에, 다음 동작으로 진행한다.
즉, 여기서는, 시간 X-Y가, X단위 선택기간의 제Y 선택기간을 나타낸다. 상기 구동방법에서는, 주사선 A+1의 타이밍이, 주사선 A의 타이밍에 비해 1단위 선택기간이 늦기 때문에, 상기 Y의 부분이 겹치면, 2개의 주사선에 대해 동시에 선택기간이 발생하게 된다. 예컨대, 도20에서는, 선택기간 4가 Y=1에 있으면, C1의 "4"와 C7의 "3"이 동시에 발생한다. 그러나, 1개의 신호선에 상이한 데이터를 동시에 공급하는 것은 불가능하기 때문에, 그 결과, 표시가 생성되지 않는다. 따라서, 상기와 같이, Y의 부분이 겹치지 않도록 한다. 즉, Y가 겹친다는 것은, 1계조당 할당된 선택기간수가 부적절하여 조정이 필요하다는 것을 의미한다.
다음, 제1번째 주사선에 접속된 화소의 메모리(메모리회로(9))에 데이터를 기입하는 타이밍을 정한다. 즉, 도19의 메모리는 단지 1비트이기 때문에, 제4비트 번째 데이터를 데이터배선에 송출하는 타이밍은, 상기 Y의 나머지인 2로 한다. 상기 제4비트 번째 데이터를 송출하는 타이밍은, 제1비트 번째 데이터를 데이터배선에 송출하는 타이밍으로부터 대략 3(1계조당 할당된 선택기간의 수) × 8(제1비트 번째에 대한 제4비트 번째의, 웨이트의 비) ÷ 2(대략 동일한 분할이 필요함)인 2 선택기간 전에 되도록, 시간 1-2로 한다. 이에 의해, 메모리에 제4비트 번째의 데이터를 기입하면서 표시를 생성하고, 그 후 제1∼제3비트 번째의 데이터를 표시한다. 그 후, 메모리로부터 제4비트 번째의 데이터를 독출하여 표시한다.
이상의 프로세스에 의해 상기 비트데이터의 송출타이밍을 결정한다. 상기 타이밍이, 주사선 C1의 타이밍으로 된다. 나머지 주사선 C2∼C12의 타이밍은, 상기 타이밍을 순차적으로 단위기간만큼 지연시킴으로써 결정된다.
도19의 제어선 Cibit1은, 제1비트번째의 데이터 송출 타이밍으로부터 제3비트의 데이터로부터 표시가 생성되는 타이밍까지 TFT(20)가 도통상태로 되도록 제어된다.
제어선 Cibit2는, 메모리에 기억된 제4비트 번째(MSB) 데이터로부터 표시가 생성되는 타이밍에서 TFT(21)가 도통상태로 되도록 제어된다.
또, 도20의 타이밍에서는, 1비트 웨이트의 3선택기간에 계조수(2의 4승-1) = (1 + 2 + 4 + 8)을 곱한 45선택기간과, 주사선수에 비트수를 곱한, 즉 12 × 4인 48이 일치하지 않기 때문에, 도19에 도시한 바와 같이 TFT(25) 및 상기 TFT(25)를 스위칭하는 제어선 Cibit3이 포함된다. 다시 말하면, 주사선수 m개 × 비트수 K와, 1비트당 선택기간 × (2의 K승 - 1)이 일치하면, 상기 TFT(25)가 포함될 필요가 없다.
상기 TFT(25)는 유기 LED 디스플레이(26)를 흐르는 전류가 0으로 되도록, 소스전극이 TFT(15)의 게이트전극에, 드레인전극이 GND에 접속되어 있다. 그리고, TFT(25)는, 도20에 도시된 바와 같이, 상기 TFT(20,21)가 비도통상태로 될 때 도통상태로 된다.
상기 주사 결과, 상기 주사선에 접속된 화소가 도시된 타이밍에서 도시된 비트에 기초하여 표시 동작을 행하는 것을 도시한 것이 도20의 C1∼C12에 사각테두리로 도시한 패턴이다.
메모리, 상기 메모리에 기억된 데이터와는 독립하여 제어 가능한 커패시터, 및 리세트수단을 각각 갖는 화소는, 도11에 도시한 시분할 계조 제어에 비해 많은 이점이 있다. 상기 이점 중 일부는, (1) 전원 VDD를 제어할 필요가 없고, (2) 발광시간이 1프레임 기간의 90% 이상을 차지할 수 있다는 점이다.
또한, 이와 같은 화소들은 동화상 의사윤곽의 발생을 억제하는 도11과 같은 효과가 있다.
또한, 도19에 있어서 커패시터(22)와 직렬로 TFT(20)를 배치하고 있지만, 상기 TFT(20)는 없어도 좋다. 특히, 메모리회로(9)가 스태틱 메모리회로이면, 커패시터(22)에 축적된 전하가 TFT(21)가 ON으로 되었을 때, 스태틱 메모리회로로부터의 출력전압에 악영향을 주는지 판단하여, 악영향이 없도록, 예컨대 커패시터(22)의 용량을 작게 하거나, TFT(21)와 스태틱 메모리 사이에 상기 커패시터(22)보다 용량이 큰 커패시터를 삽입함으로써, 상기 TFT(20)가 반드시 필요하지는 않다.
또한, 스태틱 메모리 대신에 커패시터를 사용해도 좋다.
도21은, 본 발명의 기억수단(98)이 TFT Q23과 커패시터(100)로 구성되고, 전위유지수단(99)이 TFT Q24와 커패시터(101)로 구성된 예를 도시한다.
따라서, 도21의 구성에서도 도19와 동일한 구동방법이 실현된다.
〔실시예 8〕
본 발명의 화소회로를 사용한 구동방법의 또 다른 실시예에 관해 도22 내지 도25에 따라 설명하면, 이하와 같다. 또한, 설명의 편의상, 상기 실시예의 도면에 도시한 구성요소와 동일한 기능을 갖는 구성요소에는 동일한 부호를 부기하고 그 설명을 생략한다.
도22는 본 실시예에 사용된 화소의 회로구성을 도시한다.
특히, 도19의 스태틱 메모리로 이루어지는 메모리회로(9)는 1비트 구성을 갖는다. 도22의 스태틱 메모리로 이루어지는 상기 메모리회로(18)는 (도22에는, 설명의 편의상 2비트구성이 도시되지만) 복수 비트의 메모리회로의 구성예이며, 각각 스태틱 메모리로 이루어지는 메모리회로(18) 및 메모리회로(제1 메모리소자)(17)와 유기 LED 디스플레이 구동용 TFT(15)의 게이트 사이에, 비트제어용 TFT(61,62)가 배치되어 있다.
여기서는, 도19에 있는 TFT(25)를 사용하지 않기 위한 조건을 계산하여 적용한다. 우선, 상기 비트에 할당된 시간 X-Y의 Y가 하위 계조에서 겹치지 않는 조건을 찾는다.
조사한 결과, 2비트의 메모리가 제공될 때, 5비트 계조까지는 계산이 간단하다.
즉, 4비트 계조이면, 도23의 (2)∼(6)과 같이 1계조당 예컨대, 1, 2, 3, 5, 6···을 제외한 4의 배수의 선택기간이면 무엇이든지 좋다. 또한, 도23의 (1)은 시간 A, 시간 B로 나타낸 제X 단위기간(1-21로 나타냄)의 제Y 선택기간(1-4로 나타냄)을 도시하고 있다. 다음, 1계조당 선택기간수를 알았기 때문에, 몇 개의 주사전극수에 기초하여 표시를 행할 수 있는 지를 조사한다.
도23의 (2)의 경우, 16계조 표시에 필요한 선택기간수는 (16계조 - 1) × 1 = 15선택기간이다. 그러나, 상기 수는 비트수 4의 배수가 아니기 때문에 도19와 같이 TFT(25)를 사용해야만 표시를 행할 수 있다. 따라서, 계조수 - 1이 4의 배수가 되도록 13계조 표시가 생성되고, 필요한 선택기간수는 (13계조 - 1) × 1 = 12선택기간이 되고, 주사선은 12/4=3개이면 충분하다는 것을 알 수 있다. 여기서, 최대 계조 비트의 웨이트는 5계조이다.
도23의 (3)의 경우, 16계조 표시에 필요한 선택기간수는 (16계조 - 1) × 2 = 30선택기간이다. 그러나, 상기 수는 비트수 4의 배수가 아니기 때문에, 계조수 - 1이 4의 배수가 되도록 15계조 표시가 생성된다. 필요한 선택기간수는 (15계조 - 1) ×2 = 28선택기간이 되고, 주사선은 28/4=12개로 충분하다는 것을 알 수 있다. 이 때, 최대 계조비트의 웨이트는 7계조이다.
도23의 (4)의 경우, 16계조 표시에 필요한 선택기간수는 (16계조 - 1) × 3 = 45선택기간이다. 그러나, 상기 수는 비트수 4의 배수가 아니기 때문에, 이와 같이 계조수 - 1이 4의 배수가 되도록 13계조 표시가 생성된다. 필요한 선택기간수는 (13계조 - 1) ×3 = 36선택기간으로 되어, 주사선은 36/4 = 9개이면 충분하다는 것을 알 수 있다. 이 때, 최대 계조비트의 웨이트는 5계조이다.
도23의 (5)의 경우, 16계조 표시에 필요한 선택기간수는 (16계조 - 1) × 5 = 75선택기간이다. 그러나, 상기 수는 비트수 4의 배수가 아니기 때문에, 이와 같이 계조수 - 1이 4의 배수가 되도록 13계조 표시가 생성된다. 필요한 선택기간수는 (13계조 - 1) × 5 = 60선택기간으로 되어, 주사선은 60/4= 15개이면 충분하다는 것을 알 수 있다. 이 때 최대 계조비트의 웨이트는 5계조이다.
도23의 (6)의 경우, 16계조 표시에 필요한 선택기간수는 (16계조 - 1) × 6 = 90선택기간이다. 그러나, 상기 수는 비트수 4의 배수가 아니기 때문에, 이와 같이 계조수-1이 4의 배수가 되도록 15계조 표시가 생성된다. 필요한 선택기간수는 (15계조-1) × 6 = 84선택기간으로 되어, 주사선은 84/4= 21개이면 충분하다. 여기서, 최대 계조 비트의 웨이트는 7계조이다.
요약하면, 1단위기간당 선택기간수 4에 대해, +1 (1계조 = 1선택기간, 1계조 = 5선택기간), +2 (1계조 = 2선택기간, 1계조 = 6선택기간)가 OK 이면, -1 (1계조 = 3선택기간), -2 (1계조 = 2선택기간, 1계조 = 6선택기간)도 또한 만족할 것이다.
또한, 얻어지는 계조수도 +1, -1에 대해 12계조, +2에 대해 15계조로 정해진다.
이와 같이 제1 비트 및 제2 비트가 할당된 시간 X-Y에서 Y의 타이밍이 결정되고, 주사선수가 결정되면, 나머지 제3 비트 및 제4 비트가 할당된 시간 X-Y에서 Y의 타이밍은, 대응하는 계조표시기간에 적당히 (Y가 서로 겹치지 않도록) 설정될 수 있다.
이와 같이 타이밍을 설정한 후, 최대비트인 제4 비트에 할당된 기간의(제4 비트번째의 데이터 재기입 기간을 포함) 대략 절반을 단위기간단위로 프레임 기간의 선두 근처로 이동시켜, 동화상 의사윤곽을 억제한다.
또한, 도23의 (3)과 같이 제3 비트의 데이터 재기입 기간이 제3 비트에 할당된 기간의 선두에 없을 때는, 재기입 기간으로부터 단위기간단위로 타이밍을 꺼내어, 최대비트인 제4 비트에 할당된 전반의 기간으로 이동시킨다.
이와 같이, 도23을 재기입하여, 그 결과를 도24에 도시한다.
이에 의해 정해진 타이밍이, 도20의 주사선 C1의 타이밍이다. 나머지 주사선 C2∼C12의 타이밍은, 상기 타이밍을 순차적으로 단위기간만큼 지연시킴으로써, 정해질 수 있다.
이와 유사하게, 5비트 계조이면, 도25의 (2)∼(5)와 같이 1계조당 1, 2, 3, 4···선택기간과 5의 배수 이외의 4의 배수이면 무엇이든지 좋다. 다음, 1계조당 선택기간수를 알았기 때문에, 몇 개의 주사전극수에 기초하여 표시가 생성되는지를 조사한다.
도25의 (2)의 경우, 32계조 표시에 필요한 선택기간수는 (32계조-1)× 1 = 31선택기간이다. 그러나, 상기 수는 비트수 5의 배수가 아니기 때문에 도19와 같이 TFT(25)를 사용하지 않으면 실현되지 않는다. 따라서, 상기 수가 5의 배수가 되도록 31계조표시가 생성되고, 필요한 선택기간수는 (31계조-1) × 1 = 30선택기간으로 되어, 주사선은 30/5 = 6개이면 충분하다는 것을 알 수 있다. 이 경우, 최대 계조비트의 웨이트는 15계조로 된다.
도25의 (3)의 경우, 32계조 표시에 필요한 선택기간수는 (32계조-1)×2 = 62선택기간이다. 그러나, 상기 수는 비트수 5의 배수가 아니기 때문에, 이와 같이, 계조수 - 1이 5의 배수가 되도록 31계조표시가 생성된다. 필요한 선택기간수는 (31계조 - 1) × 2 = 60선택기간으로 되어, 주사선은 60/5 = 12개이면 충분하다는 것을 알 수 있다. 여기서, 최대 계조비트의 웨이트는 15계조로 된다.
도25의 (4)의 경우, 32계조 표시에 필요한 선택기간수는 (32계조-1)×3 = 96선택기간이다. 그러나, 상기 수는 비트수 5의 배수가 아니기 때문에, 이와 같이, 계조수-1이 5의 배수가 되도록 31계조표시가 생성된다. 필요한 선택기간수는 (31계조-1) ×3 = 90선택기간으로 되어, 주사선은 90/5 = 18개이면 충분하다는 것을 알 수 있다. 여기서 최대 계조비트의 웨이트는 15계조로 된다.
도25의 (5)의 경우, 32계조 표시에 필요한 선택기간수는 (32계조-1)×4 = 124선택기간이다. 그러나, 상기 수는 비트수 5의 배수가 아니기 때문에, 이와 같이, 계조수-1이 5의 배수가 되도록 31계조 표시가 생성된다. 필요한 선택기간수는 (31계조 - 1) ×4 = 120선택기간으로 되어, 주사선은 120/5 = 24개이면 충분하다는 것을 알 수 있다. 여기서 최대 계조비트의 웨이트는 15계조로 된다.
5비트 계조표시의 경우, 4비트 계조표시의 경우와 유사하게, 일단 제1 비트∼제3 비트가 할당된 시간 X-Y에서 Y의 타이밍이 결정되고, 이와 같이 주사선수가 결정되면, 나머지 제4 비트∼제5 비트가 할당된 시간 X-Y에서 Y의 타이밍은, 대응하는 계조표시 기간에서 적당히 (Y가 서로 겹치지 않도록) 설정될 수 있다.
또한, 최대비트인 제5 비트에 할당된 기간의 (제5 비트번째의 데이터 재기입 기간을 포함) 대략 반을 단위기간단위로 프레임 기간의 선두 근처로 이동시키면, 동화상 의사윤곽을 억제할 수 있다.
또한, 본 발명에 의한 기판은,
제1 배선;
상기 제1 배선과 제1 단자가 접속된 제1 스위칭소자;
상기 제1 스위칭소자의 제2 단자와 전기적으로 접속된 제1 메모리소자; 및
상기 제1 스위칭소자의 제2 단자와 전기적으로 접속된 전기광학소자를 포함하도록 구성될 수 있다.
이와 달리, 본 발명에 의한 기판은,
제1 배선;
상기 제1 배선과 제1 단자가 전기적으로 접속된 제1 스위칭소자;
상기 제1 스위칭소자의 제2 단자와 전기적으로 접속된 제1 메모리소자;
상기 제1 스위칭소자의 제2 단자와 전기적으로 접속된 전위유지수단; 및
상기 제1 스위칭소자의 제2 단자와 전기적으로 접속된 전기광학소자를 포함하도록 구성될 수 있다.
이와 달리, 본 발명에 의한 기판은, 상기 구성에 있어서, 상기 제1 메모리소자가 제2 스위칭소자와 1비트 데이터를 기억하기 위한 기억소자를 포함하는 구성으로 해도 좋다.
상기 구성의 예로서, 이하의 (1)∼(2)를 들 수 있다.
(1) 전기광학소자마다 제1 스위칭소자를 제공하여, 상기 제1 스위칭소자의 소스단자를 데이터배선과 접속하고, 상기 제1 스위칭소자의 드레인 단자와 제1 메모리소자를 전기적으로 접속하며, 상기 제1 스위칭소자의 드레인 단자와 화소전극을 전기적으로 접속한 구성의 기판으로 한다.
또한, 기억수단마다 제1 스위칭소자를 제공하고, 전위유지수단마다 제4 스위칭소자를 제공하여, 상기 스위칭소자의 소스단자를 데이터배선에 접속하고, 상기 스위칭소자의 드레인 단자를 상기 기억수단이나 전위유지수단에 접속하고, 상기 기억수단 및 전위유지수단으로부터의 출력을 화소전극에 전기적으로 접속한 구성의 기판으로 한다.
또한, 전위유지수단으로서도 기능하는 액정표시소자 등의 전기광학소자를 상기 기판의 상기 화소전극에 접속하여, 표시기판 또는 기판으로 한다.
또한, 전기적 접속이란, 직접적으로 또는 스위칭소자를 사용하여 간접적으로 접속하는 것을 의미한다.
(2) 전기광학소자마다 제1 스위칭소자를 제공하여, 상기 제1 스위칭소자의 소스단자를 데이터배선과 접속하고, 상기 제1 스위칭소자의 드레인 단자와 제1 메모리소자를 전기적으로 접속하고, 상기 제1 스위칭소자의 드레인 단자와 커패시터소자 등의 전위유지수단을 전기적으로 접속하며, 상기 제1 스위칭소자의 드레인 단자를, 전기광학소자를 구동하는 액티브소자의 게이트전극에 접속한 구성의 기판으로 한다.
또한, 기억수단마다 제1 스위칭소자를 제공하고, 전위유지수단마다 제4 스위칭소자를 제공하여, 상기 스위칭소자의 소스단자를 데이터배선에 접속하고, 상기 스위칭소자의 드레인 단자를 상기 기억수단 및 전위유지수단에 접속하며, 상기 기억수단 및 전위유지수단으로부터의 출력이 전기광학소자를 구동하는 액티브소자의 게이트전극에 접속한 구성의 기판으로 한다.
또한, 상기 기판에서는, 기억수단이나 전위유지수단과 상기 액티브소자의 게이트전극 사이에 제5 스위칭소자를 제공하는 것이 바람직하다.
또한, 상기 기판의 액티브소자의 소스단자 또는 드레인 단자에, 유기 LED 디스플레이 등의 전기광학소자를 접속하여, 표시기판 또는 표시장치로 한다.
또한, 상기 커패시터소자란, 커패시터와 제3 스위칭소자로 구성되거나, 커패시터 단독으로 구성되는 것이 바람직하다.
상기 커패시터소자가 커패시터 단독으로 구성된 경우에는, 특별히 커패시터를 준비하지 않더라도, 액티브소자의 게이트전극 커패시턴스 등으로 대체가능하다.
상기 (1),(2)의 구성에 의해, 화소에 배치된 메모리보다 많은 다계조표시를 저소비전력으로 실현할 수 있다. 또한, 시분할 표시에 적합하고, 동화상 의사윤곽의 문제를 해결하기 쉽게 변경된 기판을 얻을 수 있어, 그 효과는 명백하다.
상기 (1),(2)의 구성에 있어서, 상기 제1 메모리소자는, 제3 스위칭소자와 1비트의 데이터를 기억하기 위한 기억소자에 기초하여 구성되어 있는 것이 바람직하다.
본 발명의 상기 기판구성 (1),(2)에 의해 시분할 계조표시를 행하는 경우, 상기 액정표시소자 또는 전위유지수단에 일련의 전압을 인가하는 제1 기간; 상기 제1 메모리소자에 데이터를 유지하는 제2 기간; 및 상기 제1 메모리소자의 데이터를 사용하여 상기 액정표시소자 또는 전위유지수단에 전압을 인가하는 제3 기간을 포함하는 구동방법을 사용할 수 있다.
이들 중, 상기 제3 기간이 소정의 주기 사이에서 복수회 나타나기 때문에, 본 발명의 제1 과제인 동화상 의사윤곽을 감소시키는 효과를 갖는다.
즉, PDP 등에서는, 비트의 웨이트가 큰 데이터를 복수회로 나누어, 비트의 웨이트가 적은 데이터의 전후에 표시함으로써, 동화상 의사윤곽을 감소시키고 있다. 그러나, PDP 등에서는 상기 비트 웨이트가 큰 데이터를 복수회 표시하기 때문에, 1회의 표시마다 표시주사가 필요하다.
이에 대해, 본 발명의 화소에 메모리를 갖는 구성이면, 상기 제2 기간에 화소마다 비트 의 웨이트가 큰 데이터를 유지함으로써, 상기 제3 기간의 비트 웨이트가 큰 데이터를, 표시주사를 행하지 않고, 복수회 표시할 수 있다.
또한, 본 발명에 의한 표시장치는, 상기 기판을 갖는 표시장치이고, 상기 제1∼제3 기간의 주사방법으로서 이하의 (3)과 같이 동작한다. 즉,
(3) 주사전극수를 m개 이하, 각 화소에 의해 표시되는 계조수를 K 비트 이하로 하고;
1주기를 m개의 단위기간으로 분할하고, 각 단위기간을 K 개의 선택기간으로 분할하고;
제 A 번째의 단위기간의 제 p 번째의 선택기간에 1비트 번째의 데이터를 데이터전극에 공급하고;
제 B 번째의 단위기간의 제 q 번째 (q ≠ p)의 선택기간에 2비트 번째의 데이터를 데이터전극에 공급하며;
제 S 번째의 선택기간의 단위기간을 구성하는 K개의 선택기간 중 다른 비트에 사용되고 있지 않은 선택기간의 K 비트 번째의 데이터를 데이터 전극에 공급하도록 (m은 양의 정수, K는 2 이상의 정수, A, B, p, q, S는 0 이상의 정수) 구성할 수 있다.
즉, 표시패널의 주사선수가 m개 이하이고, 계조표시수가 K 비트 이하일 때, 1프레임(또는 필드) 기간을 m개의 단위기간으로 분할하고, 각 단위기간을 K 개의 선택기간으로 분할하고;
임의의 주사선상의 화소의 전기광학소자 또는 전위유지수단을, 제 A 번째의 단위기간의 제 p 번째의 선택기간에 1비트 번째의 데이터를 사용하여 재기입하고, 제 B 번째(B = A 또는 B ≠ A)의 단위기간의 제 q 번째(q ≠ p)의 선택기간에 2비트 번째의 데이터를 사용하여 재기입하고, 제 C 번째(C ≠ B, C ≠ A)의 단위기간의 제 r 번째(r ≠ q, r ≠ p)의 선택기간에 3비트 번째의 데이터를 사용하여 재기입하며;
상기 주사선상의 화소의 제1 메모리소자를 제 S 번째(s<r, s<q, s<p)의 선택기간의 단위기간을 구성하는 K 개의 선택기간 중 다른 비트에 사용되고 있지 않은 선택기간에 K 비트(최대 웨이트의 비트)를 사용하여 재기입할 수 있다.
이 때, 상기 제1비트 번째의 데이터가 화소의 전기광학소자 또는 전위유지수단에 공급되는 시간은 제1비트 번째의 웨이트에 대략 정비례하고, 상기 제2비트 번째의 데이터가 화소의 전기광학소자 또는 전위유지수단에 공급되는 시간은 제2비트 번째의 웨이트에 대략 비례한다.
또한, 최대비트의 데이터를 제1 메모리소자로부터 독출하여, 상기 화소의 전기광학소자 또는 전위유지수단에 공급하는 시간은, 상기 재기입 수단과는 독립적인 수단에 의해 제어된다.
상기 독립수단을 포함하기 때문에, 상기 최대비트 번째의 데이터가 화소의 전기광학소자 또는 전위유지수단에 공급되는 시간이 최대비트의 웨이트에 대략 정비례한다.
상기 주사방법에 의하면, 시분할 계조 방법에서 1프레임 기간내의 표시기간의 비율을 높일 수 있어, 고휘도화나 고효율화가 가능해지고, 그 효과는 명백하다.
상기 (1),(2)의 구성에 있어서는, 전위유지수단과 OFF 휘도 설정 배선 사이에 제6 스위칭소자를 개재시키는 것이 바람직하다. 상기 구성에 의해, 실시예 7에 설명한 바와 같이, 상기 구성을 갖지 않은 실시예 8보다, 자유도의 큰 표시제어가 가능해진다.
또한, 본 발명에 의한 기판은, 전기광학소자마다 제1 메모리소자를 포함하고, 상기 전기광학소자의 전원배선과, 상기 제1 메모리소자의 전원배선이 분리되어 제공되도록 구성될 수 있다.
상기 구성으로는, 이하의 (4),(5)를 들 수 있다. 즉,
(4) 액정표시소자 등의 전기광학소자와 접속된 화소전극, 및 상기 화소전극에 전압을 인가하는 제1 메모리소자를 가진 기판으로서,
상기 제1 메모리소자가 ON 휘도 설정배선 사이의 도통/비도통상태를 제어하는 ON 제어 TFT (트랜지스터)와, OFF 휘도 설정배선 사이의 도통/비도통상태를 제어하는 OFF 제어용 TFT (트랜지스터)를 포함하는 기판으로 할 수 있다.
또한, 상기 기판의 상기 화소전극에 액정표시소자 등의 전기광학소자를 접속하여, 표시기판 또는 표시장치로 할 수 있다.
상기 ON 휘도 설정배선, OFF 휘도 설정배선에 인가되는 전압과 상기 전기광학소자에 인가되는 전원 전압은 개별적, 독립적으로 설정가능하게 하는 것이 바람직하다.
(5) 유기 LED 디스플레이 등의 전기광학소자를 구동하기 위한 액티브소자(구동용 TFT(트랜지스터)), 및 상기 액티브소자(구동용 TFT(트랜지스터))의 게이트전극과 접속한 제1 메모리소자를 포함한 기판으로서,
상기 제1 메모리소자가, 상기 구동용 TFT(트랜지스터)의 게이트전극과 ON 휘도 설정배선 사이의 도통·비도통상태를 제어하는 ON 제어 TFT (트랜지스터), 및 상기 구동용 TFT (트랜지스터)의 게이트전극과 OFF 휘도 설정배선 사이의 도통·비도통상태를 제어하는 OFF 제어용 TFT(트랜지스터)를 포함하는 기판으로 할 수 있다.
또한, 상기 기판의 상기 액티브소자의 소스단자 또는 드레인 단자에 유기 LED 디스플레이 등의 전기광학소자를 접속하여, 표시기판 또는 표시장치로 할 수 있다.
상기 ON 휘도 설정배선, OFF 휘도 설정배선에 인가되는 전압과 상기 전기광학소자에 인가되는 전원 전압은 개별적, 독립적으로 설정가능하게 하는 것이 바람직하다.
특히 상기 구성 (1),(2)의 기판의 구동에 있어서, 표시계조수를 K 비트로 하면, 각 화소는 1프레임(또는 필드)기간에 K 회 재기입된다. 따라서, 신호배선에 전송시키는 전압을 낮게 하고, 화소에 전압변환회로를 제공하는 것이 바람직하다.
또한, 입력되는 데이터는 화소단위의 데이터이기 때문에, 비트단위로 데이터를 전송하기 위해, 표시기판 또는 표시장치는:
CPU 등이 표시장치에 표시될 화상(또는 문자)을 나타내는 데이터를 기입하는 화소의 외부에 배치된 SRAM;
그 SRAM으로부터 1라인의 표시데이터를 동시에 출력하기 위한 배선; 및
상기 배선을 통해 전송된 데이터를 화소마다 기억하기 위한 화소 내부에 제공된 메모리(화소메모리)를 포함하는 것이 바람직하다.
또한, 종래 라인단위로 화소데이터를 입력하는 경우, 시프트 레지스터와 래치를 사용하여 1라인기간에 화소데이터를 비트단위로 출력하고, 상기 비트데이터를 화소에 배치한 메모리, 및 화소(표시영역) 외부에 배치한 메모리(SRAM)에 넣는 것이 바람직하다. 특히, 필요한 메모리의 일부가 화소 내부에 배치되고, 나머지가 화소 외부에 배치되어, 화소 외부에 배치된 메모리의 데이터는 화소에 배치한 전위유지수단을 사용하여 취입되는 것이 바람직하다. 이 구성에 의하면, 표시에 필요한 비트의 일부를 화소에 배치하는 것만으로, 필요한 표시품위의 다계조표시를 행할 수 있다. 또한, 화소에 배치된 메모리의 수만큼, 화소 외부에 배치되는 메모리의 수를 감소시킬 수 있어, 화소(표시영역) 외부의 영역을 작게 할 수 있기 때문에 바람직하다.
또한, 상기 구성 (1),(2)의 제1 메모리소자는 직접 전기광학소자나 전기광학소자를 구동하기 위한 스위칭소자(TFT, 트랜지스터)와 접속되어 있기 때문에, 상기 수단 4, 5의 구성에서, 상기 제1 메모리소자로부터의 출력전압을 상기 전기광학소자에 인가되는 전원 전압과 독립적으로 설정가능하게 하는 것이 바람직하다.
또한, 상기 SRAM은, 상기 화소메모리 및 상기 TFT와 동일한 공정으로 형성하는 것도 가능하지만, 상이한 공정에서 형성한 것을 후에 접속하도록 하는 것도 가능하다.
특히, 상기 SRAM을 상기 화소메모리 및 상기 TFT와 함께 Poly-Si TFT 공정이나 CGS TFT 공정에서 형성하는 것도 가능하다. 이와 달리, 상기 화소메모리 및 상기 TFT만을 Poly-Si TFT 공정이나 CGS TFT 공정에서 형성하고, 상기 SRAM은 단결정 반도체공정에서 형성한 것을 후에 접속하도록 하는 것도 가능하다.
또한, 상기 CPU는 상기 SRAM과 별도로 형성하는 것도 가능하지만, 집적시키는 것도 가능하다.
상기한 바와 같이, 화소마다 화소메모리를 갖고, 상기 화소메모리의 출력을 구동용 TFT의 게이트전압에 인가하여, 상기 구동용 TFT가 자발광소자를 구동하는 표시장치에 있어서는, 화소메모리로부터의 출력전압을 유지하는 회로구성이나, 상기 화소메모리로부터의 출력전압을 적절한 ON 전위(도8의 경우에는, -5 V 이하)와 OFF 전위(도8의 경우에는, 5 V 이상)로 변환하기 위한 다른 회로구성을 포함하는 것이 바람직하다.
따라서, 상기 구동용 TFT의 게이트전극, 이 게이트전극에 인가해야 할 적절한 ON 전위를 인가하는 ON 전극, 및 이 게이트전극에 인가해야 할 적절한 OFF 전위를 주는 OFF 전극 사이에서 스위칭소자가 절환되는 회로구성이 유용하다.
이 구동용 TFT의 게이트전극에 인가해야 할 전위가 ON 전위인 지, OFF 전위인 지는, 화소마다 제공된 메모리회로에서 설정하면 좋다.
특히, 이 메모리회로의 출력단이 상기 ON/OFF 전위를 인가하는 회로구성으로 되어 있는 것이 바람직하다.
상기 구성에 의하면, 화소마다 메모리를 갖는 전기광학소자의 표시가 안정하고, 휘도 어긋남의 발생을 억제할 수 있어, 그 효과는 명백하다.
또한, 본 발명에 의한 기판은, 상기 구성에 있어서, 화소(도트)마다 메모리기능을 갖고, 상기 화소(도트) 메모리와는 다른 제2 메모리소자에 기억된 표시데이터를, 동시에 복수의 다른 화소(도트) 메모리에 전송하기 위한 배선을 갖도록 구성해도 좋다.
또한, 본 발명에 의한 기판은, 상기 구성에 있어서, 화소(도트)마다 메모리기능을 갖고, 상기 화소(도트) 메모리와 함께 제2 메모리소자를 갖도록 구성해도 좋다.
상기 구성 (1),(2)에서는, 화소마다 제공된 메모리의 재기입에 있어서, 화소의 외부의 SRAM에 기억된 데이터를 전송하는 것이 효과적이다. 이 경우에도, 상기와 같이, 화소메모리로부터의 출력전압이 변동하지 않는 회로구성은, 도31이나 도32에서와 같은 커패시터를 사용한 회로구성이 아니라, 상기 구성의 스태틱 메모리를 사용한 회로구성으로 하는 것이 바람직하다.
또한, 필요한 메모리(SRAM)의 일부를 화소에 배치하고, 나머지를 화소 외부에 배치해도 좋다.
이 SRAM은 단결정 실리콘공정으로 형성된 IC 또는 Poly-Si TFT 공정으로 형성한 회로일 수 있다. 이 SRAM은 표시장치의 도트수를 폭 m ×세로 n(흑백 디스플레이의 경우에는 화소수 = 도트수이지만, 칼라 디스플레이의 경우에는 1화소는 RGB의 3도트로 이루어지기 때문에, 화소 = 3 × 도트이다)에 대응하는 메모리를 포함하고, 또한 SEG측 구동회로(드라이버회로) 대신에 표시장치의 1라인분의 도트수에 대응하는 출력배선을 갖는다 ．
이에 의해, 외부로부터 화소단위로 입력된 데이터를, 상기 구동방법에 의해, 비트단위로, SRAM으로부터 직접 1 라인씩 병렬로 화소메모리에 전송할 수 있다. 도28과 같이, 신호선 드라이버를 통과시키는 경우와 비교하여, SRAM으로부터 신호선 드라이버 회로에 데이터를 전송하기 위한 시간과 전력이 세이브될 수 있다. 특히, 상기 구성이 본 발명의 수단(1,2)에 적용될 때, 저소비전력화가 실현된다.
상기 구성에 의하면, 표시해야 할 화상데이터를 발생시키는 SRAM으로부터, 표시해야 할 1라인분의 화상데이터를 직접 화소메모리에 전송할 수 있다. 이에 의해 SEG측 구동회로(드라이버회로)에 데이터를 전송하기 위한 소비전력이 감소될 수 있고, 저소비전력화가 실현되고, 그 효과는 명백하다.
상기 제1 목적을 실현시키기 위한 본 발명의 제1 수단은, 시분할 계조표시를 행하는 표시장치에 있어서, 전기광학소자마다 기억수단과 전위유지수단을 갖고, 상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자의 표시를 제어하는 구성으로 할 수 있다.
상기 구성에서, 상기 제1 목적인 표시화면에 복수의 전기광학소자를 배치하여 시분할 계조표시를 행하는 경우의 동화상 의사윤곽의 발생량을 억제시키기 위해서는, 큰 웨이트를 갖는 비트데이터(1비트 또는 복수비트에 관계없이, 전기광학소자마다 배치한 메모리의 개수 이내의 비트수)를 기억수단에 기억시키고, 전위유지수단을 사용하여 나머지의 비트데이터를 시분할계조에 의해 표시하고 있는 동안에, 상기 기억수단에 기억시킨 비트데이터를 분할함으로써 표시한다. 이에 의해, 연속으로 표시되는 계조 데이터의 최대 길이가 짧게 되어, 동화상 의사윤곽의 발생량을 억제시킬 수 있다.
상기 기억수단에 기억시킨 비트데이터를 분할하여 표시하는 경우, 상기 기억수단으로부터의 출력을 사용하여 상기 전위유지수단의 전위를 제어하고, 상기 전위유지수단의 전위를 사용하여 전기광학수단을 제어하는 경우와, 전위유시수단과 기억수단으로부터의 출력들 사이에서 스위칭 소자들이 절환되고, 그 결과로서의 전위를 사용하여 상기 전기광학소자를 제어하는 경우가 있다. 이 스위칭소자의 예에는 액정디스플레이 등에서 사용되고 있는 TFT 소자가 있다.
이 기억수단이 복수개 있는 경우는, 상기 계조표시를 행하는 방법 이외에, 스위칭소자를 사용하여 이 복수의 기억수단이나 전위유지수단을 바꾸어, 상기 출력을 전기광학소자에 공급함으로써, 복수의 영상을 바꾸어 표시할 수 있다. 이 기능은, 표시장치의 외부의 CPU 등의 신호원에 전원을 공급할 수 없어도 실현되기 때문에, 표시장치의 저소비전력화에 효과적이다.
상기 제2 목적을 실현하기 위한 본 발명의 제1 수단은, 전기광학소자마다 대응하는 기억수단과 전위유지수단을 갖고, 상기 전기광학소자에 의한 표시가 상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 제어되는 구성으로 할 수 있다.
상기 제2 목적인 전기광학소자마다 배치되어 있는 메모리보다 많은 다계조 표시를 하기 위해, 상기 구성은 전기광학소자마다 메모리(메모리가 1개 생략되는 경우에도)와 함께 전위유지수단을 제공하는 구성으로 한다. 상기 전위유지수단에 복수의 비트데이터를 시분할 방법으로 취입함으로써, 상기 메모리보다 많은 다계조를 표시할 수 있다.
상기 기억수단과 전위유지수단을 모두 사용하는 상기 계조 방법은, 상기 시분할 계조 방법과, 이하에 설명하는 아날로그 계조 방법의 2개의 카테고리로 분리될 수 있다. 아날로그 계조 방법에서는, 상기 기억수단과 상기 전위유지수단이 동시에 사용되어, 전압, 전류 등을 발생시킨 후, 상기 전기광학소자에 인가되어, 계조 표시를 생성한다.
이 경우, 다계조 표시를 하기 위해, 상기 전기광학소자에 표시되는 데이터가 상기 기억수단인지 또는 상기 전위유지수단인지를 스위칭하기 위한 스위칭소자를 제공할 필요는 없다. 그러나, 복수의 영상 사이에서 스위칭하여 표시를 생성하기 위해, 스위칭소자가 제공되면 바람직하다.
또한, 이 경우에, 일부의 경우에는 이하의 상기 전위유지수단에 공급되는 비트 데이터가 화소(표시영역) 외부에 배치되어 있는 메모리로부터 취입되고, 그 이외의 경우에는 CPU 등의 외부신호발생기로부터 취입된다.
상기 제3 목적을 실현하기 위한 본 발명의 제1 수단은, 화소(표시영역) 외부에 메모리가 배치되어 있는 표시장치에서, 전기광학소자마다 대응하는 기억수단과 전위유지수단을 갖고, 상기 전기광학소자에 의해 생성되는 표시가 상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 제어되는 구성으로 할 수 있다.
상기 제3 목적인 화소(표시영역) 외부에 배치되어 있는 메모리량을 감소시키기 위해, 일부의 메모리를 화소에 제공하는 구성으로 한다. 상기 화소 외부의 메모리와, 화소 내부에 배치되어 있는 메모리를 동시에 사용하여 다계조를 표시하기 위해, 화소에 전위유지수단이 제공되어, 화소 외부의 메모리 데이터를 시분할 방법으로 취입하여, 다계조를 표시한다.
이 경우, 표시장치의 외부의 CPU 등의 신호원에 전원을 제공하지 않고, 다계조 영상 표시들 사이에서 스위칭이 가능하여, 표시장치의 저소비전력화에 유용하다.
따라서, 상기 기억수단의 실질적인 예는, 전원이 없어도 기억된 데이터의 손실이 없는 FRAM 등의 비휘발성 메모리, 전원이 ON으로 되는 동안, 기억된 데이터의 손실이 없는 (일방의 출력이 타방의 입력에 접속되어 있거나, 또는 거꾸로 되어 있는 CM0S 인버터) SRAM 등의 스태틱 메모리, 및 여러 프레임 기간에 대해 데이터의 손실이 없는 커패시터 등의 다이나믹 메모리 구성을 포함한다.
상기 제1 목적을 달성하기 위해서는, 상기 기억수단이 간단한 커패시터에 의해 구성된 다이나믹 메모리이어도 좋다.
또한, 상기 전위유지수단은 외부로부터 제공되는 데이터를 일시적으로 유지하는 메모리라고 생각되기 때문에, 상기 비휘발성메모리 또는 스태틱 메모리가 사용될 수 있다. 단지, 데이터를 유지하는 기간이 짧기 때문에, 구성이 간단한 커패시터가 사용되는 것이 바람직하다.
본 발명에 사용되는 전기광학소자는, 액정소자, 및 자발광소자에 상기 자발광소자를 구동하기 위한 액티브소자가 부착되어 있는 소자 등을 포함한다.
특히, 전기광학소자로서 액정이 사용되는 경우, 액정 자체가 커패시터이기 때문에, 액정이 상기 전위유지수단으로서도 기능할 수 있다. 이 경우, 반드시 전위유지수단이 눈에 보일 필요는 없다.
또한, 전기광학소자로서, 자발광소자에 상기 자발광소자를 구동하기 위해 액티브소자가 부착되어 있는 구성이 사용되는 경우, 액티브소자와 상기 전위유지수단 사이에도 부유용량이 있기 때문에, 상기 전위유지수단 자체가 부유용량인 경우도 생각될 수 있다. 이 경우, 반드시 전위유지수단이 눈에 보일 필요는 없다.
액정 디스플레이에 사용되는 TFT 소자가 액티브소자에도 사용된다.
이러한 구성은, 표시장치로 제조되기 전에, TFT 기판에 의해 인식할 수 있다. 상기 기판의 소정의 전극에 전기광학소자를 넣음으로써, 표시기판이 얻어진다.
상기 본 발명의 제1 수단은, 표시기판상에 복수의 전기광학소자가 제공되어 있는 구성에서 유용하다. 상기 복수의 전기광학소자에 대응하는 기억수단과 전위유지수단에 표시기판의 외부로부터 데이터를 전송하는 구성은, 각 기억수단 및 전위유지수단마다 배선을 제공하는 방법과, 1개의 배선에 기억수단 또는 전위유지수단을 제공하는 방법의 2개의 카테고리로 분리될 수 있다.
후자의 방법에 따르면, 상기 배선과 상기 기억수단 또는 전위유지수단 사이에는 새로운 스위칭소자가 필요하다. 이러한 구성의 대표적인 예에는 매트릭스구성이 있다.
특히, 복수의 제1 배선(데이터선 또는 소스선)과, 상기 제1 배선을 교차하는 방향에 구성되어 있는 복수의 제2 배선(주사선 또는 게이트선)을 표시기판상에 형성하여, 상기 전기광학소자, 기억수단 및 전위유지수단을, 상기 제1 배선과 제2배선의 교차부 부근에 배치시키고, 상기 제1 배선과 기억수단 및 전위유지수단 사이에 제1 스위칭소자를 제공한다.
제1 스위칭소자는, TFT 등의 3단자 구성을 가지며, 상기 제1 단자(소스단자)가 상기 제1 배선에 접속되어 있고, 상기 제2 단자(드레인 단자)가 상기 전기광학소자, 기억수단 및 전위유지수단에 직접 또는 간접적으로 접속되어 있고, 상기 제3 단자(게이트단자)가 상기 제2배선에 접속되는 구성으로 한다.
상기 구성은, 제1 스위칭소자의 제2 단자(드레인 단자)가, 상기 전기광학소자, 기억수단 및 전위유지수단에 어떻게 접속되는지에 따라 매우 다양해질 수 있다.
특히, 상기 제1 구성으로서 제안되는 것은, 전기광학소자마다 제1 스위칭소자가 제공되는 구성이다. 상기 제1 스위칭소자의 제1 단자(소스단자)가 제1 배선(데이터선)에 접속되고, 상기 제1 스위칭소자의 제2 단자(드레인 단자)가 메모리소자 등의 기억수단에 전기적으로 접속된다. 또한, 상기 제1 스위칭소자의 제2 단자(드레인 단자)가 커패시터 소자 등의 전위유지수단에 전기적으로 접속되고, 상기 제1 스위칭소자의 제2 단자(드레인 단자)는 전기광학소자에 접속된다.
여기서, 제1 스위칭소자의 제2 단자(드레인 단자)를 메모리소자 등의 기억수단에 전기적으로 접속하는 것은, 메모리소자 등의 기억수단과 제2 스위칭소자를 직렬로 접속하고, 상기 제1 스위칭소자의 제2 단자(드레인 단자)에 접속하는 것이다. 이 경우, 상기 기억수단이 스태틱 메모리소자일 때, 상기 제2 스위칭소자는 제1 스위칭소자의 제2 단자(드레인 단자)와 기억수단 사이에 개재되는 것이 바람직하다. 또한, 상기 기억수단이 강유전체 메모리를 포함하는 커패시터일 때, 상기 기억수단이 제1 스위칭소자와 제2 스위칭소자 사이에 개재되는 것도 가능하다.
또한, 상기 제1 스위칭소자의 제2 단자(드레인 단자)를 커패시터 소자 등의 전위유지수단에 전기적으로 접속하는 것은, 상기 기억수단과 같이 제3 스위칭소자가 직렬로 접속되는 경우와, (전위유지수단이 커패시터인 경우에는) 제3 스위칭을 사용하지 않고 직접 접속되는 경우의 2가지로 분리된다.
전자의 구성은, 기억수단의 전위에 의해 전위유지수단의 전위가 챠지업되지 않는다는 점에서, 저소비전력화에 효과적이다. 후자의 경우는, 제3 스위칭소자를 제공할 필요가 없기 때문에, 그 만큼 다른 소자를 수용하는 스페이스가 보다 많이 제공된다.
상기 구성에서는, 상기 기억소자와 전위유지수단으로부터의 출력에 기초하여 전압 또는 전류가 발생되어, 표시를 생성하기 위해 상기 전기광학소자에 공급된다.
이 경우, 상기 기억수단 또는 전위유지수단으로부터의 출력은, 상기 제2 스위칭소자나 제3 스위칭소자 등을 사용하여 절환 가능하게 선택되어, 상기 전기광학소자에 공급되는 전압 또는 전류가 발생되어, 다계조 표시나 복수의 영상표시 등의 사이에서 스위칭이 행해질 수 있다.
이 경우의 다계조 표시를 하기 위해서는, 상기 기억수단 또는 전위유지수단에 유지되어 있는 데이터의 비트 웨이트에 정비례하는 기간동안, 상기 기억수단 또는 전위유지수단으로부터의 출력이 상기 전기광학소자에 공급되는 시분할 계조 표시방법이 채용될 수 있다.
또한, 상기 시분할 계조 표시를 사용하지 않고도, 상기 기억수단 또는 전위유지수단에 유지되어 있는 데이터의 비트 웨이트에 정비례하는 전압 또는 전류가 발생되어, 상기 전기광학소자에 출력하는 것이 가능하다.
상기 제2 구성으로서 제안할 수 있는 것은, 기억수단에 대응하는 방식으로 제1 스위칭소자가 제공되고, 전위유지수단에 대응하는 방식으로 제4 스위칭소자가 제공되는 구성이다. 또한, 상기 제1 스위칭소자의 제1 단자(소스단자)는 제1 배선(데이터선)에 접속되어 있고, 상기 제1 스위칭소자의 제2 단자(드레인 단자)는 메모리소자 등의 기억수단에 접속되어 있다. 상기 제4 스위칭소자의 제1 단자(소스단자)는 제1 배선(데이터선)에 접속되어 있고, 상기 제4 스위칭소자의 제2 단자(드레인 단자)는 커패시터 소자 등의 전위유지수단에 접속되어 있다.
상기 구성에서는, 상기 경우와 같이, 상기 기억소자와 전위유지수단으로부터의 출력에 기초하여 전압 또는 전류가 발생되어, 표시를 생성하기 위해 상기 전기광학소자에 공급된다.
이 경우, 상기 기억수단 또는 전위유지수단으로부터의 출력 사이에서 절환하여, 상기 전기광학소자에 공급되는 전압 또는 전류를 발생시켜, 다계조 표시나 다영상 표시를 하기 위해서는, 상기 기억수단이나 전위유지수단과 전기광학소자 사이에 제5 스위칭소자가 필요하다.
이 경우에 다계조 표시를 하기 위해서는, 상기 기억수단 또는 전위유지수단에 유지되어 있는 데이터의 비트 웨이트에 정비례하는 기간 동안, 상기 기억수단 또는 전위유지수단으로부터의 출력이 상기 전기광학소자에 공급되는 시분할 계조 표시 방법이 채용될 수 있다.
또한, 상기 시분할 계조 표시 방법을 사용하지 않고, 상기 기억수단 또는 전위유지수단에 유지되어 있는 데이터의 비트 웨이트에 정비례하는 전압 또는 전류를 발생시켜, 상기 전기광학소자에 출력하는 것도 가능하다.
상기 전기광학소자는, 액정소자, 또는 전원과 그라운드 사이에 자발광소자와 액티브소자(TFT 소자)가 직렬로 접속되어 있는 구성일 수 있다.
상기 본 발명의 제1 수단은, 기억소자를 사용하여 표시장치에 인가될 때, 많은 양의 소비전력을 감소시킬 수 있기 때문에, 유기 LED 디스플레이 등의, 발광효율이 좋은 디바이스에 자발광소자로서 사용되는 것이 바람직하다.
이와 같이, 본 발명의 제1 수단을 사용하여 제1 목적을 실현시키기 위해, 본 발명의 표시장치는, 주사선마다 배치되어 있는 화소에, 프레임기간마다 표시해야 할 데이터의 계조에 대응하는 시간 동안만 수평 주사 기간내에서 전압을 인가함으로써, 상기 계조에 대응하는 양만큼 전기광학적으로 변화하여, 상기 프레임 기간에 대한 데이터로부터 표시를 생성하는 전기광학소자를 포함하는 표시장치의 구동방법에 의해 동작하며, 1프레임 기간내에 제1, 제2 및 제3 기간을 이러한 순서로 설정하고, 1프레임 기간내에 상기 제3 기간보다도 전에 데이터 유지기간을 제공하고, 상기 제1 기간에 최대 계조(최대 웨이트 비트)의 데이터에 대응하는 시간 동안만 전압을 상기 전기광학소자에 인가하고, 상기 데이터 유지기간에 상기 최대 계조의 데이터를 제1 메모리소자에 유지시키고, 상기 제2 기간에 최대 계조 미만의 데이터에 대응하는 시간 동안만 전압을 상기 전기광학소자에 인가하고, 상기 제3 기간에 상기 제1 메모리소자에 의해 유지되는 최대 계조 데이터의 나머지 시간에 대응하는 시간 동안만 전압을 상기 전기광학소자에 인가하는 구성으로 한다.
상기 구성에 의하면, 최대 계조 데이터에 대한 전압이 나뉘어져, 1프레임 기간내에서, 최대 계조 미만의 데이터에 대한 전압인가기간 전후에, 복수 회 이상 인가된다. 상기 동작에서, 최대 계조의 데이터에 대한 전기광학소자에 인가되는 1회째 전압은, 제1 메모리소자에 의해 유지되고, 2회째 이후의 전압의 인가는 외부로부터 공급되는 것 아니라, 상기 제1 메모리소자로부터 공급된다.
따라서, 비트 웨이트가 큰 데이터를 제2 기간에 화소마다 유지함으로써, 표시 주사를 행하지 않고, 제3 기간에 비트 웨이트가 큰 데이터로부터 표시가 생성될 수 있다. 그 결과, 표시마다 표시주사를 행할 필요가 없이, 동화상의 의사윤곽의 발생을 억제할 수 있다.
본 발명의 제1 수단을 사용하는 시분할 계조 방법의 일례로서 나타낸 구동방법은, 주사선마다 배치되어 있는 화소에, 프레임 기간마다 표시해야 할 데이터의 계조에 대응하는 시간 동안만 수평주사기간내에서 전압을 인가함으로써, 상기 계조에 대응하는 양만큼 전기광학적으로 변화하여, 상기 프레임 기간에 대응하는 데이터로부터 표시를 생성하는 전기광학소자를 포함하는 표시장치의 구동방법이며, 주사선 수를 m개로 하고, 각 화소에 의해 표시되는 계조 비트수를 K로 하여, 1프레임 기간을 m개의 단위기간으로 분할하고, 각 단위기간을 K개의 선택기간으로 분할하고, 상기 주사선상의 화소의 전기광학소자내의 데이터를 수평주사기간내에서 재기입할 때, j를 K 미만의 양의 정수로 하고, p(j)(j = 1, 2, 3, … , K-1) 및 p(K)를 각각 K 이하의 서로 다른 양의 정수로 하여, j비트번째 비트데이터를, 임의의 단위기간 N(j)내의 제 p번째 선택기간의 타이밍으로 전기광학소자에 공급하고, K비트번째 데이터를, 임의의 단위기간 N(K)내의 제 p(K)번째 선택기간의 타이밍으로 제1 메모리소자에 공급한 후, 상기 제1 메모리소자로부터 전기광학소자에 공급되는 구성으로 할 수 있다.
상기 구성에 의하면, 최대 계조(최대 웨이트 비트)의 데이터가, 1프레임 기간내의 임의의 단위기간 내의 선택기간의 타이밍으로 제1 메모리소자에 공급된 후, 제1 메모리소자에 의해 유지된 상기 최대 계조의 데이터에 대한 전압이 전기광학소자에 인가된다. 즉, 최대 계조의 데이터에 대한 전압이 제1 메모리소자에 의해 유지되고, 전기광학소자에 전압을 인가할 때는, 전압이 외부로부터 공급되는 것이 아니라, 상기 제1 메모리소자로부터 공급된다.
따라서, 비트 웨이트가 큰 데이터를 화소마다 유지시킴으로써, 표시 주사를 행하지 않고, 비트 웨이트가 큰 데이터의 표시를 생성할 수 있다. 그 결과, 각 표시마다 표시주사를 행할 필요가 없고, 동화상의 의사윤곽의 발생을 억제할 수 있다.
또한, 본 발명의 제1 수단을 사용하는 시분할 계조 방법에서는, 상기 전위유지수단과 OFF 휘도 설정 배선 사이에 제6 스위칭소자가 제공되는 구성이 바람직하다.
전위유지수단이 전기광학소자에 (스위칭소자를 통하지 않고) 직접 접속되어 있을 때, 상기 제1 구성에서는, 상기 기억수단으로부터 독출된 전압에 따라 상기 전위유지수단이 변화하여, 상기 전기광학소자에 인가되는 전압 또는 전류를 제어한다. 따라서, 상기 제6 스위칭소자를 사용하면, 상기 전위유지수단의 전위가 OFF 휘도 전위에 설정된다.
또한, 전위유지수단이 전기광학소자에 스위칭소자를 통해 접속되어 있는 경우에도, 부유용량이 있기 때문에, 유사하게 상기 제6 스위칭소자를 사용하여, 상기 부유용량의 전위를 OFF 휘도 전위로 설정하는 것이 바람직하다.
이와 같이 전위유지수단이나 부유용량에 유지되어 있는 전하를, 상기 제6 스위칭소자를 사용하여 방전시킴으로써, 상기 최대 계조의 데이터에 대응하는 전압이 전기광학소자에 인가되어 있는 시간을, 최대 계조의 웨이트에 따라 조정할 수 있다.
전술한 구동 방법에 따르면, 최대비트의 데이터만 화소에 제공되어 있는 메모리에 기억된다. 동화상의 의사윤곽의 발생량은 분할되지 않은 최대 비트의 웨이트에 정비례한다. 따라서, 최대 비트만 분할하더라도, 다음 비트의 웨이트에 대한 동화상의 의사윤곽이 발생한다.
따라서, 본 발명에서는, 화소에 제공되어 있는 메모리를 가능한 한 많이 사용함으로써 상기 시분할 계조 표시를 행하는 것이 바람직하다.
또한, 본 발명의 제1 수단은 상기 시분할 계조에만 유효한 것은 아니다. 본 발명의 제1 수단은, 본 발명의 제2 목적인 화소에 제공되는 메모리보다 많은 비트의 다계조 표시를 생성할 수 있다.
상기 계조 표시 방법으로서의 제1 구성은, 복수의 커패시터를 제공하여, 각 커패시터의 일방의 단자에 인가되는 전압을 상기 기억소자 또는 전위유지수단을 사용하여 예컨대 전원 전압 또는 그라운드 전위의 2진 사이에서 제어함으로써, 목적으로 하는 전기광학소자에 다단계의 전압을 인가하는 구성으로 할 수 있다.
예컨대, 전기광학소자가 액정소자일 때, 2개의 단자 중 일방은 대향 전극에 접속되고, 타방의 단자는 복수의 커패시터에 접속되며, 상기 기억수단이나 전위유지수단으로부터의 출력은 상기 각 커패시터의 단자에 인가되는 전압을 역전압과 동일한 값 또는 다른 값으로 제어하기 위해 사용되어, 액정에 인가되는 전압을 다단계로 변화시킨다.
이와 같이 액정을 구동하는 경우, 액정의 응답속도가 느리기 때문에, 시분할 방법으로 인가되는 전압이라도, 표시가 상기 평균 전압에 대응하는 표시상태를 나타내기 때문에, 이론상으로는 동화상 의사윤곽이 발생하지 않는다. 특히, 본 발명의 수단(1)을 액정에 적용하는 경우, 상기 목적은 동화상 의사윤곽을 억제하는 것이 아니라, 화소에 제공되어 있는 한정된 수의 메모리를 사용하여, 증가된 수의 계조 표시를 생성하는 것이다.
또한, 예컨대, 상기 액정소자 대신에 커패시터를 사용하여, 상기 전압을 자발광소자(유기 LED 디스플레이)에 전류를 공급하기 위한 TFT (액티브소자)에 인가함으로써, 전기광학소자를 흐르는 전류를 제어할 수 있다.
또한, 자발광소자(유기 LED 디스플레이)에 전류를 공급하기 위한 TFT (액티브소자)를 복수개 제공하여, 상기 기억수단이나 전위유지수단으로부터의 출력에 기초하여 상기 TFT를 2진 제어함으로써, 자발광소자(유기 LED 디스플레이)에 공급되는 전류를 다단계로 변화시킬 수 있다.
이 경우, 유기 LED 디스플레이의 응답속도가 빠르기 때문에, 시분할 방법으로 공급되는 전류에 의해 동화상의 의사윤곽이 발생하지만, 이 경우라도, 제1 동화상의 의사윤곽을 억제하려는 목적과 함께, 제2 화소에 제공되어 있는 한정된 수의 메모리에 의해, 증가된 수의 계조 표시를 생성하는 목적을 달성할 수 있다.
또한, 본 발명의 수단은, 액정표시소자나 자발광소자(유기 LED 디스플레이) 등의 전기광학소자에 접속되어 있는 화소전극과, 상기 화소전극에 전압을 인가하는 제1 메모리소자를 포함하는 표시장치이고, 상기 전기광학소자의 전원 전압과, 상기 전기광학소자로의 전압인가의 ON 및 OFF 시기를 정하는 신호로서 상기 제1 메모리소자에 인가되는 ON-OFF 전압을, 상이한 전원으로부터 공급하는 구성으로 할 수 있다.
상기 구성에 의하면, 전기광학소자의 전원 전압과, 제1 메모리소자에 인가되는 ON-OFF전압은 상이한 전원으로부터 공급된다. 따라서, 전기광학소자의 전원 전압이 변동하더라도, 제1 메모리소자에 인가되는 전압은 변동하지 않는다. 그러므로, 상기 구성에 의한 효과에 덧붙여, 구동용 TFT와 같이 상기 제1 메모리소자를 구동하는 소자의 게이트전압 V와, 유기 LED 디스플레이 등의 자발광소자와 같이 상기 전기광학소자를 흐르는 전류 I 사이의 관계에서, V-I 특성의 변화가 억제될 수 있으며, 특히 자발광소자에 의해 안정한 휘도 특성을 이용할 수 있다.
또한, 본 발명의 표시장치는, 상기 표시장치의 구동방법에 사용되며, 외부로부터 제공되는 데이터를, 라인마다 주사되는 상기 화소의 데이터로 변환하기 위한 제2 메모리소자를 포함하는 것이 바람직하다.
상기 구성에 의하면, 화소 단위로 전송된 비트데이터를, 상기 구동방법에 의해 필요한 타이밍으로, 제2 메모리소자로부터 직접, 1라인에 대한 데이터에 관해 병렬로 화소에 전송할 수 있다. 또한, 상기 데이터 변환에 필요한 컨트롤회로를 제공하기 때문에, 상기 구동방법을 걱정없이 사용할 수 있다. 또한, SRAM 등의 제2 메모리소자로부터 직접 화소메모리에 기입하면, 제2 메모리소자로부터 신호선 드라이버(SEG 드라이버)에 시리얼로 데이터를 전송할 필요가 없다. 따라서, 상기 구성에 의한 효과에 덧붙여, 신호선 드라이버를 통한 전송과 비교하면, SRAM 등으로부터 신호선 드라이버에 데이터를 전송하기 위한 시간과 전력이 세이브될 수 있고, 이 때문에 에너지가 세이브될 수 있고, 표시장치 전체의 저소비전력화를 실현할 수 있다.
종래의 액정 표시 장치 등의 표시장치에서는, 입력되는 영상 데이터가 아날로그 데이터였다. 이 때문에, 최근에는 디지털 데이터라도 화소마다 표시 계조수에 대응하는 비트데이터와 함께 입력되는 구성으로 한다. 상기 구성은, CPU로부터 비디오 RAM으로의 데이터 전송에도 적용된다. 한편, 본 발명의 제1 목적이 발생하는 시분할 계조의 경우에는, 비트마다 표시 주사가 행해지므로, 화소마다 전송되는 입력 데이터가, 비트마다 표시가 생성되는 시분할 표시용 데이터로 변환되어야 한다.
따라서, 본 발명의 수단(2)에서는, 상기 데이터 변환을 위해, 표시영역(화소) 외부에, 표시화면의 전기광학소자의 배치에 대응하는 제2 메모리소자(메모리어레이)를 제공할 수 있다.
표시장치의 외부로부터 CPU에 의해 랜덤하게 1화소에 대한 데이터를 상기 제2 메모리소자에 기입하는 구성에서는, 상기 메모리 어레이에 제공되는 메모리의 수는, 각 전기광학소자에 의해 표시되는 계조의 수에 대응하는 것이 바람직하다.
그러나, 표시장치의 외부로부터 1라인에 대한 데이터를 시리얼로 전송하는 입력 신호의 경우에는, 상기 1라인에 대한 데이터가 예컨대 1라인 메모리에 유지되어, 상기 연관된 화소의 비트데이터를, 화소에 제공되어 있는 제1 메모리소자와, 화소(표시영역) 외부에 제공되어 있는 제2 메모리소자 사이에서, 분배하여 기억하는 것이 바람직하다.
상기 구성에 의해, 본 발명의 제3 목적이 실현된다.
특히, 화소에 제공되는 제1 메모리소자의 수만큼, 화소(표시영역) 외부에 제공되는 제2 메모리소자의 수를 감소시킬 수 있어, 표시장치는 기판의 사이즈는 작지만, 입력된 데이터로부터 동일한 수의 계조를 생성할 수 있다.
이 경우, 화소에 제공되어 있는 제1 메모리소자와 같이, 화소(표시영역) 외부에 제공되어 있는 제2 메모리소자의 데이터는, 화소에 제공되어 있는 전위유지수단에 시분할 방법으로 데이터를 취입함으로써, 전기광학소자에 의한 표시에 반영된다.
또한, 상기 구성에서는, 화소 내부에 A 비트 메모리소자가 제공되고, 화소 외부에 B 비트 메모리소자가 제공되기 때문에, 합계 (A + B) 비트의 표시데이터가 존재한다. 전체 메모리소자가 독립한 데이터를 유지할 수는 없지만, 상기 표시데이터를 사용하여 복수의 영상을 기억하는 것도 가능하다.
예컨대, 상기 (A + B) 비트 중, 1비트가 데이터를 전송하기 위해 사용되고, 독립한 데이터를 유지할 수 없다고 가정하면, 나머지 (A + B - 1) 비트의 데이터가 사용되고, 영상데이터가 각 전기광학소자당 1비트이면, 영상이 (A + B - 1)개의 영상으로부터 선택되어, 외부로부터 새롭게 데이터를 취입하지 않고도 영상 표시를 생성할 수 있다.
이는, 표시장치 외부의 CPU 등의 회로를 동작시키지 않고 (전원을 투입하지 않고), 표시가 생성될 수 있음을 의미한다. 이는, 상기 (A + B - 1) 비트의 범위내에서, 휴대단말 등이 간단한 대기 화면 등을 동화상적으로 표시할 수 있음을 의미하기 때문에, 상기 구성은 이와 같은 휴대단말기기에 효과적이다.
또한, 전기광학소자로서 자발광소자를 사용할 때, 이러한 저소비전력화 기능을 사용하면, 발광효율이 좋은 유기 LED 디스플레이에 상기 기능이 제공되는 것이 효과적이다.
상기와 같이, 본 발명에 의하면, 화소가 기억수단(메모리)과 전위유지수단(커패시터)을 갖는 구성을 채용함으로써, 화소에 제공되어 있는 메모리보다 많은 다계조를 표시할 수 있다. 또한, 화소에 제공되어 있는 복수의 메모리 사이를 스위칭하는 것에 의해 표시를 생성함으로써, 새롭게 외부로부터 데이터를 얻지 않더라도, 복수의 영상 사이를 스위칭하는 것에 의해 표시가 생성될 수 있다. 또한, 최대 계조의 데이터에 대응하는 전압이 제1 메모리소자에 의해 유지되고, 상기 데이터에 대한 전압인가시간을 분할하는 것에 의해 전압을 인가하여, 동화상의 의사윤곽의 문제를 부분적으로 해결할 수 있다.
또한, 상기 메모리소자를 채용하면, 종래에는 구동이 불가능했던 경우라도 구동이 가능하게 되어, 새로운 구동방법을 개발할 수 있게 된다.
특히, 상기 화소가 기억수단(메모리)과 전위유지수단(커패시터)을 갖는 구성으로 되어 있는 전위유지수단은, 시분할 계조 표시에 적당하다.
본 발명의 표시장치를 사용하면, 1프레임 기간내에, 제1, 제2 및 제3 기간을 이 순서로 제공하고, 1프레임 기간내에, 상기 제3 기간보다도 전에 데이터유지기간을 제공하여, 상기 제1 기간에, 최대 계조(최대 웨이트비트)의 데이터에 대응하는 전압을 상기 전기광학소자에 인가하고, 상기 데이터유지기간에, 상기 최대 계조의 데이터를 제1 메모리소자에 의해 유지시키고, 상기 제2 기간에, 최대 계조 미만의 데이터에 대응하는 시간동안만 전압을 상기 전기광학소자에 인가하여, 상기 제3 기간에, 상기 제1 메모리소자에 의해 유지되는 최대 계조 데이터의 나머지 시간에 대응하는 시간동안만 전압을 상기 전기광학소자에 인가하는 구성으로 할 수 있다.
이에 의해, 비트의 웨이트가 큰 데이터를 제2 기간에 화소마다 유지시킴으로써, 표시 주사를 행하지 않고 비트의 웨이트가 큰 데이터로부터 제3 기간에 표시를 생성할 수 있다. 그 결과, 각 표시마다 표시주사를 행할 필요 없이, 동화상의 의사윤곽의 발생을 억제할 수 있다.
또한, 화소에 제공되어 있는 메모리보다 많은 다계조를 표시할 수 있기 때문에, 표시품위의 향상에 기여한다.
또한, 본 발명의 표시장치의 구동방법은, 주사선수를 m개로 하고, 각 화소에 의해 표시되는 계조비트수를 K로 하여, 1프레임 기간을 m개의 단위기간으로 분할하고, 각 단위기간을 K개의 선택기간으로 분할하여, 주사선상의 화소의 전기광학소자내의 데이터를 수평주사기간 내에 재기입할 때, j를 K 미만의 양의 정수로 하고, p(j)(j = 1, 2, 3, …,K-1) 및 p(K)를 K 이하의 서로 다른 양의 정수로 하여, j비트번째 데이터를, j마다 임의의 단위기간 N(j)내의 제 p(j)번째 선택기간의 타이밍으로 전기광학소자에 공급하고, K비트번째 데이터를, 임의의 단위기간 N(K)내의 제 p(K)번째 선택기간의 타이밍으로 제1 메모리소자에 공급한 후, 상기 제1 메모리소자로부터 전기광학소자에 공급하는 구성으로 할 수 있다.
이에 의해, 비트 웨이트가 큰 데이터를 화소마다 유지함으로써, 표시 주사를 행하지 않고, 비트 웨이트가 큰 데이터로부터 표시를 생성할 수 있다. 따라서, 각 표시마다 표시주사를 행하지 않고, 동화상의 의사윤곽의 발생을 억제할 수 있다.
또한, 본 발명의 표시장치는, 상기 전위유지수단과, OFF 휘도 설정 배선 사이에 제6 스위칭소자가 제공되는 구성으로 할 수 있다.
이 구성에 덧붙여, 상기 구성은, 상기 제1 메모리소자에 의해 유지되는 최대 계조의 데이터에 대응하는 전압을, 전기광학소자에 인가하기 전에, 전위유지수단에 의해 일시적으로 유지시키는 구성으로 할 수 있다.
상기 전위유지수단이 제6 스위칭소자를 사용하여 기억되어 있는 전하를 방전시킴으로써, 상기 최대 계조의 데이터에 대응하는 전압이 전기광학소자에 인가되어 있는 시간을, 최대 계조의 웨이트에 따라 조정할 수 있다.
또한, 본 발명의 표시장치는, 액정표시소자 등의 전기광학소자에 접속되어 있는 화소전극과, 상기 화소전극에 전압을 인가하는 제1 메모리소자가 제공되고, 상기 전기광학소자의 전원 전압과, 상기 전기광학소자로의 전압인가에 대한 ON 및 OFF 시기를 결정하는 신호로서 상기 제1 메모리소자에 인가되는 ON 전압 및 OFF 전압을, 별도의 전원으로부터 공급하는 구성으로 할 수 있다.
따라서, 전기광학소자의 전원 전압이 변동되더라도, 제1 메모리소자에 인가되는 전압은 변동되지 않는다. 따라서, 상기 구성에 의한 효과에 덧붙여, 안정한 휘도 특성을 얻을 수 있다.
또한, 본 발명의 표시장치는, 상기의 구성을 포함하며, 상기 화소의 라인 단위의 주사에 의해 데이터로부터 표시를 생성하고, 1라인에 대한 데이터를 시리얼로 상기 화소에 직접 전송하는 제2 메모리소자가 제공되는 구성으로 할 수 있다.
이와 같이, 제2 메모리소자로부터 직접 화소메모리에 기입함으로써, 제2 메모리소자로부터 신호선 드라이버에 데이터를 시리얼 전송할 필요가 없다. 따라서, 상기 구성에 의한 효과에 덧붙여, 신호선 드라이버에 데이터를 전송하기 위한 시간과 전력이 세이브될 수 있고, 표시장치 전체의 저소비전력화가 실현된다.
또한, 화소에 제공되어 있는 제1 메모리소자와 화소(표시영역) 외부에 제공되어 있는 제2 메모리소자를 결합하면, 필요한 계조에 의한 데이터를 기억할 수 있다. 따라서, 화소에 제공되어 있는 제1 메모리소자에 비해 보다 많은 계조가 표시될 수 있고, 외부로부터 데이터를 얻지 않고도 2개 이상의 영상으로부터 영상이 선택적으로 표시될 수 있다.
또한, 화소에 메모리의 일부가 제공되기 때문에, 화소(표시영역) 외부에 제공되는 제2 메모리소자의 개수를 감소시킬 수 있다. 그 결과, 상기 메모리가 제공되는 영역의 면적이 축소되고, 필요한 양의 데이터를 보다 적은 사이즈의 기판상에 기억할 수 있게 된다. 이는, 1장의 유리기판으로부터 취득되는 패널 수가 증가되어, 패널 비용을 감소시키는 효과가 있다.
또한, 동일한 사이즈의 표시영역을 갖는 패널의 소형화를 가능하게 한다. 또한, 패널에 기억되어 있는 데이터로부터만 영상 표시가 생성되기 때문에, 표시장치의 저소비전력화를 실현한다. 특히, 패널에 제공되어 있는 메모리의 범위내이면, CPU 등의 외부장치에 전원을 투입하지 않고, 스위칭에 의해 복수의 영상이 표시될 수 있으므로, 보다 큰 저소비전력화의 효과가 기대된다.
상기한 상세한 설명에 나타낸 실시예와 구체적인 예들은 어디까지나 본 발명의 기술 내용을 상세하게 하는 것이며, 이와 같은 실시예와 구체예에 한정하여 협의로 해석할 것이 아니라, 본 발명의 정신내에서 첨부된 특허 청구의 범위를 벗어나지 않고 여러 가지로 변경하여 실시할 수 있다.
도1은, 실시예 1에 사용된 화소의 회로 구성을 도시하는 회로도이다.
도2는, 실시예 2에 사용된 화소의 회로구성을 도시하는 등가 회로도이다.
도3은, 실시예 3에 사용된 화소의 회로구성을 도시하는 등가 회로도이다.
도4는, 실시예 3에 사용된 시분할 계조 주사 방법의 타이밍도이다.
도5는, 실시예 3에 설명하는 전압변환회로의 회로구성을 도시하는 등가 회로도이다.
도6은, 실시예 4에 사용된 화소의 회로구성을 도시하는 등가 회로도이다.
도7은, 실시예 5에 사용된 화소의 회로구성을 도시하는 회로도이다.
도8은, 실시예에 사용된 유기 LED 디스플레이의 인가전압 대 유기 LED 디스플레이 발광전류를 도시하는 그래프이다.
도9a 및 도9b는, 실시예에 사용된 유기 LED 디스플레이의 개념을 도시하며, 도9a는 층 구조를 도시하는 설명도, 도9b는 화학구조를 도시하는 설명도이다.
도10은, 실시예 1에 사용된 유기 LED 디스플레이 구동용 TFT의 게이트전압 및 유기 LED 디스플레이 발광전류를 도시하는 그래프이다.
도11은, 실시예 5에 사용된 본 발명의 동화상의 의사윤곽의 효과를 도시하는 설명도이다.
도12는, 실시예 5에 사용된, 화소마다 메모리를 포함하는 표시장치의 시스템 구성을 도시하는 블록도이다.
도13은, 도12의 SRAM의 회로구성을 도시하는 블록도이다.
도14는, 실시예 6에 사용된, 화소마다 메모리를 포함하는 표시장치의 시스템 구성을 도시하는 블록도이다.
도15는, 실시예 6에 사용된 화소의 회로구성을 도시하는 등가회로도이다.
도16은, 실시예 6에 사용된 메모리셀의 회로구성을 도시하는 등가회로도이다.
도17은, 실시예 6에 사용된 시분할 계조 주사방법의 타이밍도이다.
도18은, 실시예 6에 사용된 영상 스위칭 주사방법의 타이밍도이다.
도19는, 실시예 7에 사용된 화소의 회로구성을 도시하는 회로도이다.
도20은, 실시예 7에 사용된 본 발명의 시분할 주사방법을 도시하는 설명도이다.
도21은, 실시예 7에 설명하는 화소의 회로구성을 도시하는 등가회로도이다.
도22는, 실시예 8에 사용된 화소의 회로구성을 도시하는 회로도이다.
도23은, 실시예 8에 사용된 본 발명의 시분할 주사방법에 의해 타이밍의 도출을 도시하는 설명도이다.
도24는, 실시예 8에 사용된 본 발명의 시분할 주사방법에 의해 다른 타이밍의 도출을 도시하는 설명도이다.
도25는, 실시예 8에 사용된 본 발명의 시분할 주사방법에 의해 다른 타이밍의 도출 도시하는 설명도이다.
도26은, 화소마다 메모리를 포함하는 종래의 유기 LED 디스플레이의 화소의 회로구성을 도시하는 회로도이다.
도27은, 도26의 화소 메모리셀의 회로구성을 도시하는 회로도이다.
도28은, 화소마다 메모리를 포함하는 종래의 액정 표시 장치의 시스템 구성을 도시하는 설명도이다.
도29는, 도28의 화소 메모리의 회로구성을 도시하는 회로도이다.
도30은, 화소마다 메모리를 포함하는 종래의 액정 표시 장치의 시스템구성을 도시하는 설명도이다.
도31은, 도30의 화소메모리의 회로구성을 도시하는 회로도이다.
도32는, 도30의 화소메모리의 다른 회로구성을 도시하는 회로도이다.
도33은, 종래의 회로구성을 도시하는 회로도이다.
도34는, 종래의 시분할 계조표시 방법을 도시하는 설명도이다.
도35는, 동화상의 의사윤곽의 발생원리를 도시하는 설명도이다.

Claims (26)

  1. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공되는 기억수단과 전위유지수단을 포함하며,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시 동작을 제어하되,
    상기 전기광학소자는, 제1 배선과, 상기 제1 배선과 교차하는 방향에 제공되는 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 접속된 제1 스위칭소자, 및 상기 제1 스위칭소자의 제2 단자와 상기 기억수단과 직렬로 접속된 제2 스위칭소자를 더 포함하며, 상기 제1 스위칭소자의 제2 단자는 상기 전위유지수단에 전기적으로 접속되어 있는 표시장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 전위유지수단과 각각 직렬로 접속된 제3 스위칭소자를 더 포함하는 표시장치.
  4. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공되는 기억수단과 전위유지수단을 포함하며,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시 동작을 제어하되,
    상기 전기광학소자는, 복수의 제1 배선과, 상기 제1 배선과 교차하는 방향에 배치된 복수의 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 기억수단에 제2 단자가 전기적으로 접속된 제1 스위칭소자, 및 상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 전위유지수단에 제2 단자가 전기적으로 접속된 제4 스위칭소자를 더 포함하는 표시장치.
  5. 제 4 항에 있어서, 상기 전기광학소자들 중 하나와 상기 기억수단 사이에 각각 개재된 제5 스위칭소자를 더 포함하는 표시장치.
  6. 제 1 항에 있어서, 상기 기억수단은, 상기 기억수단으로부터의 출력과 상기 전위유지수단으로부터의 출력 사이에서 절환되는 스위칭소자에 접속된 표시장치
  7. 제 1 항에 있어서, 상기 기억수단 또는 상기 전위유지수단으로부터의 출력은, 상기 기억수단 또는 상기 전위유지수단에 기억된 데이터의 웨이트에 대응하는 기간동안 상기 전기광학소자에 공급되는 표시장치.
  8. 제 1 항에 있어서, 상기 전기광학소자는, 상기 기억수단 또는 상기 전위유지수단에 기억된 데이터의 웨이트에 대응하는 전압에 기초하여 표시되는 표시장치.
  9. 제 1 항에 있어서, 상기 전기광학소자는, 상기 기억수단 또는 상기 전위유지수단에 기억된 데이터의 웨이트에 대응하는 전류에 기초하여 표시되는 표시장치.
  10. 제 1 항에 있어서, 상기 전위유지수단과, 전원배선 또는 그라운드배선 중 어느 일방 사이에 각각 개재된 제6 스위칭소자를 더 포함하는 표시장치.
  11. 제 1 항에 있어서, 화소영역의 외부에 제공되고, 상기 전기광학소자가 표시하는 신호를 기억하는 제2 기억수단을 더 포함하는 표시장치.
  12. 제 11 항에 있어서, 상기 기억수단에 기억된 신호와, 상기 제2 기억수단으로부터 상기 전위유지수단에 공급되는 신호로부터 표시되는 표시장치.
  13. 제 11 항에 있어서, 복수의 영상들 사이에서의 절환에 의해, 상기 기억수단에 기억된 신호와, 상기 제2 기억수단으로부터 상기 전위유지수단에 공급되는 신호로부터, 표시가 행해지는 표시장치.
  14. 제 1 항에 있어서, 상기 전기광학소자는, 유기 LED 소자인 표시장치.
  15. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단을 포함하며,
    상기 전기광학소자와 상기 기억수단은 별도의 전원선을 갖되,
    상기 전기광학소자는, 제1 배선과, 상기 제1 배선과 교차하는 방향에 제공되는 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 접속된 제1 스위칭소자, 및 상기 제1 스위칭소자의 제2 단자와 상기 기억수단과 직렬로 접속된 제2 스위칭소자를 더 포함하며, 상기 제1 스위칭소자의 제2 단자는 상기 전위유지수단에 전기적으로 접속되어 있는 표시장치.
  16. 제 15 항에 있어서, 화소영역의 외부에 제공되고, 상기 전기광학소자가 표시를 생성하는 신호를 기억하는 제2 기억수단을 더 포함하는 표시장치.
  17. 제 16 항에 있어서, 상기 기억수단에 기억된 신호와, 상기 제2 기억수단으로부터 상기 전위유지수단에 공급되는 신호로부터 표시되는 표시장치.
  18. 제 16 항에 있어서, 복수의 영상들 사이에서의 절환에 의해, 상기 기억수단에 기억된 신호와, 상기 제2 기억수단으로부터 상기 전위유지수단에 공급되는 신호로부터, 표시가 행해지는 표시장치.
  19. 제 15 항에 있어서, 상기 전기광학소자는, 유기 LED 소자인 표시장치.
  20. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단과 전위유지수단을 포함하여,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시동작을 제어하는 표시장치를 포함하되,
    상기 전기광학소자는, 제1 배선과, 상기 제1 배선과 교차하는 방향에 제공되는 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 접속된 제1 스위칭소자, 및 상기 제1 스위칭소자의 제2 단자와 상기 기억수단과 직렬로 접속된 제2 스위칭소자를 더 포함하며, 상기 제1 스위칭소자의 제2 단자는 상기 전위유지수단에 전기적으로 접속되어 있는 휴대기기.
  21. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단과 전위유지수단을 포함하여,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시동작을 제어하는 표시장치를 포함하되,
    상기 전기광학소자는, 제1 배선과, 상기 제1 배선과 교차하는 방향에 제공되는 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 접속된 제1 스위칭소자, 및 상기 제1 스위칭소자의 제2 단자와 상기 기억수단과 직렬로 접속된 제2 스위칭소자를 더 포함하며, 상기 제1 스위칭소자의 제2 단자는 상기 전위유지수단에 전기적으로 접속되어 있는 휴대기기.
  22. 복수의 전극;
    상기 전극마다 제공된 기억수단과 전위유지수단, 및
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전극에 인가되는 전압 또는 전류를 제어하는 수단을 포함하되,
    상기 전기광학소자는, 제1 배선과, 상기 제1 배선과 교차하는 방향에 제공되는 제2 배선의 교차부 부근에 제공되고, 상기 제1 배선의 일방에 제1 단자가 접속된 제1 스위칭소자, 및 상기 제1 스위칭소자의 제2 단자와 상기 기억수단과 직렬로 접속된 제2 스위칭소자를 더 포함하며, 상기 제1 스위칭소자의 제2 단자는 상기 전위유지수단에 전기적으로 접속되어 있는 기판.
  23. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단을 포함하며,
    상기 전기광학소자와 상기 기억수단은 별도의 전원선을 갖되,
    상기 전기광학소자는, 복수의 제1 배선과, 상기 제1 배선과 교차하는 방향에 배치된 복수의 제2 배선의 교차부 부근에 제공되고,
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 기억수단에 제2 단자가 전기적으로 접속된 제1 스위칭소자; 및
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 전위유지수단에 제2 단자가 전기적으로 접속된 제4 스위칭소자를 더 포함하는 표시장치.
  24. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단과 전위유지수단을 포함하여,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시동작을 제어하는 표시장치를 포함하되,
    상기 전기광학소자는, 복수의 제1 배선과, 상기 제1 배선과 교차하는 방향에 배치된 복수의 제2 배선의 교차부 부근에 제공되고,
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 기억수단에 제2 단자가 전기적으로 접속된 제1 스위칭소자; 및
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 전위유지수단에 제2 단자가 전기적으로 접속된 제4 스위칭소자를 더 포함하는 휴대기기.
  25. 복수의 전기광학소자; 및
    상기 전기광학소자마다 제공된 기억수단과 전위유지수단을 포함하여,
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전기광학소자에 의한 표시동작을 제어하는 표시장치를 포함하되,
    상기 전기광학소자는, 복수의 제1 배선과, 상기 제1 배선과 교차하는 방향에 배치된 복수의 제2 배선의 교차부 부근에 제공되고,
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 기억수단에 제2 단자가 전기적으로 접속된 제1 스위칭소자; 및
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 전위유지수단에 제2 단자가 전기적으로 접속된 제4 스위칭소자를 더 포함하는 휴대기기.
  26. 복수의 전극;
    상기 전극마다 제공된 기억수단과 전위유지수단, 및
    상기 기억수단과 상기 전위유지수단으로부터의 출력을 사용하여 상기 전극에 인가되는 전압 또는 전류를 제어하는 수단을 포함하되,
    상기 전기광학소자는, 복수의 제1 배선과, 상기 제1 배선과 교차하는 방향에 배치된 복수의 제2 배선의 교차부 부근에 제공되고,
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 기억수단에 제2 단자가 전기적으로 접속된 제1 스위칭소자; 및
    상기 제1 배선의 일방에 제1 단자가 각각 접속되고, 상기 전위유지수단에 제2 단자가 전기적으로 접속된 제4 스위칭소자를 더 포함하는 기판.
KR10-2002-0003059A 2001-01-18 2002-01-18 표시장치, 휴대기기 및 기판 KR100470893B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00010866 2001-01-18
JP2001010866 2001-01-18
JPJP-P-2001-00145517 2001-05-15
JP2001145517A JP3638130B2 (ja) 2001-05-15 2001-05-15 表示装置
JP2001200074A JP2002287718A (ja) 2001-01-18 2001-06-29 表示装置、携帯機器、基板
JPJP-P-2001-00200074 2001-06-29

Publications (2)

Publication Number Publication Date
KR20020062218A KR20020062218A (ko) 2002-07-25
KR100470893B1 true KR100470893B1 (ko) 2005-03-08

Family

ID=27345751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0003059A KR100470893B1 (ko) 2001-01-18 2002-01-18 표시장치, 휴대기기 및 기판

Country Status (4)

Country Link
US (1) US6937222B2 (ko)
KR (1) KR100470893B1 (ko)
CN (1) CN1193333C (ko)
TW (1) TW536689B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063317A (ko) 2020-11-10 2022-05-17 주식회사 앤지티(Ngt) 이중창 시스템

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
JP3767737B2 (ja) * 2001-10-25 2006-04-19 シャープ株式会社 表示素子およびその階調駆動方法
EP1331627B1 (en) * 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
US7362316B2 (en) * 2002-02-22 2008-04-22 Intel Corporation Light modulator having pixel memory decoupled from pixel display
US7956857B2 (en) 2002-02-27 2011-06-07 Intel Corporation Light modulator having pixel memory decoupled from pixel display
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3909580B2 (ja) * 2002-04-10 2007-04-25 株式会社 日立ディスプレイズ 表示装置
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP2003316321A (ja) * 2002-04-25 2003-11-07 Dainippon Printing Co Ltd 表示装置および電子機器
TW550538B (en) * 2002-05-07 2003-09-01 Au Optronics Corp Method of driving display device
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP4119198B2 (ja) * 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
JP4254199B2 (ja) * 2002-10-29 2009-04-15 株式会社日立製作所 画像表示装置
US8771183B2 (en) 2004-02-17 2014-07-08 Abbott Diabetes Care Inc. Method and system for providing data communication in continuous glucose monitoring and management system
AU2003303597A1 (en) 2002-12-31 2004-07-29 Therasense, Inc. Continuous glucose monitoring system and methods of use
US7587287B2 (en) 2003-04-04 2009-09-08 Abbott Diabetes Care Inc. Method and system for transferring analyte test data
US7129925B2 (en) * 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US8066639B2 (en) 2003-06-10 2011-11-29 Abbott Diabetes Care Inc. Glucose measuring device for use in personal area network
JP2005017987A (ja) * 2003-06-30 2005-01-20 Sanyo Electric Co Ltd 表示装置および半導体装置
JP4369710B2 (ja) * 2003-09-02 2009-11-25 株式会社 日立ディスプレイズ 表示装置
TWI239424B (en) * 2003-10-15 2005-09-11 Hannstar Display Corp Liquid crystal display panel and driving method therefor
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
KR100589324B1 (ko) * 2004-05-11 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
JP4561254B2 (ja) * 2004-09-03 2010-10-13 セイコーエプソン株式会社 デバイス管理システム
US8836621B2 (en) * 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
US8866707B2 (en) * 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
TWI307438B (en) * 2005-07-01 2009-03-11 Ind Tech Res Inst Vertical pixel structure for emi-flective display
US7766829B2 (en) 2005-11-04 2010-08-03 Abbott Diabetes Care Inc. Method and system for providing basal profile modification in analyte monitoring and management systems
CN100443964C (zh) * 2005-12-16 2008-12-17 群康科技(深圳)有限公司 液晶显示面板及其显示方法
JP5122748B2 (ja) * 2006-02-03 2013-01-16 株式会社ジャパンディスプレイイースト 液晶表示装置
US7620438B2 (en) 2006-03-31 2009-11-17 Abbott Diabetes Care Inc. Method and system for powering an electronic device
US8226891B2 (en) 2006-03-31 2012-07-24 Abbott Diabetes Care Inc. Analyte monitoring devices and methods therefor
TWI297223B (en) * 2006-04-25 2008-05-21 Gigno Technology Co Ltd Package module of light emitting diode
US8421716B2 (en) * 2006-08-30 2013-04-16 Sharp Kabushiki Kaisha Display device
TWI359462B (en) * 2006-12-15 2012-03-01 Chimei Innolux Corp Method of reducing leakage current of thin film tr
US20080199894A1 (en) 2007-02-15 2008-08-21 Abbott Diabetes Care, Inc. Device and method for automatic data acquisition and/or detection
US8123686B2 (en) 2007-03-01 2012-02-28 Abbott Diabetes Care Inc. Method and apparatus for providing rolling data in communication systems
US8665091B2 (en) 2007-05-08 2014-03-04 Abbott Diabetes Care Inc. Method and device for determining elapsed sensor life
US8456301B2 (en) 2007-05-08 2013-06-04 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8461985B2 (en) 2007-05-08 2013-06-11 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US7928850B2 (en) 2007-05-08 2011-04-19 Abbott Diabetes Care Inc. Analyte monitoring system and methods
AU2008265542B2 (en) 2007-06-21 2014-07-24 Abbott Diabetes Care Inc. Health monitor
EP2171031B1 (en) 2007-06-21 2018-12-05 Abbott Diabetes Care Inc. Health management devices and methods
US7826382B2 (en) 2008-05-30 2010-11-02 Abbott Diabetes Care Inc. Close proximity communication device and methods
JP5324174B2 (ja) * 2008-09-26 2013-10-23 株式会社ジャパンディスプレイ 表示装置
US20100198034A1 (en) 2009-02-03 2010-08-05 Abbott Diabetes Care Inc. Compact On-Body Physiological Monitoring Devices and Methods Thereof
US10136816B2 (en) 2009-08-31 2018-11-27 Abbott Diabetes Care Inc. Medical devices and methods
US9226701B2 (en) 2009-04-28 2016-01-05 Abbott Diabetes Care Inc. Error detection in critical repeating data in a wireless sensor system
WO2010127187A1 (en) 2009-04-29 2010-11-04 Abbott Diabetes Care Inc. Method and system for providing data communication in continuous glucose monitoring and management system
WO2010138856A1 (en) 2009-05-29 2010-12-02 Abbott Diabetes Care Inc. Medical device antenna systems having external antenna configurations
US9314195B2 (en) 2009-08-31 2016-04-19 Abbott Diabetes Care Inc. Analyte signal processing device and methods
EP2473099A4 (en) 2009-08-31 2015-01-14 Abbott Diabetes Care Inc ANALYTICAL SUBSTANCE MONITORING SYSTEM AND METHODS OF MANAGING ENERGY AND NOISE
TWI427606B (zh) * 2009-10-20 2014-02-21 Au Optronics Corp 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法
US20130021231A1 (en) * 2010-04-02 2013-01-24 Yuki Kawashima Liquid crystal display device
CN102792364B (zh) 2010-06-01 2015-05-06 夏普株式会社 显示装置
TWI408642B (zh) * 2010-08-04 2013-09-11 Himax Display Inc 顯示裝置、像素電路及像素電路的操作方法
JP5730002B2 (ja) * 2010-12-20 2015-06-03 株式会社ジャパンディスプレイ 表示装置、表示装置の制御方法、及び、電子機器
CN107019515B (zh) 2011-02-28 2021-02-26 雅培糖尿病护理公司 显示传感器读数的方法与分析物监测装置及其操作方法
US20140334206A1 (en) * 2011-08-02 2014-11-13 Power-One Italy S.P.A. Method for balancing capacitors in an inverter
JP2013050680A (ja) * 2011-08-31 2013-03-14 Sony Corp 駆動回路、表示装置、および表示装置の駆動方法
WO2013066873A1 (en) 2011-10-31 2013-05-10 Abbott Diabetes Care Inc. Electronic devices having integrated reset systems and methods thereof
US9980669B2 (en) 2011-11-07 2018-05-29 Abbott Diabetes Care Inc. Analyte monitoring device and methods
WO2013172220A1 (en) 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Pixel circuit, display device, and electronic device
US9968306B2 (en) 2012-09-17 2018-05-15 Abbott Diabetes Care Inc. Methods and apparatuses for providing adverse condition notification with enhanced wireless communication range in analyte monitoring systems
CN103310729B (zh) * 2013-05-29 2015-05-27 京东方科技集团股份有限公司 发光二极管像素单元电路和显示面板
TWI515714B (zh) * 2013-10-30 2016-01-01 矽創電子股份有限公司 更新記憶體陣列的方法、驅動電路及顯示器
US9497402B2 (en) * 2015-03-30 2016-11-15 Sensors Unlimited, Inc. Image lag mitigation for buffered direct injection readout with current mirror
CN104793419B (zh) * 2015-05-08 2018-09-14 上海天马微电子有限公司 阵列基板、显示面板及显示装置
TWI570684B (zh) * 2015-08-20 2017-02-11 友達光電股份有限公司 畫素電路
JP6597294B2 (ja) * 2015-12-25 2019-10-30 株式会社Ｊｖｃケンウッド 液晶表示装置及びその画素検査方法
CN105976754A (zh) * 2016-03-19 2016-09-28 上海大学 硅基有机发光微显示器像素驱动电路
CN106169288B (zh) * 2016-08-30 2018-01-12 武汉华星光电技术有限公司 显示驱动电路及像素结构
US10553167B2 (en) 2017-06-29 2020-02-04 Japan Display Inc. Display device
JP2019039949A (ja) * 2017-08-22 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP6558420B2 (ja) * 2017-09-27 2019-08-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
US10755641B2 (en) 2017-11-20 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP6540868B2 (ja) * 2017-11-20 2019-07-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
JP6604374B2 (ja) 2017-12-26 2019-11-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6669178B2 (ja) * 2018-01-30 2020-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
FR3081251B1 (fr) * 2018-05-16 2020-06-05 Microoled Dispositif d'affichage permettant de traiter un double signal d'entree
CN110517631B (zh) * 2019-08-30 2021-05-18 成都辰显光电有限公司 像素驱动电路、显示面板和像素驱动电路的驱动方法
US11417275B2 (en) 2020-06-29 2022-08-16 Seiko Epson Corporation Circuit device, electro-optical element, and electronic apparatus
CN113870777B (zh) 2020-06-29 2023-07-14 精工爱普生株式会社 电路装置、电光元件以及电子设备
EP4260311A1 (en) * 2020-12-10 2023-10-18 Snap Inc. Dual-voltage pixel circuitry for liquid crystal display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019867A (ko) * 1993-12-27 1995-07-24 야마자끼 순 페이 액정 디스플레이 장치
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JPH09212140A (ja) * 1995-11-30 1997-08-15 Toshiba Corp 表示装置
KR970066676A (ko) * 1996-03-01 1997-10-13 니시무로 다이조 액정 표시 장치
KR19990062670A (ko) * 1997-12-01 1999-07-26 가나이 쓰도무 액정표시장치
KR19990078217A (ko) * 1998-03-27 1999-10-25 이데이 노부유끼 액정표시장치 및 표시장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8622717D0 (en) 1986-09-20 1986-10-29 Emi Plc Thorn Display device
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JPH05289635A (ja) 1992-04-14 1993-11-05 Casio Comput Co Ltd 液晶表示装置
JP2901429B2 (ja) 1992-08-20 1999-06-07 シャープ株式会社 表示装置
JP3230629B2 (ja) 1993-08-10 2001-11-19 シャープ株式会社 画像表示装置
JPH07253764A (ja) 1994-03-15 1995-10-03 Sharp Corp 液晶表示装置
JP3512547B2 (ja) 1995-01-13 2004-03-29 株式会社半導体エネルギー研究所 薄膜トランジスタの製造方法
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JPH08237578A (ja) 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd 平面表示装置の駆動方法
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
US6157356A (en) * 1996-04-12 2000-12-05 International Business Machines Company Digitally driven gray scale operation of active matrix OLED displays
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP3292093B2 (ja) 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
US5945194A (en) * 1997-12-02 1999-08-31 Pester; Craig S. Fender cover
JP3832086B2 (ja) 1998-04-15 2006-10-11 セイコーエプソン株式会社 反射型液晶装置及び反射型プロジェクタ
WO2000008625A1 (fr) 1998-08-04 2000-02-17 Seiko Epson Corporation Dispositif electro-optique et dispositif electronique
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP2000227608A (ja) 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
JP2000227782A (ja) 1999-02-05 2000-08-15 Seiko Epson Corp カラー画像生成装置、カラー画像生成方法および電子機器
JP2000347623A (ja) 1999-03-31 2000-12-15 Seiko Epson Corp エレクトロルミネセンス表示装置
JP4954400B2 (ja) 2000-08-18 2012-06-13 株式会社半導体エネルギー研究所 半導体装置
JP3428593B2 (ja) 2000-09-05 2003-07-22 株式会社東芝 表示装置及びその駆動方法
JP3494140B2 (ja) 2000-09-18 2004-02-03 日本電気株式会社 液晶表示装置の駆動方法と、それを用いた液晶表示装置
JP5030348B2 (ja) 2000-10-02 2012-09-19 株式会社半導体エネルギー研究所 自発光装置
JP3949444B2 (ja) 2000-12-26 2007-07-25 株式会社半導体エネルギー研究所 発光装置、該発光装置の駆動方法
JP4024583B2 (ja) * 2001-08-30 2007-12-19 シャープ株式会社 表示装置および表示方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019867A (ko) * 1993-12-27 1995-07-24 야마자끼 순 페이 액정 디스플레이 장치
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JPH09212140A (ja) * 1995-11-30 1997-08-15 Toshiba Corp 表示装置
KR970066676A (ko) * 1996-03-01 1997-10-13 니시무로 다이조 액정 표시 장치
KR19990062670A (ko) * 1997-12-01 1999-07-26 가나이 쓰도무 액정표시장치
KR19990078217A (ko) * 1998-03-27 1999-10-25 이데이 노부유끼 액정표시장치 및 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220063317A (ko) 2020-11-10 2022-05-17 주식회사 앤지티(Ngt) 이중창 시스템

Also Published As

Publication number Publication date
US6937222B2 (en) 2005-08-30
TW536689B (en) 2003-06-11
CN1193333C (zh) 2005-03-16
CN1366291A (zh) 2002-08-28
US20020093472A1 (en) 2002-07-18
KR20020062218A (ko) 2002-07-25

Similar Documents

Publication Publication Date Title
KR100470893B1 (ko) 표시장치, 휴대기기 및 기판
KR100417572B1 (ko) 표시장치
US7859520B2 (en) Display device and driving method thereof
KR100491205B1 (ko) 표시장치
US7502039B2 (en) Display device and driving method of the same
US8643591B2 (en) Display device and driving method thereof
JP2002287718A (ja) 表示装置、携帯機器、基板
KR100524330B1 (ko) 표시 장치 및 휴대기기
JP4150998B2 (ja) 表示装置
US7463224B2 (en) Light emitting device and display device
JP2006003752A (ja) 表示装置及びその駆動制御方法
US8593381B2 (en) Method of driving light-emitting device
US8416161B2 (en) Emissive display device driven in subfield mode and having precharge circuit
US7042447B2 (en) Display device and display method
US7961160B2 (en) Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US20100110090A1 (en) Active-matrix display device
JP2002287683A (ja) 表示パネルとその駆動方法
JP2004163774A (ja) 表示装置および表示装置の駆動方法
JP2002287682A (ja) 表示パネルとその駆動方法
JP2004004638A (ja) 発光装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 16