JP2000227608A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000227608A JP2000227608A JP11028109A JP2810999A JP2000227608A JP 2000227608 A JP2000227608 A JP 2000227608A JP 11028109 A JP11028109 A JP 11028109A JP 2810999 A JP2810999 A JP 2810999A JP 2000227608 A JP2000227608 A JP 2000227608A
- Authority
- JP
- Japan
- Prior art keywords
- line
- display
- pixel
- signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置において消費電力を低減しても表
示品質の良好な液晶表示装置を提供する。 【解決手段】画素部にはＴＦＴによるダイナミック型の
メモリ回路と、メモリの内容に対応して表示を制御する
液晶駆動回路を設け、周辺には、表示内容を記憶する画
像メモリを組み合わせ、画素の表示内容を変化させる毎
に画素が含まれる１ラインの表示データを更新し、ま
た、ラインカウンタにより周期的に全ラインの表示内容
を書き換えるよう制御する駆動回路により液晶表示装置
を駆動する。
示品質の良好な液晶表示装置を提供する。 【解決手段】画素部にはＴＦＴによるダイナミック型の
メモリ回路と、メモリの内容に対応して表示を制御する
液晶駆動回路を設け、周辺には、表示内容を記憶する画
像メモリを組み合わせ、画素の表示内容を変化させる毎
に画素が含まれる１ラインの表示データを更新し、ま
た、ラインカウンタにより周期的に全ラインの表示内容
を書き換えるよう制御する駆動回路により液晶表示装置
を駆動する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に駆動部を表示部と同一基板上に形成した周辺回
路内蔵液晶表示装置に関する。
り、特に駆動部を表示部と同一基板上に形成した周辺回
路内蔵液晶表示装置に関する。
【０００２】
【従来の技術】小型，高精細の液晶表示パネルの駆動方
式として、薄膜トランジスタを用いてガラス基板上にマ
トリクス周辺回路を形成する方法が従来用いられてい
る。例えば、１９９８エスアイディーインターナショナ
ルシンポジウムダイジェストオブテクニカルペーパーズ
の８７９頁から８８１頁に報告されている。また、アク
ティブマトリクス駆動方式ならびに液晶表示モジュール
の詳細については松本正一編著の液晶ディスプレイ技術
（産業図書）に詳しく述べられている。以下に、本発明
との差違を明らかにするために図２に示す従来の表示装
置構成および、図１に示す本発明による液晶表示装置の
概略構成について説明する。
式として、薄膜トランジスタを用いてガラス基板上にマ
トリクス周辺回路を形成する方法が従来用いられてい
る。例えば、１９９８エスアイディーインターナショナ
ルシンポジウムダイジェストオブテクニカルペーパーズ
の８７９頁から８８１頁に報告されている。また、アク
ティブマトリクス駆動方式ならびに液晶表示モジュール
の詳細については松本正一編著の液晶ディスプレイ技術
（産業図書）に詳しく述べられている。以下に、本発明
との差違を明らかにするために図２に示す従来の表示装
置構成および、図１に示す本発明による液晶表示装置の
概略構成について説明する。
【０００３】図２の構成においては、表示部２０１に１
個のＴＦＴと液晶容量からなるコンデンサを有する画素
２０２を配置し、これを駆動するため、ゲート配線２０
３に走査パルスを印加するためのゲート線駆動回路とシ
フトレジスタ回路からなるゲート側駆動回路２０５，信
号配線２０４に液晶を駆動するための階調電圧を印加す
るため、信号側駆動回路２０６としてシフトレジスタ回
路，デジタルサンプリング回路，Ｄ−Ａ変換回路から構
成される。パネル駆動に必要な信号は走査側駆動回路を
駆動するため、シフトレジスタを駆動する垂直クロック
信号と、走査パルスをスタートさせるフレームスタート
信号がある。信号側駆動回路を駆動するために必要な信
号としてシフトレジスタを駆動するドットクロック，表
示データ，表示データを取り込むための水平スタート信
号がある。これらの信号によりフレーム時間ごとにすべ
ての画素の表示データを入力し、信号側駆動回路では液
晶駆動に必要な交流電圧に変換して繰り返し画素にかき
こみ、画素の液晶を駆動していた。
個のＴＦＴと液晶容量からなるコンデンサを有する画素
２０２を配置し、これを駆動するため、ゲート配線２０
３に走査パルスを印加するためのゲート線駆動回路とシ
フトレジスタ回路からなるゲート側駆動回路２０５，信
号配線２０４に液晶を駆動するための階調電圧を印加す
るため、信号側駆動回路２０６としてシフトレジスタ回
路，デジタルサンプリング回路，Ｄ−Ａ変換回路から構
成される。パネル駆動に必要な信号は走査側駆動回路を
駆動するため、シフトレジスタを駆動する垂直クロック
信号と、走査パルスをスタートさせるフレームスタート
信号がある。信号側駆動回路を駆動するために必要な信
号としてシフトレジスタを駆動するドットクロック，表
示データ，表示データを取り込むための水平スタート信
号がある。これらの信号によりフレーム時間ごとにすべ
ての画素の表示データを入力し、信号側駆動回路では液
晶駆動に必要な交流電圧に変換して繰り返し画素にかき
こみ、画素の液晶を駆動していた。
【０００４】ＴＦＴアクティブマトリクス液晶ディスプ
レイを駆動する際に線順次走査方式が採用されており、
各走査電極には、１フレーム時間ごとに１回走査パルス
が印加される。１フレーム時間としては１／６０秒程度
がよく用いられ、このパルスは通常パネルの上側から下
に向かって順次タイミングをずらしながら印加する。従
って、画素構成として、６４０×４８０ドットのカラー
パネルでは、１画素がドットから構成されるため、総ド
ット数は１９２０×４８０ドットとなり、１フレーム内
に４８０本のゲート配線を走査するので、走査パルスの
時間幅は約３７μｓである。
レイを駆動する際に線順次走査方式が採用されており、
各走査電極には、１フレーム時間ごとに１回走査パルス
が印加される。１フレーム時間としては１／６０秒程度
がよく用いられ、このパルスは通常パネルの上側から下
に向かって順次タイミングをずらしながら印加する。従
って、画素構成として、６４０×４８０ドットのカラー
パネルでは、１画素がドットから構成されるため、総ド
ット数は１９２０×４８０ドットとなり、１フレーム内
に４８０本のゲート配線を走査するので、走査パルスの
時間幅は約３７μｓである。
【０００５】一方、信号電極には走査パルスが印加され
る１行分の画素の液晶に印加する液晶駆動電圧を走査パ
ルスに同期して一斉に印加する。ゲートパルスを印加さ
れた選択画素では走査電極に接続されたＴＦＴのゲート
電極圧が高くなり、ＴＦＴがオン状態になる。このと
き、液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経
由して表示電極に印加され、表示電極と、対向基板上に
形成した対向電極との間に形成される液晶容量と、画素
に配置した負荷容量とを合わせた、画素容量を充電す
る。この動作を繰り返すことにより、パネル全面の画素
容量には、フレーム時間ごとに繰り返し液晶印加電圧が
印加される。
る１行分の画素の液晶に印加する液晶駆動電圧を走査パ
ルスに同期して一斉に印加する。ゲートパルスを印加さ
れた選択画素では走査電極に接続されたＴＦＴのゲート
電極圧が高くなり、ＴＦＴがオン状態になる。このと
き、液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経
由して表示電極に印加され、表示電極と、対向基板上に
形成した対向電極との間に形成される液晶容量と、画素
に配置した負荷容量とを合わせた、画素容量を充電す
る。この動作を繰り返すことにより、パネル全面の画素
容量には、フレーム時間ごとに繰り返し液晶印加電圧が
印加される。
【０００６】また、液晶を駆動するためには交流電圧が
必要であるため、フレーム時間ごとに極性を反転した電
圧を信号電極に印加する。従って、通常６０ヘルツのフ
レーム周波数に対し、液晶駆動周波数はこの１／２の周
波数である３０ヘルツとなり、フリッカーと呼ばれるち
らつきが見え、表示を見づらくさせている。フリッカー
を見えないようにするため、上下，左右に隣合う画素毎
に液晶駆動電圧の極性を交互に反転させることで、フリ
ッカーが目立たない駆動方式を用い良好な表示を得てき
た。
必要であるため、フレーム時間ごとに極性を反転した電
圧を信号電極に印加する。従って、通常６０ヘルツのフ
レーム周波数に対し、液晶駆動周波数はこの１／２の周
波数である３０ヘルツとなり、フリッカーと呼ばれるち
らつきが見え、表示を見づらくさせている。フリッカー
を見えないようにするため、上下，左右に隣合う画素毎
に液晶駆動電圧の極性を交互に反転させることで、フリ
ッカーが目立たない駆動方式を用い良好な表示を得てき
た。
【０００７】その結果、パネルを駆動するための電力の
多くが、走査，信号配線の交差部容量、また、配線と、
対向基板上全面に形成した対向電極との間の液晶の容量
をゲートの選択時間ごとに充放電を繰り返すために消費
される。
多くが、走査，信号配線の交差部容量、また、配線と、
対向基板上全面に形成した対向電極との間の液晶の容量
をゲートの選択時間ごとに充放電を繰り返すために消費
される。
【０００８】また、携帯情報機器への応用の観点から大
幅な消費電力低減が求められており、反射型液晶を用い
た表示装置がある。たとえば、ソサエティーフォーイン
フォメーションディスプレイインターナショナルシンポ
ジウムダイジェストオブテクニカルペーパー１８号（１
９９７年）１０１５〜１０１８頁にはゲストホスト型の
液晶を用いた反射型液晶表示装置が記載されており、こ
のため表示装置に必須であったバックライトを不要とし
た点が報告されている。しかしながら、本パネルの駆動
は上記に示した従来技術による駆動方式であり、バック
ライトを省いた表示部を駆動する電力は従来と変わりは
ない。
幅な消費電力低減が求められており、反射型液晶を用い
た表示装置がある。たとえば、ソサエティーフォーイン
フォメーションディスプレイインターナショナルシンポ
ジウムダイジェストオブテクニカルペーパー１８号（１
９９７年）１０１５〜１０１８頁にはゲストホスト型の
液晶を用いた反射型液晶表示装置が記載されており、こ
のため表示装置に必須であったバックライトを不要とし
た点が報告されている。しかしながら、本パネルの駆動
は上記に示した従来技術による駆動方式であり、バック
ライトを省いた表示部を駆動する電力は従来と変わりは
ない。
【０００９】図１に示す本発明の表示装置では表示部１
０１には、画素部１０２毎に階調データを保持する電圧
メモリ１０３と、メモリの内容に対応して外部から印加
する液晶駆動電源の電圧を液晶駆動電圧に変換するため
の液晶駆動を制御する機構が付加されており、階調デー
タを書き換えることにより表示内容を変更することがで
きる。また、画像メモリを表示装置内に設けているの
で、信号側駆動回路および表示ライン駆動回路の動作を
停止し、長時間表示を固定しても、表示は失われる事が
ない。液晶駆動電源が稼動していれば表示を維持するこ
とができ、静止画像を表示する場合の消費電力を大幅に
低減することができる特徴を有する。また表示に必要な
装置への入力信号はラインバッファのついた画像メモリ
が表示装置に内蔵されており、表示内容を変更する部分
の画素アドレス信号と、表示データを入力すればよい。
コンピュータなどの情報機器内部のディスプレイ制御信
号は同じくビットマップ形式の描画アドレスとデータの
組み合わせであるので、整合性がよく、本発明の表示装
置との接続が容易である。
０１には、画素部１０２毎に階調データを保持する電圧
メモリ１０３と、メモリの内容に対応して外部から印加
する液晶駆動電源の電圧を液晶駆動電圧に変換するため
の液晶駆動を制御する機構が付加されており、階調デー
タを書き換えることにより表示内容を変更することがで
きる。また、画像メモリを表示装置内に設けているの
で、信号側駆動回路および表示ライン駆動回路の動作を
停止し、長時間表示を固定しても、表示は失われる事が
ない。液晶駆動電源が稼動していれば表示を維持するこ
とができ、静止画像を表示する場合の消費電力を大幅に
低減することができる特徴を有する。また表示に必要な
装置への入力信号はラインバッファのついた画像メモリ
が表示装置に内蔵されており、表示内容を変更する部分
の画素アドレス信号と、表示データを入力すればよい。
コンピュータなどの情報機器内部のディスプレイ制御信
号は同じくビットマップ形式の描画アドレスとデータの
組み合わせであるので、整合性がよく、本発明の表示装
置との接続が容易である。
【００１０】
【発明が解決しようとする課題】上記従来技術において
は、表示部をフリッカーなく良好に駆動するためにフレ
ーム時間毎に全画素の内容を書き換えねばならず、消費
電力低減が困難であった。この従来技術での表示部の消
費電力は表示部の配線の容量の充放電により発生してお
り、フレーム周波数に比例する。消費電力を低減するた
めにフレーム周波数を下げると表示にフリッカーが発生
し、表示品質が大幅に低下する。
は、表示部をフリッカーなく良好に駆動するためにフレ
ーム時間毎に全画素の内容を書き換えねばならず、消費
電力低減が困難であった。この従来技術での表示部の消
費電力は表示部の配線の容量の充放電により発生してお
り、フレーム周波数に比例する。消費電力を低減するた
めにフレーム周波数を下げると表示にフリッカーが発生
し、表示品質が大幅に低下する。
【００１１】なお、本発明のように画素内部にメモリお
よびスイッチを持たせたパネル構造の公知例としては特
開平9−258168 号公報が有るが、表示部の周辺駆動回路
の具体的構成については述べられていない。
よびスイッチを持たせたパネル構造の公知例としては特
開平9−258168 号公報が有るが、表示部の周辺駆動回路
の具体的構成については述べられていない。
【００１２】
【課題を解決するための手段】上記課題は、画素ごとに
表示内容を保持するための画素部メモリとメモリの内容
に応じて液晶駆動電圧を制御する表示制御回路を有し、
表示部を駆動するために、画素を列単位で選択する表示
ライン選択回路と、表示ラインを駆動するラインカウン
タ回路および表示書き換えライン信号を貯える表示書き
換えライン信号バッファと、表示部に表示データを転送
するためのラインバッファ，Ｐ−Ｓ変換回路，Ｓ−Ｐ変
換回路，表示データを保持する画像メモリ，メモリを駆
動するためのメモリライン選択回路，コラム選択回路，
メモリへの書き込みを制御するためのメモリ制御回路、
を組み合わせることにより解決される。とくに、画像メ
モリ、および表示部のラインを指示する表示ライン信号
については、互いに競合する外部からのアドレス信号か
らの駆動と、ラインカウンタからの入力とを切り換える
表示ライン信号切り換え回路によりメモリ部では外部か
らのアドレス信号、表示部ではラインカウンタからの信
号を優先して各々メモリおよび表示部に入力することに
より消費電力を低減してかつ良好な表示を得ることによ
り上記課題は解決される。
表示内容を保持するための画素部メモリとメモリの内容
に応じて液晶駆動電圧を制御する表示制御回路を有し、
表示部を駆動するために、画素を列単位で選択する表示
ライン選択回路と、表示ラインを駆動するラインカウン
タ回路および表示書き換えライン信号を貯える表示書き
換えライン信号バッファと、表示部に表示データを転送
するためのラインバッファ，Ｐ−Ｓ変換回路，Ｓ−Ｐ変
換回路，表示データを保持する画像メモリ，メモリを駆
動するためのメモリライン選択回路，コラム選択回路，
メモリへの書き込みを制御するためのメモリ制御回路、
を組み合わせることにより解決される。とくに、画像メ
モリ、および表示部のラインを指示する表示ライン信号
については、互いに競合する外部からのアドレス信号か
らの駆動と、ラインカウンタからの入力とを切り換える
表示ライン信号切り換え回路によりメモリ部では外部か
らのアドレス信号、表示部ではラインカウンタからの信
号を優先して各々メモリおよび表示部に入力することに
より消費電力を低減してかつ良好な表示を得ることによ
り上記課題は解決される。
【００１３】外部より入力された表示を変更する画素の
アドレス信号および表示データは画像メモリ内部の特定
のアドレスに格納されるとともに書き換えラインバッフ
ァに貯えられ、表示部の表示ライン選択回路に入力され
る。また、画像メモリは書き換えが終了するとメモリラ
イン選択回路により書き換えた画素を含む１ライン分の
データをラインバッファに転送する。転送したデータは
表示部の選択されたライン内部の画素メモリに取り込ま
れ、液晶駆動電源により液晶を駆動し、表示動作が行わ
れる。また一定時間毎にラインカウンタから順次ライン
を選択する信号を発生し、画像メモリおよび表示部が同
期して全ラインの書き換えを行うことにより画素メモリ
の内容が再生，更新され、表示を維持することができ
る。このとき、外部入力による表示の変更動作がライン
カウンタによりメモリの再生が行われた場合には、ライ
ンカウンタは動作を停止し、表示変更動作が優先されて
実行されるので表示が乱れることなく書き換えが行われ
る。
アドレス信号および表示データは画像メモリ内部の特定
のアドレスに格納されるとともに書き換えラインバッフ
ァに貯えられ、表示部の表示ライン選択回路に入力され
る。また、画像メモリは書き換えが終了するとメモリラ
イン選択回路により書き換えた画素を含む１ライン分の
データをラインバッファに転送する。転送したデータは
表示部の選択されたライン内部の画素メモリに取り込ま
れ、液晶駆動電源により液晶を駆動し、表示動作が行わ
れる。また一定時間毎にラインカウンタから順次ライン
を選択する信号を発生し、画像メモリおよび表示部が同
期して全ラインの書き換えを行うことにより画素メモリ
の内容が再生，更新され、表示を維持することができ
る。このとき、外部入力による表示の変更動作がライン
カウンタによりメモリの再生が行われた場合には、ライ
ンカウンタは動作を停止し、表示変更動作が優先されて
実行されるので表示が乱れることなく書き換えが行われ
る。
【００１４】
【発明の実施の形態】以後実施例を用いて詳細に説明す
る。
る。
【００１５】図３は第１の実施例である液晶表示装置の
ブロック構成である。画像メモリはメモリ内部のメモリ
セルがマトリクス上に配列されており、表示部の画素と
同一のアドレス空間を有するビットマップ構成を有して
いる。画像メモリは表示部の１ラインごとにデータを同
時に読み出すようライン線が相互に接続されている。ア
ドレス信号により指示されたビットマップアドレスはメ
モリ制御回路によりマトリクス内部の任意のメモリセル
を選択するための図示していないコラム線、およびライ
ン線を選択するメモリラインの選択信号３０１に変換さ
れ、所定のメモリセルに表示データが書き込まれる。こ
うして書き込まれた後、選択メモリライン選択回路に入
力された任意のラインを選択するメモリライン選択信号
と読み出すための所定の信号を印加することにより、選
択する画素を含む１ライン分のデータが１ライン分のラ
インバッファに出力される。ラインバッファは表示部の
信号配線に接続されている。また、アドレス信号は論理
回路から構成されるアドレスライン変換回路に入力され
ており、画素のビットマップアドレスを含む表示部の任
意のラインを選択するための表示ライン選択信号３０２
を生成する。
ブロック構成である。画像メモリはメモリ内部のメモリ
セルがマトリクス上に配列されており、表示部の画素と
同一のアドレス空間を有するビットマップ構成を有して
いる。画像メモリは表示部の１ラインごとにデータを同
時に読み出すようライン線が相互に接続されている。ア
ドレス信号により指示されたビットマップアドレスはメ
モリ制御回路によりマトリクス内部の任意のメモリセル
を選択するための図示していないコラム線、およびライ
ン線を選択するメモリラインの選択信号３０１に変換さ
れ、所定のメモリセルに表示データが書き込まれる。こ
うして書き込まれた後、選択メモリライン選択回路に入
力された任意のラインを選択するメモリライン選択信号
と読み出すための所定の信号を印加することにより、選
択する画素を含む１ライン分のデータが１ライン分のラ
インバッファに出力される。ラインバッファは表示部の
信号配線に接続されている。また、アドレス信号は論理
回路から構成されるアドレスライン変換回路に入力され
ており、画素のビットマップアドレスを含む表示部の任
意のラインを選択するための表示ライン選択信号３０２
を生成する。
【００１６】表示部では表示ライン選択信号により任意
のラインが選択され、図示していないライン選択配線に
選択電圧を印加する。選択されたライン上の画素では図
示していない信号配線上の信号で電圧を画素内部のサン
プリング回路に保持することにより、表示内容を変更す
る。図４に画素部の回路構成を示す。ライン選択配線４
０１，データ配線４０２の交差部にはサンプリングTFT4
05のゲートおよびドレイン端子が接続され、ソース端子
にはサンプリングコンデンサ４０６が接続されている。
サンプリングコンデンサの他端子は共通配線４０４に接
続されており、外部から基準電位に接続される。またサ
ンプリングコンデンサのソース端子には表示制御TFT407
のゲート端子が接続され、ソース，ドレインは各々表示
電極408，液晶基準配線４０３に接続されている。ま
た、ソースドレイン端子間には補償コンデンサ４０９が
接続されている。表示電極は図示されていない液晶容量
を介して対向基板上の共通電極と容量結合により電気的
に接続されており、液晶駆動電源に接続される。画素回
路においては、サンプリングＴＦＴはライン選択配線に
電圧を印加し、選択状態にすると、サンプリングコンデ
ンサがオン状態になり、信号配線の電圧はサンプリング
コンデンサに充電される。サンプリングコンデンサの電
圧により液晶駆動ＴＦＴは導通，非導通状態が変化し、
ソースドレイン間の抵抗が変化するので、同通状態では
補償コンデンサを短絡する。液晶駆動電源から供給され
る液晶駆動電圧は、補償コンデンサと、液晶容量との比
により分圧されるので液晶駆動ＴＦＴがオン状態では液
晶駆動電圧はすべて液晶に印加され、ノーマリーオープ
ンのモードでは黒が表示される。液晶駆動ＴＦＴがオフ
状態になると液晶駆動電圧のほとんどが補償コンデンサ
に印加されるので液晶に印加される電圧が低下し、表示
は白になる。このようにして表示される。補償コンデン
サの容量と液晶印加電圧は次式の関係にある。
のラインが選択され、図示していないライン選択配線に
選択電圧を印加する。選択されたライン上の画素では図
示していない信号配線上の信号で電圧を画素内部のサン
プリング回路に保持することにより、表示内容を変更す
る。図４に画素部の回路構成を示す。ライン選択配線４
０１，データ配線４０２の交差部にはサンプリングTFT4
05のゲートおよびドレイン端子が接続され、ソース端子
にはサンプリングコンデンサ４０６が接続されている。
サンプリングコンデンサの他端子は共通配線４０４に接
続されており、外部から基準電位に接続される。またサ
ンプリングコンデンサのソース端子には表示制御TFT407
のゲート端子が接続され、ソース，ドレインは各々表示
電極408，液晶基準配線４０３に接続されている。ま
た、ソースドレイン端子間には補償コンデンサ４０９が
接続されている。表示電極は図示されていない液晶容量
を介して対向基板上の共通電極と容量結合により電気的
に接続されており、液晶駆動電源に接続される。画素回
路においては、サンプリングＴＦＴはライン選択配線に
電圧を印加し、選択状態にすると、サンプリングコンデ
ンサがオン状態になり、信号配線の電圧はサンプリング
コンデンサに充電される。サンプリングコンデンサの電
圧により液晶駆動ＴＦＴは導通，非導通状態が変化し、
ソースドレイン間の抵抗が変化するので、同通状態では
補償コンデンサを短絡する。液晶駆動電源から供給され
る液晶駆動電圧は、補償コンデンサと、液晶容量との比
により分圧されるので液晶駆動ＴＦＴがオン状態では液
晶駆動電圧はすべて液晶に印加され、ノーマリーオープ
ンのモードでは黒が表示される。液晶駆動ＴＦＴがオフ
状態になると液晶駆動電圧のほとんどが補償コンデンサ
に印加されるので液晶に印加される電圧が低下し、表示
は白になる。このようにして表示される。補償コンデン
サの容量と液晶印加電圧は次式の関係にある。
【００１７】 ＶＬＣ＝ＶＤＲＶ×ＣＣＰＳ÷（ＣＣＰＳ＋ＣＬＣ） この時ＶＬＣ：液晶印加電圧，ＶＤＲＶ：液晶駆動電
圧，ＣＣＰＳ：補償コンデンサ，ＣＬＣ：液晶容量 液晶が白表示を得るための条件は、液晶印加電圧が液晶
の閾値電圧以下であるので、ＶＬＣ＜Ｖｔｈ Ｖｔｈ：
液晶の閾値電圧、であるから ＣＣＰＳ＜Ｖｔｈ×ＣＬＣ÷（ＶＤＲＶ―Ｖｔｈ） 補償コンデンサは図４の画素構成のライン選択配線４０
１，データ配線４０２の配線層間容量により形成するこ
とができる。また、ＴＦＴのゲート層、活性層間の容量
を用いて構成すれば補償コンデンサはより小型に形成で
きる。
圧，ＣＣＰＳ：補償コンデンサ，ＣＬＣ：液晶容量 液晶が白表示を得るための条件は、液晶印加電圧が液晶
の閾値電圧以下であるので、ＶＬＣ＜Ｖｔｈ Ｖｔｈ：
液晶の閾値電圧、であるから ＣＣＰＳ＜Ｖｔｈ×ＣＬＣ÷（ＶＤＲＶ―Ｖｔｈ） 補償コンデンサは図４の画素構成のライン選択配線４０
１，データ配線４０２の配線層間容量により形成するこ
とができる。また、ＴＦＴのゲート層、活性層間の容量
を用いて構成すれば補償コンデンサはより小型に形成で
きる。
【００１８】図５は画素構造の異なる実施例である。液
晶を駆動するＴＦＴとしてアナログスイッチ５０４を用
いて駆動するため、液晶駆動電圧の極性によらず低いイ
ンピーダンスで駆動できる特徴がある。pchTFT及びnchT
FTからなるアナログスイッチを駆動するため、サンプリ
ングコンデンサ５０３，５０７およびサンプリングTFT5
02，506 からなるメモリ回路を各々２系統設け、極性の
異なるデータを２本のデータ配線５０１，５０５をもち
いて供給し、共通のライン選択配線４０１に接続し、同
時にサンプリングすることにより表示動作する。またア
ナログスイッチを駆動するための極性の異なるデータ
を、メモリ回路を２系統設けるのではなく、画素内部に
設けたインバータ回路により生成してもよい。また、メ
モリ回路として半導体に用いられるメモリ回路をＴＦＴ
を用いて構成しても表示可能であることは明らかであ
る。この場合は電源が通電されている期間はデータが消
滅することがなく、長時間表示を維持することができ
る。
晶を駆動するＴＦＴとしてアナログスイッチ５０４を用
いて駆動するため、液晶駆動電圧の極性によらず低いイ
ンピーダンスで駆動できる特徴がある。pchTFT及びnchT
FTからなるアナログスイッチを駆動するため、サンプリ
ングコンデンサ５０３，５０７およびサンプリングTFT5
02，506 からなるメモリ回路を各々２系統設け、極性の
異なるデータを２本のデータ配線５０１，５０５をもち
いて供給し、共通のライン選択配線４０１に接続し、同
時にサンプリングすることにより表示動作する。またア
ナログスイッチを駆動するための極性の異なるデータ
を、メモリ回路を２系統設けるのではなく、画素内部に
設けたインバータ回路により生成してもよい。また、メ
モリ回路として半導体に用いられるメモリ回路をＴＦＴ
を用いて構成しても表示可能であることは明らかであ
る。この場合は電源が通電されている期間はデータが消
滅することがなく、長時間表示を維持することができ
る。
【００１９】図６は本実施例の液晶表示装置の外観図で
ある。ＴＦＴ回路基板６０１上には表示部６０３，デー
タ配線４０２，ライン選択配線４０１，表示ライン選択
回路６０４，ラインバッファ６０５，画像メモリ回路６
０６，画像メモリ及びアドレスライン変換回路などを含
む制御回路６０７がＴＦＴを用いて形成されている。こ
れらのＴＦＴはCMOSTFT が形成可能なポリシリコンＴＦ
Ｔプロセスにより形成できる。また、これらの回路のす
べてもしくは一部分をウェハー上にＬＳＩプロセス炉用
いて形成することも可能であり、その場合はデータ配線
およびライン選択配線との接続のため、日立化成のアニ
ソルムなどの異方性導電フィルムを介して相互接続する
ことにより構成できる。表示部には対向基板６０２を張
り合わせてあり、基板の隙間には液晶が充填され構成さ
れている。図には示していないが、液晶としてＴＮ型を
用い、透過型の表示装置であれば、ＴＦＴ基板と対向基
板の外側には偏光フィルムが貼り付けられており、これ
らの外にはバックライトが配置されている。反射型表示
モードの場合にはバックライトは不要であり、画素の表
示電極としてＡｌなどの金属箔膜を形成して用いる。
ある。ＴＦＴ回路基板６０１上には表示部６０３，デー
タ配線４０２，ライン選択配線４０１，表示ライン選択
回路６０４，ラインバッファ６０５，画像メモリ回路６
０６，画像メモリ及びアドレスライン変換回路などを含
む制御回路６０７がＴＦＴを用いて形成されている。こ
れらのＴＦＴはCMOSTFT が形成可能なポリシリコンＴＦ
Ｔプロセスにより形成できる。また、これらの回路のす
べてもしくは一部分をウェハー上にＬＳＩプロセス炉用
いて形成することも可能であり、その場合はデータ配線
およびライン選択配線との接続のため、日立化成のアニ
ソルムなどの異方性導電フィルムを介して相互接続する
ことにより構成できる。表示部には対向基板６０２を張
り合わせてあり、基板の隙間には液晶が充填され構成さ
れている。図には示していないが、液晶としてＴＮ型を
用い、透過型の表示装置であれば、ＴＦＴ基板と対向基
板の外側には偏光フィルムが貼り付けられており、これ
らの外にはバックライトが配置されている。反射型表示
モードの場合にはバックライトは不要であり、画素の表
示電極としてＡｌなどの金属箔膜を形成して用いる。
【００２０】次に図７を用いて上記表示装置の動作を説
明する。入力信号として表示を書き換える画素の表示ア
ドレスと表示データを入力する。画像メモリでは該当す
る番地のメモリセルの内容が書き換えられる。次に書き
換えたアドレスを含む１ライン分の表示データがいっせ
いにラインバッファに読み出される。表示部においては
表示アドレスがアドレスライン変換回路により表示アド
レスは表示ラインに変換され、表示部の特定のラインが
選択され、データ配線を介してサンプリングコンデンサ
の電圧を書き換えることにより１ライン分の表示を書き
換える。図に示した例は表示の左上端部，右下端部，中
央の画素を順次書き換えた場合である。各画素のアドレ
スが画像メモりに書き込まれ、該当する１ライン分のア
ドレスが選択されメモリ内容が、表示部のラインが選択
されることにより表示内容をかきかえていることがわか
る。
明する。入力信号として表示を書き換える画素の表示ア
ドレスと表示データを入力する。画像メモリでは該当す
る番地のメモリセルの内容が書き換えられる。次に書き
換えたアドレスを含む１ライン分の表示データがいっせ
いにラインバッファに読み出される。表示部においては
表示アドレスがアドレスライン変換回路により表示アド
レスは表示ラインに変換され、表示部の特定のラインが
選択され、データ配線を介してサンプリングコンデンサ
の電圧を書き換えることにより１ライン分の表示を書き
換える。図に示した例は表示の左上端部，右下端部，中
央の画素を順次書き換えた場合である。各画素のアドレ
スが画像メモりに書き込まれ、該当する１ライン分のア
ドレスが選択されメモリ内容が、表示部のラインが選択
されることにより表示内容をかきかえていることがわか
る。
【００２１】また、本表示装置に用いる液晶として反射
表示モードで使えるＰＣＧＨならびにＰＤＬＣ，ゲスト
ホスト液晶などを用い、画素構成として、表示電極を散
乱反射型の金属薄膜及び偏光フィルムをもちいて表示が
可能である。この場合は、バックライトが不要なので装
置の消費電力を大幅に低減可能である。
表示モードで使えるＰＣＧＨならびにＰＤＬＣ，ゲスト
ホスト液晶などを用い、画素構成として、表示電極を散
乱反射型の金属薄膜及び偏光フィルムをもちいて表示が
可能である。この場合は、バックライトが不要なので装
置の消費電力を大幅に低減可能である。
【００２２】次に図８に示す第２の実施例について説明
する。本実施例においては、表示ライン選択回路の入力
にアドレスライン変換回路のほかにラインカウンタと表
示ライン信号切り換え回路とラインバッファが付加され
ている。また、メモリライン選択回路の入力にはメモリ
ライン信号切り換え回路が付加されている。
する。本実施例においては、表示ライン選択回路の入力
にアドレスライン変換回路のほかにラインカウンタと表
示ライン信号切り換え回路とラインバッファが付加され
ている。また、メモリライン選択回路の入力にはメモリ
ライン信号切り換え回路が付加されている。
【００２３】これらの新たに付加した回路は表示内容を
固定して長時間経過した場合に、良好な表示を維持する
ことができる。長時間書き換えが無いラインの画素は、
画素内のサンプリングコンデンサの充電電圧が、サンプ
リングトランジスタのオフ抵抗を介してリークし、サン
プリングトランジスタの敷居電圧を超えて変化した場合
にデータが消失し、表示が変化してしまう。サンプリン
グコンデンサの容量が１０ｐＦ，サンプリングＴＦＴの
リーク電流が１ｐＡで、コンデンサの充電電圧が１５Ｖ
の場合ではサンプリングコンデンサの充電電圧は１秒間
に０.５Ｖ ずつ電圧が低下する。１５秒後には７.５Ｖ
の低下が発生し、ＣＭＯＳ論理回路の敷居電圧である電
源電圧の５０％を超してしまい、情報は「１」から
「０」へと変化する。このため表示は白から黒へと変化
し、表示内容が変化してしまう。そこで、サンプリング
コンデンサの充電電圧が閾値を超えて変化する前に再度
表示情報を書き込むことにより表示を長時間維持するこ
とができる。約１０秒に１回の書き換えにより発生する
消費電力は、従来例のように１秒間に６０回書き換える
場合に比べると６００分の１であり、非常に低消費電力
にすることができる。
固定して長時間経過した場合に、良好な表示を維持する
ことができる。長時間書き換えが無いラインの画素は、
画素内のサンプリングコンデンサの充電電圧が、サンプ
リングトランジスタのオフ抵抗を介してリークし、サン
プリングトランジスタの敷居電圧を超えて変化した場合
にデータが消失し、表示が変化してしまう。サンプリン
グコンデンサの容量が１０ｐＦ，サンプリングＴＦＴの
リーク電流が１ｐＡで、コンデンサの充電電圧が１５Ｖ
の場合ではサンプリングコンデンサの充電電圧は１秒間
に０.５Ｖ ずつ電圧が低下する。１５秒後には７.５Ｖ
の低下が発生し、ＣＭＯＳ論理回路の敷居電圧である電
源電圧の５０％を超してしまい、情報は「１」から
「０」へと変化する。このため表示は白から黒へと変化
し、表示内容が変化してしまう。そこで、サンプリング
コンデンサの充電電圧が閾値を超えて変化する前に再度
表示情報を書き込むことにより表示を長時間維持するこ
とができる。約１０秒に１回の書き換えにより発生する
消費電力は、従来例のように１秒間に６０回書き換える
場合に比べると６００分の１であり、非常に低消費電力
にすることができる。
【００２４】こうするためには、表示部の各表示ライン
をラインカウンタにより順次選択し、これと同期して対
応するメモリラインを選択し、１ライン分の表示データ
をラインバッファ，データ配線を介してサンプリングコ
ンデンサに書き込むことにより実現できる。このとき、
外部からの書き込み信号が入力された場合には制御回路
によりラインカウンタを一時停止し、その期間にアドレ
ス信号により画像メモリを書き換え、メモリラインを選
択し、該当するラインの表示データを取り出し、アドレ
スライン変換回路の出力により表示ラインとメモリライ
ンを表示させ、その後ラインカウンタによる再書き込み
動作を行うことにより表示の即時変更と、長時間の表示
内容の維持とを両立することができる。このとき、メモ
リライン信号切り換え回路８０２および表示ライン切り
換え回路８０１は、アナログスイッチ回路を用いた２入
力から１出力の選択スイッチにより構成できる。また、
外部からの表示書き換え指示が１ラインごとの表示書き
換え時間よりも頻繁に多数連続して入力された場合には
画像メモリのみを高速に逐次書き換え、表示部の書き換
えは、ラインアドレス変換回路と表示ライン切り換え回
路８０１のあいだにＦＩＦＯ型のラインバッファを設け
ることにより、表示内容を正しく変化させることができ
る。また、ＴＦＴ回路基板６０１上に最小限の構成をＴ
ＦＴ回路により形成した場合には、画像メモリから出力
するライン分の表示データが多数の配線が必要であるの
で、ラインバッファの後に配置する図中のＰ−Ｓ変換回
路として並列直列変換の回路を用いることにより、ＴＦ
Ｔ画像メモリとＴＦＴ回路基板との接続点数を大幅に削
減することができる。ＴＦＴ基板上には図中Ｓ−Ｐ変換
回路と示す直列並列変換回路を形成し表示部を駆動する
ために必要な、１ライン分のデータ配線に展開すること
により駆動することができる。
をラインカウンタにより順次選択し、これと同期して対
応するメモリラインを選択し、１ライン分の表示データ
をラインバッファ，データ配線を介してサンプリングコ
ンデンサに書き込むことにより実現できる。このとき、
外部からの書き込み信号が入力された場合には制御回路
によりラインカウンタを一時停止し、その期間にアドレ
ス信号により画像メモリを書き換え、メモリラインを選
択し、該当するラインの表示データを取り出し、アドレ
スライン変換回路の出力により表示ラインとメモリライ
ンを表示させ、その後ラインカウンタによる再書き込み
動作を行うことにより表示の即時変更と、長時間の表示
内容の維持とを両立することができる。このとき、メモ
リライン信号切り換え回路８０２および表示ライン切り
換え回路８０１は、アナログスイッチ回路を用いた２入
力から１出力の選択スイッチにより構成できる。また、
外部からの表示書き換え指示が１ラインごとの表示書き
換え時間よりも頻繁に多数連続して入力された場合には
画像メモリのみを高速に逐次書き換え、表示部の書き換
えは、ラインアドレス変換回路と表示ライン切り換え回
路８０１のあいだにＦＩＦＯ型のラインバッファを設け
ることにより、表示内容を正しく変化させることができ
る。また、ＴＦＴ回路基板６０１上に最小限の構成をＴ
ＦＴ回路により形成した場合には、画像メモリから出力
するライン分の表示データが多数の配線が必要であるの
で、ラインバッファの後に配置する図中のＰ−Ｓ変換回
路として並列直列変換の回路を用いることにより、ＴＦ
Ｔ画像メモリとＴＦＴ回路基板との接続点数を大幅に削
減することができる。ＴＦＴ基板上には図中Ｓ−Ｐ変換
回路と示す直列並列変換回路を形成し表示部を駆動する
ために必要な、１ライン分のデータ配線に展開すること
により駆動することができる。
【００２５】この実施例の回路の動作について図９を用
いて説明する。表示内容を変更する場合は、ラインカウ
ンタは動作を停止しており、実施例１と同様に外部から
の入力信号により表示を変更している。その後、外部入
力が無い場合にはラインカウンタが順次インクリメント
しており、カウンタ出力に対応するライン番号の表示が
画像メモリから繰り返し書き込まれており、長時間の表
示が維持される。
いて説明する。表示内容を変更する場合は、ラインカウ
ンタは動作を停止しており、実施例１と同様に外部から
の入力信号により表示を変更している。その後、外部入
力が無い場合にはラインカウンタが順次インクリメント
しており、カウンタ出力に対応するライン番号の表示が
画像メモリから繰り返し書き込まれており、長時間の表
示が維持される。
【００２６】また、本実施例において、表示密度が高く
なるに連れ、表示部と表示ライン選択回路、ラインバッ
ファ間の接続ピッチは細かくなるためこれらの回路をＴ
ＦＴ基板上に一括して形成することにより高精細化して
も製造しやすい。しかしながら、画像メモリなどの回路
部分については表示容量が増えると著しく回路規模が増
大する。このためＴＦＴ基板上に形成することが困難で
あり、むしろＬＳＩを用いて回路を形成し、ＴＦＴ基板
と接続して表示装置を形成することによりもっとも製造
しやすい形態となる、この場合は、データ配線と画像メ
モリ間の配線本数が多くなり接続が困難になる。そこ
で、ラインバッファと表示データバッファ間に複数の中
継配線を設け、ラインバッファと中継配線間、中継配線
とデータ配線間に互いに同期して接続する切り換えスイ
ッチを設けたＰ−Ｓ変換回路およびＳ−Ｐ変換回路によ
り時分割切り換え方式にてデータを転送することにより
データ配線と画像メモリ間のデータ転送を行うことによ
り両者の接続本数を減らすことができるので高精細化に
対応できる。
なるに連れ、表示部と表示ライン選択回路、ラインバッ
ファ間の接続ピッチは細かくなるためこれらの回路をＴ
ＦＴ基板上に一括して形成することにより高精細化して
も製造しやすい。しかしながら、画像メモリなどの回路
部分については表示容量が増えると著しく回路規模が増
大する。このためＴＦＴ基板上に形成することが困難で
あり、むしろＬＳＩを用いて回路を形成し、ＴＦＴ基板
と接続して表示装置を形成することによりもっとも製造
しやすい形態となる、この場合は、データ配線と画像メ
モリ間の配線本数が多くなり接続が困難になる。そこ
で、ラインバッファと表示データバッファ間に複数の中
継配線を設け、ラインバッファと中継配線間、中継配線
とデータ配線間に互いに同期して接続する切り換えスイ
ッチを設けたＰ−Ｓ変換回路およびＳ−Ｐ変換回路によ
り時分割切り換え方式にてデータを転送することにより
データ配線と画像メモリ間のデータ転送を行うことによ
り両者の接続本数を減らすことができるので高精細化に
対応できる。
【００２７】図１０は第２に実施例の液晶表示装置の外
観図である。表示部６０３と表示ライン選択回路６０
４，ラインバッファ６０５をＴＦＴ回路基板６０１上に
形成し、画像メモリ回路などの周辺回路は画像メモリLS
I1001 として周辺回路基板1002上に実装し、ＴＦＴ基板
とは中継配線８０３にて接続している。中継配線はフレ
キシブルプリント基板を用いて、形成し、ＴＦＴ基板及
び周辺回路基板とはアニソルムにより接続すればよい。
観図である。表示部６０３と表示ライン選択回路６０
４，ラインバッファ６０５をＴＦＴ回路基板６０１上に
形成し、画像メモリ回路などの周辺回路は画像メモリLS
I1001 として周辺回路基板1002上に実装し、ＴＦＴ基板
とは中継配線８０３にて接続している。中継配線はフレ
キシブルプリント基板を用いて、形成し、ＴＦＴ基板及
び周辺回路基板とはアニソルムにより接続すればよい。
【００２８】
【発明の効果】本発明による液晶表示装置は、著しく消
費電力を低減可能である特徴がある。また、表示に本実
施例に記載のノートＰＣのみでなく、他のポータブルな
情報処理装置の小型化，軽量化，電池寿命向上に効果が
有る。
費電力を低減可能である特徴がある。また、表示に本実
施例に記載のノートＰＣのみでなく、他のポータブルな
情報処理装置の小型化，軽量化，電池寿命向上に効果が
有る。
【図面の簡単な説明】
【図１】本発明の概略構成図である。
【図２】従来技術による液晶表示装置構成図である。
【図３】第１の実施例による表示装置のブロック図であ
る。
る。
【図４】画素部ＴＦＴ回路構成である。
【図５】画素部ＴＦＴ回路構成である。
【図６】表示装置外観図である。
【図７】回路動作説明図である。
【図８】第２の実施例による表示装置のブロック図であ
る。
る。
【図９】回路動作説明図である。
【図１０】表示装置外観図である。
１０１，２０１，６０３…表示部、１０２…画素部、１
０３…電圧メモリ、２０２…画素、２０３…ゲート配
線、２０４，４０２…信号配線、２０５…ゲート側駆動
回路、２０６…信号側駆動回路、３０１…選択信号、３
０２…表示ライン選択信号、４０１…ライン選択配線、
４０３…液晶基準配線、４０４…共通配線、４０５…サ
ンプリングＴＦＴ、４０６，５０３，５０７…サンプリ
ングコンデンサ、４０７…表示制御ＴＦＴ、４０８…表
示電極、４０９…補償コンデンサ、５０１，５０５…デ
ータ配線、５０２，５０６…メモリ回路、５０４…アナ
ログスイッチ、６０１…ＴＦＴ回路基板、６０２…対向
基板、６０４…表示ライン選択回路、６０５…ラインバ
ッファ、６０６…画像メモリ回路、６０７…制御回路、
８０１…表示ライン切り換え回路、８０２…メモリライ
ン切り換え回路、８０３…中継配線、１００１…画像メ
モリＬＳＩ、１００２…周辺回路基板。
０３…電圧メモリ、２０２…画素、２０３…ゲート配
線、２０４，４０２…信号配線、２０５…ゲート側駆動
回路、２０６…信号側駆動回路、３０１…選択信号、３
０２…表示ライン選択信号、４０１…ライン選択配線、
４０３…液晶基準配線、４０４…共通配線、４０５…サ
ンプリングＴＦＴ、４０６，５０３，５０７…サンプリ
ングコンデンサ、４０７…表示制御ＴＦＴ、４０８…表
示電極、４０９…補償コンデンサ、５０１，５０５…デ
ータ配線、５０２，５０６…メモリ回路、５０４…アナ
ログスイッチ、６０１…ＴＦＴ回路基板、６０２…対向
基板、６０４…表示ライン選択回路、６０５…ラインバ
ッファ、６０６…画像メモリ回路、６０７…制御回路、
８０１…表示ライン切り換え回路、８０２…メモリライ
ン切り換え回路、８０３…中継配線、１００１…画像メ
モリＬＳＩ、１００２…周辺回路基板。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA49 GA51 GA59 JA24 JB13 JB43 KA04 KA07 NA01 NA25 NA26 PA06 QA07 2H093 NA16 NA20 NA21 NA42 NC13 NC15 NC16 NC22 NC23 NC25 NC26 NC28 NC34 NC90 ND10 ND15 ND39 ND58 NE10 NF05 5C006 AF42 BA01 BB16 BB28 BC20 BF02 BF05 BF11 BF22 BF24 BF37 EC08 FA42 FA47
Claims (8)
- 【請求項１】少なくとも一方が透明な一対の基板と、前
記一対の基板間に挟持された液晶層とを有する液晶表示
装置において、前記一対の基板の一方の基板に複数の走
査電極と、前記複数の走査電極にマトリクス状に交差す
る複数の信号電極とを有し、 前記一方の基板の前記複数の走査電極と前記複数の信号
電極とにより囲まれたそれぞれの画素領域に、対応する
走査電極と信号電極とに接続され、走査信号に応動して
信号電極からの表示データを取り込み保持する表示デー
タ保持回路と、前記表示データ保持回路に接続され、こ
の回路によってスイッチングが制御されるスイッチング
素子と、前記スイッチング素子と並列にコンデンサと、
前記スイッチング素子と接続された表示電極とを有し、 前記画素領域の表示内容を画素ごとに割り当てられた格
納領域に保持し、画素ごとに書き込み可能であり、任意
の列について、画素の列方向１列のデータを単位として
ラインバッファに取り出すよう構成された画像メモリを
有し、 ラインバッファの出力と前記信号電極とが接続されてお
り、 前記画像メモリへの書き込む画素の座標を示す画素アド
レスを、画素を含む表示部のライン座標に変換する機能
を有するアドレスライン変換回路と、前記アドレスライ
ン変換回路出力により指示された前記走査電極を選択駆
動する表示ライン選択回路を有し、 任意の画素の表示データを画像メモリに書き込んだ後、
書き込んだ画素が含まれる１ライン分の表示データを表
示部に転送し、前記表示ラインの前記アドレスライン変
換回路により指示されたラインを選択し１ライン分の表
示を書き換えるよう制御してなることを特徴とする液晶
表示装置。 - 【請求項２】前記請求項１において信号電極として正お
よび負極性で互いに極性が反転した信号を伝達するため
の２本の配線からなり、前記画素領域において、対応す
る走査電極と２本の信号電極とに接続され、走査信号に
応動して正負の信号電極からの表示データを取り込み保
持する２組の表示データ保持回路と、前記表示データ保
持回路に接続され、この回路によってスイッチングが制
御されるスイッチング素子と、前記スイッチング素子と
並列にコンデンサを有し、前記スイッチング素子と接続
された表示電極とを有することを特徴とする液晶表示装
置。 - 【請求項３】請求項２において前記スイッチング素子と
してpch及びnchのＴＦＴを組み合わせたアナログスイッ
チを用いることを特徴とする液晶表示装置。 - 【請求項４】少なくとも一方が透明な一対の基板と、前
記一対の基板間に挟持された液晶層とを有する液晶表示
装置において、前記一対の基板の一方の基板に複数の走
査電極と、前記複数の走査電極にマトリクス状に交差す
る複数の信号電極とを有し、 前記一方の基板の前記複数の走査電極と前記複数の信号
電極とにより囲まれたそれぞれの画素領域に、対応する
走査電極と信号電極とに接続され、走査信号に応動して
信号電極からの表示データを取り込み保持する表示デー
タ保持回路と、前記表示データ保持回路に接続され、こ
の回路によってスイッチングが制御されるスイッチング
素子と、前記スイッチング素子と並列にコンデンサと、
前記スイッチング素子と接続された表示電極とを有し、 前記画素領域の表示内容を画素ごとに割り当てられた格
納領域に保持し、画素ごとに書き込み可能であり、任意
の列について、画素の列方向１列のデータを単位として
ラインバッファに取り出すよう構成された画像メモリを
有し、 ラインバッファの出力と前記信号電極とが接続されてお
り、 前記画像メモリへの書き込む画素の座標を示す画素アド
レスを、画素を含む表示部のライン座標に変換する機能
を有するアドレスライン変換回路と、前記アドレスライ
ン変換回路出力により指示された前記走査電極を選択駆
動する表示ライン選択回路を有し、 表示ラインを順次選択するライン選択信号を発生するラ
インカウンタを有し、 ラインカウンタの選択信号と、アドレスライン選択回路
の出力との一方を選択して表示ライン選択回路に接続す
る表示ライン切り換え回路と、 前記ラインカウンタの選択出力とメモリ制御回路からの
ライン選択信号との一方を選択してメモリライン選択回
路に接続する表示ライン切り換え回路とを有し、 任意の画素の表示データを書き換える信号が入力された
場合には画像メモリに書き込んだ後、書き込んだ画素が
含まれる１ライン分の表示データを表示部に転送し、前
記表示ラインの前記アドレスライン変換回路により指示
されたラインを選択し１ライン分の表示を書き換えるよ
う制御し、 任意の画素の表示データを書き換える信号が入力されな
い場合には前記ラインカウンタの選択出力により指定さ
れた１ライン分の表示データを表示部に転送し、表示部
において１ライン分の表示を書き換えるよう制御してな
ることを特徴とする液晶表示装置。 - 【請求項５】請求項４記載の液晶表示装置において、前
記アドレスライン変換回路と表示ライン切り換え回路と
の間に複数の指定されたライン番号を順次保持，蓄積
し、順次蓄積順に出力する先入れ先出しバッファメモリ
を接続し、 前記バッファ内にライン番号が指令されている期間は前
記ラインカウンタの動作を停止するよう制御することを
特徴とする液晶表示装置。 - 【請求項６】少なくとも一方が透明な一対の基板と、前
記一対の基板間に挟持された液晶層とを有する液晶表示
装置において、前記一対の基板の一方の基板に複数の走
査電極と、前記複数の走査電極にマトリクス状に交差す
る複数の信号電極とを有し、 前記一方の基板の前記複数の走査電極と前記複数の信号
電極とにより囲まれたそれぞれの画素領域に、対応する
走査電極と信号電極とに接続され、走査信号に応動して
信号電極からの表示データを取り込み保持する表示デー
タ保持回路と、前記表示データ保持回路に接続され、こ
の回路によってスイッチングが制御されるスイッチング
素子と、前記スイッチング素子と並列にコンデンサと、
前記スイッチング素子と接続された表示電極とを有し、 前記画素領域の表示内容を画素ごとに割り当てられた格
納領域に保持し、画素ごとに書き込み可能であり、任意
の列について、画素の列方向１列のデータを単位として
ラインバッファに取り出すよう構成された画像メモリを
有し、 前記ラインバッファの出力と前記信号電極とが複数の中
継配線を介して接続されており、時間分割法により前記
ラインバッファ上の表示データを前記信号電極に転送制
御する回路を具備し、 前記画像メモリへの書き込む画素の座標を示す画素アド
レスを、画素を含む表示部のライン座標に変換する機能
を有するアドレスライン変換回路と、前記アドレスライ
ン変換回路出力により指示された前記走査電極を選択駆
動する表示ライン選択回路を有し、 任意の画素の表示データを画像メモリに書き込んだ後、
書き込んだ画素が含まれる１ライン分の表示データを表
示部に転送し、前記表示ラインの前記アドレスライン変
換回路により指示されたラインを選択し１ライン分の表
示を書き換えるよう制御してなることを特徴とする液晶
表示装置。 - 【請求項７】請求項６に記載の液晶表示装置において、
ラインバッファの出力と前記信号電極とが複数の中継配
線を介して接続されており、ラインバッファと前記中継
配線および前記中継配線と前記信号配線との間にスイッ
チ素子を接続し、双方を同期して選択接続するよう制御
する転送制御回路を具備してなることを特徴とする液晶
表示装置。 - 【請求項８】請求項７の液晶表示装置において前記画素
と、表示ライン選択回路と、前記中継配線と前記信号配
線との間選択接続する転送制御回路を前記基板上に形成
したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028109A JP2000227608A (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028109A JP2000227608A (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000227608A true JP2000227608A (ja) | 2000-08-15 |
Family
ID=12239656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11028109A Pending JP2000227608A (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000227608A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001029814A1 (fr) * | 1999-10-18 | 2001-04-26 | Seiko Epson Corporation | Ecran |
| JP2002082656A (ja) * | 2000-09-06 | 2002-03-22 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| JP2002108318A (ja) * | 2000-09-28 | 2002-04-10 | Toshiba Corp | 薄膜半導体表示装置 |
| WO2002047061A1 (fr) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier |
| JP2002169511A (ja) * | 2000-09-19 | 2002-06-14 | Semiconductor Energy Lab Co Ltd | 自発光装置およびその駆動方法 |
| KR100417572B1 (ko) * | 2001-01-10 | 2004-02-05 | 샤프 가부시키가이샤 | 표시장치 |
| US6873320B2 (en) | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
| KR100495044B1 (ko) * | 2001-08-30 | 2005-06-14 | 샤프 가부시키가이샤 | 표시장치 및 표시방법 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| US7057587B2 (en) | 2001-07-04 | 2006-06-06 | Sharp Kabushiki Kaisha | Display apparatus and portable device |
| CN1302452C (zh) * | 2002-11-06 | 2007-02-28 | 夏普株式会社 | 显示装置 |
| US7268499B2 (en) | 2000-09-19 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and method of driving thereof |
| JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2009259395A (ja) * | 2009-08-06 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| JP2012181540A (ja) * | 2000-08-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 携帯情報装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
| JPH0968719A (ja) * | 1995-09-01 | 1997-03-11 | Pioneer Video Corp | 反射型液晶表示装置 |
| JPH09159993A (ja) * | 1995-12-05 | 1997-06-20 | Toshiba Corp | 液晶表示装置 |
-
1999
- 1999-02-05 JP JP11028109A patent/JP2000227608A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
| JPH095789A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 液晶表示装置 |
| JPH0968719A (ja) * | 1995-09-01 | 1997-03-11 | Pioneer Video Corp | 反射型液晶表示装置 |
| JPH09159993A (ja) * | 1995-12-05 | 1997-06-20 | Toshiba Corp | 液晶表示装置 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180495B1 (en) | 1999-10-18 | 2007-02-20 | Seiko Epson Corporation | Display device having a display drive section |
| WO2001029814A1 (fr) * | 1999-10-18 | 2001-04-26 | Seiko Epson Corporation | Ecran |
| JP2012181540A (ja) * | 2000-08-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 携帯情報装置 |
| US6873320B2 (en) | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
| US6965365B2 (en) | 2000-09-05 | 2005-11-15 | Kabushiki Kaisha Toshiba | Display apparatus and driving method thereof |
| JP2002082656A (ja) * | 2000-09-06 | 2002-03-22 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| JP2002169511A (ja) * | 2000-09-19 | 2002-06-14 | Semiconductor Energy Lab Co Ltd | 自発光装置およびその駆動方法 |
| US8686928B2 (en) | 2000-09-19 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and method of driving thereof |
| US7268499B2 (en) | 2000-09-19 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and method of driving thereof |
| JP2002108318A (ja) * | 2000-09-28 | 2002-04-10 | Toshiba Corp | 薄膜半導体表示装置 |
| US6894674B2 (en) | 2000-12-06 | 2005-05-17 | Sony Corporation | Timing generation circuit for display apparatus and display apparatus incorporating the same |
| WO2002047061A1 (fr) * | 2000-12-06 | 2002-06-13 | Sony Corporation | Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier |
| US7432906B2 (en) | 2000-12-06 | 2008-10-07 | Sony Corporation | Timing generation circuit for display apparatus and display apparatus incorporating the same |
| US6853370B2 (en) | 2001-01-10 | 2005-02-08 | Sharp Kabushiki Kaisha | Display device with electro-optical element activated from plural memory elements |
| KR100417572B1 (ko) * | 2001-01-10 | 2004-02-05 | 샤프 가부시키가이샤 | 표시장치 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| US7057587B2 (en) | 2001-07-04 | 2006-06-06 | Sharp Kabushiki Kaisha | Display apparatus and portable device |
| US7042447B2 (en) | 2001-08-30 | 2006-05-09 | Sharp Kabushiki Kaisha | Display device and display method |
| KR100495044B1 (ko) * | 2001-08-30 | 2005-06-14 | 샤프 가부시키가이샤 | 표시장치 및 표시방법 |
| US7262756B2 (en) | 2002-11-06 | 2007-08-28 | Sharp Kabushiki Kaisha | Display apparatus |
| US7973752B2 (en) | 2002-11-06 | 2011-07-05 | Sharp Kabushiki Kaisha | Display apparatus |
| CN1302452C (zh) * | 2002-11-06 | 2007-02-28 | 夏普株式会社 | 显示装置 |
| JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8643583B2 (en) | 2007-01-12 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9171492B2 (en) | 2007-01-12 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9734802B2 (en) | 2007-01-12 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2009259395A (ja) * | 2009-08-06 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075505A (en) | Active matrix liquid crystal display | |
| CN100481194C (zh) | 有源矩阵显示器件及其驱动方法 | |
| EP0750288B1 (en) | Liquid crystal display | |
| JP3630489B2 (ja) | 液晶表示装置 | |
| US6771241B2 (en) | Active matrix type display device | |
| EP1189193A2 (en) | Active matrix display device | |
| JPH0772511A (ja) | 画像表示装置 | |
| JP2000227608A (ja) | 液晶表示装置 | |
| JP2001092424A (ja) | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ | |
| JP4277891B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| TW536645B (en) | Flat display apparatus | |
| EP2360671A1 (en) | Liquid crystal display and method of driving the same | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| JP3436478B2 (ja) | 液晶表示装置および計算機システム | |
| JPH09329807A (ja) | 液晶表示装置 | |
| TWI280559B (en) | Flat-panel display device | |
| JP2003263137A (ja) | 液晶表示装置 | |
| JPH0980386A (ja) | 液晶表示装置 | |
| KR100614489B1 (ko) | 라인 구동 회로, 전기 광학 장치 및 표시 장치 | |
| US7053876B2 (en) | Flat panel display device having digital memory provided in each pixel | |
| JP3975633B2 (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
| JPH11265172A (ja) | 表示装置および液晶表示装置 | |
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| JPH09243996A (ja) | 液晶表示装置、液晶表示システム及びコンピュータシステム | |
| JP4630410B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |