JP2000347623A - エレクトロルミネセンス表示装置 - Google Patents
エレクトロルミネセンス表示装置Info
- Publication number
- JP2000347623A JP2000347623A JP11219366A JP21936699A JP2000347623A JP 2000347623 A JP2000347623 A JP 2000347623A JP 11219366 A JP11219366 A JP 11219366A JP 21936699 A JP21936699 A JP 21936699A JP 2000347623 A JP2000347623 A JP 2000347623A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- electroluminescent
- transistors
- driving
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 製造工程の簡素化を図りエレクトロルミネセ
ンス素子に流れる電流値の調整を簡単にし動作を安定さ
せたエレクトロルミネセンス表示装置の提供。 【解決手段】 このエレクトロルミネセンス表示装置１
は、１画素のエレクトロルミネセンス素子を複数画素分
配置して表示部を構成してなる。１画素分エレクトロル
ミネセンス素子３０を駆動する駆動回路５０は次のよう
に構成されている。すなわち、駆動退路５０は、１画素
分のエレクトロルミネセンス素子３０を駆動する複数の
駆動トランジスタＱ１，Ｑ２，Ｑ３と、各駆動トランジ
スタＱ１，Ｑ２，Ｑ３にそれぞれ直列接続され前記エレ
クトロルミネセンス素子への電流値を規制する抵抗Ｒ
１，Ｒ２，Ｒ３とからなる。前記各駆動トランジスタＱ
１，Ｑ２，Ｑ３を選択して動作させることにより複数階
調の表示を可能としている。
ンス素子に流れる電流値の調整を簡単にし動作を安定さ
せたエレクトロルミネセンス表示装置の提供。 【解決手段】 このエレクトロルミネセンス表示装置１
は、１画素のエレクトロルミネセンス素子を複数画素分
配置して表示部を構成してなる。１画素分エレクトロル
ミネセンス素子３０を駆動する駆動回路５０は次のよう
に構成されている。すなわち、駆動退路５０は、１画素
分のエレクトロルミネセンス素子３０を駆動する複数の
駆動トランジスタＱ１，Ｑ２，Ｑ３と、各駆動トランジ
スタＱ１，Ｑ２，Ｑ３にそれぞれ直列接続され前記エレ
クトロルミネセンス素子への電流値を規制する抵抗Ｒ
１，Ｒ２，Ｒ３とからなる。前記各駆動トランジスタＱ
１，Ｑ２，Ｑ３を選択して動作させることにより複数階
調の表示を可能としている。
Description
【０００１】
【発明の属する技術分野】本発明は１画素のエレクトロ
ルミネセンス素子を複数画素分配置して表示部を構成し
たエレクトロルミネセンス表示装置に係り、特に表示部
を構成する各１画素分のエレクトロルミネセンス素子が
複数の駆動トランジスタで選択的に駆動されるようにし
たことにより階調表示を可能としたエレクトロルミネセ
ンス表示装置に関する。
ルミネセンス素子を複数画素分配置して表示部を構成し
たエレクトロルミネセンス表示装置に係り、特に表示部
を構成する各１画素分のエレクトロルミネセンス素子が
複数の駆動トランジスタで選択的に駆動されるようにし
たことにより階調表示を可能としたエレクトロルミネセ
ンス表示装置に関する。
【０００２】
【従来の技術】従来のエレクトロルミネセンス表示装置
は、エレクトロルミネセンス素子からなる表示部と、当
該表示部を駆動する駆動回路とから構成されているもの
が知られている。
は、エレクトロルミネセンス素子からなる表示部と、当
該表示部を駆動する駆動回路とから構成されているもの
が知られている。
【０００３】このエレクトロルミネセンス表示装置にお
ける表示部は、１画素のエレクトロルミネセンス素子を
複数画素分配置してなる。また、このエレクトロルミネ
センス表示装置における駆動回路は、例えば特開平８−
１２９３５９号公報に記載されているように、その表示
部を構成する各１画素分のエレクトロルミネセンス素子
を複数の駆動トランジスタで選択的に駆動できるように
したものである。さらに、駆動回路について具体的に説
明すると、複数の駆動トランジスタは並列接続されてい
る。これら並列接続した駆動トランジスタはエレクトロ
ルミネセンス素子に直列接続されており、さらに、これ
ら直列接続した回路が電源に接続されている。
ける表示部は、１画素のエレクトロルミネセンス素子を
複数画素分配置してなる。また、このエレクトロルミネ
センス表示装置における駆動回路は、例えば特開平８−
１２９３５９号公報に記載されているように、その表示
部を構成する各１画素分のエレクトロルミネセンス素子
を複数の駆動トランジスタで選択的に駆動できるように
したものである。さらに、駆動回路について具体的に説
明すると、複数の駆動トランジスタは並列接続されてい
る。これら並列接続した駆動トランジスタはエレクトロ
ルミネセンス素子に直列接続されており、さらに、これ
ら直列接続した回路が電源に接続されている。
【０００４】そして、各駆動トランジスタは、それぞれ
相互コンダクタンスを異にしたもので構成されている。
各駆動トランジスタには、駆動電圧を保持するラッチ回
路が設けられている。これらラッチ回路は、選択トラン
ジスタに接続されており、この選択トランジスタから供
給されるアナログ駆動電圧を保持できるようになってい
る。
相互コンダクタンスを異にしたもので構成されている。
各駆動トランジスタには、駆動電圧を保持するラッチ回
路が設けられている。これらラッチ回路は、選択トラン
ジスタに接続されており、この選択トランジスタから供
給されるアナログ駆動電圧を保持できるようになってい
る。
【０００５】駆動トランジスタは、ラッチ回路に蓄積さ
れた駆動電圧にしたがった電流を流し、エレクトロルミ
ネセンス素子に流れる電流値を制御している。
れた駆動電圧にしたがった電流を流し、エレクトロルミ
ネセンス素子に流れる電流値を制御している。
【０００６】
【発明が解決しようとする課題】このようなエレクトロ
ルミネセンス表示装置であるため、駆動トランジスタの
特性（しきい値、移動度）がエレクトロルミネセンス素
子毎にばらついていると、画素毎のエレクトロルミネセ
ンス素子を流れる電流値にばらつきを生じ、画素によっ
て輝度がばらつくという問題点があった。
ルミネセンス表示装置であるため、駆動トランジスタの
特性（しきい値、移動度）がエレクトロルミネセンス素
子毎にばらついていると、画素毎のエレクトロルミネセ
ンス素子を流れる電流値にばらつきを生じ、画素によっ
て輝度がばらつくという問題点があった。
【０００７】また、各駆動トランジスタの相互コンダク
タンスを個々に異ならせることは製造工程が複雑にな
り、好ましくないという問題もあった。
タンスを個々に異ならせることは製造工程が複雑にな
り、好ましくないという問題もあった。
【０００８】さらに、各駆動トランジスタのラッチ回路
にアナログ駆動電圧を与えることは、そのアナログ駆動
電圧を設定することについて細かい調整が必要となると
いう問題もあり、また、周囲温度や使用の状態により動
作状態が不安定になるという問題もあった。
にアナログ駆動電圧を与えることは、そのアナログ駆動
電圧を設定することについて細かい調整が必要となると
いう問題もあり、また、周囲温度や使用の状態により動
作状態が不安定になるという問題もあった。
【０００９】そこで、本発明の目的は、上述した問題点
を解決し、製造工程の簡素化を図り、かつ、エレクトロ
ルミネセンス素子に流れる電流値の調整を簡単にし、か
つ、動作を安定させたエレクトロルミネセンス表示装置
を提供することにある。
を解決し、製造工程の簡素化を図り、かつ、エレクトロ
ルミネセンス素子に流れる電流値の調整を簡単にし、か
つ、動作を安定させたエレクトロルミネセンス表示装置
を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るエレクトロルミネセンス表示装置は、
１画素分のエレクトロルミネセンス素子を複数画素分配
置して表示部を構成してなるエレクトロルミネセンス表
示装置において、１画素分のエレクトロルミネセンス素
子を駆動する複数の駆動トランジスタと、前記各駆動ト
ランジスタにそれぞれ直列接続され前記エレクトロルミ
ネセンス素子への電流値を規制する抵抗とを備え、前記
各駆動トランジスタを選択して動作させることにより複
数階調の表示を可能としたことを特徴とするものであ
る。
に、本発明に係るエレクトロルミネセンス表示装置は、
１画素分のエレクトロルミネセンス素子を複数画素分配
置して表示部を構成してなるエレクトロルミネセンス表
示装置において、１画素分のエレクトロルミネセンス素
子を駆動する複数の駆動トランジスタと、前記各駆動ト
ランジスタにそれぞれ直列接続され前記エレクトロルミ
ネセンス素子への電流値を規制する抵抗とを備え、前記
各駆動トランジスタを選択して動作させることにより複
数階調の表示を可能としたことを特徴とするものであ
る。
【００１１】本発明によれば、駆動トランジスタはデジ
タル動作するだけであってアナログ動作させないので動
作が安定しており、しかも、エレクトロルミネセンス素
子に流れる電流値を抵抗によって簡単に規制させること
ができるため調整が容易である。
タル動作するだけであってアナログ動作させないので動
作が安定しており、しかも、エレクトロルミネセンス素
子に流れる電流値を抵抗によって簡単に規制させること
ができるため調整が容易である。
【００１２】本発明の他の形態では、前記各駆動トラン
ジスタは実質的に同一相互コンダクタンスを備え、前記
各抵抗は抵抗値がそれぞれ異なるものであることを特徴
としている。これにより、抵抗値の設定が容易なことか
ら電流値の設定を確実にできる。
ジスタは実質的に同一相互コンダクタンスを備え、前記
各抵抗は抵抗値がそれぞれ異なるものであることを特徴
としている。これにより、抵抗値の設定が容易なことか
ら電流値の設定を確実にできる。
【００１３】また、前記各駆動トランジスタは、薄膜ト
ランジスタであって、ゲートの幅（Ｗ）と長さ（Ｌ）の
比（Ｗ／Ｌ）が等しいことを特徴とする。
ランジスタであって、ゲートの幅（Ｗ）と長さ（Ｌ）の
比（Ｗ／Ｌ）が等しいことを特徴とする。
【００１４】また、前記各駆動トランジスタはほぼ同一
特性を持つことを特徴とする。これにより、各駆動トラ
ンジスタを製造する工程を同一化することができる。
特性を持つことを特徴とする。これにより、各駆動トラ
ンジスタを製造する工程を同一化することができる。
【００１５】また、前記各抵抗は、電流方向の長さが異
なることによりその抵抗値が異なることを特徴とする。
なることによりその抵抗値が異なることを特徴とする。
【００１６】本発明の他の形態では、前記各駆動トラン
ジスタは、前記各駆動トランジスタのゲートが、コンデ
ンサを介して電源に接続している。
ジスタは、前記各駆動トランジスタのゲートが、コンデ
ンサを介して電源に接続している。
【００１７】そして、前記各駆動トランジスタのゲート
に接続するコンデンサは、各駆動トランジスタのゲート
が延設された部分と、電源に接続する共通の電極との間
に形成されている。
に接続するコンデンサは、各駆動トランジスタのゲート
が延設された部分と、電源に接続する共通の電極との間
に形成されている。
【００１８】また、他の形態において、前記各駆動トラ
ンジスタは、夫々選択トランジスタにより選択して動作
されることが好ましい。
ンジスタは、夫々選択トランジスタにより選択して動作
されることが好ましい。
【００１９】本発明の他の形態では、前記各駆動トラン
ジスタを選択する選択トランジスタの電流方向が同一で
あることを特徴とする。
ジスタを選択する選択トランジスタの電流方向が同一で
あることを特徴とする。
【００２０】本発明の他の形態では、前記各駆動トラン
ジスタの電流方向が同一であることを特徴とする。
ジスタの電流方向が同一であることを特徴とする。
【００２１】本発明の他の形態では、前記複数階調の表
示は、動作させる駆動トランジスタの組み合わせにより
行うことを特徴としている。
示は、動作させる駆動トランジスタの組み合わせにより
行うことを特徴としている。
【００２２】本発明の他の形態では、前記駆動トランジ
スタがポリシリコン薄膜トランジスタであることを特徴
としている。これにより、駆動トランジスタの占有面積
を縮小することができる。また、スイッチングスピード
を向上させることもできる。
スタがポリシリコン薄膜トランジスタであることを特徴
としている。これにより、駆動トランジスタの占有面積
を縮小することができる。また、スイッチングスピード
を向上させることもできる。
【００２３】本発明の他の形態では、前記エレクトロル
ミネセンス素子が有機エレクトロルミネセンス素子であ
ることを特徴としている。
ミネセンス素子が有機エレクトロルミネセンス素子であ
ることを特徴としている。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２５】図１は、本発明の実施の形態に係るエレク
トロルミネセンス表示装置を示す図である。この図１に
おいて、エレクトロルミネセンス表示装置１は、複数の
エレクトロルミネセンス素子によって構成される表示部
３と、この表示部３を駆動する駆動回路５とからなる。
このエレクトロルミネセンス表示装置１において、表示
部３は、１画素のエレクトロルミネセンス素子を複数画
素分配置して構成されている。この駆動回路５には、エ
レクトロルミネセンス素子を選択するとともに階調表示
をさせる選択信号Ｓｔ１，Ｓｔ２，・・・と、画像信号
Ｓｇ１，Ｓｇ２，・・・とが入力されている。
トロルミネセンス表示装置を示す図である。この図１に
おいて、エレクトロルミネセンス表示装置１は、複数の
エレクトロルミネセンス素子によって構成される表示部
３と、この表示部３を駆動する駆動回路５とからなる。
このエレクトロルミネセンス表示装置１において、表示
部３は、１画素のエレクトロルミネセンス素子を複数画
素分配置して構成されている。この駆動回路５には、エ
レクトロルミネセンス素子を選択するとともに階調表示
をさせる選択信号Ｓｔ１，Ｓｔ２，・・・と、画像信号
Ｓｇ１，Ｓｇ２，・・・とが入力されている。
【００２６】この選択信号Ｓｔ１，Ｓｔ２，・・・と画
像信号Ｓｇ１，Ｓｇ２，・・・との駆動信号によって各
画素のエレクトロルミネセンス素子が点灯／消灯し、ま
た、階調表示が可能になっている。
像信号Ｓｇ１，Ｓｇ２，・・・との駆動信号によって各
画素のエレクトロルミネセンス素子が点灯／消灯し、ま
た、階調表示が可能になっている。
【００２７】図２は、同エレクトロルミネセンス表示装
置の１画素分のエレクトロルミネセンス素子と駆動回路
を示す回路図である。この図２において、符号３０は１
画素分のエレクトロルミネセンス素子であり、エレクト
ロルミネセンス素子３０は、図２では、タイオードとし
て表示されている。このエレクトロルミネセンス素子３
０のカソードはアースに接続されている。また、エレク
トロルミネセンス素子３０のアノードは、抵抗Ｒ１，Ｒ
２，Ｒ３の各一端に接続されている。
置の１画素分のエレクトロルミネセンス素子と駆動回路
を示す回路図である。この図２において、符号３０は１
画素分のエレクトロルミネセンス素子であり、エレクト
ロルミネセンス素子３０は、図２では、タイオードとし
て表示されている。このエレクトロルミネセンス素子３
０のカソードはアースに接続されている。また、エレク
トロルミネセンス素子３０のアノードは、抵抗Ｒ１，Ｒ
２，Ｒ３の各一端に接続されている。
【００２８】また、１画素分のエレクトロルミネセンス
素子３０を駆動する駆動回路５０は、次のように構成さ
れている。抵抗Ｒ１の他端はポリシリコン薄膜トランジ
スタ（駆動トランジスタ）Ｑ１の一方の電極（ドレイ
ン）に、抵抗Ｒ２の他端は駆動トランジスタＱ２の一方
の電極（ドレイン）に、抵抗Ｒ３の他端は駆動トランジ
スタＱ３の一方の電極（ドレイン）に、それぞれ接続さ
れている。また、各駆動トランジスタＱ１，Ｑ２，Ｑ３
の各他方の電極（ソース）は電源Ｖの正極に接続されて
いる。
素子３０を駆動する駆動回路５０は、次のように構成さ
れている。抵抗Ｒ１の他端はポリシリコン薄膜トランジ
スタ（駆動トランジスタ）Ｑ１の一方の電極（ドレイ
ン）に、抵抗Ｒ２の他端は駆動トランジスタＱ２の一方
の電極（ドレイン）に、抵抗Ｒ３の他端は駆動トランジ
スタＱ３の一方の電極（ドレイン）に、それぞれ接続さ
れている。また、各駆動トランジスタＱ１，Ｑ２，Ｑ３
の各他方の電極（ソース）は電源Ｖの正極に接続されて
いる。
【００２９】駆動トランジスタＱ１のゲートは、コンデ
ンサＣ１を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ４の一方の電極（ドレイン）に接続
されている。
ンサＣ１を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ４の一方の電極（ドレイン）に接続
されている。
【００３０】駆動トランジスタＱ２のゲートは、コンデ
ンサＣ２を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ５の一方の電極（ドレイン）に接続
されている。駆動トランジスタＱ３のゲートは、コンデ
ンサＣ３を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ６の一方の電極（ドレイン）に接続
されている。
ンサＣ２を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ５の一方の電極（ドレイン）に接続
されている。駆動トランジスタＱ３のゲートは、コンデ
ンサＣ３を介して電源Ｖの正極に接続されるとともに、
選択トランジスタＱ６の一方の電極（ドレイン）に接続
されている。
【００３１】また、選択トランジスタＱ４のゲートには
選択信号Ｓｔ１が、選択トランジスタＱ５のゲートには
選択信号Ｓｔ２が、選択トランジスタＱ６のゲートには
選択信号Ｓｔ３がそれぞれ供給されるようになってい
る。また、選択トランジスタＱ４の他方の電極（ソー
ス）には画像信号Ｓｇ１が、選択トランジスタＱ５の他
方の電極（ソース）には画像信号Ｓｇ２が、選択トラン
ジスタＱ６の他方の電極（ソース）には画像信号Ｓｇ３
が、それぞれ供給されるようになっている。
選択信号Ｓｔ１が、選択トランジスタＱ５のゲートには
選択信号Ｓｔ２が、選択トランジスタＱ６のゲートには
選択信号Ｓｔ３がそれぞれ供給されるようになってい
る。また、選択トランジスタＱ４の他方の電極（ソー
ス）には画像信号Ｓｇ１が、選択トランジスタＱ５の他
方の電極（ソース）には画像信号Ｓｇ２が、選択トラン
ジスタＱ６の他方の電極（ソース）には画像信号Ｓｇ３
が、それぞれ供給されるようになっている。
【００３２】このように上記駆動回路５０は、１画素分
のエレクトロルミネセンス素子３０を駆動する複数の駆
動トランジスタＱ１，Ｑ２，Ｑ３と、前記各駆動トラン
ジスタＱ１，Ｑ２，Ｑ３にそれぞれ直列接続され前記エ
レクトロルミネセンス素子３０への電流値を規制する抵
抗Ｒ１，Ｒ２，Ｒ３とを備えたものである。選択トラン
ジスタＱ４，Ｑ５，Ｑ６は、選択信号Ｓｔ１，Ｓｔ２，
Ｓｔ３、画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３によって選択
されて動作し、前記各駆動トランジスタＱ１，Ｑ２，Ｑ
３を作動させるようになっている。
のエレクトロルミネセンス素子３０を駆動する複数の駆
動トランジスタＱ１，Ｑ２，Ｑ３と、前記各駆動トラン
ジスタＱ１，Ｑ２，Ｑ３にそれぞれ直列接続され前記エ
レクトロルミネセンス素子３０への電流値を規制する抵
抗Ｒ１，Ｒ２，Ｒ３とを備えたものである。選択トラン
ジスタＱ４，Ｑ５，Ｑ６は、選択信号Ｓｔ１，Ｓｔ２，
Ｓｔ３、画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３によって選択
されて動作し、前記各駆動トランジスタＱ１，Ｑ２，Ｑ
３を作動させるようになっている。
【００３３】また、上記各駆動トランジスタＱ１，Ｑ
２，Ｑ３は、ほぼ同一特性、特にほぼ同一相互コンダク
タンスを備えたもので構成すればよい。すなわち、各駆
動トランジスタＱ１，Ｑ２，Ｑ３は、薄膜トランジスタ
として製造するときに、ゲートの幅（Ｗ）とゲートの長
さ（Ｌ）との比（Ｗ／Ｌ）を等しくすることにより、相
互コンダクタンスをほぼ等しいものとする。また、前記
各抵抗Ｒ１，Ｒ２，Ｒ３は、抵抗値がそれぞれ異なるも
ので構成している。
２，Ｑ３は、ほぼ同一特性、特にほぼ同一相互コンダク
タンスを備えたもので構成すればよい。すなわち、各駆
動トランジスタＱ１，Ｑ２，Ｑ３は、薄膜トランジスタ
として製造するときに、ゲートの幅（Ｗ）とゲートの長
さ（Ｌ）との比（Ｗ／Ｌ）を等しくすることにより、相
互コンダクタンスをほぼ等しいものとする。また、前記
各抵抗Ｒ１，Ｒ２，Ｒ３は、抵抗値がそれぞれ異なるも
ので構成している。
【００３４】このような構造のエレクトロルミネセンス
表示装置の１画素分の回路の動作を説明する。
表示装置の１画素分の回路の動作を説明する。
【００３５】選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３が３つ同
時にオンになると、選択トランジスタＱ４，Ｑ５，Ｑ６
が選択される。一方、当該選択信号に同期してハイ
（「Ｈ」）またはロー（「Ｌ」）のデジタル画像信号Ｓ
ｇ１，Ｓｇ２，及び／又はＳｇ３を選択トランジスタＱ
４，Ｑ５，Ｑ６に供給すると、対応する選択トランジス
タを通じてコンデンサＣ１，コンデンサＣ２，及び／又
はコンデンサＣ３に電荷が蓄積され、「Ｈ」または
「Ｌ」が保持される。
時にオンになると、選択トランジスタＱ４，Ｑ５，Ｑ６
が選択される。一方、当該選択信号に同期してハイ
（「Ｈ」）またはロー（「Ｌ」）のデジタル画像信号Ｓ
ｇ１，Ｓｇ２，及び／又はＳｇ３を選択トランジスタＱ
４，Ｑ５，Ｑ６に供給すると、対応する選択トランジス
タを通じてコンデンサＣ１，コンデンサＣ２，及び／又
はコンデンサＣ３に電荷が蓄積され、「Ｈ」または
「Ｌ」が保持される。
【００３６】そのコンデンサＣ１，コンデンサＣ２，及
び／又はコンデンサＣ３に保持された電圧により、駆動
トランジスタＱ１，Ｑ２，及び／又はＱ３のゲートに電
圧がかかり、対応する駆動トランジスタはオン状態にな
る。そして、電源Ｖの正極から駆動トランジスタＱ１，
Ｑ２，及び／又はＱ３を通り、抵抗Ｒ１，Ｒ２，及び／
又はＲ３を通ってエレクトロルミネセンス素子３０に電
圧が供給されて、エレクトロルミネセンス素子３０に電
流が流れる。この電流値は、抵抗Ｒ１，Ｒ２，及びＲ３
によって規制される。
び／又はコンデンサＣ３に保持された電圧により、駆動
トランジスタＱ１，Ｑ２，及び／又はＱ３のゲートに電
圧がかかり、対応する駆動トランジスタはオン状態にな
る。そして、電源Ｖの正極から駆動トランジスタＱ１，
Ｑ２，及び／又はＱ３を通り、抵抗Ｒ１，Ｒ２，及び／
又はＲ３を通ってエレクトロルミネセンス素子３０に電
圧が供給されて、エレクトロルミネセンス素子３０に電
流が流れる。この電流値は、抵抗Ｒ１，Ｒ２，及びＲ３
によって規制される。
【００３７】そして、駆動回路５０は駆動トランジスタ
Ｑ１，Ｑ２，Ｑ３の３個を備えていることから、駆動ト
ランジスタＱ１，Ｑ２，Ｑ３のオン状態を選択すること
により、オンさせる駆動トランジスタの組み合わせを２
３（＝８）通り形成することができる。これにより、２
３（＝８）通りの電流値をエレクトロルミネセンス素子
３０に流すことができる。これにより、エレクトロルミ
ネセンス素子３０を８通りの階調に発光させることがで
きる。
Ｑ１，Ｑ２，Ｑ３の３個を備えていることから、駆動ト
ランジスタＱ１，Ｑ２，Ｑ３のオン状態を選択すること
により、オンさせる駆動トランジスタの組み合わせを２
３（＝８）通り形成することができる。これにより、２
３（＝８）通りの電流値をエレクトロルミネセンス素子
３０に流すことができる。これにより、エレクトロルミ
ネセンス素子３０を８通りの階調に発光させることがで
きる。
【００３８】ここで、抵抗Ｒ１，Ｒ２，Ｒ３の値と、駆
動トランジスタＱのオン抵抗をｒとし、エレクトロルミ
ネセンス素子３０は電流値に比例した輝度で点灯するも
のとすると、例えば、 （Ｒ１＋ｒ）：（Ｒ２＋ｒ）：（Ｒ３＋ｒ）＝１：２：
４ となるように設定する。
動トランジスタＱのオン抵抗をｒとし、エレクトロルミ
ネセンス素子３０は電流値に比例した輝度で点灯するも
のとすると、例えば、 （Ｒ１＋ｒ）：（Ｒ２＋ｒ）：（Ｒ３＋ｒ）＝１：２：
４ となるように設定する。
【００３９】したがって、駆動トランジスタＱ１，Ｑ
２，Ｑ３をオンとする組み合わせを表１のようにするこ
とにより、エレクトロルミネセンス素子３０に流す電流
を８段階に制御することができる。すなわち、エレクト
ロルミネセンス素子３０を８階調の輝度で表示させるこ
とができる。
２，Ｑ３をオンとする組み合わせを表１のようにするこ
とにより、エレクトロルミネセンス素子３０に流す電流
を８段階に制御することができる。すなわち、エレクト
ロルミネセンス素子３０を８階調の輝度で表示させるこ
とができる。
【００４０】
【表１】 これら駆動トランジスタＱ１，Ｑ２，Ｑ３を駆動する信
号は、画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３により各画素に
供給される。
号は、画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３により各画素に
供給される。
【００４１】なお、以上の回路動作の説明は、選択信号
Ｓｔ１，Ｓｔ２，Ｓｔ３が３つ同時にオンになった場
合、即ち選択トランジスタＱ４，Ｑ５，Ｑ６が同時に選
択された場合を取り上げたが、これに限らず、選択トラ
ンジスタＱ４，Ｑ５，Ｑ６の選択時間をずらし、画像信
号Ｓｇ１，Ｓｇ２，Ｓｇ３との組み合わせのバリエーシ
ョンにより、種々の信号電圧の与え方も可能である。
Ｓｔ１，Ｓｔ２，Ｓｔ３が３つ同時にオンになった場
合、即ち選択トランジスタＱ４，Ｑ５，Ｑ６が同時に選
択された場合を取り上げたが、これに限らず、選択トラ
ンジスタＱ４，Ｑ５，Ｑ６の選択時間をずらし、画像信
号Ｓｇ１，Ｓｇ２，Ｓｇ３との組み合わせのバリエーシ
ョンにより、種々の信号電圧の与え方も可能である。
【００４２】次に、上記エレクトロルミネセンス表示装
置１の回路構成を基板上に実現するための素子構造につ
いて説明する。図３は、エレクトロルミネセンス表示装
置の１画素分の素子配置の一例を平面的に示した図であ
る。
置１の回路構成を基板上に実現するための素子構造につ
いて説明する。図３は、エレクトロルミネセンス表示装
置の１画素分の素子配置の一例を平面的に示した図であ
る。
【００４３】図３に示されるように、エレクトロルミネ
センス表示装置１は全体として略長方形の平面形状を備
えている。このエレクトロルミネセンス表示装置１のう
ち図示右側の領域に、エレクトロルミネセンス素子から
なる逆Ｌ字状のＥＬ領域が配されている。当該ＥＬ領域
の上面全体は、電極（陰極）に覆われている。
センス表示装置１は全体として略長方形の平面形状を備
えている。このエレクトロルミネセンス表示装置１のう
ち図示右側の領域に、エレクトロルミネセンス素子から
なる逆Ｌ字状のＥＬ領域が配されている。当該ＥＬ領域
の上面全体は、電極（陰極）に覆われている。
【００４４】ＥＬ領域は、その下面全体を、ＩＴＯから
なる透明電極に覆われている。透明電極ＩＴＯは、アル
ミニウムの配線ＡＬ４を介してコンタクトホールｈ１〜
ｈ３に接続され、抵抗Ｒ１，Ｒ２，Ｒ３の各一端に接続
されている。これらの抵抗はポリシリコンからなり、抵
抗の電流方向の長さを各抵抗間で異なるようにして、抵
抗値が異なるようになっている。具体的には、抵抗Ｒ３
が最も長く、抵抗Ｒ２がこれに次ぎ、抵抗Ｒ１が最も短
くなっている。これらの抵抗は、エレクトロルミネセン
ス表示装置１のうち図示中央部上半分の領域に配され、
抵抗Ｒ３は最も外側に、抵抗Ｒ２はその次に、Ｒ１は最
も内側に配されている。
なる透明電極に覆われている。透明電極ＩＴＯは、アル
ミニウムの配線ＡＬ４を介してコンタクトホールｈ１〜
ｈ３に接続され、抵抗Ｒ１，Ｒ２，Ｒ３の各一端に接続
されている。これらの抵抗はポリシリコンからなり、抵
抗の電流方向の長さを各抵抗間で異なるようにして、抵
抗値が異なるようになっている。具体的には、抵抗Ｒ３
が最も長く、抵抗Ｒ２がこれに次ぎ、抵抗Ｒ１が最も短
くなっている。これらの抵抗は、エレクトロルミネセン
ス表示装置１のうち図示中央部上半分の領域に配され、
抵抗Ｒ３は最も外側に、抵抗Ｒ２はその次に、Ｒ１は最
も内側に配されている。
【００４５】抵抗Ｒ１，Ｒ２，Ｒ３の各他端は、コンタ
クトホールｈ４〜ｈ６を介してアルミ配線ＡＬ１〜ＡＬ
３に接続され、それぞれコンタクトホールｈ７〜ｈ９を
介して、駆動トランジスタＱ１，Ｑ２，Ｑ３の各一端
（ドレイン）に接続されている。各駆動トランジスタ
は、ソース及びドレイン領域をポリシリコンで形成した
ポリシリコン薄膜トランジスタである。３つの抵抗Ｒ
１，Ｒ２，Ｒ３の長さが異なっているので、駆動トラン
ジスタＱ１，Ｑ２，Ｑ３は図示左右方向に互いにずれた
位置に配されている。そして、いずれも同一の電流方
向、即ちトランジスタ内でキャリアの流れる方向が同一
となるように配されている。
クトホールｈ４〜ｈ６を介してアルミ配線ＡＬ１〜ＡＬ
３に接続され、それぞれコンタクトホールｈ７〜ｈ９を
介して、駆動トランジスタＱ１，Ｑ２，Ｑ３の各一端
（ドレイン）に接続されている。各駆動トランジスタ
は、ソース及びドレイン領域をポリシリコンで形成した
ポリシリコン薄膜トランジスタである。３つの抵抗Ｒ
１，Ｒ２，Ｒ３の長さが異なっているので、駆動トラン
ジスタＱ１，Ｑ２，Ｑ３は図示左右方向に互いにずれた
位置に配されている。そして、いずれも同一の電流方
向、即ちトランジスタ内でキャリアの流れる方向が同一
となるように配されている。
【００４６】駆動トランジスタＱ１，Ｑ２，Ｑ３の各他
方の電極（ソース）は、コンタクトホールｈ９〜ｈ１２
を介して各トランジスタに共通のアルミニウム電極（陽
極ＡＬ５）に接続されている。更に、駆動トランジスタ
Ｑ１，Ｑ２，Ｑ３の各ゲートｇ１，ｇ２，ｇ３は、上記
共通のアルミニウム電極ＡＬ５との間に、それぞれ容量
Ｃ１，Ｃ２，Ｃ３を形成している。駆動トランジスタＱ
１，Ｑ２，Ｑ３の各ゲートｇ１，ｇ２，ｇ３は、更に、
コンタクトホールｈ１３〜ｈ１５及びコンタクトホール
ｈ１６〜ｈ１８を介してそれぞれ選択トランジスタＱ
４，Ｑ５，Ｑ６の各一端（ドレイン）に接続されてい
る。ここで、駆動トランジスタＱ１，Ｑ２，Ｑ３が図示
左右方向に互いにずれた位置にあるため、各駆動トラン
ジスタのゲートから選択トランジスタＱ４，Ｑ５，Ｑ６
のドレインに対する接続線は、そのまま直線的に図示下
方に伸ばすだけで、互いに重なることなく各選択トラン
ジスタに接続することができる。
方の電極（ソース）は、コンタクトホールｈ９〜ｈ１２
を介して各トランジスタに共通のアルミニウム電極（陽
極ＡＬ５）に接続されている。更に、駆動トランジスタ
Ｑ１，Ｑ２，Ｑ３の各ゲートｇ１，ｇ２，ｇ３は、上記
共通のアルミニウム電極ＡＬ５との間に、それぞれ容量
Ｃ１，Ｃ２，Ｃ３を形成している。駆動トランジスタＱ
１，Ｑ２，Ｑ３の各ゲートｇ１，ｇ２，ｇ３は、更に、
コンタクトホールｈ１３〜ｈ１５及びコンタクトホール
ｈ１６〜ｈ１８を介してそれぞれ選択トランジスタＱ
４，Ｑ５，Ｑ６の各一端（ドレイン）に接続されてい
る。ここで、駆動トランジスタＱ１，Ｑ２，Ｑ３が図示
左右方向に互いにずれた位置にあるため、各駆動トラン
ジスタのゲートから選択トランジスタＱ４，Ｑ５，Ｑ６
のドレインに対する接続線は、そのまま直線的に図示下
方に伸ばすだけで、互いに重なることなく各選択トラン
ジスタに接続することができる。
【００４７】選択トランジスタＱ４，Ｑ５，Ｑ６の各他
端（ソース）は、それぞれコンタクトホールｈ１９〜ｈ
２１を介して画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３の信号線
に接続される。選択トランジスタＱ４，Ｑ５，Ｑ６の各
ゲートは、それぞれ選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３を
供給する各走査線に接続される。
端（ソース）は、それぞれコンタクトホールｈ１９〜ｈ
２１を介して画像信号Ｓｇ１，Ｓｇ２，Ｓｇ３の信号線
に接続される。選択トランジスタＱ４，Ｑ５，Ｑ６の各
ゲートは、それぞれ選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３を
供給する各走査線に接続される。
【００４８】図４は、図３のＡ−Ａ’線断面図である。
ガラス基板４１上には、例えばＳｉＯ２からなる下地酸
化膜４２が積層される。
ガラス基板４１上には、例えばＳｉＯ２からなる下地酸
化膜４２が積層される。
【００４９】その上には、ポリシリコン領域４３が形成
され、当該領域の図示左側の部分は駆動トランジスタＱ
３のソース及びドレインを構成し、図示右側の部分は電
流制御のための抵抗Ｒ３を構成する。
され、当該領域の図示左側の部分は駆動トランジスタＱ
３のソース及びドレインを構成し、図示右側の部分は電
流制御のための抵抗Ｒ３を構成する。
【００５０】下地酸化膜４２及びポリシリコン領域４３
の上には、絶縁膜の層４４が形成されている。この絶縁
膜の上には駆動トランジスタＱ３のゲート端子ｇ３が配
され、更にその上にも、当該ゲート端子ｇ３を包み込む
ように絶縁膜４５が形成されている。
の上には、絶縁膜の層４４が形成されている。この絶縁
膜の上には駆動トランジスタＱ３のゲート端子ｇ３が配
され、更にその上にも、当該ゲート端子ｇ３を包み込む
ように絶縁膜４５が形成されている。
【００５１】また、絶縁膜４４及び４５は一部がエッチ
ングされ、その上に、アルミ配線ＡＬ４、アルミ配線Ａ
Ｌ３及びアルミ電極ＡＬ５を構成するアルミ層４６が形
成される。その上面を絶縁膜４７が覆い、さらにその上
面には、ＩＴＯでなる透明電極が、抵抗Ｒ３を構成する
ポリシリコン領域４３と、アルミ層４６を通じて接続し
つつ、上記駆動トランジスタＱ３や抵抗Ｒ３と重ならな
いように図示右側の領域に延在する。この透明電極ＩＴ
Ｏの上面に、エレクトロルミネセンス素子ＥＬ及び絶縁
膜４８が積層されている。このエレクトロルミネセンス
素子及び絶縁膜４８の上面全体にわたって、陰極の層４
９が形成されている。
ングされ、その上に、アルミ配線ＡＬ４、アルミ配線Ａ
Ｌ３及びアルミ電極ＡＬ５を構成するアルミ層４６が形
成される。その上面を絶縁膜４７が覆い、さらにその上
面には、ＩＴＯでなる透明電極が、抵抗Ｒ３を構成する
ポリシリコン領域４３と、アルミ層４６を通じて接続し
つつ、上記駆動トランジスタＱ３や抵抗Ｒ３と重ならな
いように図示右側の領域に延在する。この透明電極ＩＴ
Ｏの上面に、エレクトロルミネセンス素子ＥＬ及び絶縁
膜４８が積層されている。このエレクトロルミネセンス
素子及び絶縁膜４８の上面全体にわたって、陰極の層４
９が形成されている。
【００５２】なお、この実施例では、抵抗Ｒ３と駆動ト
ランジスタＱ３のドレインとの接続部は、それぞれの端
部に別個のコンタクトホールｈ６及びｈ９を設け、これ
らコンタクトホール間をアルミニウム配線ＡＬ３で接続
している。これに対する変形例として、コンタクトホー
ルｈ６、ｈ９、アルミニウム配線ＡＬ３を設けることな
く、抵抗Ｒ３が直接駆動トランジスタＱ３のドレインに
接続されるようにポリシリコン層４３がつながれた設計
とすることもできる。抵抗Ｒ２と駆動トランジスタＱ
２、抵抗Ｒ１と駆動トランジスタＱ１の接続部も、同様
にポリシリコン層を直接つなげることができる。これに
より、駆動回路のスペースを節減することができる。
ランジスタＱ３のドレインとの接続部は、それぞれの端
部に別個のコンタクトホールｈ６及びｈ９を設け、これ
らコンタクトホール間をアルミニウム配線ＡＬ３で接続
している。これに対する変形例として、コンタクトホー
ルｈ６、ｈ９、アルミニウム配線ＡＬ３を設けることな
く、抵抗Ｒ３が直接駆動トランジスタＱ３のドレインに
接続されるようにポリシリコン層４３がつながれた設計
とすることもできる。抵抗Ｒ２と駆動トランジスタＱ
２、抵抗Ｒ１と駆動トランジスタＱ１の接続部も、同様
にポリシリコン層を直接つなげることができる。これに
より、駆動回路のスペースを節減することができる。
【００５３】本発明の実施の形態によれば、次のような
利点がある。
利点がある。
【００５４】（１）各駆動トランジスタＱ１，Ｑ２，Ｑ
３はデジタル動作するだけであってアナログ動作させな
いので動作が安定している。
３はデジタル動作するだけであってアナログ動作させな
いので動作が安定している。
【００５５】（２）エレクトロルミネセンス素子に流れ
る電流値は抵抗によって簡単に規制させることができる
ため調整が容易である。
る電流値は抵抗によって簡単に規制させることができる
ため調整が容易である。
【００５６】（３）前記各駆動トランジスタはほぼ同一
特性を持つもので構成したので、駆動トランジスタを製
造する工程が同一の製造工程ですむ。
特性を持つもので構成したので、駆動トランジスタを製
造する工程が同一の製造工程ですむ。
【００５７】（４）前記駆動トランジスタはポリシリコ
ン薄膜トランジスタで構成したので、占有面積が少なく
て済み、駆動回路全体を小型化することができる。ま
た、スイッチングスピードを向上させることもできる。
ン薄膜トランジスタで構成したので、占有面積が少なく
て済み、駆動回路全体を小型化することができる。ま
た、スイッチングスピードを向上させることもできる。
【００５８】なお、上記回路の説明は、１画素分のエレ
クトロルミネセンス素子３０について説明したが、表示
部を構成する他のエレクトロルミネセンス素子について
も全く同様に動作する。
クトロルミネセンス素子３０について説明したが、表示
部を構成する他のエレクトロルミネセンス素子について
も全く同様に動作する。
【００５９】また、上記実施の形態では、エレクトロル
ミネセンス素子は電流値に比例して輝度が変化するもの
として説明したが、もちろん、輝度が電流値に比例しな
いものがあり、この場合には、輝度の階調が表れるよう
に電流設定すればよい。
ミネセンス素子は電流値に比例して輝度が変化するもの
として説明したが、もちろん、輝度が電流値に比例しな
いものがあり、この場合には、輝度の階調が表れるよう
に電流設定すればよい。
【００６０】さらに、上記実施の形態では、駆動トラン
ジスタＱ１，Ｑ２，Ｑ３の３個で構成したが、階調数が
少なくてよければ２つの駆動トランジスタで構成しても
よいし、さらに多くの階調を得たい場合には駆動トラン
ジスタを４つ以上で構成すればよい。
ジスタＱ１，Ｑ２，Ｑ３の３個で構成したが、階調数が
少なくてよければ２つの駆動トランジスタで構成しても
よいし、さらに多くの階調を得たい場合には駆動トラン
ジスタを４つ以上で構成すればよい。
【００６１】上記実施の形態では、エレクトロルミネッ
センス素子として、例えば、有機エレクトロルミネッセ
ンス素子を用いることができる。
センス素子として、例えば、有機エレクトロルミネッセ
ンス素子を用いることができる。
【００６２】
【発明の効果】本発明によれば、各駆動トランジスタＱ
１，Ｑ２，Ｑ３はデジタル動作するだけであってアナロ
グ動作させないので動作が安定しており、また、エレク
トロルミネセンス素子に流れる電流値は抵抗によって簡
単に規制させることができるため調整が容易であり、さ
らに、前記各駆動トランジスタはほぼ同一特性を持つも
ので構成したので、駆動トランジスタを製造する工程が
同一の製造工程ですむという効果がある。
１，Ｑ２，Ｑ３はデジタル動作するだけであってアナロ
グ動作させないので動作が安定しており、また、エレク
トロルミネセンス素子に流れる電流値は抵抗によって簡
単に規制させることができるため調整が容易であり、さ
らに、前記各駆動トランジスタはほぼ同一特性を持つも
ので構成したので、駆動トランジスタを製造する工程が
同一の製造工程ですむという効果がある。
【図１】本発明の実施の形態によるエレクトロルミネセ
ンス表示装置を示すブロック図である。
ンス表示装置を示すブロック図である。
【図２】同実施の形態によるエレクトロルミネセンス表
示装置の１画素分のエレクトロルミネセンス素子と駆動
回路とを示す回路図である。
示装置の１画素分のエレクトロルミネセンス素子と駆動
回路とを示す回路図である。
【図３】上記エレクトロルミネセンス表示装置の１画素
分の素子配置の一例を平面的に示した図である。
分の素子配置の一例を平面的に示した図である。
【図４】図３のＡ−Ａ’線断面図である。
１ エレクトロルミネセンス表示装置 ３ 表示部 ５ 駆動回路 ３０ １画素分のエレクトロルミネセンス素子 ５０ １画素分の駆動回路 Ｑ１，Ｑ２，Ｑ３ 駆動トランジスタ Ｑ４，Ｑ５，Ｑ６ 選択トランジスタ Ｒ１，Ｒ２，Ｒ３ 抵抗
Claims (13)
- 【請求項１】 １画素分のエレクトロルミネセンス素子
を複数画素分配置して表示部を構成してなるエレクトロ
ルミネセンス表示装置において、 １画素分のエレクトロルミネセンス素子を駆動する複数
の駆動トランジスタと、 前記各駆動トランジスタにそれぞれ直列接続され前記エ
レクトロルミネセンス素子への電流値を規制する抵抗と
を備え、 前記各駆動トランジスタを選択して動作させることによ
り複数階調の表示を可能としたことを特徴とするエレク
トロルミネセンス表示装置。 - 【請求項２】 前記各駆動トランジスタは実質的に同一
相互コンダクタンスを備え、前記各抵抗は抵抗値がそれ
ぞれ異なるものであることを特徴とする請求項１記載の
エレクトロルミネセンス表示装置。 - 【請求項３】 前記各駆動トランジスタは、薄膜トラン
ジスタであって、ゲートの幅（Ｗ）と長さ（Ｌ）の比
（Ｗ／Ｌ）が等しいことを特徴とする請求項３記載のエ
レクトロルミネセンス表示装置。 - 【請求項４】 前記各駆動トランジスタはほぼ同一特性
を持つことを特徴とする請求項１記載のエレクトロルミ
ネセンス表示装置。 - 【請求項５】 前記各抵抗は、電流方向の長さが異なる
ことによりその抵抗値が異なることを特徴とする請求項
２記載のエレクトロルミネセンス表示装置。 - 【請求項６】 前記各駆動トランジスタのゲートは、コ
ンデンサを介して電源に接続していることを特徴とする
請求項１記載のエレクトロルミネセンス表示装置。 - 【請求項７】 前記各駆動トランジスタのゲートに接続
するコンデンサは、各駆動トランジスタのゲートが延設
された部分と、共通の電極から形成されていることを特
徴とする請求項６記載のエレクトロルミネセンス表示装
置。 - 【請求項８】 前記各駆動トランジスタは、夫々選択ト
ランジスタにより選択して動作されることを特徴とする
請求項１記載のエレクトロルミネセンス表示装置。 - 【請求項９】 前記各駆動トランジスタを選択する選択
トランジスタの電流方向が同一であることを特徴とする
請求項８記載のエレクトロルミネセンス表示装置。 - 【請求項１０】 前記各駆動トランジスタの電流方向が
同一であることを特徴とする請求項１記載のエレクトロ
ルミネセンス表示装置。 - 【請求項１１】 前記複数階調の表示は、動作させる駆
動トランジスタの組み合わせにより行うことを特徴とす
る請求項１乃至請求項１０のいずれか一項に記載のエレ
クトロルミネセンス表示装置。 - 【請求項１２】 前記駆動トランジスタがポリシリコン
薄膜トランジスタであることを特徴とする請求項１乃至
請求項１１のいずれか一項に記載のエレクトロルミネセ
ンス表示装置。 - 【請求項１３】 前記エレクトロルミネセンス素子が有
機エレクトロルミネセンス素子であることを特徴とする
請求項１乃至請求項１２のいずれか一項に記載のエレク
トロルミネセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11219366A JP2000347623A (ja) | 1999-03-31 | 1999-08-03 | エレクトロルミネセンス表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9434399 | 1999-03-31 | ||
| JP11-94343 | 1999-03-31 | ||
| JP11219366A JP2000347623A (ja) | 1999-03-31 | 1999-08-03 | エレクトロルミネセンス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000347623A true JP2000347623A (ja) | 2000-12-15 |
Family
ID=26435614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11219366A Withdrawn JP2000347623A (ja) | 1999-03-31 | 1999-08-03 | エレクトロルミネセンス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000347623A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001242827A (ja) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| KR20020044822A (ko) * | 2000-12-06 | 2002-06-19 | 박원석 | 전류량 조절이 가능한 유기 전계 발광 디스플레이 장치 |
| JP2002236469A (ja) * | 2001-02-08 | 2002-08-23 | Sanyo Electric Co Ltd | 有機ｅｌ回路 |
| JP2003345306A (ja) * | 2002-05-23 | 2003-12-03 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004094211A (ja) * | 2002-07-08 | 2004-03-25 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその駆動方法 |
| JP2004524590A (ja) * | 2001-05-02 | 2004-08-12 | マイクロエミッシブ ディスプレイズ リミテッド | ピクセル回路と動作方法 |
| JP2004341368A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| JP2005309422A (ja) * | 2004-03-26 | 2005-11-04 | Seiko Epson Corp | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 |
| JP2005338811A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2006309155A (ja) * | 2005-01-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の駆動方法 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1999
- 1999-08-03 JP JP11219366A patent/JP2000347623A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001242827A (ja) * | 1999-12-24 | 2001-09-07 | Semiconductor Energy Lab Co Ltd | 電子装置 |
| KR20020044822A (ko) * | 2000-12-06 | 2002-06-19 | 박원석 | 전류량 조절이 가능한 유기 전계 발광 디스플레이 장치 |
| US6937222B2 (en) | 2001-01-18 | 2005-08-30 | Sharp Kabushiki Kaisha | Display, portable device, and substrate |
| JP2002236469A (ja) * | 2001-02-08 | 2002-08-23 | Sanyo Electric Co Ltd | 有機ｅｌ回路 |
| JP2004524590A (ja) * | 2001-05-02 | 2004-08-12 | マイクロエミッシブ ディスプレイズ リミテッド | ピクセル回路と動作方法 |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2003345306A (ja) * | 2002-05-23 | 2003-12-03 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004094211A (ja) * | 2002-07-08 | 2004-03-25 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその駆動方法 |
| JP2004341368A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4623939B2 (ja) * | 2003-05-16 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2005309422A (ja) * | 2004-03-26 | 2005-11-04 | Seiko Epson Corp | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 |
| JP2005338811A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2006309155A (ja) * | 2005-01-31 | 2006-11-09 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、アレイ基板、及び表示装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5028723B2 (ja) | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 | |
| EP1359789B1 (en) | Display apparatus | |
| KR101563692B1 (ko) | 표시장치 및 그 구동 방법 | |
| JP5121114B2 (ja) | 画素回路および表示装置 | |
| US7012278B2 (en) | Light-emitting apparatus driven with thin-film transistor and method of manufacturing light-emitting apparatus | |
| JP2000347623A (ja) | エレクトロルミネセンス表示装置 | |
| US7742023B2 (en) | Electroluminescence display device | |
| JPH10214060A (ja) | 電界発光表示装置およびその駆動方法 | |
| JPH0981053A (ja) | 電界発光素子及びその駆動方法 | |
| JPH10232649A (ja) | 電界発光表示装置およびその駆動方法 | |
| WO1999012150A1 (fr) | Dispositif d'affichage | |
| JP2002040961A (ja) | 表示装置 | |
| JP2002176063A (ja) | 半導体装置 | |
| JP2002108252A (ja) | エレクトロルミネセンス表示パネル | |
| JP2007240670A (ja) | 表示装置 | |
| KR100832611B1 (ko) | 디스플레이 및 어레이 기판 | |
| US7221337B1 (en) | Electro-luminescence display and drving method thereof | |
| JP4042548B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003022052A (ja) | 発光素子の駆動回路及び画像表示装置 | |
| JP2000347624A (ja) | エレクトロルミネセンス表示装置 | |
| JP2004264633A (ja) | エレクトロルミネッセンス表示装置 | |
| US8237636B2 (en) | Method of manufacturing display and method of adjusting color balance | |
| JP4619793B2 (ja) | 有機ｅｌディスプレイ | |
| JP2009063665A (ja) | 表示装置 | |
| JP4128045B2 (ja) | 有機ｅｌパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050107 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050121 |