TWI408642B - 顯示裝置、像素電路及像素電路的操作方法 - Google Patents

Description

顯示裝置、像素電路及像素電路的操作方法

本發明是有關於一種顯示技術，且特別是有關於一種顯示裝置、像素電路及像素電路的操作方法。

平面顯示器，如：液晶顯示器(Liquid Crystal Display，LCD)、矽基液晶(Liquiid Crystal On Silicon，LCOS)顯示器等，其具有高畫質、體積小、重量輕、低驅動電壓、與低消耗功率等優點，因此廣泛使用於攝錄放影機、個人數位助理(Personal Digital Assistant，PDA)、行動電話、筆記型電腦、桌上型電腦顯示螢幕及薄型數位電視等消費性通訊或電子產品中，並逐漸取代陰極射線管(Cathode Ray Tube，CRT)而成為顯示器的主流技術。

一般而言，在矽基液晶顯示器以60 Hz的顯示頻率顯示畫面時，畫面會有閃爍的現象發生。為了降低畫面的閃爍現象，則會提高畫面的顯示頻率為120 Hz，以較高的顯示頻率抑制畫面的閃爍。其中，提高顯示頻率的方式可以為在二個畫面期間重複傳送相同畫面資料給源極驅動器，而源極驅動器則分別在此二個畫面期間以不同極性將相同畫面資料傳送給顯示面板。

圖1A繪示為一傳統顯示器的系統方塊圖。請參照圖1，顯示裝置100包括時序控制器(timing controller,T-con)110、源極驅動器(source driver)120、閘極驅動器(gate driver)130及顯示面板(display panel)140。時序控制器110會輸出資料信號DD至源極驅動器120，而源極驅動器120會對應的輸出資料電壓至顯示面板140，其中資料電壓可以為正極性或負極性。此時，閘極驅動器130會受控於時序控制器110開啟顯示面板140的像素電路PX以接收資料電壓。接著，驅動顯示面板140的像素電路PX依據所儲存的資料電壓進行顯示。

圖1B繪示為圖1A的資料信號DD及像素電路PX的驅動時序圖。在畫面期間fp1的資料寫入期間dw1，資料信號DD會傳送畫面資料F1，其中畫面資料F1會包含第一像素資料D1。此時，源極驅動器120會對應第一像素資料D1輸出正極性資料電壓D1+至顯示面板140的像素電路PX。在畫面期間fp1的垂直空白期間vb1及畫面期間fp2的資料寫入期間dw2中，像素電路PX會受控制閘極驅動器130而依據正極性資料電壓D1+進行顯示。

在畫面期間fp2的資料寫入期間dw2中，資料信號DD同樣會傳送畫面資料F1，而此時源極驅動器120會對應第一像素資料D1輸出負極性資料電壓D1-至顯示面板140的像素電路PX。在畫面期間fp2的垂直空白期間vb2及畫面期間fp3的資料寫入期間dw3中，像素電路PX會受控制閘極驅動器130而依據負極性資料電壓D1-進行顯示。

依據上述，源極驅動器120會接收兩次畫面資料F1，以於不同畫面期間(如畫面期間fp1及fp2)分別輸出正極性資料電壓(如D1+)及負極性資料電壓(如D1-)。同 樣地，若顯示裝置100欲顯示包含第二像素資料D2的畫面資料F2時，則資料信號DD會傳送二次畫面資料F2至源極驅動器120，以分別產生正極性資料電壓(如D2+)及負極性資料電壓(如D2-)。並且，像素電路PX同樣會受控制閘極驅動器130而於不同期間依據正極性資料電壓(如D2+)及負極性資料電壓(如D2-)進行顯示。

由於顯示器100的像素電路PX在一畫面期間只能儲存一資料電壓，因此對應同一像素資料的正極性資料電壓及負極性資料電壓則會分別在相鄰的兩個畫面期間傳送至像素電路PX。因此，在顯示器100提高畫面的顯示頻率的同時，連帶的會提高源極驅動器120的資料傳輸速率，進而使源極驅動器120的功率消耗對應的增加。並且，在資料傳輸速率過高時，源極驅動器120所接收的資料信號DD可能會有失真的情況產生。此時，則可增加源極驅動器120接收資料信號DD的接腳，以降低資料傳輸速率。但是，增加源極驅動器120接收資料信號DD的接腳不但會增加硬體配置的成本，並且源極驅動器120的電路亦須對應的修改，進而增加電路設計的成本。

本發明提供一種顯示裝置、像素電路及其操作方法，其源極驅動器可依據一像素資料產生對應的第一極性資料電壓及第二極性資料電壓，像素電路可於同一時間接收並儲存第一極性資料電壓及第二極性資料電壓。

本發明提出一種顯示裝置，其包括源極驅動器及像素電路。源極驅動器於第一畫面期間將第一像素資料轉換為第一極性資料電壓及第二極性資料電壓，以及於第二畫面期間將第二像素資料轉換為第三極性資料電壓及第四極性資料電壓。像素電路耦接源極驅動器。像素電路於第一畫面期間儲存第一極性資料電壓及第二極性資料電壓，於第二畫面期間的第一子期間與第二子期間分別顯示第一極性資料電壓及第二極性資料電壓，以及於第二畫面期間儲存第三極性資料電壓及第四極性資料電壓。

本發明另提出一種顯示裝置的像素電路，包括顯示單元及儲存單元。儲存單元包括第一寫入開關、第二寫入開關、第三寫入開關、第一記憶單元、第二記憶單元、第三記憶單元及切換單元。第一寫入開關的第一端連接至源極驅動器。第一記憶單元耦接第一寫入開關的第二端。第二寫入開關的第一端連接至源極驅動器。第二記憶單元耦接第二寫入開關的第二端。第三寫入開關的第一端連接至源極驅動器。第三記憶單元耦接第三寫入開關的第二端。切換單元的第一輸入端耦接第一記憶單元，切換單元的第二輸入端耦接第二記憶單元，切換單元的第三輸入端耦接第三記憶單元，以及切換單元的輸出端耦接至顯示單元。

本發明亦提出一種像素電路的操作方法，此操作方法包括下列步驟：於第一畫面期間，儲存第一像素資料的第一極性資料電壓及第二極性資料電壓；於第二畫面期間的第一子期間與第二子期間，分別將第一極性資料電壓及第 二極性資料電壓輸出給顯示單元；於第二畫面期間，儲存第二像素資料的第三極性資料電壓及第四極性資料電壓。

基於上述，本發明實施例的顯示裝置、像素電路及其操作方法，其於像素電路可於一畫面期間中同時儲存兩筆對應同一像素資料且不同極性的資料電壓，並且依序輸出先前所儲存的兩筆不同極性的資料電壓。藉此，可降低源極驅動器的資料傳輸速率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

圖2繪示為依據本發明一實施例之顯示裝置的系統方塊圖。請參照圖2，顯示裝置200包括時序控制器(timing controller,T-con)210、源極驅動器(source driver)220、閘極驅動器(gate driver)230及顯示面板(display panel)240。閘極驅動器230受控於時序控制器210，並且輸出第一掃描信號SC1或第二掃描信號SC2，以驅動顯示面板240內的像素電路Pix。其中，第一掃描信號SC1及第二掃描信號SC2於不同畫面期間中輸出，並且第一掃描信號SC1 及第二掃描信號SC2的數量取決於顯示面板240內像素電路Pix陣列的列數。

源極驅動器220接收時序控制器210所提供的資料信號DD，於一畫面期間提供對應的正極性資料信號DV+及負極性資料信號DV-給顯示面板240內被閘極驅動器230驅動的像素電路Pix，其中正極性資料信號DV+及負極性資料信號DV-可對應同一畫面，並且正極性資料信號DV+及負極性資料信號DV-的數量取決於顯示面板240內像素電路Pix陣列的行數。

當源極驅動器220供應對應的正極性資料信號DV+及負極性資料信號DV-給液晶顯示面板140內的所有像素電路之後，閘極驅動器230會輸出第一顯示信號SP1、第二顯示信號SP2、第三顯示信號SP3或第四顯示信號SP4，以驅動像素電路Pix進行畫面的顯示，其中第一顯示信號SP1、第二顯示信號SP2、第三顯示信號SP3或第四顯示信號SP4於時序上呈現不重疊。

此外，若像素電路Pix中的顯示元件為不發光元件，則顯示裝置200可更包括背光模組(backlight module)250以提供顯示面板440所需的面光源，藉以致使液晶顯示面板240顯示影像畫面給使用者觀看。

圖3A繪示為圖2依據本發明第一實施例的像素電路Pix的電路示意圖。請參照圖3A，像素電路Pix包括儲存單元310及顯示單元320。儲存單元310包括第一寫入開關WSW1、第二寫入開關WSW2、第三寫入開關WSW3、 第四寫入開關WSW4、第一記憶單元311、第二記憶單元313、第三記憶單元315、第四記憶單元317及切換單元319。

請參照圖2及圖3A，第一寫入開關WSW1的第一端耦接源極驅動器220以接收正極性資料信號DV+所傳送的正極性資料電壓，並且第一寫入開關WSW1受控於第一掃描信號SC1。第一記憶單元311的第一端耦接第一寫入開關WSW1的第二端，而第一記憶單元311的第二端則接收第一參考電壓VR1。其中，第一記憶單元311經由第一寫入開關WSW1而儲存此正極性資料電壓。切換單元319的第一輸入端319a耦接第一記憶單元311。切換單元319依據第一顯示信號SP1於其輸出端319e輸出第一記憶單元311所儲存的正極性資料電壓。

第二寫入開關WSW2的第一端耦接源極驅動器220以接收負極性資料信號DV-所傳送的負極性資料電壓，並且第二寫入開關WSW2受控於第一掃描信號SC1。第二記憶單元313的第一端耦接第二寫入開關WSW2的第二端，而第二記憶單元313的第二端則接收第一參考電壓VR1。其中，第二記憶單元313經由第二寫入開關WSW2而儲存此負極性資料電壓。切換單元319的第二輸入端319b耦接第二記憶單元313。切換單元319依據第二顯示信號SP2於其輸出端319e輸出第二記憶單元313所儲存的負極性資料電壓。

第三寫入開關WSW3的第一端耦接源極驅動器220以接收正極性資料電壓DV+所傳送的正極性資料電壓，並 且第三寫入開關WSW3受控於第二掃描信號SC2。第三記憶單元315的第一端耦接第三寫入開關WSW3的第二端，而第三記憶單元315的第二端則接收第一參考電壓VR1。其中，第三記憶單元315經由第三寫入開關WSW3而儲存此正極性資料電壓。切換單元319的第三輸入端319c耦接第三記憶單元315。切換單元319依據第三顯示信號SP3於其輸出端319e輸出第三記憶單元315所儲存的正極性資料電壓。

第四寫入開關WSW4的第一端耦接源極驅動器220以接收負極性資料電壓DV-所傳送的負極性資料電壓，並且第四寫入開關WSW4受控於第二掃描信號SC2。第四記憶單元317的第一端耦接第四寫入開關WSW4的第二端，而第四記憶單元317的第二端則接收第一參考電壓VR1。其中，第四記憶單元317經由第四寫入開關WSW3而儲存此負極性資料電壓。切換單元319的第四輸入端319d耦接第四記憶單元317。切換單元319依據第四顯示信號SP4於其輸出端319e輸出第四記憶單元317所儲存的負極性資料電壓。

切換單元319包括第一顯示開關DSW1、第二顯示開關DSW2、第三顯示開關DSW3及第四顯示開關DSW4。第一顯示開關DSW1的第一端作為切換單元319的第一輸入端319a，第一顯示開關DSW1的第二端耦接切換單元319的輸出端319e，第一顯示開關DSW1受控於第一顯示信號SP1。第二顯示開關DSW2的第一端作為切換單元319 的第二輸入端319b，第二顯示開關DSW2的第二端耦接切換單元319的輸出端319e，第二顯示開關DSW2受控於第二顯示信號SP2。

第三顯示開關DSW3的第一端作為切換單元319的第三輸入端319c，第三顯示開關DSW3的第二端耦接切換單元319的輸出端319e，第三顯示開關DSW3受控於第三顯示信號SP3。第四顯示開關DSW4的第一端作為切換單元319的第四輸入端319d，第四顯示開關DSW4的第二端耦接切換單元319的輸出端319e，第四顯示開關受控於第四顯示信號SP4。

顯示單元320包括顯示元件DP。顯示元件DP的一端耦接切換單元319的輸出端319e，以經由切換單元319接收第一記憶單元311所儲存的正極性資料電壓、第二記憶單元313所儲存的負極性資料電壓、第三記憶單元315所儲存的正極性資料電壓或第四記憶單元317所儲存負極性資料電壓。

此外，顯示單元320可更包括顯示記憶單元321，其第一端耦接切換單元319的輸出端319e，而顯示記憶單元321的第二端則接收第二參考電壓VR2。在本實施例中，顯示元件DP例如是液晶電容DP。此液晶電容DP藉由像素電壓Vlc與共同電壓Vcom的電位差來驅動與變更液晶電容DP中的液晶角度。

圖3B繪示為依據本發明一實施例的顯示裝置200的驅動時序圖。請參照圖2、圖3A與圖3B，在本實施例中， 每一畫面期間(如FP1、FP2或FP3)包括資料寫入期間(如DW1、DW2或DW3)及垂直空白(vertical blanking)期間(如VB1、VB2或VB3)。在畫面期間FP1中，資料信號DD會傳送包含第一像素資料D1的畫面資料F1。源極驅動器220接收到第一像素資料D1時，會將第一像素資料D1轉換為正極性資料電壓D1+及負極性資料電壓D1-。此時，正極性資料信號DV+會傳送正極性資料電壓D1+，負極性資料信號DV-會傳送負極性資料電壓D1-。

在畫面期間FP1中，第一掃描信號SC1會於資料寫入期間DW1中切換至高準位，第二掃描信號SC2會處於低準位。實際來說，第一掃描信號SC1處於高準位的時間會反比於第一掃描信號SC1的數量，並且第一掃描信號SC1處於高準位的時間互不重疊。並且，由於第二掃描信號SC2會處於低準位，因此第三寫入開關WSW3及第四寫入開關WSW4會處於截止狀態。當第一掃描信號SC1處於高準位時，第一寫入開關WSW1及第二寫入開關WSW2處於導通狀態。

假設第一掃描信號SC1處於高準位時，正極性資料信號DV+及負極性資料信號DV-為分別傳送正極性資料電壓D1+及負極性資料電壓D1-，則第一記憶單元311內的第一電容CS1經由第一寫入開關WSW1接收到正極性資料電壓D1+，因此第一電容CS1便於此時儲存電荷，以使第一電容CS1的跨壓約為正極性資料電壓D1+。並且，第二記憶單元313內的第二電容CS2經由第二寫入開關WSW2 接收到負極性資料電壓D1-，因此第二電容CS2便於此時儲存電荷，以使第二電容CS2的跨壓約為負極性資料電壓D1-。藉此，像素電路Pix可於一個畫面期間同時儲存正極性資料電壓D1+及負極性資料電壓D1-，以降低源極驅動器120的資料傳輸速率。

此外，在畫面期間FP1中，第一顯示信號SP1及第二顯示信號SP2會處於低準位，因此切換元319中的第一顯示開關DSW1及第二顯示開關DSW2會處於截止狀態。並且，在畫面期間FP1的前半期間FA1中，第三顯示信號SP3會於期間FA1中處於高準位，以使第三記憶單元315內的第三電容CS3所儲存的電壓會透過第三顯示開關DSW3傳送至液晶電容DP及顯示記憶單元231的第五電容CS5。此時，驅動液晶電容DP所需的電位差將由第三電容CS3、第五電容CS5以及液晶電容DP本身來繼續提供。

在畫面期間FP1的後半期間FB1中，第四顯示信號SP4會於期間FB1中處於高準位，使得第四記憶單元317內的第四電容CS4所儲存的電壓會透過第四顯示開關DSW4傳送至液晶電容DP及顯示記憶單元231的第五電容CS5。此時，驅動液晶電容DP所需的電位差將由第四電容CS4、第五電容CS5以及液晶電容DP本身來繼續提供。在本實施例中，第三電容CS3及第四電容CS4於畫面期間FP1中所儲存的電壓非顯示用的資料電壓，因此第三顯示開關DSW3及第四顯示開關DSW4的導通的影響在此 則忽略不作說明。在其他實施例中，顯示記憶單元231可以因為設計需求而被省略，而由第三電容CS3或第四電容CS4與液晶電容150本身保存資料電壓。

在畫面期間FP2中，資料信號DD會傳送包含第二像素資料D2的畫面資料F2。源極驅動器220接收到第二像素資料D2時，會將第二像素資料D2轉換為正極性資料電壓D2+及負極性資料電壓D2-。此時，正極性資料信號DV+會傳送正極性資料電壓D2+，負極性資料信號DV-會傳送負極性資料電壓D2-。

在畫面期間FP2中，第一掃描信號SC1會處於低準位，第二掃描信號SC2會於資料寫入期間DW2中切換至高準位。實際來說，第二掃描信號SC2處於高準位的時間會反比於第二掃描信號SC2的數量，並且第二掃描信號SC2處於高準位的時間互不重疊。在畫面期間FP2中，由於第一掃描信號SC1會處於低準位，因此第一寫入開關WSW1及第二寫入開關WSW2會處於截止狀態。當第二掃描信號SC2處於高準位時，第三寫入開關WSW3及第四寫入開關WSW4處於導通狀態。

假設第二掃描信號SC2處於高準位時，正極性資料信號DV+及負極性資料信號DV-為分別傳送正極性資料電壓D2+及負極性資料電壓D2-，則第三電容CS3經由第三寫入開關WSW3接收到正極性資料電壓D2+，因此第三電容CS3便於此時儲存電荷，以使第三電容CS3的跨壓約為正極性資料電壓D2+。並且，第四電容CS4經由第四寫入開 關WSW4接收到負極性資料電壓D2-，因此第四電容CS4便於此時儲存電荷，以使第四電容CS4的跨壓約為負極性資料電壓D2-。

此外，在畫面期間FP2中，第三顯示信號SP3及第四顯示信號SP4會處於低準位，因此第三顯示開關DSW3及第四顯示開關DSW4會處於截止狀態。並且，在畫面期間FP2的前半期間FA2中，第一顯示信號SP1會於期間FA2中處於高準位，以使第一電容CS1所儲存的正極性資料電壓D1+會透過第一顯示開關DSW1傳送至液晶電容DP及第五電容CS5。此時，像素電壓Vlc會約等於正極性資料電壓D1+，而驅動液晶電容DP所需的電位差將由第一電容CS1、第五電容CS5以及液晶電容DP本身來繼續提供。

在畫面期間FP2的後半期間FB2中，第二顯示信號SP2會於期間FB2中處於高準位，使得第二電容CS2所儲存的負極性資料電壓D1-會透過第二顯示開關DSW2傳送至液晶電容DP及第五電容CS5。此時，像素電壓Vlc會約等於負極性資料電壓D1-，而驅動液晶電容DP所需的電位差將由第二電容CS2、第五電容CS5以及液晶電容DP本身來繼續提供。在其他實施例中，顯示記憶單元321可以因為設計需求而被省略，而由第一電容CS1或第二電容CS2與液晶電容150本身保存資料電壓。

在畫面期間FP3中，資料信號DD會傳送包含第三像素資料D3的畫面資料F3。源極驅動器220接收到第三像素資料D3時，會將第三像素資料D3轉換為正極性資料電 壓D3+及負極性資料電壓D3-。此時，正極性資料信號DV+會傳送正極性資料電壓D3+，負極性資料信號DV-會傳送負極性資料電壓D3-。

在畫面期間FP3中，第一寫入開關WSW1、第二寫入開關WSW2、第三寫入開關WSW3、第四寫入開關WSW4、第一顯示開關DSW1、第二顯示開關DSW2、第三顯示開關DSW3及第四顯示開關DSW4的動作相似於畫面期間FP1所述。此時，第一電容CS1會透過第一寫入開關WSW1接收至正極性資料電壓D3+，第二電容CS2會透過第二寫入開關WSW2接收至負極性資料電壓D3+。並且，第三電容CS3所儲存的正極性資料電壓D2+會透過第三顯示開關DSW3於畫面期間FP3中的前半期間FA3傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於正極性資料電壓D2+。第四電容CS4所儲存的負極性資料電壓D2-會透過第四顯示開關DSW4於畫面期間FP3中的後半期間FB3傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於負極性資料電壓D2-。

依據上述，本發明實施例透過控制第一寫入開關WSW1、第二寫入開關WSW2、第三寫入開關WSW3、第四寫入開關WSW4、第一顯示開關DSW1、第二顯示開關DSW2、第三顯示開關DSW3及第四顯示開關DSW4的導通與否，致使第一電容CS1及第三電容CS3於不同畫面期間交替儲存對應不同像素資料的正極性資料電壓(如D1+、D2+或D3+)，以及交替輸出所儲存的正極性資料 電壓(如D1+、D2+或D3+)。並且，第二電容CS2及第四電容CS4不同畫面期間交替儲存對應不同像素資料的負極性資料電壓(如D1-、D2-或D3-)，以及交替輸出所儲存的負極性資料電壓(如D1-、D2-或D3-)。

圖4繪示為圖2的源極驅動器220的電路示意圖。請參照圖2與圖4，在本實施例中，源極驅動器220包括位移暫存器420及多個資料通道410，並且資料通道410的數量與顯示面板240內像素電路Pix陣列的行數成正比。位移暫存器420依據啟動信號STH及時脈信號CLK依序輸出多個控制信號(例如控制信號COL1、COL2與COL3)。這些資料通道410同時接收資料信號DD並且分別接收其中一個控制信號(例如控制信號COL1)。這些資料通道410的電路結構皆相似，以下則以其中一個資料通道410為例作說明。

資料通道410包括第一資料閂鎖器411、第二資料閂鎖器413、第一數位類比轉換器(Digital-to-Analog Converter,DAC)415及第二數位類比轉換器417。第一資料閂鎖器411的資料輸入端接收資料信號DD所傳遞的像素資料(如D1)，第一資料閂鎖器411的觸發端接收控制信號COL1。第二資料閂鎖器413的資料輸入端耦接第一資料閂鎖器411的資料輸出端，第二資料閂鎖器413的觸發端接收來自時序控制器210的閂鎖信號LAT。第一數位類比轉換器415及第二數位類比轉換器417的輸入端耦接第二資料閂鎖器413的資料輸出端。

第一資料閂鎖器411會依據控制信號COL1決定是否鎖存資料信號DD所傳送的像素資料(如D1)。第一資料閂鎖器411將鎖存的像素資料D1輸出給第二資料閂鎖器413。第二資料閂鎖器413會依據閂鎖信號LAT決定是否鎖存所接收到的像素資料(如D1)。第二資料閂鎖器413將鎖存的像素資料D1輸出到數位類比轉換器415及417。而第一數位類比轉換器415會依據所接收到的像素資料(如D1)輸出正極性資料信號DV+，第二數位類比轉換器417會依據所接收到的像素資料(如D1)輸出負極性資料信號DV-。

在本實施例中，資料通道410更包括放大器419及421。放大器419的輸入端A耦接數位類比轉換器415的輸出端，放大器419的輸入端B耦接其輸出端C，而其輸出端C輸出正極性資料信號DV+，其中放大器419的電路結構可視為一電壓隨耦器(Voltage follower)。放大器421的電路結構相似於放大器419，而放大器421的輸入端A耦接數位類比轉換器417的輸出端，放大器421的輸出端C輸出負極性資料信號DV-。

圖5繪示為圖2依據本發明第二實施例的像素電路Pix的電路示意圖。請參照圖3A與圖5，第二實施例的電路運作原理相似於圖3A的第一實施例，但其不同之處在於切換單元511。在本實施例中，切換單元511包括第一電壓隨耦器521、第二電壓隨耦器523、第三電壓隨耦器525、第四電壓隨耦器527及導通開關CSW。第一電壓隨耦器 521的輸入端作為切換單元511的第一輸入端511a並耦接第一記憶單元311，第一電壓隨耦器521受控於第一顯示信號SP1。第二電壓隨耦器523的輸入端作為切換單元511的第二輸入端511b並耦接第二記憶單元313，第二電壓隨耦器523受控於第二顯示信號SP2。

第三電壓隨耦器525的輸入端作為切換單元511的第三輸入端511c並耦接第三記憶單元315，第三電壓隨耦器415受控於第三顯示信號SP3。第四電壓隨耦器527的輸入端作為切換單元511的第四輸入端511d並耦接第四記憶單元317，第四電壓隨耦器527受控於第四顯示信號SP4。導通開關CSW的第一端耦接第一電壓隨耦器521的輸出端、第二電壓隨耦器523的輸出端、第三電壓隨耦器525的輸出端及第四電壓隨耦器527的輸出端，導通開關CSW的第二端作為切換單元511的輸出端511e並耦接顯示單元320，導通開關CSW受控於第一顯示信號SP1、第二顯示信號SP2、第三顯示信號SP3及第四顯示信號SP4。其中，電壓隨耦器521、523、525及527可參照放大器419或421的電路來實現，在此則不在贅述。

進一步來說，在電路設計中，電壓隨耦器(如521)一般為保持於運作的狀態，但於實際電路應用中，電壓隨耦器除了輸入端與輸出端，亦可具有致能(enable)接腳或電源接腳。透過對電壓隨耦器的致能接腳或電源接腳施加的電壓控制電壓隨耦器是否運作，亦即顯示信號可施加 於電壓隨耦器的致能接腳或電源接腳來控制電壓隨耦器是否運作。

依據上述及圖3B，第一電壓隨耦器521運作於畫面期間FP2的前半期間FA2，第二電壓隨耦器523運作於畫面期間FP2的後半期間FB2，第三電壓隨耦器525運作於畫面期間FP1的前半期間FA1及畫面期間FP3的前半期間FA3，第四電壓隨耦器527運作於畫面期間FP1的後半期間FB1及畫面期間FP3的後半期間FB3。

再者，電壓隨耦器521、523、525、527可隔絕輸入端與輸出端的電流。換言之，例如，在第一電壓隨耦器521運作時，可避免第一電容CS1與第五電容CS5及液晶電容DP發生電荷共享(charge sharing)效應。同樣地，第二電壓隨耦器523、第三電壓隨耦器525及第四電壓隨耦器527亦可避免上述之電荷分享效應。

圖6繪示為圖2依據本發明第三實施例的像素電路Pix的電路示意圖。請參照圖3A與圖6，第三實施例的電路運作原理相似於圖3A的第一實施例，但其不同之處在於第三實施例的儲存單元610。儲存單元610的切換單元611更包括緩衝器613，緩衝器613的輸入端耦接第一顯示開關DSW1的第二端、第二顯示開關DSW2的第二端、第三顯示開關DSW3的第二端及第四顯示開關DSW4的第二端，緩衝器613的輸出端作為切換單元611的輸出端並耦接液晶電容DP。其中，緩衝器613可以利用電壓隨耦器來實現，但不以此限制本發明實施例。藉此，可避免第一 電容CS1、第二電容CS2、第三電容CS3或第四電容CS4與第五電容CS5及液晶電容DP發生電荷共享效應。

圖7A繪示為圖2依據本發明第四實施例的像素電路Pix的電路示意圖。請參照圖3A與圖7A，其不同之處為第四實施例的儲存單元710的第五寫入開關WSW5及切換單元711中的第五顯示開關DSW5。其中，第五寫入開關WSW5可視為第二寫入開關WSW2及第四寫入開關WSW4的組合，第五顯示開關DSW5可視為第二顯示開關DSW2及第四顯示開關DSW4的組合。

圖7B繪示為依據本發明另一實施例的顯示裝置的驅動時序圖。請參照圖2、圖7A與圖7B，在本實施例中，每一畫面期間(如FP4、FP5及FP6)同樣包括資料寫入期間(如DW4、DW5及DW6)及垂直空白期間(如VB4、VB5及VB6)，並且在此每一畫面期間(如FP4、FP5及FP6)的垂直空白期間(如VB4、VB5及VB6)排列於資料寫入期間(如DW4、DW5及DW6)之前。畫面期間FP4、FP5或FP6的第一掃描信號SC1、第二掃描信號SC2、資料信號DD、正極性資料信號DV+及負極性資料信號DV-的驅動波形相似於畫面期間FP1、FP2或FP3所述，故不再重述其細節部份。

在畫面期間FP4的資料寫入期間DW4中，第一寫入開關WSW1及第五寫入開關WSW5會依據第一掃描信號SC1而導通，以致於第一電容CS1會經由第一寫入開關WSW1接收並儲存正極性資料電壓D1+，第二電容CS2會 經由第五寫入開關WSW5接收並儲存負極性資料電壓D1-。並且，第三顯示信號SP3會處於高準位，而第一顯示信號SP1、第二顯示信號SP2及第四顯示信號SP4會處於低準位。此時，第三電容CS3所儲存的電壓會透過第三顯示開關DSW3傳送至液晶電容DP及第五電容CS5。在此假設第三電容CS3所儲存的電壓非顯示用的資料電壓，故像素電壓Vlc的改變則忽略。

在畫面期間FP5的垂直空白期間VB5中，第二顯示信號SP2會處於高準位，而第一顯示信號SP1、第三顯示信號SP3及第四顯示信號SP4會處於低準位。此時，第二電容CS2所儲存的負極性資料電壓D1-會透過第五顯示開關DSW5傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於負極性資料電壓D1-。

在畫面期間FP5的資料寫入期間DW5中，第三寫入開關WSW3及第五寫入開關WSW5處於導通狀態，而第三電容CS3會經由第三寫入開關WSW3接收並儲存正極性資料電壓D2+，第二電容CS2會經由第五寫入開關WSW5接收並儲存負極性資料電壓D2-。並且，第一顯示信號SP1會處於高準位，而第二顯示信號SP2、第三顯示信號SP3及第四顯示信號SP4會處於低準位。此時，第一電容CS1所儲存的正極性資料電壓D1+會透過第一顯示開關DSW1傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於正極性資料電壓D1+。

在畫面期間FP6的垂直空白期間VB6中，第四顯示信號SP4會處於高準位，而第一顯示信號SP1、第二顯示信號SP2及第三顯示信號SP3會處於低準位。此時，第二電容CS2所儲存的負極性資料電壓D2-同樣會透過第五顯示開關DSW5傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於負極性資料電壓D2-。

在畫面期間FP6的資料寫入期間DW6中，第一電容CS1會經由第一寫入開關WSW1接收並儲存正極性資料電壓D3+，第二電容CS2會經由第五寫入開關WSW5接收並儲存負極性資料電壓D3-。並且，第三電容CS3所儲存的正極性資料電壓D2+會透過第三顯示開關DSW3傳送至液晶電容DP及第五電容CS5，致使像素電壓Vlc會約等於正極性資料電壓D2+。

依據上述，本發明實施例透過控制第一寫入開關WSW1、第三寫入開關WSW3、第五寫入開關WSW5、第一顯示開關DSW1、第三顯示開關DSW3及第五顯示開關DSW5的導通與否，致使第一電容CS1及第三電容CS3於不同畫面期間交替儲存正極性資料電壓，以及交替輸出所儲存的正極性資料電壓。而第二電容CS2會儲存不同畫面的負極性資料電壓，並且於垂直空白期間輸出所儲存的負極性資料電壓。

圖8繪示為圖2依據本發明第五實施例的像素電路Pix的電路示意圖。請參照圖7A與圖8，第五實施例的電路運作原理相似於圖7A的第四實施例，但其不同之處在於儲 存單元810的切換單元811。切換單元811包括第一電壓隨耦器521、第三電壓隨耦器525、第五電壓隨耦器821及導通開關CSW，其中第一電壓隨耦器521、第三電壓隨耦器525及導通開關CSW可參照第二實施例的說明，在此則不再贅述。在本實施例中，第五電壓隨耦器821的輸入端作為切換單元811的第二輸入端以耦接第二記憶單元313，並且電壓隨耦器821受控於第二顯示信號SP2及第4顯示信號SP4，亦即電壓隨耦器821運作於圖7B的垂直空白期間VB5及VB6中。

圖9繪示為圖2依據本發明第六實施例的像素電路Pix的電路示意圖。請參照圖7A與圖9，第六實施例的電路運作原理相似於圖7A的第四實施例，但其不同之處在於第六實施例的切換單元911更包括緩衝器613，其中緩衝器613可參照第三實施例的說明，在此則不再贅述。

依據上述實施例，可彙整為一像素電路的驅動方法。圖10繪示為依據本發明一實施例的像素電路的操作方法的流程圖。請參照圖10，於第一畫面期間儲存第一像素資料的正極性資料電壓及負極性資料電壓(步驟S110)。於第二畫面期間的第一子期間與第二子期間，分別將第一像素資料的正極性資料電壓及負極性資料電壓輸出給顯示單元(步驟S120)。於第二畫面期間，儲存第二像素資料的正極性資料電壓及負極性資料電壓(步驟S130)。於第三畫面期間的第三子期間與第四子期間，分別將第二像素資料的正極性資料電壓及負極性資料電壓輸出給顯示單元 (步驟S140)。其中，上述步驟的細節可參照上述說明，在此則不再贅述。

綜上所述，本發明實施例的顯示裝置、像素電路及其操作方法，其於像素電路中配置三個以上的電容，並且透過對應的控制寫入開關及切換單元，致使這些電容分別儲存對應的正極性資料電壓及負極性資料電壓，並且依序輸出所儲存的正極性資料電壓及負極性資料電壓。藉此，可降低源極驅動器的資料傳輸速率。並且，可在像素電路的切換單元中配置電壓隨耦器，以避免電荷共享的效應發生。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200‧‧‧顯示裝置

110、210‧‧‧時序控制器

120、220‧‧‧源極驅動器

130、230‧‧‧閘極驅動器

140、240‧‧‧顯示面板

250‧‧‧背光模組

310、510、610、710、810、910‧‧‧儲存單元

311、313、315、317‧‧‧記憶單元

319、511、611、711、811、911‧‧‧切換單元

319a、319b、319c、319d、511a、511b、511c、511d、A、B‧‧‧輸入端

319e、511e、C‧‧‧輸出端

320‧‧‧顯示單元

321‧‧‧顯示記憶單元

410‧‧‧資料通道

411‧‧‧位移暫存器

413‧‧‧資料閂鎖器

415、417‧‧‧數位類比轉換器

419、421‧‧‧放大器

521、523、525、527、821‧‧‧電壓隨耦器

613‧‧‧緩衝器

CS1~CS5‧‧‧電容

D1~D3‧‧‧像素資料

D1+、D1-、D2+、D2-、D3+、D3-‧‧‧資料電壓

DD‧‧‧資料信號

DP‧‧‧顯示元件/液晶電容

DS‧‧‧顯示資料

DSW1~DSW5‧‧‧顯示開關

DV+、DV-‧‧‧資料信號

F1~F3‧‧‧畫面資料

FA1、FB1、FA2、FB2、FA3、FB3‧‧‧期間

fp1~fp3、FP1~FP6‧‧‧畫面期間

dw1~dw3、DW1~DW6‧‧‧資料寫入期間

vb1~vb3、VB1~VB6‧‧‧垂直空白期間

CLK‧‧‧時脈信號

COL1~COL3‧‧‧控制信號

LAT‧‧‧閂鎖信號

PX、Pix‧‧‧像素電路

SC1、SC2‧‧‧掃描信號

SCW‧‧‧導通開關

STH‧‧‧啟動信號

SP1~SP4‧‧‧顯示信號

Vlc‧‧‧像素電壓

VR1、VR2‧‧‧參考電壓

Vcom‧‧‧共同電壓

WSW1~WSW5‧‧‧寫入開關

S110、S120、S130、S140‧‧‧步驟

圖1A繪示為一傳統顯示器的系統方塊圖。

圖1B繪示為圖1A的資料信號DD及像素電路PX的驅動時序圖。

圖2繪示為依據本發明一實施例之顯示裝置的系統方塊圖。

圖3A繪示為圖2依據本發明第一實施例的像素電路Pix的電路示意圖。

圖3B繪示為依據本發明一實施例的顯示裝置200的驅動時序圖。

圖4繪示為圖2的源極驅動器220的電路示意圖。

圖5繪示為圖2依據本發明第二實施例的像素電路Pix的電路示意圖。

圖6繪示為圖2依據本發明第三實施例的像素電路Pix的電路示意圖。

圖7A繪示為圖2依據本發明第四實施例的像素電路Pix的電路示意圖。

圖7B繪示為依據本發明另一實施例的顯示裝置200的驅動時序圖。

圖8繪示為圖2依據本發明第五實施例的像素電路Pix的電路示意圖。

圖9繪示為圖2依據本發明第六實施例的像素電路Pix的電路示意圖。

圖10繪示為依據本發明一實施例的像素電路的操作方法的流程圖。

310‧‧‧儲存單元

311、313、315、317‧‧‧記憶單元

319‧‧‧切換單元

320‧‧‧顯示單元

321‧‧‧顯示記憶單元

CS1~CS5‧‧‧電容

DP‧‧‧顯示元件/液晶電容

DSW1~DSW4‧‧‧顯示開關

DV+、DV-‧‧‧資料信號

Pix‧‧‧像素電路

SC1、SC2‧‧‧掃描信號

SP1~SP4‧‧‧顯示信號

Vlc‧‧‧像素電壓

VR1、VR2‧‧‧參考電壓

Vcom‧‧‧共同電壓

WSW1~WSW4‧‧‧寫入開關

Claims (19)

1. 一種顯示裝置，包括：一源極驅動器，於一第一畫面期間將一第一像素資料轉換為一第一極性資料電壓及一第二極性資料電壓，以及於一第二畫面期間將一第二像素資料轉換為一第三極性資料電壓及一第四極性資料電壓；以及一像素電路，耦接該源極驅動器，該像素電路於該第一畫面期間儲存該第一極性資料電壓及該第二極性資料電壓，於該第二畫面期間的一第一子期間與一第二子期間分別顯示該第一極性資料電壓及該第二極性資料電壓，以及於該第二畫面期間儲存該第三極性資料電壓及該第四極性資料電壓。
2. 如申請專利範圍第1項所述之顯示裝置，其中該像素電路包括：一顯示單元；以及一儲存單元，該儲存單元包括：一第一寫入開關，其第一端連接至該源極驅動器；一第一記憶單元，其耦接該第一寫入開關的第二端；一第二寫入開關，其第一端連接至該源極驅動器；一第二記憶單元，其耦接該第二寫入開關的第二端； 一第三寫入開關，其第一端連接至該源極驅動器；一第三記憶單元，其耦接該第三寫入開關的第二端；以及一切換單元，該切換單元的第一輸入端耦接該第一記憶單元，該切換單元的第二輸入端耦接該第二記憶單元，該切換單元的第三輸入端耦接該第三記憶單元，以及該切換單元的輸出端耦接至該顯示單元。
3. 如申請專利範圍第2項所述之顯示裝置，其中該第一寫入開關及該第二寫入開關導通於該第一畫面期間，該第一記憶單元透過導通的該第一寫入開關儲存該第一極性資料電壓，該第二記憶單元透過導通的該第二寫入開關儲存該第二極性資料電壓，該第二寫入開關及該第三寫入開關導通於該第二畫面期間的該第二子期間，該第二記憶單元透過導通的該第二寫入開關儲存該第四極性資料電壓，該第三記憶單元透過導通的該第三寫入開關儲存該第三極性資料電壓，該切換單元的輸出端於該第一子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於該第二子期間耦接該切換單元的第一輸入端，該切換單元的輸出端於一第三畫面期間的一第三子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於該第三畫面期間的一第四子期間耦接該切換單元的第三輸入端。
4. 如申請專利範圍第3項所述之顯示裝置，其中該切換單元包括： 一第一電壓隨耦器，其輸入端作為該切換單元的第一輸入端，該第一電壓隨耦器運作於該第二子期間；一第二電壓隨耦器，其輸入端作為該切換單元的第二輸入端，該第二電壓隨耦器運作於該第一子期間及該第三子期間；一第三電壓隨耦器，其輸入端作為該切換單元的第三輸入端，該第三電壓隨耦器運作於該第四子期間；以及一導通開關，其輸入端耦接該第一電壓隨耦器的輸出端、該第二電壓隨耦器的輸出端及該第三電壓隨耦器的輸出端，該導通開關的輸出端作為該切換單元的輸出端，該導通開關導通於該第一子期間、該第二子期間、該第三子期間及該第四子期間。
5. 如申請專利範圍第3項所述之顯示裝置，其中該切換單元包括：一第一顯示開關，其第一端作為該切換單元的第一輸入端，該第一顯示開關的第二端耦接該切換單元的輸出端，該第一顯示開關導通於該第二子期間；一第二顯示開關，其第一端作為該切換單元的第二輸入端，該第二顯示開關的第二端耦接該切換單元的輸出端，該第二顯示開關導通於該第一子期間及該第三子期間；以及一第三顯示開關，其第一端作為該切換單元的第三輸入端，該第三顯示開關的第二端耦接該切換單元的輸出端，該第三顯示開關導通於該第四子期間。
6. 如申請專利範圍第5項所述之顯示裝置，其中該切換單元更包括：一緩衝器，其輸入端耦接該第一顯示開關的第二端、該第二顯示開關的第二端及該第三顯示開關的第二端，該緩衝器的輸出端作為該切換單元的輸出端。
7. 如申請專利範圍第2項所述之顯示裝置，其中該儲存單元更包括：一第四寫入開關，其第一端連接至該源極驅動器；以及一第四記憶單元，耦接該第四寫入開關的第二端；其中該切換單元的一第四輸入端耦接該第四記憶單元。
8. 如申請專利範圍第7項所述之顯示裝置，其中該第一寫入開關及該第二寫入開關導通於該第一畫面期間，該第一記憶單元透過導通的該第一寫入開關儲存該第一極性資料電壓，該第二記憶單元透過導通的該第二寫入開關儲存該第二極性資料電壓，該第三寫入開關及該第四寫入開關導通於該第二畫面期間，該第三記憶單元透過導通的該第三寫入開關儲存該第三極性資料電壓，該第四記憶單元透過導通的該第四寫入開關儲存該第四極性資料電壓，該切換單元的輸出端於該第一子期間耦接該切換單元的第一輸入端，該切換單元的輸出端於該第二子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於一第三畫面期間的一第三子期間耦接該切換單元的第三輸入端，該切換 單元的輸出端於該第三畫面期間的一第四子期間耦接該切換單元的第四輸入端。
9. 如申請專利範圍第8項所述之顯示裝置，其中該切換單元包括：一第一電壓隨耦器，其輸入端作為該切換單元的第一輸入端，該第一電壓隨耦器運作於該第一子期間；一第二電壓隨耦器，其輸入端作為該切換單元的第二輸入端，該第二電壓隨耦器運作於該第二子期間；一第三電壓隨耦器，其輸入端作為該切換單元的第三輸入端，該第三電壓隨耦器運作於該第三子期間；一第四電壓隨耦器，其輸入端作為該切換單元的第四輸入端，該第四電壓隨耦器運作於該第四子期間；以及一導通開關，其輸入端耦接該第一電壓隨耦器的輸出端、該第二電壓隨耦器的輸出端、該第三電壓隨耦器的輸出端及該第四電壓隨耦器的輸出端，該導通開關的輸出端作為該切換單元的輸出端，該導通開關導通於該第一子期間、該第二子期間、該第三子期間及該第四子期間。
10. 如申請專利範圍第8項所述之顯示裝置，其中該切換單元包括：一第一顯示開關，其第一端作為該切換單元的第一輸入端，該第一顯示開關的第二端耦接該切換單元的輸出端，該第一顯示開關導通於該第一子期間； 一第二顯示開關，其第一端作為該切換單元的第二輸入端，該第二顯示開關的第二端耦接該切換單元的輸出端，該第二顯示開關導通於該第二子期間；以及一第三顯示開關，其第一端作為該切換單元的第三輸入端，該第三顯示開關的第二端耦接該切換單元的輸出端，該第三顯示開關導通於該第三子期間；以及一第四顯示開關，其第一端作為該切換單元的第四輸入端，該第四顯示開關的第二端耦接該切換單元的輸出端，該第四顯示開關導通於該第四子期間。
11. 如申請專利範圍第10項所述之顯示裝置，其中該切換單元更包括：一緩衝器，其輸入端耦接該第一顯示開關的第二端、該第二顯示開關的第二端、該第三顯示開關的第二端及該第四顯示開關的第二端，該緩衝器的輸出端作為該切換單元的輸出端。
12. 如申請專利範圍第2項所述之顯示裝置，其中該顯示單元更包括一顯示記憶單元，其耦接該切換單元的輸出端。
13. 如申請專利範圍第1項所述顯示裝置，其中該源驅動器包括一資料通道，該資料通道包括：一第一資料閂鎖器，於該第一畫面期間接收該第一像素資料，於該第二畫面期間接收該第二像素資料；一第二資料閂鎖器，耦接該第一資料閂鎖器； 一第一數位至類比轉換器，耦接該第二資料閂鎖器，用以將該第一像素資料轉換為該第一極性資料電壓，以及將該第二像素資料轉換為該第三極性資料電壓；以及一第二數位至類比轉換器，耦接該第二資料閂鎖器，用以將該第一像素資料轉換為該第二極性資料電壓，以及將該第二像素資料轉換為該第四極性資料電壓。
14. 一種顯示裝置的像素電路，包括：一顯示單元；以及一儲存單元，該儲存單元包括：一第一寫入開關，其第一端連接至一源極驅動器；一第一記憶單元，其耦接該第一寫入開關的第二端；一第二寫入開關，其第一端連接至該源極驅動器；一第二記憶單元，其耦接該第二寫入開關的第二端；一第三寫入開關，其第一端連接至該源極驅動器；一第三記憶單元，其耦接該第三寫入開關的第二端；以及一切換單元，該切換單元的第一輸入端耦接該第一記憶單元，該切換單元的第二輸入端耦接該第二記憶單 元，該切換單元的第三輸入端耦接該第三記憶單元，以及該切換單元的輸出端耦接至該顯示單元。
15. 如申請專利範圍第14項所述顯示裝置的像素電路，其中該第一寫入開關及該第二寫入開關導通於一第一畫面期間，該第一記憶單元透過導通的該第一寫入開關儲存一第一像素資料的一第一極性資料電壓，該第二記憶單元透過導通的該第二寫入開關儲存該第一像素資料的一第二極性資料電壓，該切換單元的輸出端於一第二畫面期間的一第一子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於該第二畫面期間的一第二子期間耦接該切換單元的第一輸入端，該第二寫入開關及該第三寫入開關導通於該第二子期間，該第二記憶單元透過導通的該第二寫入開關儲存一第二像素資料的一第四極性資料電壓，該第三記憶單元透過導通的該第三寫入開關儲存該第二像素資料的一第三極性資料電壓，該切換單元的輸出端於一第三畫面期間的一第三子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於該第三畫面期間的一第四子期間耦接該切換單元的第三輸入端。
16. 如申請專利範圍第14項所述顯示裝置的像素電路，其中該儲存單元更包括：一第四寫入開關，其第一端連接至該源極驅動器；以及一第四記憶單元，耦接該第四寫入開關的第二端； 其中該切換單元的一第四輸入端耦接該第四記憶單元。
17. 如申請專利範圍第16項所述顯示裝置的像素電路，其中該第一寫入開關及該第二寫入開關導通於一第一畫面期間，該第一記憶單元透過導通的該第一寫入開關儲存一第一像素資料的一第一極性資料電壓，該第二記憶單元透過導通的該第二寫入開關儲存該第一像素資料的一第二極性資料電壓，該第三寫入開關及該第四寫入開關導通於一第二畫面期間，該第三記憶單元透過導通的該第三寫入開關儲存一第二像素資料的一第三極性資料電壓，該第四記憶單元透過導通的該第四寫入開關儲存該第二像素資料的一第四極性資料電壓，該切換單元的輸出端於該第二畫面期間的一第一子期間耦接該切換單元的第一輸入端，該切換單元的輸出端於該第二畫面期間的一第二子期間耦接該切換單元的第二輸入端，該切換單元的輸出端於一第三畫面期間的一第三子期間耦接該切換單元的第三輸入端，該切換單元的輸出端於該第三畫面期間的一第四子期間耦接該切換單元的第四輸入端。
18. 一種像素電路的操作方法，該操作方法包括：於一第一畫面期間，儲存一第一像素資料的一第一極性資料電壓及一第二極性資料電壓於一像素；於一第二畫面期間的一第一子期間與一第二子期間，分別將該第一極性資料電壓及該第二極性資料電壓輸出給該像素的一顯示單元；以及 於該第二畫面期間，儲存一第二像素資料的一第三極性資料電壓及一第四極性資料電壓於該像素。
19. 如申請專利範圍第18項所述像素電路的操作方法，更包括：於一第三畫面期間的一第三子期間與一第四子期間，分別將該第三極性資料電壓及該第四極性資料電壓輸出給該顯示單元。