KR100433120B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100433120B1
KR100433120B1 KR10-2001-7007383A KR20017007383A KR100433120B1 KR 100433120 B1 KR100433120 B1 KR 100433120B1 KR 20017007383 A KR20017007383 A KR 20017007383A KR 100433120 B1 KR100433120 B1 KR 100433120B1
Authority
KR
South Korea
Prior art keywords
display
memory cell
image signal
unit
driver
Prior art date
Application number
KR10-2001-7007383A
Other languages
English (en)
Other versions
KR20020006512A (ko
Inventor
마츠에다요지로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020006512A publication Critical patent/KR20020006512A/ko
Application granted granted Critical
Publication of KR100433120B1 publication Critical patent/KR100433120B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

주변 회로를 글래스 기판상에 일체 형성하는 경우에, 레이아웃의 효율 등을 고려한 표시 장치를 얻는 것이다.
도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 대응시켜 액티브 소자를 설치하여, 주사선 및 데이터선의 구동에 의해 액정을 사용한 표시 제어를 하는 액티브 매트릭스 LCD 부(2)와, 주사선을 선택하는 행 디코더(31)와, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼 1의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 표시 구동부의 행 방향의 길이에 대응하여 할당되는 메모리 셀부(56)와, 입력되는 화상 신호를 기억시키는 메모리 셀을 선택하는 열 디코더부(51)와, 열 디코더부(51)의 선택과 화상 신호에 의거하여 스위칭하고, 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부(53)와, 메모리 셀부에 기억된 화상 신호에 의거하여 데이터선을 구동시키는 k 비트 DAC 부(41)를 기판상에 집적하여, 일체 형성하였다.

Description

표시 장치 {Display}
최근, 액정을 사용한 표시 장치(이하, 디스플레이라 함)가 상당한 기세로 보급되고 있다. 이 형태의 디스플레이는, CRT의 디스플레이에 비교하여 저소비 전력이며 저스페이스이다. 따라서, 이러한 디스플레이의 이점을 살려, 보다 저소비 전력으로, 보다 저스페이스의 디스플레이를 작성하는 것이 중요하게 된다.
도 11은, TFT 디스플레이에 의한 표시 장치에 의해 표시를 행하기 위한 시스템의 블록도이다. 이 시스템은 화상 신호원(100) 및 TFT 액정 디스플레이 패널(101)로 구성된다. 화상 신호원(100)은, 적어도 CPU(100A), RAM(100B), 프레임 메모리(100C) 및 LCD 컨트롤러(100D)로 구성된다. CPU(100A)는, 범용의 메모리인 RAM(100B)과 데이터의 주고 받음을 행하면서, 표시 데이터를 송신하는 연산 제어 수단이다. 이 RAM(100B)은, 특히 표시용의 메모리 정도로 사용되고 있는 것은 아니고, 그로 인해 새롭게 표시용의 데이터를 기억하는 메모리를 필요로 한다. 그것이 프레임 메모리(100C)이다. 프레임 메모리(100C)는, 액정 패널(101C)의 1 화면분의표시용의 데이터를 일시적으로 기억한다(이하, 1 화소분의 데이터를 표시 데이터로 하고, 표시 데이터를 구성하는 각 2 치 신호를 화상 신호라고 한다). LCD 컨트롤러(100D)는, 프레임 메모리(100C)에 기억된 각 표시 데이터를, 액정 패널(101C) 상의 각 표시 위치에 각 타이밍으로 표시시키기 위해서, 표시 데이터의 송신 제어 등을 행하는 것이다. 여기서, CRT의 경우는, 표시 데이터를 아날로그 데이터로 변환하여 송신할 필요가 있지만, 액정 디스플레이의 인터페이스가 디지털 데이터에 대응하고 있는 것으로서, 여기서는 표시 데이터를 디지털 데이터인 화상 신호로 송신한다. 화상 신호가 디지털 데이터이면, TFT 액정 디스플레이 패널(101)측에서 D/A 변환할 필요가 없다.
한편, TFT 액정 디스플레이 패널(101)은 주사선 드라이버(101A) 및 디지털 데이터 드라이버(101B) 및 액정 패널(101C)로 구성된다. 주사선 드라이버(101A)는 LCD 컨트롤러(100D)로부터 송신되는 타이밍 데이터에 의거하여, 주사선(행) 방향의 표시 제어를 한다. 디지털 데이터 드라이버(101B)는, 디지털 데이터의 화상 신호를 받아서, 처리할 수 있다. 디지털 데이터 드라이버(101B)는, LCD 컨트롤러(100D)로부터 송신되는 타이밍 데이터에 의거하여, 데이터선(열) 방향의 표시 제어한다. 또한 그 때, 표시 계조도 제어한다. 액정 패널(101C)은 TFT(박막트랜지스터: Thin Film Transistor)를 갖고, 주사선 드라이버(101A) 및 디지털 데이터 드라이버(101B)의 제어에 의거하여 표시를 행하는 패널이다.
이러한 시스템에서는, 프레임 메모리(100C)에 일시적으로 기억한 전화면분의 표시 데이터의 화상 신호를 LCD 컨트롤러(100D)가 디지털 데이터 드라이버(101B)에송신하지 않으면 안된다. 더구나, 순차 주사에 의한 송신 타이밍이 결정되어 있기 때문에, 예를 들면, 표시를 변경하지 않은 화소의 표시 데이터에 대하여도 타이밍에 맞추어 화상 신호를 송신할 필요가 있다. 그로 인해, 쓸데 없이 데이터 송신량이 많아지는 것 뿐만 아니라, 그로 인한 전력 소비도 커서, 저소비 전력화를 꾀할 수 없다.
그래서, 본 발명은, 저소비 전력을 꾀할 수 있는 구조를 가지면서, 더구나, 특히 주변 회로를 글래스 기판상에 일체 형성하는 경우에, 레이아웃의 효율 등을 고려한 저스페이스 설계의 표시 장치를 얻는 것을 목적으로 한다.
본 발명은 표시 장치에 관한 것이다. 특히, 액정 디스플레이(LCD; Liquid Crystal Display) 또는 유기 EL 디스플레이(OELD; 0rganic Electro Lumninescent Display)를 표시시키기 위한 구동 회로 등에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 따른 표시 장치를 포함한 시스템의 개념을 도시하는 블록도.
도 2는 패널(1)을 상세히 도시한 도.
도 3은 본 발명의 제 2 실시예에 따른 패널(1A)을 상세히 도시한 도.
도 4는 본 발명의 제 3 실시예에 따른 패널(1B)을 상세히 도시한 도.
도 5는 본 발명의 제 4 실시예에 따른 패널(1C)을 상세히 도시한 도.
도 6은 본 발명의 제 5 실시예에 따른 패널(1D)을 상세히 도시한 도.
도 7은 본 발명의 제 6 실시예에 따른 패널(1E)을 상세히 도시한 도.
도 8은 액티브 매트릭스 OEL부(8)의 회로 배치를 도시하는 도.
도 9는 본 발명의 제 7 실시예에 따른 패널(1F)을 상세히 도시한 도.
도 10은 액티브 매트릭스 LCD부(2A)의 회로 배치를 도시하는 도.
도 11은 TFT 디스플레이에 의한 표시 장치에 의해 표시를 행하기 위한 시스템의 블록도.
발명의 개시
본원 발명인 표시 장치는, 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 대응시켜 능동 소자를 설치하여, 주사선 및 데이터선의 구동에 의해 액정을 사용한 표시 제어를 하는 표시 구동부와, 상기 표시 구동부의 열 방향의 길이에 대응하여 할당되고, 상기 주사선을 선택하여 구동시키는 주사선 드라이버부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되는 메모리 셀부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 상기 메모리 셀부에 기억된 화상 신호에 의거하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 글래스 기판이나 석영 기판 등의 절연 기판에, 다결정 실리콘 TET를 사용하여, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하게 한다.
또한, 본 발명에 있어서의「열 방향의 길이에 대응하여 할당되는」「행 방향에 길이에 대응하여 할당되는」라고 하는 점은, 예를 들면, 메모리 셀부이면, 그의 행 방향의 길이가 표시 구동부의 행 방향의 길이에 대응하게 하는 것으로서, 보다 구체적으로는, 특허청구의 범위 제 2 항에 따른 발명에서 한정하고 있는 바와 같이, 「행 방향의 길이가 표시 구동부의 행 방향의 길이 이하가 된다」라고 하는 것이다. 「이하가 된다」라고 하는 것은, 양자가 같거나, 혹은, 전자가 후자에 비해 작거나, 중 어느 하나이지만, 본 발명에 있어서는, 예를 들면 메모리 셀부의 행 방향의 길이가, 표시 구동부의 행 방향의 길이보다 약간(예를 들면, 수% 정도)크더라도 상관없다.
요는, 예를 들면 메모리 셀부이면, 그것을 표시 구동부와 함께 기판상에 집적한 경우에, 그의 메모리 셀부의 치수가 표시 구동부의 치수에 대응하지 않기 때문에 기판상에 쓸데 없는 스페이스가 발생하게 되는 것을 피할 수 있으면 되는 것이다. 쓸데 없는 스페이스가 발생한다고 하는 것은, 예를 들면, 메모리 셀부의 행 방향의 길이가 표시 구동부의 행 방향의 길이보다도 대폭적으로 길기 때문에, 표시 구동부의 행 방향측 단부에 따른 기판상의 부분에, 회로 등이 설치되지 않은 비교적 넓은 스페이스가 생겨 버리게 되는 것이다.
특허청구의 범위 제 2 항에 따른 발명인 표시 장치는, 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 대응시켜 능동 소자를 설치하고, 주사선 및 데이터선의 구동에 의해 액정을 사용한 표시 제어를 하는 표시 구동부와, 열 방향의 길이가 상기 표시 구동부의 열 방향의 길이 이하가 되도록 할당되고, 상기 주사선을 선택하여 구동시키는 주사선 드라이버부와, 적어도 상기 표시 구동부의 1행의 도트분의·표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 그의 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되는 메모리 셀부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 상기 메모리 셀부에 기억된 화상 신호에 의거하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 글래스 기판이나 석영 기판 등의 절연 기판에, 다결정 실리콘 TFT를 사용하여, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 그의 행 방향 길이가, 표시 구동부의 행 방향의 길이 이하가 되도록 할당하게 한다.
본원 발명인 표시 장치는, 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 대응시켜 능동 소자를 설치하여, 주사선 및 데이터선의 구동에 의해, 상기 능동 소자에 접속된 유기 EL 소자를 발광시켜 표시 제어를 하는 표시 구동부와, 상기 표시 구동부의 열 방향의 길이에 대응하여 할당되고, 상기 주사선을 선택하여 구동시키는 주사선 드라이버부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되는 메모리 셀부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 상기 메모리 셀부에 기억된 화상 신호에 의거하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에서는, 예를 들면, 다결정 실리콘에, 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하게 한다.
또한, 본 발명에 있어서의 「열 방향의 길이에 대응하여 할당되고」「행 방향에 길이에 대응하여 할당되고」라고 하는 점은, 예를 들면, 메모리 셀부이면, 그의 행 방향의 길이가 표시 구동부의 행 방향의 길이에 대응하게 하는 것으로서, 보다 구체적으로는, 특허청구의 범위 제 4 항에 따른 발명에서 한정하고 있는 바와 같이, 「행 방향의 길이가 표시 구동부의 행 방향의 길이 이하가 된다」라고 하는 것이다. 「이하가 된다」라고 하는 것은, 양자가 같거나, 혹은, 전자가 후자에 비해 작거나, 중 어느 하나이지만, 본 발명에 있어서는, 예를 들면 메모리 셀부의 행 방향의 길이가, 표시 구동부의 행 방향의 길이보다 약간(예를 들면, 수% 정도)크더라도 상관없다.
요는, 예를 들면 메모리 셀부이면, 그것을 표시 구동부와 함께 기판상에 집적한 경우에, 그의 메모리 셀부의 치수가 표시 구동부의 치수에 대응하지 않기 때문에 기판상에 쓸데 없는 스페이스가 발생하게 되는 것을 피할 수 있으면 되는 것이다. 쓸데 없는 스페이스가 발생한다고 하는 것은, 예를 들면, 메모리 셀부의 행 방향의 길이가 표시 구동부의 행 방향의 길이보다도 대폭적으로 길기 때문에, 표시 구동부의 행 방향측 단부에 따른 기판상의 부분에, 회로 등이 설치되지 않은 비교적 넓은 스페이스가 생겨 버리는 것이다.
특허청구의 범위 제 4 항에 따른 발명인 표시 장치는, 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 대응시켜 능동 소자를 설치하여, 주사선 및 데이터선의 구동에 의해, 상기 능동 소자에 접속된 유기 EL 소자를 발광시켜 표시 제어를 하는 표시 구동부와, 열 방향의 길이가 상기 표시 구동부의 열 방향의 길이 이하가 되도록 할당되고, 상기 주사선을 선택하여 구동시키는 주사선 드라이버부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 그의 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되는 메모리 셀부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 상기 메모리 셀부에 기억된 화상 신호에 의거하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 반도체 또는 절연체의 기판상에 집적하여, 일체형성하고 있다.
본 발명에서는, 예를 들면 다결정 실리콘에, 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 그의 행 방향 길이가, 표시 구동부의 행 방향의 길이 이하가 되도록 할당하게 한다.
특허청구의 범위 제 5 항에 따른 발명인 표시 장치는, 복수의 주사선 및 복수의 비트선이 설치되며, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 표시 제어되는 액정이, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되며, 또한 각 메모리 셀이 상기 비트선과 접속된 메모리 셀부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 다결정 실리콘 TFT를 사용하여, 액정을 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하게 한다.
또한, 본 발명에 있어서의「행 방향에 길이에 대응하여 할당되고」라고 하는 점은, 예를 들면, 메모리 셀부이면, 그의 행 방향의 길이가 표시 구동부의 행 방향의 길이에 대응하게 하는 것으로서, 보다 구체적으로는, 특허청구의 범위 제 6 항에 따른 발명에서 한정하고 있는 바와 같이, 「행 방향의 길이가 표시 구동부의 행 방향의 길이 이하가 된다」라고 하는 것이다. 「이하가 된다」라고 하는 것은, 양자가 같거나 혹은, 전자가 후자에 비해 작거나, 중 어느 하나이지만, 본 발명에 있어서는, 예를 들면 메모리 셀부의 행 방향의 길이가, 표시 구동부의 행 방향의 길이보다 약간(예를 들면, 수% 정도)크더라도 상관없다.
요는, 예를 들면 메모리 셀부이면, 그것을 표시 구동부와 함께 기판상에 집적한 경우에, 그의 메모리 셀부의 치수가 표시 구동부의 치수에 대응하지 않기 때문에 기판상에 쓸데 없는 스페이스가 발생하게 되는 것을 피할 수 있으면 되는 것이다. 쓸데 없는 스페이스가 발생한다고 하는 것은, 예를 들면, 메모리 셀부의 행 방향의 길이가 표시 구동부의 행 방향의 길이보다도 대폭적으로 길기 때문에, 표시구동부의 행 방향측 단부에 따른 기판상의 부분에, 회로 등이 설치되지 않은 비교적 넓은 스페이스가 생기게 되는 것이다.
특허청구의 범위 제 6 항에 따른 발명인 표시 장치는, 복수의 주사선 및 복수의 비트선이 설치되며, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 표시 제어되는 액정이, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 그의 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되며, 또한 각 메모리 셀이 상기 비트선과 접속된 메모리 셀부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 다결정 실리콘 TFT를 사용하여, 액정을 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 그의 행 방향 길이가, 표시구동부의 행 방향의 길이 이하가 되도록 할당하게 한다.
본원 발명인 표시 장치는, 복수의 주사선 및 복수의 비트선이 설치되며, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 발광 표시 제어되는 유기 EL 소자가, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되며, 또한 각 메모리 셀이 상기 비트선과 접속된 메모리 셀부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 다결정 실리콘 TFT를 사용하여, 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하게 한다.
또한, 본 발명에 있어서의「행 방향에 길이에 대응하여 할당되고」라고 하는점은, 예를 들면, 메모리 셀부이면, 그의 행 방향의 길이가 표시 구동부의 행 방향의 길이에 대응하게 하는 것으로서, 보다 구체적으로는, 특허청구의 범위 제 8 항에 따른 발명에서 한정하고 있는 바와 같이, 「행 방향의 길이가 표시 구동부의 행 방향의 길이 이하가 된다」라고 하는 것이다. 「이하가 된다」라고 하는 것은, 양자가 같거나, 혹은, 전자가 후자에게 비해 작거나, 중 어느 하나이지만, 본 발명에 있어서는, 예를 들면 메모리 셀부의 행 방향의 길이가, 표시 구동부의 행 방향의 길이보다 약간(예를 들면, 수% 정도)크더라도 상관없다.
요는, 예를 들면 메모리 셀부이면, 그것을 표시 구동부와 함께 기판상에 집적한 경우에, 그의 메모리 셀부의 치수가 표시 구동부의 치수에 대응하지 않기 때문에 기판상에 쓸데 없는 스페이스가 발생하게 되는 것을 피할 수 있으면 되는 것이다. 쓸데 없는 스페이스가 발생한다고 하는 것은, 예를 들면, 메모리 셀부의 행 방향의 길이가 표시 구동부의 행 방향의 길이보다도 대폭적으로 길기 때문에, 표시 구동부의 행 방향측 단부에 따른 기판상의 부분에, 회로 등이 설치되지 않은 비교적 넓은 스페이스가 생겨 버리는 것이다.
본원 발명인 표시 장치는, 복수의 주사선 및 복수의 비트선이 설치되며, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 발광 표시 제어되는 유기 EL 소자가, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부와, 적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이, 그의 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되며, 또한 각 메모리 셀이 상기 비트선과 접속된 메모리 셀부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와, 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당되고, 해당 열 디코더부의 선택과 상기 화상 신호에 의거하여 스위칭하고, 상기 열 디코더부에 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 반도체 또는 절연체의 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 예를 들면 다결정 실리콘 TFT를 사용하여, 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 일체 형성하는 경우에, 저스페이스화를 꾀하기 위해서, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 그의 행 방향 길이가, 표시 구동부의 행 방향의 길이 이하가 되도록 할당하게 한다.
특허청구의 범위 제 9 항에 따른 발명인 표시 장치는, 상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀의 수를, 용장으로 구성한다.
본 발명에 있어서는, 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀의 수를 용장으로 구성하더라도, 그것을 표시 구동부의 행 방향의 길이에 의거하여(예를 들면, 행 방향 길이가, 표시 구동부의 행 방향 길이 이하가 되도록)할당한다.
특허청구의 범위 제 10 항에 따른 발명인 표시 장치는, 상기 메모리 셀부는, 상기 주사선의 수와 같은 수만큼 설치된 각 워드선에, 상기 1 행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 접속하여 상기 표시 구동부의 도트 배열에 대응한 메모리 어레이로 구성되며, 또한, 상기 워드선을 선택하여 구동시키는 워드선 드라이버부를, 더 상기 기판상에 집적하여, 일체 형성하고 있다.
본 발명에 있어서는, 메모리 셀부를 표시 구동부의 도트 배열에 대응한 메모리 어레이로 구성하도록 하고, 1 화면분을 표시하기 위해서 필요한 화상 신호를 기억하도록 하여, 외부와의 데이터량의 주고 받음을 적게 하여 저소비 전력을 꾀할 수 있는 구조로 한다. 또한, 어레이 구성에 의한 기억을 행하기 위해서, 주사선과 같은 수만큼 설치한 워드선을 선택하여 구동시키는 워드선 드라이버부를 또한 기판상에 집적하여, 일체 형성한다.
특허청구의 범위 제 11 항에 따른 발명인 표시 장치는, 표시 위치 및 기억 위치를 나타내는 어드레스 신호에 근거하여, 상기 주사선 드라이버부는 상기 주사선을 선택하며, 또한, 상기 워드선 드라이버부는 상기 워드선을 선택하도록 하고 있다.
본 발명에 있어서는, 어드레스 신호에 의해 주사선, 워드선을 랜덤으로 선택할 수 있어, 열 방향에 대한 기억 또는 표시의 자유도를 확보한다.
특허청구의 범위 제 12 항에 따른 발명인 표시 장치는, 상기 주사선 드라이버부와 상기 워드선 드라이버부에는 동일 어드레스 신호가 입력되도록 하고 있다.
본 발명에 있어서는, 배선의 간소화를 꾀하기 위해서, 주사선 드라이버부와 워드선 드라이버부에서 동일 선을 공유할 수 있다. 그로 인해, 동일 타이밍으로 동일 어드레스 신호가 입력되게 된다.
특허청구의 범위 제 13 항에 따른 발명인 표시 장치는, 상기 주사선 드라이버부와 상기 워드선 드라이버부에는 독립한 어드레스 신호가 입력되도록 하고 있다.
본 발명에 있어서는, 기억 동작 및 표시 동작의 자유도를 높이기 위해서 주사선 드라이버부와 워드선 드라이버부에는 독립한 어드레스 신호를 입력하여, 예를 들면 동작 타이밍을 다르게 할 수 있다.
특허청구의 범위 제 14 항에 따른 발명인 표시 장치는, 상기 주사선 드라이버부는, 주사선 드라이버 제어 신호가 입력되어 있는 동안만, 상기 어드레스 신호에 의거하여 상기 주사선의 선택 구동 동작을 행하며, 또한, 상기 워드선 드라이버부는, 워드선 드라이버 제어 신호가 입력되어 있는 동안만, 상기 어드레스 신호에 의거하여 상기 워드선의 선택 구동 동작을 행하도록 하고 있다.
본 발명에 있어서는, 기억 동작 및 표시 동작의 자유도를 높이면서, 배선의 간소화를 꾀하기 위해서, 주사선 드라이버부는, 주사선 드라이버 제어 신호가 입력되어 있는 동안만, 어드레스 신호에 의거하여 주사선의 선택 구동 동작을 행하고, 워드선 드라이버부는, 워드선 드라이버 제어 신호가 입력되어 있는 동안만, 어드레스 신호에 의거하여 워드선의 선택 구동 동작을 행할 수 있다.
특허청구의 범위 제 15 항에 따른 발명인 표시 장치는, 상기 열 디코더부는, 상기 어드레스 신호에 의거하여, 입력되는 화상 신호를 기억시키는 메모리 셀을 선택하도록 하고 있다.
본 발명에 있어서는, 열 디코더부는, 어드레스 신호에 의해 화상 신호를 기억시키는 메모리 셀을 랜덤으로 선택할 수 있어, 행 방향에 대한 기억 또는 표시의 자유도를 확보할 수 있다.
특허청구의 범위 제 16 항에 따른 발명인 표시 장치는, 광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1 화소로 하고, 상기 화상 신호는 1 화소 단위로 입력되며, 또한, 상기 열 디코더부는, 1 화소분의 메모리 셀을 선택하도록 하고 있다.
본 발명에 있어서는, 표시 장치가 컬러 표시를 행하는 경우, 광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1 화소로 하여, 표시의 변경 단위가 되는, 1 화소 단위로 화상 신호를 입력하도록 하고, 열 디코더부는, 그의 입력에 의거하여 1 화소분의 메모리 셀을 선택한다.
특허청구의 범위 제 17 항에 따른 발명인 표시 장치는, 광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1 화소로 하고, 상기 화상 신호는 복수 화소 단위로 입력되며, 또한, 상기 열 디코더부는, 복수 화소분의 메모리 셀을 선택하도록 하고 있다.
본 발명에 있어서는, 표시 장치가 컬러 표시를 행하는 경우, 구동 주파수를 저하시키기 위해서, 광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1 화소로 하여, 복수 화소 단위로 화상 신호를 입력하도록 하고, 열 디코더부는, 그의 입력에 의거하여 복수 화소분의 메모리 셀을 선택한다.
특허청구의 범위 제 18 항에 따른 발명인 표시 장치는, 상기 메모리 셀부에 기억시키는 화상 신호의 입력 배선 및 상기 열 선택 스위치부는, 상기 메모리 셀부를 삽입하여 표시 구동부와 반대측에 형성되도록 하였다.
본 발명에 있어서는, 배선의 교차를 적게 하여 저소비 전력을 꾀하며, 또한 스위칭 등의 영향에 의한 노이즈 중첩을 막기 위해서, 화상 신호의 입력 배선 및 열 선택 스위치부는, 메모리 셀부를 삽입하여 표시 구동부와 반대측에 형성한다.
특허청구의 범위 제 19 항에 따른 발명인 표시 장치는, 상기 메모리 셀부는, 상기 표시 구동부의 행 방향의 길이에 대응시켜 메모리 셀이 할당되고, 다단 구성으로 형성되도록 하였다.
본 발명에 있어서는, 예를 들면 계조 수 증가에 의한 1 도트분의 메모리 셀 증가에 의해, 표시 구동부의 행 방향의 길이에 대응시켜 메모리 셀이 할당되지 않은 경우에, 다단으로 구성하여, 형성한다.
특허청구의 범위 제 2O 항에 따른 발명인 표시 장치는, 상기 주사선의 수의 정수배의 수의 워드선을 설치하고, 상기 메모리 셀부는, 상기 표시 구동부의 1행의 도트)분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 상기 정수배의 수의 워드선으로 나누어 접속시킨 메모리 어레이로 구성되도록 하였다.
본 발명에 있어서는, 예를 들면 계조 수 증가에 의한 1 도트분의 메모리 셀증가에 의해, 표시 구동부의 행 방향의 길이에 대응시켜 메모리 셀이 할당되지 않는 경우에, 복수행으로 구성하고, 형성한다.
특허청구의 범위 제 21 항에 따른 발명인 표시 장치는, 상기 메모리 셀부는,
상기 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 상기 표시 구동부의 행 방향의 길이에 대응시켜 할당한 메모리 어레이로 구성되도록 하였다.
본 발명에 있어서는, 표시 구동부의 행 방향의 길이에 대응시켜 복수행분의 메모리 셀이 할당되는 경우는, 저스페이스화를 꾀하기 위해서, 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 표시 구동부의 행 방향의 길이에 대응시켜 할당한 메모리 어레이로 구성한다.
특허청구의 범위 제 22 항에 따른 발명인 표시 장치는, 상기 메모리 셀부는, 상기 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당한 메모리 어레이로 구성되도록 하였다.
본 발명에 있어서는, 표시 구동부의 행 방향의 길이에 대응시켜 복수행분의 메모리 셀이 할당되는 경우는, 저스페이스화를 꾀하기 위해서, 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을, 그의 행 방향 길이가 표시 구동부의 행 방향의 길이 이하가 되도록 할당한 메모리 어레이로 구성한다.
특허청구의 범위 제 23 항에 따른 발명인 표시 장치는, 상기 어드레스 신호를 송신하는 타이밍을 제어하는 타이밍 컨트롤러부와, 상기 화상 신호의 송신을 제어하는 메모리 컨트롤러부를 더 상기 기판상에 집적하여, 일체 형성하도록 하였다.
본 발명에 있어서는, 표시를 제어하는 데 필요한 주변 회로를 모두 시스테마틱에 동일 기판 상에 일체 형성한다.
특허청구의 범위 제 24 항에 따른 발명인 표시 장치는, 상기 표시 구동부와 상기 메모리 셀부와의 사이에 D/A 변환기를 설치함으로써, 상기 메모리 셀부에 기억되어 있는 디지털 신호가 되는 상기 화상 신호를, 아날로그 신호로 변환하고 나서 상기 표시 구동부에 공급하도록 하고 있다.
본 발명에 있어서는, 아날로그 신호 대응의 표시 구동부에서 표시를 행하기 위해서, 표시 구동부와 메모리 셀부와의 사이에 D/A 변환기를 설치하고, 그 D/A 변환기에 있어서 아날로그 신호로 변환된 후의 화상 신호를, 표시 구동부에 공급한다.
특허청구의 범위 제 25 항에 따른 발명인 표시 장치는, 상기 표시 구동부와 상기 메모리 셀부를 직접 연결함으로써, 상기 메모리 셀부에 기억되어 있는 디지털 신호가 되는 상기 화상 신호를 상기 표시 구동부에 공급하도록 하고 있다.
본 발명에 있어서는, 디지털 신호 대응의 표시 구동부에서 표시를 행하기 위해서, 표시 구동부와 메모리 셀부와의 사이에는, D/A 변환기 등은 설치하지 않고, 디지털 신호 그대로의 화상 신호를, 표시 구동부에 공급한다.
특허청구의 범위 제 26 항에 따른 발명인 표시 장치는, 상기 표시 구동부는,면적 계조 또는 시분할 계조 혹은 그들의 조합에 의해서 디지털 구동을 행하도록 하고 있다.
본 발명에 있어서는, 면적 계조, 시분할 계조, 혹은 양자의 조합에 의해서, 디지털 신호 대응의 표시 구동부가 표시를 행한다.
실시예 1도 1은 본 발명의 제 1 실시예에 따른 표시 장치를 포함한 시스템의 개념을 도시하는 블록도이다. 도 1은 시스템 온 패널(SOP)이라고 하는 개념을 도시하고 있다. SOP란, 표시를 행하기 위한 주변 회로 등을 글래스 기판에, 더구나 IC 등의 칩을 사용하지 않고서, 다결정 실리콘 등을 사용하여 TFT 등과 주변 회로를 일체 형성하려고 하는 개념이다. 그러므로, 패널을 CPU와 직접 연결할 수 있으며, 또한 저 비용, 고신뢰성, 저스페이스화를 꾀할 수 있다.
도 1에 있어서, 화상 신호원(110)은 표시 데이터를 송신하는 CPU(110A)로 구성되어 있다. 여기서도, 도 11에 도시된 종래의 구성과 같이, 표시 데이터를 디지털 데이터인 화상 신호로 송신한다. 화상 신호가 디지털 데이터이면, 패널(1)측에서 D/A 변환할 필요가 없고, 그 만큼, 소형화 및 저소비 전력화가 도모된다. 또한, 패널(1)은, 액티브 매트릭스 LCD부(2), 주사선 드라이버(3), 디지털 데이터 드라이버(4), 프레임 메모리부(5), 메모리 컨트롤러(6) 및 타이밍 컨트롤러(7)로 구성되어 있다. 액티브 매트릭스 LCD부(2)가, 본 발명에 있어서의 표시 구동부에 대응한다.
도 2는 패널(1)을 상세히 도시한 도이다. 액티브 매트릭스 LCD 부(2)는, TFT, 다이오드 등의 액티브 소자를 사용하여 실제로 표시를 행하는 부분이다. 액티브 매트릭스 LCD부(2)에는, i×j개의 화소가 나열되어 있다. 본 실시예는 컬러 디스플레이를 상정하고 있기 때문에, 광원색인 R(Red), G(Green) 및 B(B1ue)의 3 도트(서브 화소라고도 한다)를 1 화소로 하여 구성한다. 모노크로 디스플레이의 경우는 화소=도트이다. 각각의 도트의 에어리어에는, 데이터선과 주사선 및 이들의 교점에 대응시켜 배치된 액티브 소자(예를 들면 트랜지스터, 다이오드 등에 의한 스위칭 소자)가 포함된다. 이 액티브 소자에는 각각 화소 전극이 인가되어 있고, 대향 전극과의 사이에 액정을 개재한 용량을 형성하고 있다. 화소 전극과 대향 전극과의 사이에 인가되는 전압으로, 액정의 분자에 의한 시광성을 제어하여, 각 도트의 표시 제어를 행한다. 더구나, 액티브 소자가 스위치를 오프하더라도, 화소 전극은, 축적한 전하에 의해 다음의 리프레시시(표시 데이터 재기록시)까지 그 표시 상태를 유지시킬 수 있다. 액티브 소자의 스위칭 동작이나 화소 전극에의 전하 공급의 제어는, 데이터선과 주사선을 구동시켜 (전류를 공급하여)행하여진다.
주사선을 구동시키는 제어를 행하는 것이 주사선 드라이버(3)이다. 주사선 드라이버(3)는 행 디코더(31) 및 주사선 구동 버퍼(32)로 구성되어 있다. 행 디코더(31)는, 입력되는 어드레스 데이터에 의거하여 구동시키는 주사선을 선택한다. 주사선 구동 버퍼(32)는 행 디코더(31)가 선택한 주사선을 실제로 구동시킨다.
한편, 데이터선을 구동시키는 제어를 행하는 것이 디지털 데이터 드라이버(4)이다. 디지털 데이터 드라이버(4)는, D/A 변환기로서의 k 비트 DAC 부(41)로 구성되어 있다. 여기서, k 비트 DAC 부(41)의 동작을 설명하기 전에 프레임 메모리부(5)에 관해서 설명한다.
프레임 메모리부(5)는, 열 디코더(51), 입력 제어 회로(52), 열 선택 스위치부(53), 메모리 행 디코더(54), 워드 드라이버(55), 메모리 셀부(56) 및 센스 앰플리파이어부(57)로 구성된다. 열 디코더(51)는, 입력되는 어드레스 데이터에 의거하여, 1행(라인)분 (j개)의 화소로부터 1개의 화소를 선택한다. 이것이, 나아가서는 구동시키는 데이터선을 선택하는 것으로도 된다. 입력 제어 회로(52)는, 메모리 컨트롤러(6)로부터 병렬 송신된 1 화소분의 화상 신호(k×3)의 제어를 행하는 회로이다. 열 선택 스위치부(53)는, 1 화소의 화상 신호(k×3)를 단위로 하여 1 라인의 화소의 수만큼(즉 k×3×j) 설치되어 있다. 각 열 선택 스위치는, 열 디코더(51)의 선택 및 화상 신호에 의거하여 스위칭하여, 비트선을 구동시킨다. 여기서, 입력 제어 회로(52)와 열 선택 스위치부(53)란, 메모리 셀부(56)를 삽입하여 액티브 매트릭스 LCD 부(2)의 반대측에 배치하도록 한다. 그로 인해, 배선의 교차가 적어지게 되어, 간소하고 저소비 전력화가 꾀하여진다. 더구나, 입력 제어 회로(52) 및 열 선택 스위치부(53)의 동작에 의해, 아날로그 구동의 LCD(2)에 노이즈를 중첩시키는 일이 없어지기 때문에, 표시의 저 노이즈화를 꾀할 수 있다.
메모리 행 디코더(54)는, 입력되는 어드레스 데이터에 의거하여, 후술하는 바와 같이 메모리 어레이를 구성하는 메모리 셀부(56)의 임의의 메모리 셀에 기억시키기 위해 워드선을 선택한다. 워드 드라이버(55)는, 메모리 행 디코더(54)가 선택한 워드선을 실제로 구동시킨다. 따라서, 메모리 행 디코더(54)가 선택한 워드선과 접속된, 열 디코더(51)가 선택한 화소에 대응하는 k×3개의 메모리 셀에 그의 화소의 표시 데이터로서 화상 신호가 기억되어지게 된다.
또한, 메모리 셀부(56)는 k×3×i×j의 수의 메모리 셀을 갖고, i행×k×3× j 열의 메모리 어레이를 구성하고 있다. 이 메모리 셀의 수는, 1 화면이 i×j 화소의 디스플레이에 대하여, R, G, B의 각 도트를 2k의 계조의 밝기로 표시하기 위해서 필요한 수이다. 도 2로서는 k=3으로 하고, 8계조의 밝기를 설정할 수 있다. 이 메모리 셀의 수는, 1 화면분의 화상 신호를 기억하기 위해서 적어도 필요한 메모리셀수이다. 예를 들면, 회로에 따라서는, 동작 안정성을 확보할 필요성 때문에 메모리 셀을 용장으로도 갖게 하여 구성하는 경우가 있다.
여기서, 글래스 기판의 크기와 실제의 표시부분인 액티브 매트릭스 LCD 부(2)의 크기가 같게 되면 될 수록 저스페이스화를 꾀할 수 있게 된다. 요컨대, 메모리 셀부(56)의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 되도록 메모리 셀을 배열하면, 가장 효율이 양호하게, 저스페이스폭으로 1열분의 메모리 셀을 배열할 수 있게 된다. 따라서, 1 도트의 표시를 제어하는 데 필요한 메모리 셀을 나열한 행 방향의 길이가, 각 도트의 피치 이하이면, 프레임 메모리부(5) 전체의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 된다. 그래서, 도 2에서는 k 비트분의 메모리 셀을 나열하였을 때의 행 방향의 길이를, 각 도트의 피치와 같게 되도록 설계하고 있다. 또한, 센스 앰플리파이어부(57)의 각 센스 앰플리파이어(또는 선택 스위치) 및 k 비트 DAC 부(41)의 각 k 비트 DAC에 관해서도, 각 도트의 피치에 의거하여 설계하고 있다.
또한, 메모리 어레이의 행수를 주사선 수인 i와 동일하게 하여 프레임 메모리부(5)가 1 화면분의 표시 데이터를 기억할 수 있도록 한다. 그로 인해, 각 표시 위치의 화소와 각 도트마다 설치한 메모리 셀을 대응시키어 기억시킬 수 있다. 저스페이스화만을 꾀하고자 하면, 적어도 1행분의 메모리 셀을 갖고 있으면 되고, 특히 주사선 수 만큼의 행수의 메모리 어레이를 구성할 필요는 없다. 단지, 시스템 전체로서 데이터의 송신량을 적게 하고, 저소비 전력을 꾀하기 위해서는, 1 화면분의 표시 데이터를 대응시키어 기억할 수 있는 만큼의 메모리 셀이 필요하게 되는것이다. 따라서, CPU(110A)에서는 재기록하는 화소의 표시 데이터분의 화상 신호를 송신하면 되고, 재기록을 행하지 않으면, 메모리 셀부(56)에 기억된 화상 신호의 데이터를, 디지털 데이터 드라이버(4)는 그대로 취급하면 된다.
센스 앰플리파이어부(57)를 구성하는 각 센스 앰플리파이어는, 각 열(비트선)마다 접속되어 있다. 여기서, 센스 앰플리파이어를 사용하는 것은, 메모리 셀부(56)의 각 메모리 셀이 다이내믹 메모리로 구성되어 있는 경우이다. 스태틱 메모리로 구성되어 있는 경우는 센스 앰플리파이어가 아니라, 선택 스위치를 사용하여 구성한다.
디지털 데이터 드라이버(4)를 구성하는 k 비트 DAC 부(41)는, 3×j 개의 k 비트 DAC로 구성된다. 각 k비트 DAC에는, 어떤 k 개의 메모리 셀에 기억된 화상 신호에 의거한 디지털 데이터가 k개의 비트선으로부터 입력된다. k 비트 DAC는, 그 데이터에 의거한 값을 계조로 변환하여, 그 계조에 따라서 데이터선을 구동시킨다. LCD에서는, 액정의 수명을 연장시키려고 하는 목적으로 교류 구동을 행할 필요가 있다. 따라서, 디지털 데이터를 그대로 사용할 수 없고, 아날로그 변환을 행하지 않으면 안되는 것이다. 이렇게하여, 구동한 주사선과 데이터선과의 교점의 도트에 있어서, 표시 데이터에 의거한 표시 제어가 행하여지게 된다.
여기서, 본 발명에 있어서의 디지털 데이터 드라이버(4)와 프레임 메모리부(5)와는 직접 연결(일체화)하여, 기억된 디지털 데이터를 직접 사용하여 데이터선의 구동 동작을 행하고 있다. 따라서, 편의상(도 1과의 관련상), 디지털 데이터 드라이버(4)를 k 비트 DAC 부(41)로 구성하고, 프레임 메모리부(5)를 열 디코더(51), 입력 제어 회로(52), 열 선택 스위치부(53), 메모리 행 디코더(54), 워드 드라이버(55), 메모리 셀부(56) 및 센스 앰플리파이어부(57)로 구성하고 있지만, 종래의 디지털 데이터 드라이버와 프레임 메모리의 동작의 관계에서 보면, 실제로는 이러한 구별은 엄밀하게는 불가능하다.
메모리 컨트롤러(6)는, CPU(110A)로부터 송신되는 표시 데이터를 프레임 메모리부(5)에 격납하기 위해서, k×3의 화상 신호로서 제어한다. 또한, 타이밍 컨트롤러(7)는, 적어도 어드레스 버퍼(71)를 갖고, CPU(110A)로부터 송신되는 표시 데이터를 기억이나 표시시키기 위해서, 행 디코더(31), 열 디코더(51) 및 메모리 행 디코더(54)에 어드레스 신호를 송신한다.
메모리를 칩 등으로 구성한 경우에는, 칩내에 어떻게 세밀 충전이 가능하며, 또한 배선 등을 고려한 레이아웃 가능한가가 문제가 된다. 메모리 등의 주변 회로를 글래스 기판상에 구성하는 경우는, 그것과는 발상이 다르다. 글래스 기판에 있어서, 가장 큰 면적을 차지하는 것은, 실제의 표시 부분이 되는 액티브 매트릭스 LCD 부(2)이다. 더구나 그 화소 피치(나아가서는 전체의 크기)는 정해져 있다. 따라서, 그 크기에 맞추어, 어떻게 효율이 양호하게 주변 회로 등, 시스템을 레이아웃할 것인가가 문제가 된다. 소비 전력을 고려하지 않고 저스페이스화를 고려하면 메모리 셀을 적게 할 수도 있지만, 저소비 전력을 꾀하기 위해서는, 1 화면분의 데이터를 기억할 수 있는 만큼의 메모리 셀이 필요하다. 그래서, 본 실시예는, 저소비 전력화를 꾀하기 위해서 주변 회로를 설정한 후에, 가장 효율이 양호한 레이아웃을 나타내고자 하는 것이다.
다음에 도 2를 참조하여 표시 동작에 관해서 설명한다. CPU(110A)는, 표시를 변경하는 경우에 표시 데이터를 송신한다. 따라서, 화상이 변화하지 않는 경우에는 표시 데이터의 송신은 행하지 않는다. 표시를 변경할 때는, 표시를 변경하는 위치(화소)를 나타내는 어드레스 신호를 송신한다. 또한, 표시 데이터의 화상 신호를 송신한다. 여기서, 프레임 메모리부(5)에는, 주사선에 대응시킨 수의 워드선을 설치하여, 각각의 도트에 대응한 1 화면분의 표시 데이터(화상 신호)를 기억할 수 있도록 하였다. 더구나 행 디코더(31), 메모리 행 디코더(54)를 설치하여 주사선, 워드선을 선택할 수 있도록 하였다. 그러므로, 순차 주사할 필요가 없고, 어드레스 신호에 따른 랜덤인 주사선의 선택 및 구동을 할 수 있으며, 표시 데이터를 필요에 따라서 재기록할 때에 적합하다. 또한, 배선의 간소화 및 회로 면적 축소에 의한 저스페이스화를 꾀하기 위해서, 동일 어드레스 신호가 행 디코더(31) 및 메모리 행 디코더(54)에 입력되어, 대응하는 부분에 동일 타이밍으로 기억, 표시를 행하도록 한다. 열 디코더(51)에 관해서도, 어드레스 신호에 따라서 랜덤인 화소의 선택이 가능하기 때문에, 동일 주사선상의 화소(도트)에 순차 기입해 갈 필요는 없고, 랜덤인 기입을 행할 수 있다.
표시를 변경하지 않은 경우에는, 프레임 메모리부(5)에 기억된 화상 신호의 디지털 데이터를 그대로 사용하여 표시를 행하고, CPU(110A)와는 데이터의 주고 받음은 하지 않는다. 단지, LCD는 상술한 바와 같이 교류 구동하지 않으면 안되기 때문에, 화소 반전 구동을 사용하여, 적어도 필요 최저한의 주파수로 리프레시하면서 구동할 필요가 있다. 이 제어는 주사선 드라이버(3) 및 디지털 데이터 드라이버(4)에 의해 행하여진다. 주파수를 저하시키면, 저소비 전력을 꾀할 수 있지만, 돌출 전압 등에 의한 플리커(어른거림)가 생긴다. 그래서, 저소비 전력을 꾀하면서, 플리커를 눈에 띄지 않게 하기 위해서는, 예를 들면, 정지 화상이면 30Hz의 주파수로 리프레시(액정은 15Hz 구동이다)하고 표시 상태를 유지한다.
프레임 메모리부(5)에 관해서도, 메모리 셀을 스태틱 메모리로 구성하고 있으면 데이터 재기록을 행할(리프레시한다)필요는 없지만, 다이내믹 메모리로 구성하고 있으면, 기억을 유지할 수 있게 되는 타이밍으로 리프레시할 필요가 있다.
이상과 같이 제 1 실시예에 의하면, SOP와 같이, 표시부분 뿐만 아니라, 주변 회로를 포함한 시스템을 기판 상에 일체 형성하고자 하는 경우에, 프레임 메모리부(5)의 메모리 셀부(56)에 있어서, 1 도트의 표시를 제어하는 데 필요한 분량의 메모리 셀을 나열하였을 때의 행 방향의 길이가, 각 도트의 피치 이하가 되도록, 요컨대 메모리 셀부(56)의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 되도록 메모리 셀을 배열하도록 형성하였기 때문에, 효율이 좋고, 저스페이스 폭으로 1행분의 메모리 셀을 배열할 수 있다.
또한, 센스 앰플리파이어부(57) 및 k비트 DAC 부(41)에 관해서도, 마찬가지로 하였기 때문에, 저스페이스화를 꾀할 수 있다.
또한, 메모리 어레이의 행수를 주사선 수와 동일(i개)하게 하여 프레임 메모리부(5)가 1 화면분의 표시 데이터(화상 신호)를 기억할 수 있도록 하였기 때문에, 각 위치의 화소와 메모리 셀부(56)의 메모리 셀을 대응시켜 1 화면분의 데이터를 기억시킬 수 있으며, CPU(110A)에서는, 재기록하는 화소의 표시 데이터분의 화상신호만을 송신하면 되기 때문에, 시스템 전체로서 데이터의 송신량을 적게 하여, 저소비 전력을 꾀하면서, 가장 효율이 양호하게, 저스페이스의 형성을 행할 수 있다.
또한, 행 디코더(31), 메모리 행 디코더(54)를 설치하여, 어드레스 신호에 의거하여 구동시키는 주사선, 워드선을 선택할 수 있도록 하였기 때문에, 순차 주사할 필요가 없고, 어드레스 신호에 따른 랜덤인 주사선의 선택 및 구동이 가능하여, 표시 데이터를 필요에 따라서 재기록할 때에 적합하다.
또한, 동일 어드레스 신호가 행 디코더(31) 및 메모리 행 디코더(54)에 입력되고, 각각 대응하는 부분에 동일 타이밍으로 기억, 표시를 행하도록 하였기 때문에, 배선의 간소화 및 회로 면적 축소에 의한 저스페이스화를 꾀할 수 있다.
또한, 열 디코더(51)에 관해서도, 어드레스 신호에 따라서 랜덤인 화소의 선택이 가능하기 때문에, 동일 주사선상의 화소(도트)에 순차 기입해 갈 필요는 없고, 랜덤인 기입을 행하여, 표시 데이터를 필요에 따라서 재기록할 때에 적합하다.
또한, 입력 제어 회로(52) 및 열 선택 스위치부(53)를 메모리 셀부(56)을 삽입하여 액티브 매트릭스 LCD 부(2)의 반대측에 배치하도록 하도록 하였기 때문에, 배선의 교차가 적게 되어, 간소하고 저소비 전력화가 도모된다. 더구나, 입력 제어 회로(52) 및 열 선택 스위치부(53)의 동작에 의해, 아날로그 구동의 LCD2에 노이즈 를 중첩시키지 않고, 표시의 저 노이즈화를 꾀할 수 있다.
또한, 메모리 컨트롤러(6) 및 타이밍 컨트롤러(7)에 관해서도, 패널(1)에 일체 형성하도록 하였기 때문에, 패널(1)을 CPU(110A)와 직접 연결할 수 있어, 시스템 전체를 저비용, 고신뢰성, 저스페이스화할 수 있다.
실시예 2
도 3은 본 발명의 제 2 실시예에 따른 패널(1A)을 상세히 도시한 도이다. 도 3의 패널(1A)이, 도 2의 패널(1)과 다른 점은, 행 디코더(31)와 메모리 행 디코더(54)와 각각 독립하여 어드레스 신호를 입력시키는 점이다. 그로 인해, 기억 동작의 타이밍과 표시 동작과의 타이밍을 다르게 할 수 있다. 구동 주파수는 기억 및 표시 동작을 동시 타이밍으로 행하는 것보다 높게 되지만, 예를 들면, 어떤 타이밍으로 메모리 행 디코더(54)에 어드레스 데이터를 송신하여 기억 동작을 행하게 한 후, 다음 타이밍으로 행 디코더(31)에 어드레스 데이터를 송신하여 표시시키거나 하는 등 여러가지의 구동을 행할 수 있다.
이상과 같이 제 2 실시예에 의하면, 행 디코더(31)와 메모리 행 디코더(54)와 각각 독립하여 어드레스 신호를 입력시키도록 하였기 때문에, 구동 방법의 선택에 대한 자유도를 높일 수 있다.
실시예 3
도 4는 본 발명의 제 3 실시예에 따른 패널(1B)을 상세히 도시한 도이다. 도 4의 패널(1B)이, 도 2의 패널(1)과 다른 점은, 어드레스 버퍼(71)로부터 행 디코더(31A)와 메모리 행 디코더(54A)와 각각 주사선 선택 제어 신호선, 워드선 선택 제어 신호선이 배선되고, 주사선 선택 제어 신호, 워드선 선택 제어 신호가 송신되는 점이다. 행 디코더(31A)와 메모리 행 디코더(54A)에는 동일 어드레스 신호가 입력된다. 단지, 행 디코더(31A)는 주사선 선택 제어 신호가 ON 되어 있는 기간밖에 주사선을 선택할 수 없다. 또한, 메모리 행 디코더(54A)도 마찬가지로, 워드선 선택 제어 신호가 ON 되어 있는 기간밖에 워드선을 선택할 수 없다. 그러므로, 이들의 신호의 ON, OFF의 제어에 따라서는, 기억 동작과 표시 동작을 다른 타이밍으로 행할 수 있다.
이상과 같이 제 3 실시예에 의하면, 주사선 선택 제어 신호에 의거하여 행 디코더(31A)의 주사선 선택 기간을 제한하며, 또한, 워드선 선택 제어 신호에 의거하여 메모리 행 디코더(54A)의 워드선 선택 기간을 제한하도록 하였기 때문에, 기억 동작 및 표시 동작의 구동 방법의 선택에 대한 자유도를 높일 수 있다. 그러므로, 방법에 따라서는 여러가지의 구동 제어를 행할 수 있다.
실시예 4
도 5는 본 발명의 제 4 실시예에 따른 패널(1C)을 상세히 도시한 도이다. 도 5의 패널(1C)이, 도 4의 패널(1B)과 다른 점은, k=6과 같은 경우를 고려하여 열 선택 스위치부(53A), 센스 앰플리파이어부(57A) 및 메모리 셀부(56A)를 레이아웃한 점이다. 또한 열 디코더(51A) 및 입력 제어 회로(52A)는, k=6에 의해, 각각 열 디코더(51), 입력 제어 회로(52)에 비해, 2배의 신호를 취급한다(도 2의 패널(1)이란, 이밖에 주사선 선택 제어 신호선 및 워드선 선택 제어 신호선이 있는 점에서 다르다). 상술한 바와 같이, 메모리 셀부(56)의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 되도록 메모리 셀을 배열하면, 가장 효율이 양호하게, 저스페이스폭으로 1열분의 메모리 셀을 배열할 수 있게 된다. 따라서, k 비트분의 메모리 셀을 행 방향에 나열할 수 있는 길이가, 각 도트의 피치 이하가되도록 나열하는 것이 이상적이다. 그러나, 계조폭을 넓히고자 하면 k의 값은 커지게 된다(k=6이면 64계조가 되고, 약 26만색의 표시를 할수 있다). 요컨대, 1 도트분의 데이터를 기억시키기 위한 메모리 셀의 수가 많아진다. 그러므로, k 비트분의 메모리 셀을 그대로 나열하면, 도트의 피치보다 넓게 되는 것을 고려할 수 있다. 그래서, 본 실시예는, 메모리 셀부(56A)에서, 메모리 어레이를 다단 구성으로 하고, 메모리 셀부(56A)의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 되도록 메모리 셀을 배열하도록 레이아웃하여, 일체 형성을 행한다.
또한, 다른 고려 방식으로서, 메모리 어레이의 행수를 주사선 수의 정수배로 하고, 1 도트분의 메모리 셀을 복수행으로 구성하는 것도 고려할 수 있다. 이 경우, k 비트 DAC 부(41)는 디지털 데이터를 시분할하여 처리하고, 데이터선을 구동시킨다.
이상과 같이 제 4 실시예에 의하면, k 비트분의 메모리 셀을 행 방향으로 나열된 길이가, 각 도트의 피치 이하로 할 수 없는 경우에, 메모리 어레이를 다단 구성으로 하고, 메모리 셀부(56A)의 행 방향의 길이가 액티브 매트릭스 LCD 부(2)의 행 방향의 길이 이하가 되도록 배열하도록 레이아웃하여, 일체 형성을 행하도록 하였기 때문에, 메모리 셀부(56A)와 k 비트 DAC 부(41)와의 배선을 쉽게 하면서, 저스페이스화를 꾀할 수 있다.
실시예 5
도 6은 본 발명의 제 5 실시예에 따른 패널(1D)을 상세히 도시한 도이다. 도 6의 패널(1D)이, 도 4의 패널(1B)과 다른 점은, 메모리 셀부(56B)에서의 메모리 셀의 배치이다. 또한, 2화소분의 화상 신호가 동시에 입력되고, 열 디코더(51B)가 2화소를 동시에 선택할 수 있는 점이다. 또한 입력 제어 회로(52A) 및 열 선택 스위치부(53A)는, 각각 입력 제어 회로(52), 열 선택 스위치부(53A)에 비해, 2배의 신호를 취급한다.
제 4 실시예에서는, k 비트분의 메모리 셀을 나열한 길이가 화소 피치보다 길게 되는 경우에 관해서 설명하였다. 반대로 복수 화소(도트)분의 메모리 셀을 나열한 길이가 1 화소(도트)분의 피치 이하이면, 복수 화소(도트)분의 메모리 셀을 1 화소(도트)분의 피치에 대응시켜 모두 레이아웃하여, 일체 형성을 행하는 것으로, 보다 저스페이스화를 꾀할 수 있다. 단지, 이 경우라도, 워드선은 공유하는 것은 아니고, 어디까지나 주사선과 동수의 워드선을 설치하여, 각 도트에 대응시킨 메모리 셀을 설치하여 놓도록 한다. 단지, 이 경우는, 센스 앰플리파이어부(57)의 공유는 가능하다.
또한, 도 2 내지 도 5와 같이, 제 1 내지 제 4 실시예에서는 열 디코더(51)는 1 화소를 선택하도록 하는 구성이었다. 그러나, 본 발명은 이것에 한정하는 것이 아니라, 정수배를 동시에 선택할 수 있도록 하여도 된다. 이 경우에는, 화상 신호는 그 배수에 비례하여 입력되어지게 된다.
이상과 같이 제 5 실시예에 의하면, 복수 화소(도트)분의 메모리 셀을 나열한 길이가 1 화소(도트)분의 피치 이하인 경우에, 복수 화소(도트)분의 메모리 셀을 1 화소(도트)분의 피치에 대응시켜 모두 레이아웃하여, 일체 형성을 행하도록 하였기 때문에, 보다 저스페이스화를 꾀할 수 있다. 더구나 센스앰플리파이어부(57)는 공유할 수 있다. 또한 열 디코더(511)가 2화소를 동시에 선택할 수 있도록 하였기 때문에, 배선으로서는 복잡하게 되지만, 구동 주파수를 저하시킬 수 있으며, 저소비 전력화를 꾀할 수 있다. 또한, 단결정 FET보다도 특성이 떨어지는 액티브 소자로 구동시키어도 충분한 동작이 얻어진다.
실시예 6
도 7은 본 발명의 제 6 실시예에 따른 패널(1E)을 상세히 도시한 도이다. 도 7의 패널(1E)이, 도 2의 패널(1)과 다른 점은, 실제로 표시를 행하는 부분이, 표시 구동부로서의 디지털 대응의 액티브 매트릭스 OEL부(8)로 되어 있는 점이다. 또한, k 비트 DAC 부(41)를 사용하고 있지 않은 점이다.
OEL(0rganic Electro Luminescent)은, 유기 EL 소자인 것이다. 이 OEL 소자는 액정과는 달리 자발광 소자이다. 그로 인해, 다음과 같은 특징을 갖고, 디스플레이의 분야나 다른 분야에서 기대되고 있는 소자이다.
(1) 시야각이 넓다
(2) 경량 박형화가 가능하다
(3) 컨트라스트비가 높다
(4) 저소비 전력(백라이트가 필요없음)
(5) 분자 설계에 의한 멀티 컬러(컬러)의 가능성
(6) 전류 구동을 위해 고세밀 표시가 가능하다
도 8은 액티브 매트릭스 OEL부(8)의 회로 배치를 도시하는 도이다. 도 8은 2화소분의 배치를 도시하고 있다. 상술한 바와 같이, LCD 에서는 액정의 수명을 연장시키려고 하는 목적으로 교류 구동을 행할 필요가 있다. 따라서, 일반적으로는, 디지털 데이터를 그대로 사용하지 않고, 아날로그 변환을 행하고 있다. 통상, OEL을 발광시키는 경우도, 디지털 데이터의 아날로그 변환을 행하며, 예를 들면, 트랜지스터 방식을 사용하여, 변환한 아날로그 신호(데이터)를 용량 등에 유지한다. 그리고, 트랜지스터의 앰플리파이어의 출력 전류를, 그의 변환한 아날로그 데이터로 제어하여, OEL의 발광 제어를 한다. 단지, OEL은 직류로 구동(DC 구동)한다. 한편, 도 8과 마찬가지로, 각 메모리 셀에 기억된 화상 신호와 같은 디지털 데이터를 그대로 취급하는 것도 가능하다.
다음에, 프레임 메모리에 기억된 표시 데이터를 표시시키는 방법에 관해서 R 1(1열째의 화소의 R)의 도트를 예로 하여 설명한다. R1에는 8계조를 나타내기 위해서 7개의 OEL 소자가 설치되어 있다. 그리고, 그 7개의 OEL 소자는, 각각 1개의 OEL 소자, 2개의 OEL 소자, 4개의 OEL 소자로 나누어지고, 각 비트선과 대응한 R1S, R1T, R1U와 접속되어 있다. 계조의 차는 발광 면적으로 나타낸다. 따라서, 계조 O일 때는 R1S, R1T, R1U를 구동시키지 않고, 어떤 소자도 발광시키지 않는다. 계조 1일 때는 R1S를 구동하여, 1개의 OEL 소자를 발광시킨다. 마찬가지로, 계조 2일 때는 R1T를 구동하여 2개의 OEL 소자를 발광시키고, 계조 3일 때는 R1S와 R1T를 구동하여, 3개의 OEL 소자를 발광시킨다. 이 조합에 의해, 계조를 표현하는 것이다. 이것은, G 및 B의 도트에 관해서도 마찬가지이다.
여기서, OEL은 DC 구동으로 양호하기 때문에 표시를 변경시킬 필요가 없는 경우는, 통상적으로, 반전 구동 등에 의한 리프레시는 필요가 없다. 단지, 도 8에서는 다이내믹 회로를 사용하고 있기 때문에, 표시에 변경이 없더라도, 일정 기간마다 프레임 메모리부(5)의 각 메모리 셀에 기억된 데이터에 의거하여 리프레시하여, 표시를 유지할 필요가 있다.
도 7은 제 1 실시예인 도 2에 대응시켜 기재하고 있지만, 제 2 내지 제 5 실시예의 각각의 패널을 채용한 표시 장치에 액티브 매트릭스 OEL부(8)를 적용할 수 있음은 물론 말할 필요도 없는 것이다.
또한, 제 6 실시예에서는, 소위 면적 계조에 의해 디지털 구동을 행하는 예를 예시하고 있지만, 예를 들면 시분할 구동에 의해 디지털 구동을 행하는 구성이어도, 혹은, 면적 계조 및 시분할 계조를 조합하여 디지털 구동을 행하는 구성이어도 상관없다. 시분할 구동으로 하기 위해서는, 일정 주기로 되풀이되는 타이밍 신호에 동기하여, 각 화소의 각 비트의 디지털 신호에 대응한 각 비트마다 다른 기간으로, OEL 소자에 온/오프 신호를 인가하면 된다.
이상과 같이 제 6 실시예에 의하면, 표시에 자발광 소자인 OEL 소자를 사용하도록 하였기 때문에, 제 1 내지 제 5 실시예에 있어서의 효과를 얻을 수 있을 뿐만 아니라, 백라이트 불필요에 의한 저소비 전력이나 경량화 등을 꾀할 수 있다. 더구나, 프레임 메모리부(5)에 기억하는 디지털 데이터를 아날로그 변환하지 않고 그대로 사용하여 계조 표시를 하는 것도 가능하기 때문에, DAC와 같은 회로를 사용하지 않아도 되고, 주변 회로의 저스페이스화를 꾀할 수 있음과 동시에, 소비전력의 저감이 도모된다.
실시예 7
도 9는 본 발명의 제 7 실시예에 따른 패널(1F)을 상세히 도시한 도이다. 도 9의 패널(1F)이, 도 7의 패널(1E)과 다른 점은, 실제로 표시를 행하는 부분이, 표시 구동부로서의 액티브 매트릭스 LCD부(2A)로 되어 있는 점이다.
또한, 도 9의 패널(1F)이, 도 2의 패널(1)과 다른 점은, 실제로 표시를 행하는 부분이, 디지털 대응의 액티브 매트릭스 LCD부(2A)로 되어 있는 점이다. 또한, k 비트 DAC 부(41)를 사용하고 있지 않은 점이다.
도 10은 액티브 매트릭스 LCD부(2A)의 회로 배치를 도시하는 도이다. 도 10은 2화소분의 배치를 도시하고 있다. 상술한 바와 같이, LCD에 있어서는, 액정의 수명을 연장시키려고 하는 목적으로 교류 구동을 행할 필요가 있기 때문에, 일반적으로는, 디지털 데이터를 그대로 사용하지 않고, 아날로그 변환을 행하고 있다. 도 10의 구성은, 후술과 같이, LCD에 있어서, 각 메모리 셀에 기억된 화상 신호와 같은 디지털 데이터를 그대로 취급할 수 있도록 한 것이다.
다음에, 프레임 메모리에 기억된 표시 데이터를 표시시키는 방법에 관해서 R 1(1열째의 화소의 R)의 도트를 예로 하여 설명한다. R1에는 8계조를 나타내기 위해서, 각각이 독립한 화소 전극에 덮어진 3개의 액정 영역이 설치되어 있다. 그리고, 그 3개의 액정 영역은, 그들의 면적비가 1:2:4로 되어 있고, 각 비트선과 대응한 R1S, R1T, R1U와 접속되어 있다. 또한, 액티브 매트릭스 LCD부(2A)의 액정 영역 이외의 부분, 요컨대 화소 전극 이외 모든 부분은, 차광되어 있다. 따라서, 계조의 차는 투과 상태로 되어 있는 액정 영역의 면적으로 나타낸다. 따라서, 계조 O일 때는 R1S, R1T, R1U를 구동시키지 않고, 어떤 액정 영역도 차광 상태로 한다. 계조 1일 때는 R1S를 구동하고, 면적비 1의 액정 영역을 투과 상태로 한다. 마찬가지로, 계조 2일 때는 R1T를 구동하여 면적비 2의 액정 영역을 투과 상태로 하며, 계조 3일 때는 R1S와 R1T를 구동하여, 면적비 1과 면적비 2의 액정 영역을 투과 상태로 한다. 이 조합에 의해, 계조를 표현하는 것이다. 이것은, G 및 B의 도트에 관해서도 마찬가지이다.
그리고, 본 실시예에서는, 각 액정 영역에 전압을 인가하기 위한 공통 공급 전선 VLC에는, 구형파를 공급하게 되어 있다. 공통 공급 전선 VLC에 공급되는 구형파의 전압은, 양음 양쪽 전위의 각각이 액정을 완전히 일으킬 수 있는 전압이며, 또한, 그 구형파의 주파수는, 통상의 액정 표시 장치에 있어서의 교류 구동의 주파수와 동일이다. 이로써, 디지털 대응의 액티브 매트릭스 LCD부(2A)가 실현되어 있다.
또한, 본 실시예의 도 10에 있어서도, 상기 제 6 실시예의 도 8와 동일하게, 다이내믹 회로를 사용하고 있기 때문에, 일정 기간마다 프레임 메모리부(5)의 각 메모리 셀에 기억된 데이터에 의거하여 리프레시하여, 표시를 유지할 필요가 있다.
또한, 도 9는 제 1 실시예인 도 2에 대응시켜 기재하고 있지만, 제 2 내지 제 5 실시예의 각각의 패널을 채용한 표시 장치에, 디지털 대응의 액티브 매트릭스 LCD부(2A)를 적용할 수 있음은 물론 말할 것도 없다.
그리고, 제 7 실시예는 투과형의 LCD를 전제로 하여 구성 등을 설명하고 있지만, 반사형의 LCD 이더라도 동일 사상은 적용 가능하다. 반사형의 LCD이면, 화소 전극의 하측에도 디바이스를 배치할 수 있기 때문에, 보다 복잡한 회로에서도 실현가능하며, 다 비트화를 꾀하는 데에 있어서 유리하다.
또한, 제 7 실시예에서는, 소위 면적 계조에 의해 디지털 구동을 행하는 예를 예시하고 있지만, 예를 들면 시분할 구동에 의해 디지털 구동을 행하는 구성이어도, 혹은, 면적 계조 및 시분할 계조를 조합하여 디지털 구동을 행하는 구성이어도 관계없다. 시분할 구동으로 하기 위해서는, 일정 주기로 되풀이되는 타이밍 신호에 동기하여, 각 화소의 각 비트의 디지털 신호에 대응한 각 비트마다 다른 기간으로, 액정에 온/오프 신호를 인가하면 된다.
이상과 같이 제 7 실시예에 의하면, 프레임 메모리부(5)에 기억하는 디지털 데이터를 아날로그 변환하지 않고 그대로 사용하여 계조 표시를 하는 것도 가능하기 때문에, DAC와 같은 회로를 사용하지 않아도 되어, 주변 회로의 저스페이스화를 꾀할 수 있음과 동시에, 소비 전력의 절감이 도모된다.
실시예 8
또한, 상술의 실시예는, 컬러 디스플레이를 전제로 설명하였지만, 본 발명은 모노크로 디스플레이에도 대응할 수 있다.
이상과 같이 특허청구의 범위 제 2 항에 따른 발명에 의하면, 예를 들면 다결정 실리콘상에 TFT 뿐만 아니라, 주변 회로를 포함하여 일체 형성하는 경우에, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하도록 했기 때문에(예를 들면, 행 디코더부, 열 선택 스위치부, 데이터선 드라이버 및 메모리 셀부를, 그들의 행 방향 길이가 표시 구동부의 행 방향 길이 이하가 되도록 할당하도록 하였다), 효율이 좋고, 저스페이스폭으로 1열분의 메모리 셀을 배열할 수 있다.
또한, 특허청구의 범위 제 4 항에 따른 발명에 의하면, 예를 들면 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를, 주변 회로를 포함하여 다결정 실리콘상에 일체 형성하는 경우에, 열 디코더부, 열 선택 스위치부 및 데이터선 드라이버부만이 아니고, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하도록 하였기 때문에(예를 들면, 열 디코더부, 열 선택 스위치부, 데이터선 드라이버부 및 메모리 셀부를, 그들의 행 방향 길이가 표시 구동부의 행 방향 길이 이하가 되도록 할당하도록 하였다), 효율이 좋고, 저스페이스 폭으로 1열분의 메모리 셀이 배열할 수 있다.
또한, 특허청구의 범위 제 5, 6 항에 따른 발명에 의하면, 예를 들면 다결정 실리콘상에, 액정을 사용하여 표시 제어를 행하는 표시 구동 회로를 주변 회로를 포함하여 일체 형성하는 경우에, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하도록 하였기 때문에(예를 들면, 열 디코더부, 열 선택 스위치부 및 메모리 셀부를, 그들의 행 방향 길이가 표시 구동부의 행 방향 길이 이하가 되도록할당하도록 하였다), 효율이 좋고, 저스페이스폭으로 1열분의 메모리 셀이 배열할 수 있다. 또한, 유기 EL 소자는 DC 구동하기 때문에, 디지털 신호인 화상 신호를 직접 사용할 수 있기 때문에, 예를 들면 DAC와 같은 회로를 설치할 필요가 없어진다.
또한, 본원에 따른 발명에 의하면, 예를 들면 다결정 실리콘상에, 유기 EL 소자를 사용하여 표시 제어를 행하는 표시 구동 회로를 주변 회로를 포함하여 일체 형성하는 경우에, 열 디코더부 및 열 선택 스위치부 뿐만 아니라, 적어도 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀부의 메모리 셀을, 표시 구동부의 행 방향의 길이에 대응하여 할당하도록 하였기 때문에(예를 들면, 열 디코더부, 열 선택 스위치부 및 메모리 셀부를, 그들의 행 방향 길이가 표시 구동부의 행 방향 길이 이하가 되도록 할당하도록 하였다), 효율이 좋고, 저스페이스폭으로 1열분의 메모리 셀이 배열할 수 있다. 또한, 유기 EL 소자는 DC 구동하기 때문에, 디지털 신호인 화상 신호를 직접 사용할 수 있으므로, 예를 들면 DAC와 같은 회로를 설치할 필요가 없어진다.
또한, 특허청구의 범위 제 9 항에 따른 발명에 의하면, 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀의 수를 용장으로 구성하여도, 그것을 표시부의 행 방향의 길이에 의거하여 할당하도록 하였기 때문에(예를 들면, 메모리 셀부의 행 방향 길이가 표시 구동부의 행 방향 길이 이하가 되도록 할당하도록 하였다), 효율이 좋고, 저스페이스폭을 꾀할수 있다.
또한, 특허청구의 범위 제 10 항에 따른 발명에 의하면, 주사선과 같은 수만큼 설치한 워드선을 선택하여 구동시키는 워드선 드라이버부를 또한 기판상에 집적하여 일체 형성하고, 메모리 셀부를 표시 구동부의 도트 배열에 대응한 메모리 어레이로 구성하도록 하여, 1 화면분을 표시하기 위해서 필요한 화상 신호를 기억하도록 하였기 때문에, 외부와의 데이터량의 주고 받음을 적게 하여 저소비 전력을 꾀할 수 있다.
또한, 특허청구의 범위 제 11 항에 따른 발명에 의하면, 주사선 드라이버부, 워드선 드라이버부는 어드레스 신호에 의거하여 구동시키는 주사선, 워드선을 선택할 수 있도록 하였기 때문에, 순차 주사할 필요가 없고, 어드레스 신호에 따른 랜덤인 주사선의 선택 및 구동을 할수 있어, 표시 데이터를 필요에 따라서 재기록할 때에 적합하다.
또한, 특허청구의 범위 제 12 항에 따른 발명에 의하면, 주사선 드라이버부와 워드선 드라이버부 동일 선을 공유하도록 하였기 때문에, 배선의 간소화 및 회로 면적 축소에 의한 저스페이스화를 꾀할 수 있다.
또한, 특허청구의 범위 제 13 항에 따른 발명에 의하면, 주사선 드라이버부와 워드선 드라이버부에는 독립한 어드레스 신호를 입력하도록 하였기 때문에, 기억 동작 및 표시 동작의 자유도를 높일 수 있다.
또한, 특허청구의 범위 제 14 항에 따른 발명에 의하면, 주사선 드라이버부는, 주사선 드라이버 제어 신호가 입력되어 있는 동안만, 어드레스 신호에 의거하여 주사선의 선택 구동 동작을 행하고, 워드선 드라이버부는, 워드선 드라이버 제어 신호가 입력되어 있는 동안만, 어드레스 신호에 의거하여 워드선의 선택 구동 동작을 행하도록 하였기 때문에, 기억 동작 및 표시 동작의 구동 방법의 선택에 대한 자유도를 높일 수 있다. 그러므로, 방법에 따라서는 여러가지의 구동 제어를 행할 수 있다.
또한, 특허청구의 범위 제 15 항에 따른 발명에 의하면, 열 디코더부는, 어드레스 신호에 의해 화상 신호를 기억시키는 메모리 셀을 랜덤으로 선택할 수 있도록 하였기 때문에, 동일 주사선상의 도트에 순차 기입해 갈 필요는 없고, 랜덤인 기입을 행하고, 표시 데이터를 필요에 따라서 재기록할 때에 적합하다.
또한, 특허청구의 범위 제 16 항에 따른 발명에 의하면, 1 화소 단위로 화상 신호를 입력하도록 하고, 열 디코더부는, 그의 입력에 의거하여 표시의 변경 단위가 되는 1 화소분의 메모리 셀을 선택하도록 하였기 때문에, 적합하다.
또한, 특허청구의 범위 제 17 항에 따른 발명에 의하면, 복수 화소 단위로 화상 신호를 입력하도록 하고, 열 디코더부는, 그의 입력에 의거하여 복수 화소분의 메모리 셀을 선택하도록 하였기 때문에, 배선으로서는 복잡하게 되지만, 구동 주파수를 저하시킬 수 있어, 저소비 전력화를 꾀할 수 있다. 또한, 단결정 FET보다도 특성이 떨어지는 액티브 소자로 구동시키어도 충분한 동작을 얻을 수 있다.
또한, 특허청구의 범위 제 18 항에 따른 발명에 의하면, 화상 신호의 입력 배선 및 열 선택 스위치부는, 메모리 셀부를 삽입하여 표시 구동부와 반대측에 형성하도록 하였기 때문에, 배선의 교차를 적게 하여 저소비 전력을 꾀하며, 또한 스위칭 등의 영향에 의한 표시 화면의 노이즈 중첩을 막을 수 있다.
또한, 특허청구의 범위 제 19 항에 따른 발명에 의하면, 다단 구성으로 구성하여, 형성하도록 하였기 때문에, 예를 들면 계조 수 증가에 의한 1 도트분의 메모리 셀 증가에 의해, 표시 구동부의 행 방향의 길이에 대응시켜 메모리 셀이 할당되지 않는 경우에도 배선을 쉽게 하면서, 저스페이스화를 꾀할 수 있다.
또한, 특허청구의 범위 제 20 항에 따른 발명에 의하면, 복수행으로 구성하였기 때문에, 예를 들면 계조 수 증가에 의한 1 도트분의 메모리 셀 증가에 의해, 표시 구동부의 행 방향의 길이에 대응시켜 메모리 셀이 할당되지 않은 경우에, 열 방향의 길이가 넓어지지만, 행 방향의 길이를 억제할 수 있다.
또한, 특허청구의 범위 제 21, 22항에 따른 발명에 의하면, 표시 구동부의 행 방향의 길이에 대응시켜 복수행 분의 메모리 셀이 할당되는 경우는, 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 표시 구동부의 행 방향의 길이에 대응시켜 할당한(예를 들면, 메모리 셀을 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당하였다) 메모리 어레이로 구성하였기 때문에, 보다 저스페이스화를 꾀할 수 있다.
또한, 특허청구의 범위 제 23 항에 따른 발명에 의하면, 어드레스 신호를 송신하는 타이밍을 제어하는 타이밍 컨트롤러부와, 화상 신호의, 송신을 제어하는 메모리 컨트롤러부를 또한 기판 상에 집적하여, 일체 형성하고, 표시를 제어하는 데에 필요한 주변 회로를 모두 시스테마틱에 동일 기판 상에 일체 형성하도록 하였기때문에, 시스템 전체를 저 비용, 고신뢰성, 저스페이스화할 수 있다.
또한, 특허청구의 범위 제 24 항에 따른 발명에 의하면, 표시 구동부와 메모리 셀부와의 사이에 D/A 변환기를 설치하여, 아날로그 신호로 변환된 화상 신호를 표시 구동부에 공급하도록 하여 있기 때문에, 아날로그 신호 대응의 표시 구동부에서 표시를 행할 수 있다.
또한, 특허청구의 범위 제 25, 26항에 따른 발명에 의하면, 표시 구동부와 메모리 셀부를 직접 연결하여, 디지털 신호로 되는 화상 신호를 표시 구동부에 직접 공급하도록 하고 있기 때문에, 디지털 신호 대응의 표시 구동부에서 표시를 행할 수 있음과 동시에, 소비 전력의 저감도 도모된다.

Claims (26)

  1. 삭제
  2. 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 능동 소자를 설치하여, 주사선 및 데이터선의 구동에 의해 액정을 사용한 표시 제어를 하는 표시 구동부를 반도체 또는 절연체의 기판상에 형성한 표시 장치에 있어서,
    상기 주사선을 선택하여 구동시키는 주사선 드라이버부와,
    적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 갖는 메모리 셀부와,
    입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와,
    해당 열 디코더부의 선택과 상기 화상 신호에 근거하여 스위칭하고, 상기 열 디코더부로 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와,
    상기 메모리 셀부에 기억된 화상 신호에 근거하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 구비하고,
    적어도 상기 메모리 셀부를 상기 기판 상에 상기 표시 구동부와 일체 형성하는 동시에, 1도트에 대응하는 수의 상기 메모리 셀을 나열한 길이를 상기 도트의 피치보다 작게 함으로써, 상기 일체 형성된 상기 메모리 셀부의 행 방향의 길이를 상기 표시 구동부의 행 방향의 길이보다 짧게 하여 이루어지는 것을 특징으로 하는 표시 장치.
  3. 삭제
  4. 표시의 최소 단위인 도트에 대응시켜 복수의 주사선 및 복수의 데이터선을 격자형상으로 형성하고, 각 교점에 능동 소자를 설치하여, 주사선 및 데이터선의 구동에 의해, 상기 능동 소자에 접속된 유기 EL 소자를 발광시켜 표시 제어를 하는 표시 제어부를 반도체 또는 절연체의 기판 상에 형성한 표시 장치에 있어서,
    상기 주사선을 선택하여 구동시키는 주사선 드라이버부와,
    적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 갖는 메모리 셀부와,
    입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와,
    해당 열 디코더부의 선택과 상기 화상 신호에 근거하여 스위칭하고, 상기 열 디코더부로 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부와,
    상기 메모리 셀부에 기억된 화상 신호에 근거하여 상기 데이터선을 구동시키는 데이터선 드라이버부와, 상기 메모리 셀부에 기억된 화상 신호에 기초하여 상기 데이터선을 구동시키는 데이터선 드라이버부를 구비하고,
    적어도 상기 메모리 셀부를 상기 기판 상에 상기 표시 구동부와 일체 형성하는 동시에, 1도트에 대응하는 수의 상기 메모리 셀을 나열한 길이를 상기 도트의 피치보다 작게 함으로써, 상기 일체 형성된 상기 메모리 셀부의 행 방향의 길이를 상기 표시 구동부의 행방향의 길이보다 짧게 하여 이루어지는 것을 특징으로 하는 표시 장치.
  5. 복수의 주사선 및 복수의 비트선이 설치되고, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 발광 표시 제어되는 액정이, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부를 반도체 또는 절연체의 기판 상에 형성한 표시 장치에 있어서,
    적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이 상기 비트선과 접속된 메모리 셀부와,
    입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와,
    해당 열 디코더부의 선택과 상기 화상 신호에 근거하여 스위칭하고, 상기 열 디코더부로 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 구비하고,
    적어도 상기 메모리 셀부를 상기 기판상에 상기 표시 구동부와 일체 형성하는 동시에, 1도트에 대응하는 수의 상기 메모리 셀을 나열한 길이를 상기 도트의 피치보다 작게 함으로써, 상기 일체 형성된 상기 메모리 셀부의 행 방향의 길이를 상기 표시 구동부의 행 방향의 길이보다 짧게 하여 이루어지는 것을 특징으로 하는 표시 장치.
  6. 복수의 주사선 및 복수의 비트선이 설치되고, 또한, 대응하는 상기 주사선 및 상기 비트선의 구동에 의해 발광 표시 제어되는 유기 EL 소자가, 표시 제어의 최소 단위인 도트마다 구비되고, 매트릭스 형상으로 형성된 표시 구동부를 반도체 또는 절연체의 기판 상에 형성한 표시 장치에 있어서,
    적어도 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀이 상기 비트선과 접속된 메모리 셀부와,
    입력되는 화상 신호를 기억시키는 상기 메모리 셀을 선택하는 열 디코더부와,
    해당 열 디코더부의 선택과 상기 화상 신호에 근거하여 스위칭하고, 상기 열 디코더부로 선택된 메모리 셀에 화상 신호를 기억시키는 열 선택 스위치부를 구비하고,
    적어도 상기 메모리 셀부를 상기 기판 상에 상기 표시 구동부와 일체 형성하는 동시에, 1도트에 대응하는 수의 상기 메모리 셀을 나열한 길이를 상기 도트의 피치보다 작게 함으로써 상기 일체 형성된 메모리 셀부의 행방향의 길이를 상기 표시 구동부의 행 방향의 길이보다 짧게 하여 이루어지는 것을 특징으로 하는 표시 장치.
  7. 삭제
  8. 삭제
  9. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 표시 구동부의 행 방향의 길이에 대응하여 할당되고, 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀의 수를, 용장으로 구성하는 것을 특징으로 하는 표시 장치.
  10. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 메모리 셀부는, 상기 주사선의 수와 같은 수만 설치된 각 워드선에, 상기 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 접속하여, 상기 표시 구동부의 도트 배열에 대응한 메모리 어레이로 구성되고,
    또한, 상기 워드선을 선택하여 구동시키는 워드선 드라이버부를, 더 상기 기판상에 집적하여, 일체 형성하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    표시 위치 및 기억 위치를 나타내는 어드레스 신호에 근거하여, 상기 주사선드라이버부는 상기 주사선을 선택하며, 또한, 상기 워드선 드라이버부는 상기 워드선을 선택하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 주사선 드라이버부와 상기 워드선 드라이버부에는 동일 어드레스 신호가 입력되는 것을 특징으로 하는 표시 장치.
  13. 제 11 항에 있어서,
    상기 주사선 드라이버부와 상기 워드선 드라이버부에는 독립한 어드레스 신호가 입력되는 것을 특징으로 하는 표시 장치.
  14. 제 11 항에 있어서,
    상기 주사선 드라이버부는, 주사선 드라이버 제어 신호가 입력되어 있는 동안만, 상기 어드레스 신호에 근거하여 상기 주사선의 선택 구동 동작을 행하며, 또한, 상기 워드선 드라이버부는, 워드선 드라이버 제어 신호가 입력되어 있는 동안만, 상기 어드레스 신호에 근거하여 상기 워드선의 선택 구동 동작을 행하는 것을 특징으로 하는 표시 장치.
  15. 제 11 항에 있어서,
    상기 열 디코더부는, 상기 어드레스 신호에 근거하여, 입력되는 화상 신호를 기억시키는 메모리 셀을 선택하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서,
    광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1 화소로 하고, 상기 화상 신호는 1화소 단위로 입력되며, 또한, 상기 열 디코더부는, 1 화소분의 메모리 셀을 선택하는 것을 특징으로 하는 표시 장치.
  17. 제 15 항에 있어서,
    광원색인 적, 청 및 녹을 발색 표시시키기 위해서 설치된 3 도트를 1화소로 하고, 상기 화상 신호는 복수 화소 단위로 입력되며, 또한, 상기 열 디코더부는, 복수 화소분의1 메모리 셀을 선택하는 것을 특징으로 하는 표시 장치.
  18. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 메모리 셀부에 기억시키는 화상 신호의 입력 배선 및 상기 열 선택 스위치부는, 상기 메모리 셀부를 삽입하여 표시 구동부와 반대측에 형성되는 것을 특징으로 하는 표시 장치.
  19. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 메모리 셀부는, 상기 표시 구동부의 행 방향의 길이에 대응시켜 메모리
    셀이 할당되고, 다단계 구성으로 형성되는 것을 특징으로 하는 표시 장치.
  20. 제 10 항에 있어서,
    상기 주사선의 수의 정수배의 수의 워드선을 설치하고, 상기 메모리 셀부는, 상기 표시 구동부의 1행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 상기 정수배의 수의 워드선으로 나눠 접속시킨 메모리 어레이로 구성되는 것을 특징으로 하는 표시 장치.
  21. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 메모리 셀부는, 상기 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 상기 표시 구동부의 행 방향의 길이에 대응시켜 할당한 메모리 어레이로 구성되는 것을 특징으로 하는 표시 장치.
  22. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 메모리 셀부는, 상기 표시 구동부의 복수행의 도트분의 표시 제어를 행하는 만큼의 화상 신호를 기억할 수 있는 수의 메모리 셀을 행 방향의 길이가 상기 표시 구동부의 행 방향의 길이 이하가 되도록 할당한 메모리 어레이로 구성되는 것을 특징으로 하는 표시 장치.
  23. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 어드레스 신호를 송신하는 타이밍을 제어하는 타이밍 컨트롤러부와,
    상기 화상 신호의 송신을 제어하는 메모리 컨트롤러부를 더 상기 기판상에 집적하여, 일체 형성하는 것을 특징으로 하는 표시 장치.
  24. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 표시 구동부와 상기 메모리 셀부와의 사이에 D/A 변환기를 설치하는 것에 의해, 상기 메모리 셀부에 기억되어 있는 디지털 신호로 되는 상기 화상 신호를, 아날로그 신호로 변환하고 나서 상기 표시 구동부에 공급하도록 되어 있는 표시 장치.
  25. 제 2 항, 제 4 항, 제 5 항, 제 6 항 중 어느 한 항에 있어서,
    상기 표시 구동부와 상기 메모리 셀부를 직접 연결하는 것에 의해, 상기 메모리셀부에 기억되어 있는 디지털 신호로 되는 상기 화상 신호를 상기 표시 구동부에 공급하도록 되어 있는 표시 장치.
  26. 제 25 항에 있어서,
    상기 표시 구동부는, 면적 계조 또는 시분할 계조 혹은 그들의 조합에 의해 디지털 구동을 행하도록 되어 있는 표시 장치.
KR10-2001-7007383A 1999-10-18 2000-10-16 표시 장치 KR100433120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-294996 1999-10-18
JP29499699 1999-10-18

Publications (2)

Publication Number Publication Date
KR20020006512A KR20020006512A (ko) 2002-01-19
KR100433120B1 true KR100433120B1 (ko) 2004-05-27

Family

ID=17815001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7007383A KR100433120B1 (ko) 1999-10-18 2000-10-16 표시 장치

Country Status (8)

Country Link
US (1) US7180495B1 (ko)
EP (1) EP1146501B1 (ko)
JP (1) JP4061905B2 (ko)
KR (1) KR100433120B1 (ko)
CN (1) CN1199144C (ko)
DE (1) DE60045789D1 (ko)
TW (1) TW501080B (ko)
WO (1) WO2001029814A1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822590B2 (ja) * 2001-02-08 2011-11-24 三洋電機株式会社 有機ｅｌ回路
TW573288B (en) 2001-09-28 2004-01-21 Sony Corp Display memory, drive circuit, display and portable information apparatus
US7259740B2 (en) 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
JP3767737B2 (ja) 2001-10-25 2006-04-19 シャープ株式会社 表示素子およびその階調駆動方法
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3643808B2 (ja) 2001-11-14 2005-04-27 三洋電機株式会社 半導体装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP3952965B2 (ja) 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
CN100420984C (zh) * 2003-04-03 2008-09-24 友达光电股份有限公司 液晶显示面板的集积驱动元件
JP3821110B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置
US8159440B2 (en) 2003-06-30 2012-04-17 Advanced Micro Devices, Inc. Controller driver and display apparatus using the same
JP4703955B2 (ja) * 2003-09-10 2011-06-15 株式会社 日立ディスプレイズ 表示装置
KR100551028B1 (ko) * 2003-10-17 2006-02-13 삼성에스디아이 주식회사 반도체 기억 장치 및 이를 이용한 평판 표시 장치
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
KR100490944B1 (ko) * 2004-07-22 2005-05-19 엠시스랩 주식회사 디램셀을 가지는 디스플레이 드라이버 및 이에 대한타이밍 제어방법
TWI276043B (en) * 2004-09-09 2007-03-11 Seiko Epson Corp Display apparatus
JP4824922B2 (ja) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ 画像表示装置及びその駆動回路
JP5062388B2 (ja) * 2004-12-10 2012-10-31 株式会社ジャパンディスプレイウェスト 表示パネル及び表示装置
JP4942012B2 (ja) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 表示装置の駆動回路、および駆動方法
JP5057417B2 (ja) * 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007242223A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411804B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070001954A1 (en) * 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US7489923B2 (en) * 2005-08-05 2009-02-10 Research In Motion Limited Methods and systems for handling software operations associated with startup and shutdown of handheld devices
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
US7423905B2 (en) * 2006-03-08 2008-09-09 Sarnoff Corporation Read-only memory using linear passive elements
US20070229408A1 (en) * 2006-03-31 2007-10-04 Eastman Kodak Company Active matrix display device
US7586429B1 (en) * 2006-05-09 2009-09-08 Marvell International Ltd. Scrambling system for high resolution ditigal-to-analog converter
JP6416633B2 (ja) * 2015-01-09 2018-10-31 株式会社ジャパンディスプレイ 液晶表示装置
US10147369B2 (en) * 2017-02-22 2018-12-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving method for liquid crystal display panel
CN106896594A (zh) * 2017-02-22 2017-06-27 深圳市华星光电技术有限公司 一种液晶显示面板的驱动方法
CN107516499A (zh) * 2017-09-28 2017-12-26 重庆秉为科技有限公司 基于液晶显示驱动电路
CN110943105B (zh) 2018-09-21 2022-11-29 北京小米移动软件有限公司 显示结构、显示面板和显示装置
CN110969982B (zh) 2018-09-28 2022-09-13 北京小米移动软件有限公司 显示结构、显示面板和显示装置
CN109215556A (zh) * 2018-10-12 2019-01-15 中国科学院微电子研究所 列驱动器、显示装置及驱动方法
CN109243354A (zh) * 2018-10-12 2019-01-18 中国科学院微电子研究所 显示装置的驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH10222136A (ja) * 1997-02-03 1998-08-21 Casio Comput Co Ltd 表示装置及びその駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229430A (ja) * 1987-03-18 1988-09-26 Nec Corp 液晶デイスプレイ
JP2670044B2 (ja) * 1987-03-31 1997-10-29 キヤノン株式会社 表示制御装置
JP2840320B2 (ja) * 1989-09-20 1998-12-24 株式会社日立製作所 半導体記憶装置
JPH0782747B2 (ja) 1990-05-07 1995-09-06 インターナショナル・ビジネス・マシーンズ・コーポレイション ランダムアクセスポートおよびシリアルアクセスポートを有するメモリアレイ
FR2669761B1 (fr) * 1990-11-27 1993-01-22 Thomson Lcd Circuit d'adressage des colonnes d'un ecran matriciel.
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3496948B2 (ja) * 1992-04-22 2004-02-16 セイコーエプソン株式会社 アクティブマトリクスパネルの駆動回路及びアクティブマトリクスパネル
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
JP3904244B2 (ja) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JP3207693B2 (ja) * 1994-12-13 2001-09-10 シャープ株式会社 画像表示装置
JPH07281636A (ja) * 1994-04-07 1995-10-27 Asahi Glass Co Ltd 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路
US5761694A (en) * 1995-11-30 1998-06-02 Cirrus Logic, Inc. Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
US5945974A (en) * 1996-05-15 1999-08-31 Cirrus Logic, Inc. Display controller with integrated half frame buffer and systems and methods using the same
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
JPH10198312A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP4017088B2 (ja) 1997-08-07 2007-12-05 ハリマ化成株式会社 ソルダペースト
JP3613942B2 (ja) 1997-08-18 2005-01-26 セイコーエプソン株式会社 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP3724930B2 (ja) * 1997-09-12 2005-12-07 株式会社日立製作所 画像表示装置、その駆動方法及びこれを用いたデータ処理システム
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
US6339417B1 (en) * 1998-05-15 2002-01-15 Inviso, Inc. Display system having multiple memory elements per pixel
JP2000227608A (ja) 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH10222136A (ja) * 1997-02-03 1998-08-21 Casio Comput Co Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
TW501080B (en) 2002-09-01
KR20020006512A (ko) 2002-01-19
CN1340183A (zh) 2002-03-13
WO2001029814A1 (fr) 2001-04-26
US7180495B1 (en) 2007-02-20
EP1146501A4 (en) 2005-08-10
EP1146501B1 (en) 2011-03-30
CN1199144C (zh) 2005-04-27
EP1146501A1 (en) 2001-10-17
JP4061905B2 (ja) 2008-03-19
DE60045789D1 (de) 2011-05-12

Similar Documents

Publication Publication Date Title
KR100433120B1 (ko) 표시 장치
KR100491205B1 (ko) 표시장치
KR100430929B1 (ko) 표시 장치
KR101060017B1 (ko) 화상 표시 장치
JP3918642B2 (ja) 表示装置及びその駆動方法
TWI503809B (zh) 像素電路及顯示裝置
CA2249592C (en) Active matrix electroluminescent display device and a driving method thereof
WO1999012150A1 (fr) Dispositif d'affichage
KR100411557B1 (ko) 화상 표시 장치
US7236422B2 (en) Image display device and the driver circuit thereof
KR20160093153A (ko) 전계발광 디스플레이 장치 및 전계발광 디스플레이 장치의 단변 구동 방법
US20100110090A1 (en) Active-matrix display device
US20070236422A1 (en) Display device and driving method of the same
JP2002287664A (ja) 表示パネルとその駆動方法
US20100177072A1 (en) Active matrix display device
KR100632808B1 (ko) 단순화된 구동 회로를 갖는 액티브 매트릭스형 디스플레이패널 및 장치
KR20070094060A (ko) 표시 장치
JP2006276099A (ja) 発光表示パネルの駆動装置および駆動方法
JP2009216950A (ja) アクティブマトリクス型表示装置
JP2001092384A (ja) 表示装置
KR20080005670A (ko) 표시 장치
JP2006113233A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置のアクティブマトリクス駆動方法
KR20110071274A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 15