JPH10198312A - 表示装置及び表示装置の駆動方法 - Google Patents

表示装置及び表示装置の駆動方法

Info

Publication number
JPH10198312A
JPH10198312A JP8358951A JP35895196A JPH10198312A JP H10198312 A JPH10198312 A JP H10198312A JP 8358951 A JP8358951 A JP 8358951A JP 35895196 A JP35895196 A JP 35895196A JP H10198312 A JPH10198312 A JP H10198312A
Authority
JP
Japan
Prior art keywords
period
line
thin film
information
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8358951A
Other languages
English (en)
Inventor
Jun Koyama
潤 小山
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8358951A priority Critical patent/JPH10198312A/ja
Priority to TW086119696A priority patent/TW357390B/zh
Priority to US08/999,347 priority patent/US6111557A/en
Priority to KR1019970078597A priority patent/KR19980064812A/ko
Publication of JPH10198312A publication Critical patent/JPH10198312A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 デジタル画像信号を入力として階調表示を行
うアクティブマトリクス型の液晶表示装置の構成を簡略
化する。 【解決手段】 多階調、例えば６４階調の表示を行わせ
るために１ライン期間において８分割された８階調電圧
を選択する。この際、階調電圧に関する８種類の情報と
選択タイミングに関する８種類の情報がデジタルデコー
ダに供給される。この情報に基づき、階調電圧を所定の
タイミングでもって選択する。こうすることで、６４階
調の表示を行わすことができる。この構成は、１タイミ
ングにおいて選択する階調電圧が８種類なので、回路の
構成を簡略化することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
マトリクス状に配置された画素により画像の表示を行う
表示装置に関する。例えば、本明細書で開示する発明
は、アクティブマトクス型の液晶表示装置やＥＬディス
プレイに利用することができる。
【０００２】
【従来の技術】従来よりアクティブマトクス型の液晶表
示装置が知られている。これは、数百×数百個以上の数
でもってマトリクス状に配置された画素電極のそれぞれ
にスイッチング用の薄膜トランジスタを配置し、各画素
電極に保持させる電荷をこの薄膜トランジスタで制御す
る構成を有している。
【０００３】表示する画像の質を高いものとするために
は、階調表示をどこまで細かくできるかが重要な技術と
なる。
【０００４】図３に古典的なアクティブマトリクス型の
液晶表示の構成を示す。一般に周辺駆動回路と総称され
るシフトレジスタ及びバッファー回路は、外付けのＩＣ
回路を基板上に配置することによって構成している。
【０００５】またアクティブマトリクス回路には、ガラ
ス基板上に形成されたアモルファスシリコンを利用した
薄膜トランジスタが配置されている。
【０００６】また、基板として石英を利用し、多結晶珪
素膜でもって薄膜トランジスタを作製する構成も知られ
ている。この場合、周辺駆動回路もアクティブマトリク
ス回路も石英基板上に形成される薄膜トランジスタでも
って構成される。
【０００７】また、レーザーアニール等の技術を利用す
ることにより、ガラス基板上に結晶性珪素膜を用いた薄
膜トランジスタを作製する技術も知られている。この技
術を利用すると、ガラス基板にアクティブマトリクス回
路と周辺駆動回路とを集積化することができる。
【０００８】図３に示すような構成においては、ソース
ドライバー側のシフトレジスタ回路（水平走査用のシフ
トレジスタ）からの信号により、画像信号線に供給され
る画像信号が（Ｂ）に示すようなタイミングで選択され
る。そして対応するソース信号線に所定の画像信号が供
給される。
【０００９】ソース信号線に供給された画像信号は、画
素の薄膜トランジスタにより選択され、所定の画素電極
に書き込まれる。
【００１０】画素の薄膜トランジスタは、図示しないゲ
イトドライバー側のシフトレジスタ（垂直走査用のシフ
トレジスタ）からゲイト信号線を介して供給される選択
信号により動作する。
【００１１】この動作をソースドライバー側のシフトレ
ジスタからの信号とゲイトドライバー側のシフトレジス
タからの信号により、適当なタイミング設定により順次
繰り返し行うことにより、マトリクス状に配置された各
画素に順次情報が書き込まれる。
【００１２】１画面分の画像情報を書き込んだら、次の
画面の画像情報の書込みを行う。こうして画像の表示が
次々に行われる。普通、この１画面分の情報の書込み
は、１秒間に３０回、あるいは６０回行われる。
【００１３】このような動作において、階調表示を行わ
すには、画像信号が必要とする階調分に対応する信号を
含んでいる必要がある。
【００１４】装置に供給される信号がアナログ信号の場
合には、その信号に階調表示に必要とされる信号が含ま
れているので、図３に示す構成でもある程度の対応をす
ることができる。
【００１５】しかし、磁気記録媒体やデジタル回線から
の信号（これはデジタル信号である）を基に表示を行う
場合には、図３に示す構成では問題が生じる。
【００１６】基の信号がデジタルの場合、ＤＡコンバー
タ回路によって、図３（Ｂ）に示すようなアナログの画
像信号を作り出さなければならない。
【００１７】携帯型の情報処理端末等において必要とさ
れる階調は、６４階調程度である。しかし、６４階調分
の情報が含まれる画像信号をＤＡコンバータにより作成
することは、ＤＡコンバータの構造が複雑化し、コスト
高になるという問題がある。
【００１８】特に、表示装置の集積化を高めた場合、Ｄ
Ａコンバータもパネル上に薄膜トランジスタでもって構
成する必要が生じるが、上記のような６４階調分の情報
を作成するＤＡコンバータを薄膜トランジスタでもって
構成することは非常に困難である。
【００１９】例えば、ＸＧＡ規格（１０２４×７６８画
素）を採用し、１秒間に６０回の画面書換を行う場合を
考える。この場合、１行における１番目から１０２４番
目までのソース信号線に信号を順次供給するのに、((１
／６０) ／７６８）sec 必要となる。即ち、21.7μsec
必要となる。
【００２０】そして、ｎ段目のシフトレジスタが動作を
開始してから、ｎ＋１段目のシフトレジスタが動作し始
めるまでの時間は、さらにその１／１０２４となる。即
ち、21.2ｎsec となる。これは、４７ＭＨｚ程度の動作
速度が要求されることを意味する。
【００２１】６４階調に相当するアナログ信号を４７Ｍ
Ｈｚ程度の動作速度で作り出すことは、Ｄ／Ａコンバー
タの機能としては、負担が重いものとなる。ましてや、
薄膜トランジスタでそのような能力を有するＤ／Ａコン
バータを作製することは非常に困難なものとなる。
【００２２】
【発明が解決しようとする課題】本明細書で開示する発
明は、デジタル信号を入力信号として、画像を表示する
アクティブマトリクス型の表示装置において、比較的簡
単な回路構成でもって、６４階調というような階調表示
を行わすことができる構成を提供することを課題とす
る。
【００２３】
【課題を解決するための手段】本明細書で開示する発明
の一つは、アクティブマトリクス型の表示装置であっ
て、格子状に配置されたゲイト信号線及びソース信号線
と、前記ゲイト信号線とソース信号線との交点付近に配
置された少なくとも１つの画素薄膜トランジスタと、前
記ソース信号線毎に設けられ、前記ソース信号線に供給
する階調電圧を選択する手段と、を有し、前記階調電圧
を選択する手段における階調電圧の選択は、１ライン期
間を複数に分割することにより得た期間の一つを選択
し、かつ該期間内に設定された階調電圧を選択すること
により行われることを特徴とする。
【００２４】上記構成の具体的な例を図１に示す。図１
に示す構成では、階調電圧を選択する手段として、デジ
タルデコーダ信号に供給される選択すべき階調電圧に関
する情報を取り込むメモリ１、メモリ２、及び電圧を選
択するＤ／Ａコンバータが示されている。
【００２５】上記構成において、ソース信号線に供給さ
れる階調電圧は、１ライン期間の分割数Ｎと１ライン期
間を分割した期間内に設定された階調電圧レベルの数Ｍ
との積（Ｎ×Ｍ）で表される中から選択される。
【００２６】例えば、図２に示されているのは、１ライ
ン期間を８分割し、その分割された期間内に８段階に設
定された階調電圧から、ソース信号線に供給する電圧を
選択する場合におけるＤ／Ａコンバータが選択すべき階
調電圧の供給タイミングである。
【００２７】図２に示す階調電圧の供給タイミングを採
用した場合、表示できる階調表示は、８×８＝６４階調
となる。
【００２８】上記構成において、画素に配置された薄膜
トランジスタの画素電極への情報書込み時間は、１ライ
ン期間を複数に分割することより設定された１つの期間
の長さより短くなければならない。
【００２９】上記構成において、階調電圧を選択する手
段は、１ライン期間を分割することより設定された期間
のどれを選択するかに関しての情報と、前記分割するこ
とより設定された期間内に設定された複数の階調電圧レ
ベルのどれを選択するかに関しての情報と、により制御
され、所定のタイミングでもって、所定のレベルの階調
電圧を選択する。
【００３０】他の発明の構成は、アクティブマトリクス
型の表示装置であって、格子状に配置されたゲイト信号
線及びソース信号線と、前記ゲイト信号線とソース信号
線との交点付近に配置された少なくとも１つの画素薄膜
トランジスタと、前記ソース信号線毎に設けられ、前記
ソース信号線に供給する階調電圧を選択する手段と、を
有し、前記手段における階調電圧の選択は、１ライン期
間をＮ分割することにより設定された１つの期間を選択
し、かつ該期間内において設定されたＭ個の階調電圧レ
ベルを選択することにより行われ、ソース信号線に供給
される階調電圧は、１ライン期間の分割数Ｎと１ライン
期間をＮ分割することにより設定された１つの期間内に
設定された階調電圧レベルの数Ｍとの積（Ｎ×Ｍ）で表
される中から選択でき、画素薄膜トランジスタは画素電
極への画像情報の書込み機能を有し、前記画素薄膜トラ
ンジスタの情報書込み時間は、１ライン期間をＮ分割す
ることにより設定された１つの期間の長さより短いこと
を特徴とする。
【００３１】上記構成において、階調電圧を選択する手
段は、１ライン期間をＮ分割することより設定された期
間のどれを選択するかに関しての情報と、前記Ｎ分割す
ることより設定された期間内に設定されたＭ個の階調電
圧レベルのどれを選択するかに関しての情報と、により
制御される。
【００３２】他の発明の構成は、格子状に配置された複
数のゲイト信号線と複数のソース信号線、さらに前記ゲ
イト信号線とソース信号線との交点付近に配置された少
なくとも一つの薄膜トランジスタとを構成要素とする画
素マトリクスを有した表示装置の駆動方法であって、前
記複数のソース線に供給される階調電圧の選択は、１ラ
イン期間を複数に分割することにより設定された１つの
期間の選択と、前記一つに期間内に設定された電圧レベ
ルの選択と、により行われることを特徴とする。
【００３３】上記構成において、薄膜トランジスタの動
作時間を１ライン期間を複数に分割することにより設定
された１つの期間の長さより短くしねければならない。
【００３４】これは、必要とする階調情報を画素電極に
書き込む時間が、１ライン期間を分割することによって
得られた期間内に制限されるからである。
【００３５】
【発明の実施の形態】図１に例示するアクティブマトリ
クス型の液晶表示装置を例に採り、発明の１実施形態を
説明する。
【００３６】デジタルデコーダ１〜６に供給される８階
調に関する選択信号と８タイミングに関する選択信号の
組み合わせでなる情報（８2 ＝６４通りの情報）を水平
走査シフトレジスタからの信号により、メモリ１群に順
次書き込む。
【００３７】メモリ１群に対する情報の書込みが一通り
終了までの時間を１ライン期間と定義する。即ち、図１
の一番左側のメモリ１に対してデジタルデコーダからの
情報の書込みが開始される時点から、一番右側のメモリ
１にデジタルデコーダからの情報の書込みが終了する時
点までの時間間隔を１ライン期間と定義する。
【００３８】デジタルデコーダに供給される６４通りの
情報は、各メモリ１に書き込むタイミングに合わせて適
時供給される。
【００３９】メモリ１群に対する情報の書込みが終了し
たら、次にシフトレジスタの動作タイミングに合わせ
て、メモリ１群に書き込まれた情報をメモリ２群に一斉
に移送する。
【００４０】情報をメモリ２群に移送し終えたメモリ１
群には、再び水平走査シフトレジスタからの信号によ
り、デジタルデコーダーに供給される情報の書込みが順
次行われる。
【００４１】この２順目の１ライン期間において、１順
目の１ライン期間においてメモリ１群に書き込まれ、さ
らに２順目の１ライン期間の開始に合わせてメモリ２群
に移送された情報により、階調電圧を選択する。
【００４２】階調電圧は、図２に示すように、１ライン
期間中において、８階調に対応する電圧が８分割されて
供給される。従って、１ライン期間中においては、６４
通りの階調電圧が供給されることになる。
【００４３】図２に示す６４通りの階調電圧の一つをメ
モリ２に書き込まれた情報に基づいてＤ／Ａコンバータ
において選択する。
【００４４】メモリ２には、８分割された１ライン期間
内のどの期間において、８段階に別れた階調電圧のどれ
を選択するかに関しての情報が書き込まれている。
【００４５】この情報により、所定のタイミングで所定
に階調電圧をＤ／Ａコンバータにおいて選択する。選択
された階調電圧は、ソース信号線に供給される。
【００４６】ソース信号線に供給された階調電圧は、図
示しない垂直走査シフトレジスタからの信号により動作
する画素の薄膜トランジスタにより選択される。こうし
て、所定の画素に所定の階調に対応した情報が書き込ま
れる。
【００４７】なお、画素の薄膜トランジスタによる画素
電極への情報の書込みは、１ライン期間を８分割した期
間内において終了していなけらばならない。
【００４８】ソース線への階調電圧の供給のタイミング
は、図２に示す階調レベルのどれを選択するかによって
決まる。即ち、選択する階調レベルが存在する期間が、
８分割された期間のどれであるかによって、ソース線信
号への階調電圧の供給タイミングは決まる。
【００４９】例えば、所定の１行の画素群（図１の場合
でいえば所定の１行の画素列）に注目した場合、この１
行の画素群に対する情報の書込みは、その階調レベルに
応じて、８タイミングに分けて行われることになる。
【００５０】従って、図３に示す従来の構成の場合と異
なり、ソース信号線への階調電圧の供給のタイミング
は、水平走査シフトレジスタからの信号に従って順次行
われるものとはならない。
【００５１】
【実施例】
〔実施例１〕図１に本実施例のアクティブマトクス型の
液晶表示装置の概略を示す。
【００５２】〔動作の概略〕まず、デジタルデコーダに
供給される信号をソースドライバ側のシフトレジスタ回
路（水平走査用のシフトレジスタ）からの信号により選
択し、メモリ１に蓄える。
【００５３】１行に対応する画像情報を各ソース信号線
に対応して配置されたメモリ１に蓄えたら、次の１行の
メモリ１への情報の書込み開始タイミングを利用して、
メモリ１群に蓄えられた情報をメモリ２群に一斉に移
す。
【００５４】このメモリ２群に蓄えられた情報により、
各Ｄ／Ａコンバータにおいて、図２に示すような階調電
圧に関する６４通りの信号電圧のどれかを選択し、それ
をソース信号線に供給する。
【００５５】ソース信号線に供給された所定の階調に対
応した信号電圧は、図示しないゲイトドライバー側のシ
フトレジスタ（水平走査用のシフトレジスタ）からの信
号により動作する各画素に配置された薄膜トランジスタ
（画素トランジスタ）によって選択される。このように
して各画素に所定の階調に対応した画像情報が書き込ま
れる。
【００５６】〔動作の詳細〕以下において動作の詳細を
説明する。図１には、１〜６の６本のデジタルデコーダ
線が示されている。
【００５７】このデジタルデコーダ線の内３本には、８
段階の階調（２3 ＝８）電圧のどれを選択するかについ
ての信号が供給される。
【００５８】また他の３本には、１ライン期間中に８分
割された期間のどの期間を選択するかに関しての信号が
供給される。
【００５９】このデジタルデコーダ線に供給される信号
を組み合わせることにより、２3 ×２3 ＝６４通りの情
報を得ることができる。（後述するが、この６４通りの
情報により、図のタイミングで順次送られる６４通りの
階調電圧を選択する）
【００６０】１ライン期間というのは、１行の画素列
（水平方向の１列）の全てに情報を書込むのに要する期
間のことである。この１ライン期間は、ソース駆動側の
シフトレジスタ（水平走査シフトレジスタ）が端から端
まで順次動作するのに要する時間に一致する。
【００６１】階調電圧が供給される８本の信号線には、
図２に示すような信号電圧が供給される。即ち、１ライ
ン期間を８分割し、それぞれの１／８ライン期間におい
ては、８階調に対応する信号電圧が８本の信号線のそれ
ぞれに供給される。従って、１ライン期間を８分割した
１つの期間においては、８階調分の信号電圧しか供給さ
れていない。
【００６２】例えば、最初の１／８ライン期間において
は、図１に示すようにＶ1 〜Ｖ8 の階調電圧が供給さ
れ、次の１／８ライン期間においては、Ｖ9 〜Ｖ16の８
階調分に対応する階調電圧が供給されるというように階
調電圧は供給される。
【００６３】こうして、１ライン期間を分割した８期間
のそれぞれにおいて、図２に示すような８階調分の信号
電圧が振り分けられて供給される。
【００６４】８段階の信号電圧と８分割された期間のタ
イミングとを組み合わせることにより、１ライン期間中
においては、６４階調に相当する信号電圧が供給され
る。
【００６５】実際の動作においては、水平走査シフトレ
ジスタからの信号により、各ソース信号線に対応したメ
モリ１に図２に示す６４階調分の信号のどれを選択する
かに関しての情報がデジタルデコーダ１〜６より取り込
まれる。
【００６６】即ち、まず１番目のメモリ１に上記６４階
調分の信号のどれを選択するかに関しての情報がデジタ
ルデコーダ１〜６より取り込まれ、次に第２番目のメモ
リ１に上記６４階調分の信号のどれを選択するかに関し
ての情報がデジタルデコーダ１〜６より取り込まれ、と
いう動作が水平走査シフトレジスタからの信号により順
次行われる。
【００６７】デジタルデコーダ線には、シフトレジスタ
の動作タイミングに対応させて、所定のメモリ１に書き
込むべき所定の情報が順次供給される。
【００６８】こうして、シフトレジスタの動作に従っ
て、次々とメモリ１群に図２に示す６４階調分の信号電
圧のどれを選択するかに関しての情報が取り込まれる。
【００６９】メモリ１群に対する１ライン期間分の情報
の書込みが終了したら、次に１ライン分の情報の書込み
が開始される直前にメモリ１群に書き込まれた情報をメ
モリ２群に一斉に移送する。そして、メモリ１群に対し
ては、上述した動作が再び繰り返され、次の１ライン期
間分の情報が書き込まれる。
【００７０】この状態において、メモリ２群には、図２
に示す６４階調分の信号のどれを選択するかに関しての
情報がそれぞれ記録されている。
【００７１】この情報に従って、Ｄ／Ａコンバータで
は、階調電圧の選択を行う。即ち、１ライン期間におい
て、図２示すような状態で供給される階調電圧を必要と
するタイミングでもって適時選択する。
【００７２】換言すれば、図２に示すタイミングで供給
される６４階調分の信号電圧のいずれかをメモリ２に書
き込まれた情報に基づいて、Ｄ／Ａコンバータで選択す
る。
【００７３】１ライン期間中においては、各ソース信号
線には、６４階調の内のどれかに対応する信号電圧が供
給される。従って、１ライン期間において、Ｄ／Ａコン
バータが８分割されたどのタイミング、そして８階調分
の信号電圧のどれを選択するかにより、必要とする信号
電圧が所定のソース信号線に供給される。
【００７４】この際、各ソース線に信号電圧が供給され
るタイミングは、図２に示す信号電圧の供給されるタイ
ミングに合わせて、ソース線毎に８タイミングに別れた
ものとなる。この点は、図３に示す従来例のようなシフ
トレジスタの動作に従って、順次ソース線に信号電圧が
供給される動作とは異なるものとなる。
【００７５】本実施例に示す動作においては、各画素に
おける薄膜トランジスタの動作がある程度速いことが必
要とされる。
【００７６】これは、ソース信号線に階調電圧信号が供
給されている期間が１ライン期間を８分割した時間しか
ないからである。
【００７７】例えば、ＸＧＡ規格（１０２４×７６８画
素）を採用し、１秒間に６０回の画面書換を行う場合、
図２に示すような８タイミングに分けて供給される８階
調の信号電圧のソース信号線への供給時間は、約2.7 μ
sec となる。
【００７８】即ち、１画面を書き込むのに（１／６０）
sec 、１ライン期間が((１／６０）／７６８)sec、さら
にそれを８分割するので、約2.7 μsec となる。
【００７９】従って、この約2.7 μsec の期間内に画素
電極への情報の書込みが終了しないと、必要な階調情報
の書込みが画素電極に対して行うことができなくなって
しまう。
【００８０】例えば、約2.7 μsec 程度で情報の書込み
を終了させるには、薄膜トランジスタのスイッチング時
間が少なくとも１μsec 程度以下であることが必要であ
る。即ち、１μsec 以下でスイッチングする動作速度が
この薄膜トランジスタに要求される。
【００８１】１μsec 以下でスイッチングする動作速度
ということは、簡単にいって１ＭＨｚ以上の動作速度が
要求されるということである。実際には、動作マージン
をみることになるので、さらに高い周波数での動作速度
が画素に配置される薄膜トランジスタに要求される。
【００８２】また、ソース駆動側のシフトレジスタ（水
平走査シフトレジスタ）やデジタルデコーダへの信号を
供給する回路、さらに階調電圧を供給する回路、さらに
メモリ１及びメモリ２、さらにＤ／Ａコンバータには、
１ライン期間を水平画素数で割った時間での動作性能が
要求される。
【００８３】例えば、ＸＧＡ規格（１０２４×７６８画
素）を採用した場合を考える。この場合、１ライン期間
は、((１／６０）／７６８)secとなる。
【００８４】よって、水平走査シフトレジスタ回路に
は、それを水平画素数である１０２４で割った時間以下
の時間で動作する速度が要求される。即ち、0.02μsec
程度以下の時間で動作することが要求される。これは、
周波数に換算すると、４８ＭＨｚ程度以上ということに
なる。
【００８５】しかし、ある時点に着目した場合における
Ｄ／Ａコンバータで取り扱う情報は、８階調分の情報な
ので、Ｄ／Ａコンバータにとって大きな負担とはならな
い。換言すれば、Ｄ／Ａコンバータをそれ程複雑な構造
にしなくてすむ。そして、薄膜トランジスタで作製でき
る程度の性能のものとすることができる。
【００８６】後述するように、本出願人らが開発した新
規な結晶性珪素膜を利用すれば、上記程度の特性を有す
るシフトレジスタやＡ／Ｄコンバータ、さらにメモリを
作製することができる。
【００８７】なお、本実施例に示す構成においては、１
画素に情報が保持される時間のバラツキが生じるが、こ
れは、１ライン期間より小さいものであり特に問題とは
ならない。
【００８８】例えば、ＸＧＡ規格（１０２４×７６８画
素）を採用し、１秒間に６０回画面を書き換えるとする
と、１ライン期間は、((１／６０）／７６８))sec 、即
ち22μsec 程度である。
【００８９】他方、画素薄膜トランジスタのＯＦＦ電流
が十分小さいとすると、１画素に電荷が保持されている
時間は（１／６０）sec 程度、即ち0.016667sec 程度で
ある。
【００９０】この２つの数値の比は、７６０近くある。
そしてこの比率は、６４階調の表示を行う場合において
は全く無視できるものであると言える。
【００９１】〔図１に示す構成の回路例〕ここでは、図
１に示すアクティブマトリクス型の液晶表示装置を構成
する各回路の具体的な例を示す。
【００９２】（シフトレジスタ回路）図４にシフトレジ
スタ回路の具体的な回路例を示す。ＳＰというのは、ス
タートパルスの略であり、このスタートパルス信号の入
力により、シフトレジスタが所定のタイミングでの動作
を開始する。
【００９３】このシフトレジスト回路は、ソース信号線
に対応した回路（メモリ１回路）に所定のタイミングで
もって、動作のタイミングを決める信号を順次作りだす
機能を有している。
【００９４】（メモリ回路）図１に示すメモリ１及びメ
モリ２の概略の構成を図５に示す。図５には、ソース信
号線に対応するメモリ１及びメモリ２の回路ブロックが
示されている。
【００９５】メモリ１には、シフトレジスタからの信号
により、所定の情報がデジタルデコーダ線から書き込ま
れる。
【００９６】メモリ１に書き込まれた情報は、階調電圧
に関する８種類（電圧選択ビットと称する）の情報と階
調電圧を選択するための８タイミングに関する情報（タ
ミング選択ビットと称する）である。
【００９７】この情報は、１ライン期間毎に供給される
信号によりメモリ２に一斉に書き込まれる。この１ライ
ン期間毎に供給される信号（１ライン毎のパルス）は、
水平走査シフトレジスタに入力されるスタートパルスに
同期したものとなっている。
【００９８】メモリ２に書き込まれた情報は、電圧選択
ビット（選択肢は、２3 ＝８）とタイミング選択ビット
（選択肢は、２3 ＝８）として、メモリ２から出力され
る。
【００９９】（Ｄ／Ａコンバータ）図１に示すＤ／Ａコ
ンバータは、図６と図７で示されるような構成を有して
いる。なお、図７のａ〜ｈの信号は、図８に示すような
タイミングでもって１ライン毎に繰り返し供給される。
【０１００】図７に示す回路では、タイミング選択ビッ
トに供給さえる情報と図８に示すタミングで供給される
ａ〜ｈの信号とにより、階調電圧を選択するタイミング
に関しての信号（図面でＡと記載されている）を図６に
示す回路に供給する。
【０１０１】図６に示す回路では、図７から供給される
信号に基づいて、電圧選択ビットに供給される８種類の
供給電圧（同一タイミングにおいては、選択する電圧は
８種類である）に関する情報を所定のタイミングでもっ
て選択する信号を生成する。
【０１０２】この信号の出力は、図６に示すように８つ
のＮＡＮＤ回路からに出力となる。この信号により、図
２に示すような階調電圧信号の一つが選択され、ソース
信号線に供給される。
【０１０３】〔薄膜トランジスタの作製方法〕ここで
は、５０ＭＨｚ程度、３．３Ｖ〜５Ｖでもって動作を行
わすことができる薄膜トランジスタ（ＴＦＴと称され
る）の作製方法を説明する。
【０１０４】この薄膜トランジスタは、従来から公知の
低温ポリシリコンＴＦＴや高温ポリシリコンＴＦＴに比
較して、動作速度にして１０倍以上の高速動作を行わす
ことができる特性を有している。
【０１０５】ここでは、シフトレジスタ回路やメモリ、
さらにＤ／Ａコンバータ回路を構成するために利用され
るＣＭＯＳ回路と、画素薄膜トランジスタとして利用さ
れるＮチャネル型の薄膜トランジスタとを同一石英基板
上に並行して同時に形成する工程を説明する。
【０１０６】図９及び図１０に作製工程の概略を示す。
【０１０７】まず表面が十分に平坦性を有する石英基板
７０１の表面を洗浄する。そしてこの石英基板７０１上
に減圧熱ＣＶＤ法により非晶質珪素膜７０２を５００Å
の厚さに成膜する。こうして図９（Ａ）に示す状態を得
る。
【０１０８】次にプラズマＣＶＤ法で成膜される厚さ７
００Åの酸化珪素膜でもって７０３で示されるマスクを
形成する。
【０１０９】このマスクは、７０４と７０５の部分で開
口が形成されており、この部分において非晶質珪素膜７
０２が露呈する構成となっている。（図９（Ｂ））
【０１１０】この開口の形状は、図面手前方向と奥行き
方向に長手状を有するスリット形状のものとする。
【０１１１】酸化珪素膜でなるマスク７０３を形成した
ら、１０ｐｐｍ（重量換算）のニッケル元素を含んだニ
ッケル酢酸塩溶液をスピンコート法により均一に塗布す
る。この工程において、図９（Ｂ）の７０４で示される
ようにニッケル元素が全体の表面に接して保持された状
態が得られる。
【０１１２】この状態においては、ニッケル元素が非晶
質珪素膜７０２の一部に選択的に接して保持された状態
が得られる。即ち、前述した開口７０４と７０５の領域
でニッケル元素が非晶質珪素膜７０２に接する状態とな
る。このようにしてニッケル元素が導入される。
【０１１３】ニッケル元素の導入をイオン注入を用いて
行ってもよい。この場合、ニッケル元素の溶液を塗布す
る場合に比較して、ニッケル元素の導入位置をより精度
よく制御することができる。したがって、ニッケル元素
の導入領域の幅が数μｍあるいはそれ以下の極めて狭い
場合や、導入領域の形状が複雑な場合に特に有効であ
る。
【０１１４】こうしてニッケル元素の導入を行ったら、
次に加熱処理を行う。
【０１１５】この加熱処理は、窒素雰囲気中において、
５００℃〜６３０℃、例えば６００℃の温度でもって８
時間の条件で行う。この加熱処理において、図９（Ｃ）
に示すように基板に並行な方向への結晶成長７０６が進
行する。この結晶成長は、１００μｍ以上の距離に渡っ
て行わすことができる。
【０１１６】上記の結晶成長手段により結晶成長させた
珪素膜は、棒状あるいは柱状の結晶体が結晶成長方向に
延在した特異が結晶構造を有している。
【０１１７】結晶化が終了したら、ハロゲン元素を含有
した酸素雰囲気、例えばＨＣｌを３体積％含有させた酸
素雰囲気中において、９５０℃、２０分の熱処理を行
い、熱酸化膜を２００Åの厚さに成膜する。
【０１１８】この際、珪素膜の膜厚は、５００Åから４
００Åへと減少する。この熱酸化膜中には、ハロゲン元
素、ここでは塩素の作用により珪素膜中からニッケル元
素が吸い出され、比較的高濃度にニッケル元素が含まれ
ることになる。
【０１１９】この熱酸化膜の形成工程において、膜中に
おける欠陥のアニールが行われ、結晶性が大きく向上す
る。
【０１２０】次にこの熱酸化膜を除去する。こうするこ
とで、珪素膜中のニッケル元素を減少させることができ
る。
【０１２１】ニッケル元素を利用した場合、最終的に珪
素膜中に残留するニッケルの濃度は、現状では１×１０
14原子個／cm3 〜５×１０18原子個／cm3 程度となる
が、低いほど好ましい。熱酸化膜のゲッタリング条件を
詰めれば、この濃度の上限は５×１０17原子個／cm3 程
度まで低減できる。この濃度の計測は、ＳＩＭＳ（２次
イオン分析方法）を利用して計測できる。
【０１２２】次に図９（Ｄ）に示す薄膜トランジスタの
活性層となるパターン７０７、７０８、７０９を形成す
る。
【０１２３】活性層のパターンを形成したら、ゲイト絶
縁膜を構成する酸化珪素膜をプラズマＣＶＤ法により、
４００Åの厚さに成膜する。
【０１２４】さらに再度熱酸化膜を厚さ３００Åの厚さ
に成膜する。この熱酸化膜を成膜は、ＨＣｌを０．１〜
１０体積％、例えば３体積％含有させた酸素雰囲気中に
おいて９５０℃、３０分の条件で行う。
【０１２５】この際、熱酸化膜は活性層の表面に形成さ
れる。こうして、厚さ３００Åの熱酸化膜と厚さ４００
ÅのＣＶＤ酸化珪素膜の積層膜でもってなるゲイト絶縁
膜７１０が得られる。なお、最終的な活性層の厚さは２
５０Åとなる。
【０１２６】本実施例においては、上記の結晶成長方向
と薄膜トランジスタの動作時におけるキャリアに移動方
向とが一致するようにパターンの配置を決める。
【０１２７】こうすることで、駆動電圧３．３〜５Ｖに
おいて、リングオシレータレベルで１ＧＨｚ、シフトレ
ジタレベルで１００ＭＨｚの動作を行わすことができる
薄膜トランジスタを作製することができる。
【０１２８】ゲイト絶縁膜７１０を得たら、アルミニウ
ムを主成分とする材料でもって図９（Ｄ）に示すように
ゲイト電極７１１、７１２、７１３を形成する。
【０１２９】またゲイト電極の材料としては、アルミニ
ウムを主成分とした材料以外に、タンタル（Ｔａ）、多
量にリン（Ｐ）がドープされた多結晶シリコン、タング
ステンのシリサイド（ＷＳｉ）、またはリンドープされ
た多結晶シリコンとタングステンのシリサイドの積層ま
た混成した構造としてもよい。
【０１３０】ゲイト電極７１１、７１２、７１３は、ゲ
イト電極を構成するアルミニウムを主成分とする材料を
弱酸溶液を用いて陽極酸化して、緻密な陽極酸化膜をゲ
イト電極の側面のみまたは上面及び側面に設けてもよ
い。この場合、ゲイト電極の材料としてはアルミウニム
以外にタンタルを用いることができる。
【０１３１】陽極酸化膜を側面及び上面に設けた場合、
後の加熱工程でのヒロックの発生を防ぐことができる。
また側面のみに設けた場合、上面に硬い陽極酸化膜がな
いため、接続される配線とのコンタクトの形成が容易と
なる。
【０１３２】また、ゲイト電極の側面に陽極酸化膜が存
在することにより、後の不純物イオン注入工程を、ゲイ
ト電極及び側面の陽極酸化膜をマスクとして行うこと
で、薄膜トランジスタのチャネル形成領域に、陽極酸化
膜の膜厚に概略等しいオフセット領域を形成し、リーク
電流を低減することができる。
【０１３３】ここで、７１１がＣＭＯＳを構成するＰチ
ャネル型の薄膜トランジスタ（ＰＴＦＴ）のゲイト電極
となる。また、７１２がＣＭＯＳを構成するＮチャネル
型の薄膜トランジスタ（ＮＴＦＴ）のゲイト電極とな
る。また、７１３がＣＭＯＳを構成するＮチャネル型の
薄膜トランジスタ（ＮＴＦＴ）のゲイト電極となる。
【０１３４】次にＰ（リン）のドーピングをプラズマド
ーピング法でもって行う。この工程で、ＣＭＯＳを構成
するＰＴＦＴのソース領域７１４、チャネル領域７１
５、ドレイン領域７１６を自己整合的に形成する。
【０１３５】次にＢ（ボロン）のドーピングをプラズマ
ドーピング法でもって行う。この工程で、ＣＭＯＳを構
成するＮＴＦＴのソース領域７１９、チャネル領域７１
８、ドレイン領域７１７が自己整合的に形成される。ま
た、画素に配置されるＮＴＦＴのソース領域７２０、チ
ャネル領域７２１、ドレイン領域７２２を自己整合的に
形成する。こうして図９（Ｅ）に示す状態を得る。
【０１３６】上記のドーピング工程においては、Ｐ（リ
ン）のドーピングを行う場合はＢ（ボロン）がドーピン
グされるべき領域をレジストでマスクし、Ｂ（ボロン）
のドーピングを行う場合はＰ（リン）がドーピングされ
るべき領域をレジストでマスクする。こうすることによ
り、ＰＴＦＴとＮＴＦＴとを作り分ける。
【０１３７】上記ドーピングの終了後、レーザー光の照
射を行うことにより、ドーピングが行われた領域の活性
化と損傷した結晶構造のアニールとを行う。
【０１３８】次に図９（Ｆ）に示すように層間絶縁膜と
してプラズマＣＶＤ法でもって成膜される窒化珪素膜７
２３を１５００Åの厚さに成膜する。さらにポリイミド
樹脂でなる膜７２４を積層する。こうして図９（Ｆ）に
示す状態を得る。
【０１３９】樹脂膜を用いるとその上面を平坦にするこ
とができ、後の配線の形成や配向処理、さらに液晶の注
入工程に都合が良い。
【０１４０】なお、樹脂材料としては、ポリイミド樹脂
以外にアクリル樹脂、ポリアミド樹脂、ポリイミドアミ
ド樹脂等を利用することができる。
【０１４１】次に図１０（Ａ）に示すように層間絶縁膜
にコンタクトホールを形成し、ＣＭＯＳのソース電極７
２５と７２７、ＰＴＦＴとＮＴＦＴとに共通に設けられ
たドレイン電極７２６、画素トランジスタ（ＮＴＦＴ）
のソース電極７２８とドレイン電極７２９を形成する。
【０１４２】これらの電極は、チタン膜とアルミニウム
膜とチタン膜との積層膜でもって構成する。
【０１４３】ここで、ソース電極７２５と７２７は、そ
こからさらに必要とする配線（ソース配線）が延在する
形で形成されている。また、共通のドレイン電極７２６
からも必要とする配線（ドレイン配線）が延在して設け
られている。
【０１４４】また、画素ＴＦＴ（ＮＴＦＴ）のソース電
極７２８は、画素マトリクスに配置されたソース信号線
の一部として形成される。なお、ゲイト電極７１３は、
上記ソース信号線と格子状に配置されたゲイト信号線か
ら延在したもの（またはその一部）として形成されてい
る。
【０１４５】次に図１０（Ｂ）に示すように、第２の層
間絶縁膜７３０をポリイミド樹脂より形成する。そして
コンタクトホールの形成を行い、ＩＴＯでなる画素電極
７３１を形成する。
【０１４６】こうして図１０（Ｃ）に示す各種回路を構
成するＣＭＯＳと画素に配置される薄膜トランジスタと
を石英基板上に集積化することができる。
【０１４７】このような作製方法に従って作製された薄
膜トランジスタでもってリングオシレータ回路を構成す
ると、１ＧＨｚ以上の周波数で発振させることができ
る。
【０１４８】実際の回路の設計に当たっては、余裕を見
て動作周波数の設定がされるので、上記の１ＧＨｚとい
うような周波数での動作が行える回路を構成するわけに
はいかない。
【０１４９】しかし、少なくとも１００ＭＨｚで動作す
るシフトレジスタ回路やその他演算回路等をこの薄膜ト
ランジスタでもって構成することができる。
【０１５０】このような特異な結晶構造を有する結晶性
珪素膜を利用した薄膜トランジスタは、その結晶構造に
起因して短チャネル効果が現れにくいという特徴があ
る。また基板として絶縁体を利用するので基板の容量の
問題がなく、高速動作に適するという特徴もある。
【０１５１】従来の単結晶シリコンウエハーを利用した
ＭＯＳ型トランジスタにおいては、スケーリング則とい
うものがあった。これは、所定に法則に従ってトランジ
スタに寸法を小さくすれば、これまた所定の法則に従っ
てトランジスタの性能が高くなるというものである。
【０１５２】しかし、近年の微細化大きく進行した状態
においては、このスケーリング則に従って、トランジス
タの性能を高めることが困難になってきている。
【０１５３】その一つに短チャネル効果を抑制するため
にチャネル長を短くすればするほど、チャネルの横に不
純物のドーピングをしたりする細かな工夫が必要にな
り、作製工程上の困難性が増大するという点を挙げるこ
とができる。
【０１５４】しかし、上述した特異な結晶構造を有した
結晶性珪素膜を用いた場合には、必要とする特性を上記
のスケーリング則に従わない寸法で得ることができる。
【０１５５】これは、以下のような事項が要因であると
考えられる。 （１）チャネルにおいてキャリアの移動する方向に柱状
の結晶体の延在方向を合わせることにより、短チャネル
効果が抑制される。 （２）基板に絶縁体を利用することで、容量の問題が大
きく抑制される。 （３）ゲイト電極にアルミニウムを利用できるので、高
速動作に有利である。
【０１５６】（１）については、以下にように考えるこ
とができる。即ち、一つ一つに柱状の結晶構造体は、不
活性な結晶粒界により仕切られているが、この結晶粒界
部分では、エネルギーにレベルが高いので、キャリアは
結晶体の延在方向にその移動が寄生される。また同様な
考え方により、ソース及びドレイン領域からのチャネル
内部への空乏層の広がりも抑制される。このことが、短
チャネル効果の抑制になっていると考えられる。
【０１５７】上述したスケーリング則に従わない具体的
な例としては、以下のような例を挙げることができる。
【０１５８】例えば、従来にスケーリング則に従えば、
ゲイト絶縁膜の厚さが１００Åでなければならないとこ
ろ、本明細書で開示するような結晶性珪素膜を用いた場
合、ゲイト絶縁膜の厚さを３００Åとして、同じ特性を
得ることができる。その結果、耐静電気特性を高くでき
る。
【０１５９】これは、上述した（１）〜（３）に示すよ
うな要因であると理解される。
【０１６０】また、ゲイト絶縁膜の膜厚のみではなく、
チャネル長に関しても従来のスケーリング則よりも緩い
条件（１ランク下の条件）でもって、所定の特性を得る
ことができる。
【０１６１】これは、高速動作が可能な半導体回路を大
面積にわたって低コストで作製する場合に有用なことで
ある。
【０１６２】〔実施例２〕本実施例は、結晶性珪素膜を
得る方法として、レーザー光の照射を併用した場合の例
である。
【０１６３】本実施例では、実施例１に示すニッケルを
利用した加熱による結晶化の後にレーザー光の照射を行
い、結晶性を向上させる。そして、熱酸化は行わない工
程とする。
【０１６４】こうした場合、プロセス温度が６００℃以
下となるので、基板としてガラスを利用することができ
る。
【０１６５】しかし得られる結晶性珪素膜の結晶性は、
実施例１に示す熱酸化を利用した方法に比較すると劣
る。また得られる薄膜トランジスタの特性も劣る。従っ
て、本実施例は、画素数が少ないような場合や、階調数
が少ないような場合に有用なものとなる。
【０１６６】〔実施例３〕本実施例は、本明細書に開示
する発明を利用したアクティブマトリクス型の液晶パネ
ルを利用した装置の例を示す。
【０１６７】図１１に装置の概要を示す。（Ａ）に示す
のは、本体２００１にアクティブマトリクス型の液晶表
示装置２００５を備えた情報処理端末である。
【０１６８】この装置は、内部に集積化回路を備え、必
要とする情報の処理や記憶を行う機能を有している。ま
た操作スイッチ２００４による作動するカメラ部２００
２を備え、必要とする画像情報を内部に取り込める機能
を有している。
【０１６９】この装置は、通信機能を有し、必要とする
情報を電話回線等から取り込んだり、また電話回線を介
して、必要とする情報を外部に送り出す機能を有してい
る。
【０１７０】アクティブマトリクス型の液晶表示装置と
しては、反射型のものを採用することが、このような携
帯型の装置の場合は低消費電力化の観点からは好まし
い。
【０１７１】また、アクティブマトリクス型の液晶表示
装置の代わりにアクティブマトリクス型のＥＬ素子と採
用するのでも良い。
【０１７２】（Ｂ）に示すには、ヘッドマウントディス
プレイと呼ばれる装置であって、頭に装着するためのバ
ンド部２１０３を備え、本体２１０１には、アクティブ
マトリクス型の液晶表示装置が両目に対応させて備えら
れている。
【０１７３】（Ｃ）に示すのは、車やその他移動手段に
備えるナビーゲーション装置の例である。この装置は、
アンテナ（及びチューナー部）２２０４で取り込まれた
人工衛星からの電波に基づいて、本体２２０１に備えら
れたアクティブマトリクス型の液晶表示装置２２０２に
ナビーゲーション情報を映し出す構成を有している。装
置の操作は、操作スイッチ２２０３によって行われる。
【０１７４】（Ｄ）に示すのは、携帯電話の例である。
この装置は、本体２３０１に音声入力部２３０３と音声
出力部２３０２、さらに操作スイッチ２３０５、アンテ
ナ２３０６、アクティブマトリクス型の液晶表示装置２
３０４を備えている。
【０１７５】（Ｅ）に示すのは、携帯型のビデオカメラ
であって、本体２４０１には、受像部２４０６、集積化
回路２４０７、操作スイッチ２４０４、アクティブマト
リクス型の液晶表示装置２４０２、バッテリー２４０
５、音声入力部２４０３を備えている。
【０１７６】（Ｆ）に示すのは、投影型のプロジェクタ
ーであり、本体２５０１には、光源２５０２、反射型で
あるアクティブマトリクス型の液晶表示装置２５０３、
光源２５０２、光学系２５０４が備えられている。表示
は、スクリーン２５０５に画像を表示することによって
行われる。
【０１７７】なお、アクティブマトリクス型の液晶表示
装置２５０３として、反射型ではなく透過型のものを用
いる場合、光源２５０４は液晶表示装置２５０３の裏面
側に設けられ、液晶表示装置２５０３を透過した光がス
クリーン２５０５に投射されて表示が行われる。
【０１７８】〔実施例３〕本実施例は、実施例１〜２で
示した構成を逆スタガ型の薄膜トランジスタで構成す
る。各実施例で示した構成をプレナー型の薄膜トランジ
スタに変えて、逆スタガ型の薄膜トランジスタとして
も、同様の効果を得ることができる。
【０１７９】なお、逆スタガ型の薄膜トランジスタのゲ
イト電極として、ゲイト電極の耐熱性を高める材料、例
えばリンが多量にドープされた多結晶シリコンを利用す
ることは、高性能な薄膜トランジスタを得るために有効
である。
【０１８０】
【発明の効果】本明細書で開示する発明を利用すること
により、デジタル信号を入力信号として、画像を表示す
るアクティブマトリクス型の表示装置において、その構
成を複雑化しないで提供することができる。
【０１８１】例えば、６４階調というような階調表示を
行わすことができる構成を薄膜トランジスタでもって構
成した回路でもって提供することができる。
【０１８２】ここでは、アクティブマトリクス型の液晶
表示装置の例を示したが、他にＥＬ素子を用いたアクテ
ィブマトリクス型の表示装置、アクティブマトリクス型
のプラズマディスプレイ、ＥＣ（エレクトロクロミク
ス）を利用したアクティブマトリクス型の表示装置等に
も利用することができる。
【図面の簡単な説明】
【図１】 発明の実施例であるアクティブマトリクス型
の液晶表示装置の概略の構成を示す図。
【図２】 供給される階調電圧とその供給タイミングと
の関係を示す図。
【図３】 従来におけるアクティブマトリクス型の液晶
表示装置の概略の構成を示す図。
【図４】 シフトレジスタ回路の概略を示す図。
【図５】 メモリ回路の概略を示す図。
【図６】 Ｄ／Ａコンバータ回路の概略を示す図。
【図７】 Ｄ／Ａコンバータ回路の概略を示す図。
【図８】 Ｄ／Ａコンバータ回路に供給される信号のタ
イミングを示す図。
【図９】 薄膜トランジスタの作製工程を示す図。
【図１０】薄膜トランジスタの作製工程を示す図。
【図１１】アクティブマトリクス型の液晶表示装置を利
用した装置の例を示す図。
【符号の説明】
７０１ 石英基板 ７０２ 非晶質珪素膜 ７０３ 酸化珪素膜でなるマスク ７０４、７０５ 開口 ７０６ 結晶成長方向 ７０７、７０８、７０９ 薄膜トランジスタの活性層 ７１０ ゲイト絶縁膜 ７１１、７１２ ゲイト電極 ７１３ ゲイト電極（ゲイト信号線） ７１４ ソース領域 ７１５ チャネル領域 ７１６ ドレイン領域 ７１７ ドレイン領域 ７１８ チャネル領域 ７１９ ソース領域 ７２０ ソース領域 ７２１ チャネル領域 ７２２ ドレイン領域 ７２３ 窒化珪素膜 ７２４ ポリイミド樹脂膜 ７２５ ソース電極（ソース配線） ７２６ ドレイン電極（ドレイン配
線） ７２７ ソース電極（ソース配線） ７２８ ソース電極（ソース信号線） ７２９ ドレイン電極 ７３０ ポリイミド樹脂膜 ７３１ 画素電極（ＩＴＯ電極）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】アクティブマトリクス型の表示装置であっ
    て、 格子状に配置されたゲイト信号線及びソース信号線と、 前記ゲイト信号線とソース信号線との交点付近に配置さ
    れた少なくとも１つの画素薄膜トランジスタと、 前記ソース信号線毎に設けられ、前記ソース信号線に供
    給する階調電圧を選択する手段と、 を有し、 前記階調電圧を選択する手段における階調電圧の選択
    は、１ライン期間を複数に分割することにより得た期間
    の一つを選択し、かつ該期間内に設定された階調電圧を
    選択することにより行われることを特徴とする表示装
    置。
  2. 【請求項２】請求項１において、 ソース信号線に供給される階調電圧は、１ライン期間の
    分割数Ｎと１ライン期間を分割した期間内に設定された
    階調電圧レベルの数Ｍとの積（Ｎ×Ｍ）で表される中か
    ら選択できることを特徴とする表示装置。
  3. 【請求項３】請求項１において、 画素薄膜トランジスタは画素電極への画像情報の書込み
    機能を有し、 前記画素薄膜トランジスタの画素電極への情報書込み時
    間は、１ライン期間を複数に分割することより設定され
    た１つの期間の長さより短いことを特徴とする表示装
    置。
  4. 【請求項４】請求項１において、 ソース信号線に供給される階調電圧のレベルは、１ライ
    ン期間の分割数Ｎと１ライン期間を分割した期間内に設
    定された階調電圧レベルの数Ｍとの積（Ｎ×Ｍ）だけ存
    在し、 画素薄膜トランジスタは画素電極への画像情報の書込み
    機能を有し、 前記画素薄膜トランジスタの情報書込み時間は、１ライ
    ン期間をＮ分割することより設定された１つの期間の長
    さより短いことを特徴とする表示装置。
  5. 【請求項５】請求項１において、 階調電圧を選択する手段は、 １ライン期間を分割することより設定された期間のどれ
    を選択するかに関しての情報と、 前記分割することより設定された期間内に設定された複
    数の階調電圧レベルのどれを選択するかに関しての情報
    と、 により制御されることを特徴とする表示装置。
  6. 【請求項６】アクティブマトリクス型の表示装置であっ
    て、 格子状に配置されたゲイト信号線及びソース信号線と、 前記ゲイト信号線とソース信号線との交点付近に配置さ
    れた少なくとも１つの画素薄膜トランジスタと、 前記ソース信号線毎に設けられ、前記ソース信号線に供
    給する階調電圧を選択する手段と、 を有し、 前記階調電圧を選択する手段における階調電圧の選択
    は、１ライン期間をＮ分割することにより設定された１
    つの期間を選択し、かつ該期間内において設定されたＭ
    個の階調電圧レベルを選択することにより行われ、 ソース信号線に供給される階調電圧は、１ライン期間の
    分割数Ｎと１ライン期間をＮ分割することにより設定さ
    れた１つの期間内に設定された階調電圧レベルの数Ｍと
    の積（Ｎ×Ｍ）で表される中から選択でき、 画素薄膜トランジスタは画素電極への画像情報の書込み
    機能を有し、 前記画素薄膜トランジスタの情報書込み時間は、１ライ
    ン期間をＮ分割することにより設定された１つの期間の
    長さより短いことを特徴とする表示装置。 【請求項６】請求項５において、 階調電圧を選択する手段は、 １ライン期間をＮ分割することより設定された期間のど
    れを選択するかに関しての情報と、 前記Ｎ分割することより設定された期間内に設定された
    Ｍ個の階調電圧レベルのどれを選択するかに関しての情
    報と、 により制御されることを特徴とする表示装置。
  7. 【請求項７】格子状に配置された複数のゲイト信号線と
    複数のソース信号線、さらに前記ゲイト信号線とソース
    信号線との交点付近に配置された少なくとも一つの薄膜
    トランジスタとを構成要素とする画素マトリクスを有し
    た表示装置の駆動方法であって、 前記複数のソース線に供給される階調電圧の選択は、 １ライン期間を複数に分割することにより設定された１
    つの期間の選択と、 前記一つに期間内に設定された電圧レベルの選択と、 により行われることを特徴とする表示装置の駆動方法。
  8. 【請求項８】請求項７において、 薄膜トランジスタの動作時間を１ライン期間を複数に分
    割することにより設定された１つの期間の長さより短く
    することを特徴とする表示装置の駆動方法。
JP8358951A 1996-12-30 1996-12-30 表示装置及び表示装置の駆動方法 Withdrawn JPH10198312A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8358951A JPH10198312A (ja) 1996-12-30 1996-12-30 表示装置及び表示装置の駆動方法
TW086119696A TW357390B (en) 1996-12-30 1997-12-24 Display device and method of driving display device
US08/999,347 US6111557A (en) 1996-12-30 1997-12-29 Display device and method of driving display device
KR1019970078597A KR19980064812A (ko) 1996-12-30 1997-12-30 표시 장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8358951A JPH10198312A (ja) 1996-12-30 1996-12-30 表示装置及び表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JPH10198312A true JPH10198312A (ja) 1998-07-31

Family

ID=18461962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8358951A Withdrawn JPH10198312A (ja) 1996-12-30 1996-12-30 表示装置及び表示装置の駆動方法

Country Status (4)

Country Link
US (1) US6111557A (ja)
JP (1) JPH10198312A (ja)
KR (1) KR19980064812A (ja)
TW (1) TW357390B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538407A (ja) * 2002-09-05 2005-12-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス液晶表示装置
US7176876B2 (en) 2003-03-24 2007-02-13 Hitachi, Ltd. Display apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW429393B (en) * 1997-11-27 2001-04-11 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6608612B2 (en) * 1998-11-20 2003-08-19 Fujitsu Limited Selector and multilayer interconnection with reduced occupied area on substrate
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
JP2001051661A (ja) 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
JP3668394B2 (ja) * 1999-09-13 2005-07-06 株式会社日立製作所 液晶表示装置およびその駆動方法
US6351076B1 (en) * 1999-10-06 2002-02-26 Tohoku Pioneer Corporation Luminescent display panel drive unit and drive method thereof
EP1146501B1 (en) * 1999-10-18 2011-03-30 Seiko Epson Corporation Display device with memory integrated on the display substrate
US6760005B2 (en) 2000-07-25 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit of a display device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100675320B1 (ko) * 2000-12-29 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6716734B2 (en) * 2001-09-28 2004-04-06 Infineon Technologies Ag Low temperature sidewall oxidation of W/WN/poly-gatestack
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269744B1 (en) * 1986-05-13 1994-12-14 Sanyo Electric Co., Ltd Circuit for driving an image display device
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
KR100288037B1 (ko) * 1992-09-14 2001-05-02 가나이 쓰도무 표시장치의 구동방법
JP3110648B2 (ja) * 1995-03-22 2000-11-20 シャープ株式会社 表示装置の駆動方法
US5828357A (en) * 1996-03-27 1998-10-27 Sharp Kabushiki Kaisha Display panel driving method and display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538407A (ja) * 2002-09-05 2005-12-15 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス液晶表示装置
US7176876B2 (en) 2003-03-24 2007-02-13 Hitachi, Ltd. Display apparatus

Also Published As

Publication number Publication date
US6111557A (en) 2000-08-29
TW357390B (en) 1999-05-01
KR19980064812A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JPH10198312A (ja) 表示装置及び表示装置の駆動方法
US7184014B2 (en) Liquid crystal display device
US6747623B2 (en) Liquid crystal display device and method of driving the same
US8009159B2 (en) Semiconductor display device and method of driving a semiconductor display device
JP4785300B2 (ja) 電気泳動型表示装置、表示装置、及び電子機器
US6808965B1 (en) Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
US6992652B2 (en) Liquid crystal display device and driving method thereof
US7649520B2 (en) Display device
US7791610B2 (en) Display device and display system using the same
US20100090994A1 (en) Image Display Device and Driving Method Thereof
US20060082536A1 (en) Display device and driving method
US20020113268A1 (en) Nonvolatile memory, semiconductor device and method of manufacturing the same
JPH1097224A (ja) 液晶表示装置
JP4176385B2 (ja) 画像表示装置
JP4761681B2 (ja) 液晶表示装置
JP2001296843A (ja) 半導体表示装置及び半導体表示装置の駆動方法
JP4353664B2 (ja) 表示装置の駆動回路、表示装置及び電子機器
JP5291851B2 (ja) 表示装置及び電子機器
JP2019191602A (ja) 表示装置
JP2004054058A (ja) 駆動装置及び駆動方法、並びに駆動装置を備えた表示装置
JP2017102472A (ja) 表示装置
JP2016026328A (ja) 電気泳動表示装置
JP2009211094A (ja) 表示装置及び表示装置の駆動方法、並びに電子機器
JP2011191771A (ja) 電気泳動表示装置及び表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050826