JP3643808B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3643808B2 JP3643808B2 JP2001348747A JP2001348747A JP3643808B2 JP 3643808 B2 JP3643808 B2 JP 3643808B2 JP 2001348747 A JP2001348747 A JP 2001348747A JP 2001348747 A JP2001348747 A JP 2001348747A JP 3643808 B2 JP3643808 B2 JP 3643808B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generation circuit
- circuit
- scanning system
- data system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、画素部やセンサ部を含むアクティブマトリクス型半導体装置に関する。
【0002】
【従来の技術】
近年、表示装置やセンサの携帯機器への搭載が進んでいる。図10は、従来の表示装置のパネル部分と外部IC部分とを示したブロック図である。図10を参照して、従来の表示装置では、画素部150と、データ系駆動回路151と、走査系駆動回路152と、レベル変換回路101、102、103、104および105とが、同一のパネル200上に形成されている。画素部150には、ドレイン線(drain線)とゲート線(gate線)とがマトリクス状に配置されている。また、データ系駆動回路151は、ドレイン線を駆動するために設けられている。走査系駆動回路152は、ゲート線を駆動するために設けられている。
【0003】
また、レベル変換回路101、102、103、104および105は、それぞれ、外部信号HST、HCK、VCK、VSTおよびRSTの振幅(3〜5V)を、8〜15Vにレベル変換するための回路である。なお、外部IC120から入力される各信号(RST、VST、VCK、HCK、HST)は、外部からパネル200に入力される駆動信号群における主要な信号を示しており、画素部150の駆動に必要な全ての信号を網羅しているわけではない。また、各信号は、相補的な信号であり、常に2本(たとえば、RSTと/RST)存在する。また、外部IC120内には、水晶発振器を含むクロック発生回路121が内蔵されている。
【0004】
図11〜図14は、図10に示した従来の表示装置の各信号のタイミングチャートである。次に、図10〜図14を参照して、従来の表示装置の動作について説明する。
【0005】
まず、HCK1,2クロックと、VCK1,2クロックとが常にあるタイミングで外部からパネル200に入力されている。そして、リセット信号(RST)が切れてHレベルになった後、画素部150へのデータの書き込みが開始される。この従来の駆動シーケンスの概略を以下に説明する。
【0006】
(1)まず、リセット信号(RST)が切れてHレベルになった後、VCK信号に同期して、最初のゲート線(gate1)が立ち上がる。
【0007】
(2)次に、HCKクロックにタイミングを合わせて、HSTパルス信号を発生する。これにより、ドレイン線選択信号(h−sw1)が活性化する。このドレイン線選択信号(h−sw1)が活性化している間に、図14に示すように、映像信号をドレイン線(drain線)に入力する。
【0008】
(3)最終のデータ線選択信号(h−swn)が活性化されると、データ系走査が終了したことを示す信号houtが発生する。
【0009】
(4)hout信号の発生を起点にして、次のゲート線(gate2)の立ち上がりと、HST信号の発生へと繋がっていく。
【0010】
(5)上記(2)および(3)の操作が繰り返されることによって、最後のゲート線(gateN)が立ち上がると、図12に示すように、1画面走査終了を意味するvout信号が発生する。なお、図12には、VSTとVCK1,2とvoutとの関係が示されている。
【0011】
(6)上記vout信号を起点にして、再び、ゲート線1(gate1)の立ち上がりと、HST信号の発生へと繋がっていく。
【0012】
なお、図13には、ドットクロック(dotclk)とHCKまたはHSTとの関係が示されている。図13に示すように、ドットクロック6周期でHCK1周期になっている。
【0013】
【発明が解決しようとする課題】
上記した従来の表示装置の駆動方式では、データ系駆動回路151および走査系駆動回路152を駆動するための主要な制御信号(RST、VST、VCK、HCK、HST)は、パネル200の外部から入力されるとともに、各信号は相補的な信号対となっているため、パネル200と外部IC120とを接続するコネクタ部に配線される信号線の数が多いという問題点があった。
【0014】
図15および図16は、パネルを小型化した場合の問題点を説明するための概略図である。図15に示すように、パネル200には、外部との接続のためのコネクタ部201が接続されている。この状態から、画素部を含むパネル200を小型化したとしても、図16に示すように、小型化されたパネル200aに、コネクタ部201の縮小度合いがついていけないという不都合が生じる。このため、コネクタ部201が表示部を含むパネル部200aよりも大きくなってしまうという問題点がある。
【0015】
この発明は上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、画素部またはセンサ部を含む半導体装置を小型化した場合にも、コネクタ部を半導体装置の小型化に対応するように縮小化することが可能な半導体装置を提供することである。
【0016】
この発明のもう1つの目的は、上記の半導体装置において、少なくとも走査系制御信号を基板内部で生成することである。
【0017】
【課題を解決するための手段】
請求項1による半導体装置は、アクティブマトリクス型の半導体装置であって、マトリクス状に配置された画素部またはセンサ部と、ゲート線を駆動する走査系駆動回路と、ドレイン線を駆動するデータ系駆動回路と、走査系駆動回路の制御信号を生成する走査系制御信号発生回路とが同一基板上に形成され、走査系制御信号発生回路は、画素部へのデータの書き込み動作の際またはセンサ部からの信号の検出動作の際に、画素部へのデータの書き込み動作開始時の状態またはセンサ部からの信号の検出動作開始時の状態にリセットするためのリセット信号と、データ系走査が最終に達したことを意味する信号との2つの信号に基づいて走査系同期信号を生成する走査系同期信号発生回路と、リセット信号、走査系同期信号、2番目に立ち上がるゲート線活性化信号に関係する信号、および、ゲート系走査が最終に到達したことを意味する信号からなるグループより選択される少なくとも1つの信号に基づいて、スタート信号を生成する走査系スタート信号発生回路とを含む。
【0018】
請求項1では、上記のように、画素部またはセンサ部、走査系駆動回路およびデータ系駆動回路に加えて、走査系駆動回路の制御信号を生成する走査系制御信号発生回路を同一基板上に形成することによって、走査系制御信号を基板内部で発生することができるので、その分、外部からの入力信号を減少させることができる。これにより、半導体装置に接続されるコネクタ部に配線する信号線の数を減少させることができるので、コネクタ部を縮小化することができる。その結果、画素部またはセンサ部を含む半導体装置を小型化した場合にも、コネクタ部を半導体装置の小型化に対応するように縮小化することができる。
【0020】
請求項2における半導体装置は、請求項1の構成において、さらに、データ系駆動回路の制御信号を生成するデータ系制御信号発生回路の少なくとも一部が上記同一基板上に形成されている。このように構成すれば、走査系制御信号のみならず、データ系制御信号の少なくとも一部を基板内部で発生することができるので、外部からの入力信号をより減少させることができる。これにより、半導体装置に接続されるコネクタ部に配線する信号線の数をより減少させることができるので、コネクタ部をより縮小化することができる。その結果、画素部またはセンサ部を含む半導体装置を小型化した場合にも、コネクタ部を半導体装置の小型化に対応するように容易に縮小化することができる。
【0021】
請求項3における半導体装置は、請求項2の構成において、データ系制御信号発生回路は、制御信号の基本クロックを生成するための基本クロック発生回路と、基本クロックに基づいてデータ系同期信号を生成するデータ系同期信号発生回路と、基本クロックとデータ系同期信号とに基づいてスタート信号を生成するデータ系スタート信号発生回路とを含み、少なくともデータ系同期信号発生回路とデータ系スタート信号発生回路とが同一基板上に形成されている。このように構成すれば、容易に、データ系制御信号の少なくとも一部を基板内部で発生することができる。
【0022】
なお、請求項3の構成において、データ系同期信号発生回路とデータ系スタート信号発生回路とに加えて、基本クロック発生回路も同一基板上に形成されていてもよい。このように構成すれば、データ系制御信号の全てを基板内部で発生することができるので、外部からの入力信号をさらに減少させることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0024】
(第1実施形態)
図1は、本発明の第1実施形態による表示装置の全体構成を示したブロック図である。図2は、図1に示した第1実施形態による表示装置のデータ系駆動回路の周辺部分を示したブロック図である。また、図3は、データ系駆動信号のタイミングチャートである。図4は、図1に示した第1実施形態による表示装置の走査系駆動回路の周辺部分を示したブロック図である。図5は、図4に示した走査系駆動信号のタイミングチャートである。図6は、図4に示した走査系駆動回路および走査系同期信号発生回路の内部構成を示した回路図である。
【0025】
まず、図1を参照して、第1実施形態による表示装置の全体構成について説明する。この第1実施形態による表示装置では、パネル100上に、ドットクロック発生回路1と、データ系同期信号発生回路2と、データ系スタート信号発生回路3と、走査系同期信号発生回路4と、走査系スタート信号発生回路5と、レベル変換回路6と、画素部50と、データ系駆動回路51と、走査系駆動回路52とが形成されている。なお、パネル100は、本発明の「基板」の一例である。画素部50には、ドレイン線(drain線)とゲート線(gate線)とがマトリクス状に配置されている。データ系駆動回路51は、ドレイン線を駆動するためのものであり、走査系駆動回路52は、ゲート線を駆動するためのものである。レベル変換回路6は、外部から入力されるリセット信号(RST)の振幅(3〜5V)を、8〜15Vにレベル変換するための回路である。
【0026】
また、ドットクロック発生回路1とデータ系同期信号発生回路2とデータ系スタート信号発生回路3とによって、データ系駆動回路51を制御するデータ系制御信号を発生するためのデータ系制御信号発生回路が構成されている。また、走査系同期信号発生回路4と走査系スタート信号発生回路5とによって、走査系駆動回路52を制御する走査系制御信号を発生するための走査系制御信号発生回路が構成されている。このように、第1実施形態では、データ系駆動回路51を制御する制御信号を発生するためのデータ系制御信号発生回路と、走査系駆動回路52を制御する走査系制御信号を発生するための走査系制御信号発生回路とが、パネル100の内部に設けられている。したがって、外部IC20からパネル100に入力される信号は、RST信号、水晶発振器出力および映像信号のみである。
【0027】
つまり、上記第1実施形態では、以下のような点に着目している。すなわち、外部信号のうち、映像信号やリセット信号は必要不可欠な信号である。その一方、走査系やデータ系の信号は、スタート信号や同期信号であるので、高速動作を必要としない場合(1MHz未満)、パネル100の内部で生成可能である点に着目している。
【0028】
以下、ドットクロック発生回路1、データ系同期信号発生回路2、データ系スタート信号発生回路3、走査系同期信号発生回路4および走査系スタート信号発生回路5の詳細について説明する。ドットクロック発生回路1は、水晶発振器出力に基づいて制御信号の基本クロック(ドットクロック;dotclk)を発生するためのものである。このドットクロックは、図3に示すように、リセット信号(RST)が解除されてHレベルになることによって出力される信号である。また、データ系同期信号発生回路2は、ドットクロック発生回路1の出力周期を何倍か(本実施形態では3倍)に分周する機能を有する。また、データ系スタート信号発生回路3は、ドットクロック発生回路1からの出力とデータ系同期信号発生回路2からの出力とに基づいて、スタート信号(hst)を生成する。
【0029】
また、走査系同期信号発生回路4は、リセット信号(RST)とデータ系走査が最終に到達したことを意味する信号(hout)とを入力信号として、走査系同期信号(vck)を発生させる。この走査系同期信号発生回路4は、図6に示すように、2つのクロックドインバータ41および42と、3つのインバータ43a、43bおよび43cとによって、奇数段(5段)の周期になるように構成されている。また、走査系同期信号発生回路4は、ドライバ44と、インバータ45および46とを含んでいる。また、走査系駆動回路52には、各ゲート線に対応して、クロックドインバータ53、NAND回路54およびインバータ55が設けられている。
【0030】
走査系スタート信号発生回路5は、リセット信号(RST)、走査系同期信号(vck)、2番目に立ち上がるゲート線活性化信号に関係する信号(gate2)、および、ゲート走査系走査が最終に到達したことを意味する信号(hout)を入力信号として、走査系スタート信号を生成する機能を有する。この走査系スタート信号発生回路5は、リセット信号が不活性化することによって、1番目のゲート線を活性化させる機能を有する。また、走査系スタート信号発生回路5は、ゲート走査系走査が最終に到達したことを意味する信号(hout)を用いることによって、2画面目の走査を行うか否かを判断できる機能を有する。なお、本実施形態では、図3に示すように、最終ドレイン線の立ち上がりに応答して、hout信号が発生する。
【0031】
第1実施形態における走査系スタート信号(vst)は、図5に示すように、リセット信号(RST)によってHレベルになるとともに、gate2の立ち上がりによってLレベルになる。走査系最初のゲート線であるgate1は、リセット信号(RST)が解除されることによりRSTがHレベルになることによって立ち上がり、最初のhout信号の立ち上がりによって立ち下がるように設計されている。
【0032】
gate1は、RST信号、vst信号、vck1信号が全てHレベルのときに活性化される。各ゲート線(gate2〜gateN)は、走査系同期信号vck1,2にしたがって、順々に立ち上がる。
【0033】
次に、図1〜図6を参照して、第1実施形態による表示装置の動作について説明する。
【0034】
(1)リセット信号(RST)が解除されてHレベルになることによって、最初のゲート線(gate1)が立ち上がる。
【0035】
(2)次に、hckクロックにタイミングを合わせて、hstパルス信号が発生する。これにより、ドレイン線選択信号(h−sw1)が活性化する。このドレイン線選択信号(h−sw1)が活性化している間に、映像信号をドレイン線(drain線)に入力する。
【0036】
(3)最終のドレイン線選択信号(h−swn)が活性化されると、データ系走査が終了したことを示す信号houtが発生する。
【0037】
(4)hout信号の発生を起点にして、次のゲート線(gate2)の立ち上がりとhst信号の発生へと繋がっていく。
【0038】
(5)上記(2)および(3)の操作が繰り返されることによって最後のゲート線(gateN)が立ち上がると、1画面走査終了を意味するvout信号が発生する。
【0039】
(6)このvout信号を起点にして、ゲート線1(gate1)の立ち上がりとhst信号の発生へと繋がっていく。
【0040】
第1実施形態では、上記のように、データ系駆動回路51を制御する信号を発生させるためのデータ系制御信号発生回路(ドットクロック発生回路1、データ系同期信号発生回路2、データ系スタート信号発生回路3)と、走査系駆動回路52を制御する信号を発生するための走査系制御信号発生回路(走査系同期信号発生回路4、走査系スタート信号発生回路5)とを、パネル100に内蔵するように構成することによって、パネル100と外部IC20とを接続するコネクタ部の配線数を低減することができるので、コネクタ部を縮小化することができる。これにより、画素部50を含むパネル100が小型化された場合にも、そのパネル100の小型化に対応するように容易にコネクタ部を縮小化することができる。
【0041】
また、第1実施形態では、コネクタ部の配線数を低減することができるので、コネクタ部のコストを低減することが可能である。また、外部IC20の出力ピン数を低減することができるので、パッケージの低コスト化が可能になる。さらに、配線用スペースが少なくなるので、外部IC20を搭載するボード自体を小型化することができ、その結果、低コスト化が可能になる。また、配線数が少なくなるので、外部IC20の設計が容易になり、その結果、設計コストも低減することができる。
【0042】
上記のような効果によって、小型および低価格な第1実施形態によるアクティブマトリクス型表示装置を実現することができる。これにより、小型・高精細のビデオカメラのビューファインダや携帯電話、PDA(Personal Display Assistants)などに使用される表示装置などに応用することができる。
【0043】
(第2実施形態)
図7は、本発明の第2実施形態による表示装置の全体構成を示したブロック図である。図7を参照して、この第2実施形態では、上記した第1実施形態と異なり、ドットクロック(dotclk)とデータ系スタート信号(HST)とを外部IC20aから入力する場合の回路構成を示している。このため、パネル110には、上記した第1実施形態のクロック発生回路1およびデータ系スタート信号発生回路3は内蔵されておらず、データ系同期信号発生回路2、走査系同期信号発生回路4、走査系スタート信号発生回路5、レベル変換回路6および7が内蔵されている。
【0044】
レベル変換回路6は、外部からのRST信号の振幅(3〜5V)を、8〜15Vにレベル変換するための回路であり、レベル変換回路7は、外部からのHST信号の振幅(3〜5V)を、8〜15Vにレベル変換するための回路である。
【0045】
この第2実施形態では、ドットクロック(dotclk)を外部IC20aから供給するため、外部IC20a内には、水晶発振器を含むクロック発生回路21が内蔵されている。
【0046】
第2実施形態では、上記のように、データ系駆動回路51を制御するための制御信号を生成するデータ系制御信号発生回路のうちのデータ系同期信号発生回路2と、走査系駆動回路52の制御信号を発生する走査系制御信号発生回路(走査系同期信号発生回路4および走査系スタート信号発生回路5)とをパネル110内に内蔵することによって、データ系制御信号および走査系制御信号のすべてを外部からパネル110に入力する場合に比べて、パネル110と外部IC20aとを接続するコネクタ部の配線数を減少させることができる。これにより、画素部50を含むパネル110を小型化した場合にも、コネクタ部をそのパネル110の小型化に対応して縮小化することができる。ただし、コネクタ部の縮小度合いは、第1実施形態の方が大きい。
【0047】
(第3実施形態)
図8は、本発明の第3実施形態による表示装置の全体構成を示したブロック図である。図8を参照して、この第3実施形態では、データ系制御信号(HCK、HST)のすべてを外部からパネル120内に入力するとともに、パネル120内に内蔵した走査系同期信号発生回路4および走査系スタート信号発生回路5によって走査系制御信号を生成する例を示している。
【0048】
このため、第3実施形態では、パネル120内に、外部からのHST信号の振幅(3〜5V)を8〜15Vにレベル変換するためのレベル変換回路7と、外部からのHCK信号の振幅(3〜5V)を8〜15Vにレベル変換するためのレベル変換回路8とが内蔵されている。また、上記第1および第2実施形態と同様、パネル120内に、外部からのRST信号の振幅(3〜5V)を8〜15Vにレベル変換するためのレベル変換回路6も内蔵されている。
【0049】
第3実施形態では、上記のように、走査系駆動回路52を駆動する制御信号を発生するための走査系同期信号発生回路4および走査系スタート信号発生回路5をパネル120内に形成することによって、走査系制御信号を外部からパネル120内に供給する場合に比べて、外部IC20aとパネル120とを接続するためのコネクタ部の配線数を減少することができる。これにより、画素部50を含むパネル120を小型化した場合にも、コネクタ部をそのパネル120の小型化に対応して縮小化することができる。
【0050】
(第4実施形態)
図9は、本発明の第4実施形態による信号検出装置を示したブロック図である。図9を参照して、この第4実施形態では、上記した第1〜第3実施形態の画素部50の代わりに、センサ部60を設けた信号検出装置(センサ)を示している。その他の構成は、第1実施形態と同様である。
【0051】
すなわち、この第4実施形態によるセンサでは、データ系駆動回路61を駆動する制御信号を発生するためのデータ系制御信号発生回路(ドットクロック発生回路1、データ系同期信号発生回路2、データ系スタート信号発生回路)と、走査系駆動回路62を駆動するための制御信号を発生するための走査系制御信号発生回路(走査系同期信号発生回路4、走査系スタート信号発生回路5)とを、パネル130内に内蔵している。これにより、外部IC20とパネル130とを接続するためのコネクタ部の配線数を減少することができる。その結果、センサ部60を含むパネル130を小型化した場合にも、外部IC20とパネル130とを接続するためのコネクタ部をパネル130の小型化に対応するように容易に縮小化することができる。
【0052】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0053】
たとえば、上記実施形態では、走査系同期信号発生回路4を、2つのクロックドインバータ41と3つのインバータ43a〜43cとを含む5段の構成にしたが、本発明はこれに限らず、奇数段であれば、他の構成であってもよい。
【0054】
【発明の効果】
以上のように、本発明によれば、画素部またはセンサ部を含む半導体装置を小型化した場合にも、半導体装置と外部ICとを接続するコネクタ部を半導体装置の小型化に対応するように縮小化することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による表示装置の全体構成を示したブロック図である。
【図2】図1に示した第1実施形態による表示装置のデータ系駆動回路の周辺部分を示したブロック図である。
【図3】本発明の第1実施形態による表示装置のデータ系駆動信号のタイミングチャートである。
【図4】図1に示した第1実施形態による表示装置の走査系駆動回路の周辺部分を示したブロック図である。
【図5】本発明の第1実施形態による表示装置の走査系駆動信号のタイミングチャートである。
【図6】図4に示した走査系駆動回路および走査系同期信号発生回路の内部構成を示した回路図である。
【図7】本発明の第2実施形態による表示装置の全体構成を示したブロック図である。
【図8】本発明の第3実施形態による表示装置の全体構成を示したブロック図である。
【図9】本発明の第4実施形態による信号検出装置(センサ)の全体構成を示したブロック図である。
【図10】従来の表示装置の全体構成を示したブロック図である。
【図11】従来の表示装置の制御信号を示したタイミングチャートである。
【図12】従来の表示装置の制御信号を示したタイミングチャートである。
【図13】従来の表示装置の制御信号を示したタイミングチャートである。
【図14】従来の表示装置のデータ取り込み信号と映像データとの関係を説明するためのタイミングチャートである。
【図15】従来の小型化前の表示装置のパネル部とコネクタ部との関係を示した概略図である。
【図16】従来の小型化された表示装置のパネル部とコネクタ部との関係を示した概略図である。
【符号の説明】
1 ドットクロック発生回路(基本クロック発生回路:データ系制御信号発生回路)
2 データ系同期信号発生回路(データ系制御信号発生回路)
3 データ系スタート信号発生回路(データ系制御信号発生回路)
4 走査系同期信号発生回路(走査系制御信号発生回路)
5 走査系スタート信号発生回路(走査系制御信号発生回路)
20 外部IC
50 画素部
51、61 データ系駆動回路
52、62 走査系駆動回路
60 センサ部
100、110、120、130 パネル(基板)
Claims (3)
- アクティブマトリクス型の半導体装置であって、
マトリクス状に配置された画素部またはセンサ部と、
ゲート線を駆動する走査系駆動回路と、
ドレイン線を駆動するデータ系駆動回路と、
前記走査系駆動回路の制御信号を生成する走査系制御信号発生回路とが同一基板上に形成され、
前記走査系制御信号発生回路は、
前記画素部へのデータの書き込み動作の際または前記センサ部からの信号の検出動作の際に、前記画素部へのデータの書き込み動作開始時の状態または前記センサ部からの信号の検出動作開始時の状態にリセットするためのリセット信号と、データ系走査が最終に達したことを意味する信号との2つの信号に基づいて走査系同期信号を生成する走査系同期信号発生回路と、
前記リセット信号、前記走査系同期信号、2番目に立ち上がるゲート線活性化信号に関係する信号、および、ゲート系走査が最終に到達したことを意味する信号からなるグループより選択される少なくとも1つの信号に基づいて、スタート信号を生成する走査系スタート信号発生回路とを含む、半導体装置。 - さらに、データ系駆動回路の制御信号を生成するデータ系制御信号発生回路の少なくとも一部が前記同一基板上に形成されている、請求項1に記載の半導体装置。
- 前記データ系制御信号発生回路は、
制御信号の基本クロックを生成するための基本クロック発生回路と、
前記基本クロックに基づいてデータ系同期信号を生成するデータ系同期信号発生回路と、
前記基本クロックと前記データ系同期信号とに基づいてスタート信号を生成するデータ系スタート信号発生回路とを含み、
少なくとも前記データ系同期信号発生回路と前記データ系スタート信号発生回路とが前記同一基板上に形成されている、請求項2に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001348747A JP3643808B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置 |
US10/287,521 US7084862B2 (en) | 2001-11-14 | 2002-11-05 | Active matrix semiconductor device |
KR10-2002-0070417A KR100512512B1 (ko) | 2001-11-14 | 2002-11-13 | 반도체 장치 |
CNB021506930A CN100343889C (zh) | 2001-11-14 | 2002-11-14 | 有源矩阵型半导体装置、显示装置和信号检测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001348747A JP3643808B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003150125A JP2003150125A (ja) | 2003-05-23 |
JP3643808B2 true JP3643808B2 (ja) | 2005-04-27 |
Family
ID=19161524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001348747A Expired - Lifetime JP3643808B2 (ja) | 2001-11-14 | 2001-11-14 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7084862B2 (ja) |
JP (1) | JP3643808B2 (ja) |
KR (1) | KR100512512B1 (ja) |
CN (1) | CN100343889C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100982121B1 (ko) * | 2003-12-23 | 2010-09-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
US7474302B2 (en) * | 2004-02-12 | 2009-01-06 | Seiko Epson Corporation | Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus |
TWI253621B (en) * | 2004-09-14 | 2006-04-21 | Au Optronics Corp | A display with system on panel (SOP) design |
JP5084111B2 (ja) | 2005-03-31 | 2012-11-28 | 三洋電機株式会社 | 表示装置及び表示装置の駆動方法 |
US9946101B2 (en) * | 2015-03-13 | 2018-04-17 | Apple Inc. | Gate driver control circuit |
US11645984B2 (en) * | 2020-09-21 | 2023-05-09 | HKC Corporation Limited | Display device driving method, and display device |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
JPS63101832A (ja) | 1986-10-17 | 1988-05-06 | Nec Corp | アクテイブ・マトリクス液晶表示装置 |
GB2245708A (en) * | 1990-06-29 | 1992-01-08 | Philips Electronic Associated | Touch sensor array systems |
JPH05210364A (ja) | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶パネル表示装置 |
JP3312423B2 (ja) * | 1993-06-21 | 2002-08-05 | ソニー株式会社 | 平面表示装置、アクティブマトリクス基板および検査方法 |
JP3308127B2 (ja) * | 1995-02-17 | 2002-07-29 | シャープ株式会社 | 液晶用輝度調整装置 |
WO1997008677A1 (fr) * | 1995-08-30 | 1997-03-06 | Seiko Epson Corporation | Afficheur d'images, procede d'affichage d'images, dispositif de commande d'affichage et appareil electronique les utilisant |
JP3450105B2 (ja) | 1995-11-06 | 2003-09-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
KR0155923B1 (ko) * | 1995-11-11 | 1998-11-16 | 김광호 | 온스크린 디스플레이용 동기신호 생성장치 |
JPH09230834A (ja) * | 1996-02-27 | 1997-09-05 | Sony Corp | アクティブマトリクス表示装置 |
KR100214484B1 (ko) * | 1996-06-07 | 1999-08-02 | 구본준 | 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로 |
JP4086925B2 (ja) * | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
JP4112686B2 (ja) * | 1997-08-20 | 2008-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TW491959B (en) * | 1998-05-07 | 2002-06-21 | Fron Tec Kk | Active matrix type liquid crystal display devices, and substrate for the same |
JP2001094823A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | マルチスキャン対応水平同期信号生成システム |
JP4061905B2 (ja) | 1999-10-18 | 2008-03-19 | セイコーエプソン株式会社 | 表示装置 |
JP3508837B2 (ja) | 1999-12-10 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
TW573165B (en) * | 1999-12-24 | 2004-01-21 | Sanyo Electric Co | Display device |
JP3409768B2 (ja) * | 2000-02-14 | 2003-05-26 | Necエレクトロニクス株式会社 | 表示装置の回路 |
JP2001265286A (ja) * | 2000-03-15 | 2001-09-28 | Toshiba Corp | 液晶表示装置 |
JP4106865B2 (ja) | 2000-12-07 | 2008-06-25 | ソニー株式会社 | アクティブマトリクス型表示装置および携帯端末 |
JP2002175026A (ja) | 2000-12-07 | 2002-06-21 | Sony Corp | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
-
2001
- 2001-11-14 JP JP2001348747A patent/JP3643808B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-05 US US10/287,521 patent/US7084862B2/en not_active Expired - Lifetime
- 2002-11-13 KR KR10-2002-0070417A patent/KR100512512B1/ko not_active IP Right Cessation
- 2002-11-14 CN CNB021506930A patent/CN100343889C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030089916A1 (en) | 2003-05-15 |
KR20030040143A (ko) | 2003-05-22 |
CN1419229A (zh) | 2003-05-21 |
CN100343889C (zh) | 2007-10-17 |
US7084862B2 (en) | 2006-08-01 |
KR100512512B1 (ko) | 2005-09-07 |
JP2003150125A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754782B2 (ja) | 半導体装置、及び表示装置 | |
JP4939847B2 (ja) | 平板ディスプレイ装置及びその動作方法 | |
JP2008020675A (ja) | 画像表示装置 | |
KR20060003968A (ko) | 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 | |
WO2019228249A1 (zh) | Goa电路的驱动方法和驱动装置、显示装置 | |
JP3643808B2 (ja) | 半導体装置 | |
JP3916986B2 (ja) | 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置 | |
TW200629207A (en) | Liquid crystal display and driving method thereof | |
JP2002350808A (ja) | 駆動回路および表示装置 | |
TW202129478A (zh) | 驅動裝置及其操作方法 | |
JP2006227104A (ja) | 表示制御装置 | |
JP6188647B2 (ja) | 半導体装置 | |
JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
TWI441133B (zh) | 影像顯示系統與閘極驅動電路 | |
JP2006119409A (ja) | マトリクス装置の駆動回路、マトリクス装置、電気光学装置、電子機器 | |
KR20070074841A (ko) | 액정 표시 장치 | |
JP2004272208A (ja) | 液晶表示装置の駆動装置 | |
JP2003167557A (ja) | 半導体装置および液晶表示パネルドライバ装置 | |
KR100759981B1 (ko) | 데이터 드라이버 아이씨와 이를 구비하는 액정 표시 장치 | |
KR100947524B1 (ko) | 표시장치 | |
JP4008777B2 (ja) | 表示装置 | |
JP3856232B2 (ja) | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 | |
JP5239177B2 (ja) | 表示駆動装置及びそれを備えた表示装置 | |
JP2004309961A (ja) | 液晶表示装置 | |
JP2002140029A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3643808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |