JP3724930B2 - 画像表示装置、その駆動方法及びこれを用いたデータ処理システム - Google Patents
画像表示装置、その駆動方法及びこれを用いたデータ処理システム Download PDFInfo
- Publication number
- JP3724930B2 JP3724930B2 JP24833397A JP24833397A JP3724930B2 JP 3724930 B2 JP3724930 B2 JP 3724930B2 JP 24833397 A JP24833397 A JP 24833397A JP 24833397 A JP24833397 A JP 24833397A JP 3724930 B2 JP3724930 B2 JP 3724930B2
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- storage element
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像表示装置、その駆動方法及びこれを用いたデータ処理システム、特に干渉雑音を低減した画像表示装置、その駆動方法及びこれを用いたデータ処理システムに関する。
【０００２】
【従来の技術】
以下、従来の画像表示装置に関して図５を用いて説明する。
【０００３】
図５は従来の画像表示装置の構成例である。ＴＦＴスイッチ１０１と、そのソース電極に接続された画素電極と共通電極から成る画素容量１０２で構成される画素が、マトリクス状に配置されている。画素容量１０２には所定の位置に液晶が設けられており、画素容量１０２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１０１のゲートにはゲート線１０３が接続されており、ゲート線１０３の一端には垂直シフトレジスタ１０５が設けられている。またＴＦＴスイッチ１０１のドレインには信号線１０４が接続されており、信号線１０４の一端にはＤＡ変換器１０６が設けられている。一方信号入力線１０９は、信号ラッチ１０７を介して、ＤＡ変換器１０６に入力している。信号ラッチ１０７には水平シフトレジスタ１１０が入力してしている。全ての画素の共通電極１０８は一つに接続されて一定の電圧が印加されている。なおここで図５に示したＤＡ変換器１０６等の各部は、ポリシリコン（Poly-Si）TFTを用いて構成されている。
【０００４】
以下、本従来例の動作について説明する。信号入力線１０９線に入力されたデジタル入力信号は、水平シフトレジスタ１１０の走査に従って順次、信号ラッチ１０７にラッチされる。ラッチされた入力信号は、一括してＤＡ変換器１０６に入力され、アナログ信号に変換されて信号線１０４に印加される。このとき垂直シフトレジスタ１０５によって選択されたゲート線１０３の行の画素は、そのＴＦＴスイッチ１０１がオン状態になっているため、信号線１０４に印加されたアナログ信号が画素容量１０２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。
【０００５】
このような従来の画像表示装置の例としては、例えばソサイアテイ フォア インフォメーション デイスプレイ インターナショナル シンポジュウム ダイジェスト オブ テクニカル ペイパーズ（Society for Information Display International symposium Digest of Technical Papers） 96(SID 96), pp.21-24 等に詳しく述べられている。
【０００６】
【発明が解決しようとする課題】
上記従来例等に於いては、映像を表示し続けるためには信号入力線１０９から常時、画像信号を入力し続けなくてはならなかった。このため特に、情報表示密度即ち画素数が増大した場合信号入力周波数が高くなり、実装上の問題を生じていた。また、画像表示装置と中央データ処理装置との間を信号の受け渡しを無線系で行おうとした場合には、常に所定の信号帯域を占有してしまうと言う問題がある。
【０００７】
【課題を解決するための手段】
上記問題を回避することは、フレームメモリをディスプレイと一体化することで達成される。その際、低コスト化のために、フレ−ムメモリを、画素と同一基板上にpoly-Si TFTで形成した場合、フレ−ムメモリのワ−ド線クロックが表示画像中に漏れ込み、見苦しい干渉雑音が生じてしまうという問題が起こり得る。
【０００８】
本発明の画像表示装置及びその駆動方法は、以下の構成により上記課題を解決する。
【００１４】
すなわち、請求項１に記載の第１の発明は、半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置である。
【００１５】
また、請求項２に記載の第２の発明は、半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置である。
【００１６】
また、請求項３に記載の第３の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする画像表示装置である。
【００１７】
また、請求項４に記載の第４の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するアドレスデコーダで構成されることを特徴とする画像表示装置である。
【００１８】
また、請求項５に記載の第５の発明は、請求項１または２に記載の画像表示装置において、選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、直接接続されていることを特徴とする画像表示装置である。
【００１９】
また、請求項６に記載の第６の発明は、請求項１または２に記載の画像表示装置において、選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、ＤＡ変換器を介して接続されていることを特徴とする画像表示装置である。
【００２０】
また、請求項７に記載の第７の発明は、請求項１または２に記載の画像表示装置において、選択された上記記憶素子からの出力信号を伝達するために設けられたデータ線から前記信号線までの回路構成は、各画素列に対して寄生容量を含めて同一に構成されていることを特徴とする画像表示装置である。
【００２１】
また、請求項８に記載の第８の発明は、請求項７に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする画像表示装置である。
【００２２】
また、請求項９に記載の第９の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子は、強誘電体を用いた不揮発ＲＡＭ(Random Access Memory)であることを特徴とする画像表示装置である。
【００２３】
また、請求項１０に記載の第１０の発明は、請求項１または２に記載の画像表示装置において、上記記憶素子は、ＳＲＡＭ(Static RAM)であることを特徴とする画像表示装置である。
【００２４】
また、請求項１１に記載の第１１の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子は、ＤＲＡＭ(Dynamic RAM)であることを特徴とする画像表示装置である。
【００２７】
また、請求項１２に記載の第１２の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００２９】
また、請求項１３に記載の第１３の発明は、半導体スイッチに接続された画素電極を備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００３０】
また、請求項１４に記載の第１４の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００３１】
また、請求項１５に記載の第１５の発明は、請求項１から１１の内の一つの請求項に記載の画像表示装置において、前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする画像表示装置である。
【００３２】
また、請求項１６に記載の第１６の発明は、請求項１２から１４の内の一つの請求項に記載の画像表示装置の駆動方法において、前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする画像表示装置の駆動方法である。
【００３３】
また、請求項１７に記載の第１７の発明は、請求項１から１１および１５の内の一つの請求項に記載の画像表示装置において、前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする画像表示装置である。
【００３４】
また、請求項１８に記載の第１８の発明は、請求項１２から１４及び１６の内の一つの請求項に記載の画像表示装置の駆動方法において、前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする画像表示装置の駆動方法である。
【００３５】
また、請求項１９に記載の第１９の発明は、中央データ処理装置と、請求項１から１１，１５及び１７の内の一つの請求項に記載の画像表示装置とを備え、前記中央データ処理装置と該画像表示装置とが無線で結ばれていることを特徴とするデータ処理システムである。
【００３６】
また、請求項２０に記載の第２０の発明は、請求項１９に記載のデータ処理システムにおいて、前記画像表示装置が携帯可能な形態のものであることを特徴とするデータ処理システムである。
【００３７】
また、請求項２１に記載の第２１の発明は、表示データを、無線で中央データ処理装置から受け取り、請求項１２から１４、１６及び１８の内の一つの請求項に記載の画像表示装置の駆動方法により表示することを特徴とするデータ処理方法である。
【００３８】
また、請求項２２に記載の第２２の発明は、請求項１９に記載のデータ処理システムにおいて、前記中央データ処理装置がパーソナルコンピュータであることを特徴とするデータ処理システムである。
【００３９】
また、請求項２３に記載の第２３の発明は、請求項１から１１，１５および１７の内の一つの請求項に記載の画像表示装置において、前記電気光学効果を生じる物質が液晶であることを特徴とする画像表示装置である。
【００４０】
また、請求項２４に記載の第２４の発明は、請求項１から１１，１５および１７の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置である。
【００４１】
また、請求項２５に記載の第２５の発明は、請求項１２から１４、１６および１８の内の一つの請求項に記載の画像表示装置の駆動方法において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置の駆動方法である。
【００４２】
また、請求項２６に記載の第２６の発明は、請求項１から１１の内の一つの請求項に記載の画像表示装置において、前記半導体スイッチと、前記画素電極と、前記画素選択手段と、前記信号電圧印加手段とが同一の基板上に形成されていることを特徴とする画像表示装置である。
【００４３】
【発明の実施の形態】
先ず、本発明の第一の実施の形態を図１及び図２を用いて説明する。
【００４４】
図１は本発明の第一の実施の形態における画像表示装置の構成図である。ＴＦＴスイッチ１と、そのソース電極に接続された画素電極と共通電極から成る画素容量２で構成される画素が、マトリクス状に配置されている。画素容量２には所定の位置に液晶が設けられており、画素容量２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１のゲートにはゲート線３が接続されており、ゲート線３の一端には垂直シフトレジスタ５が設けられている。またＴＦＴスイッチ１のドレインには信号線４が接続されており、信号線４の一端にはＤＡ変換器６が設けられている。全ての画素の共通電極８は一つに接続されて一定の電圧が印加されている。
【００４５】
ＤＡ変換器６の入力部には不揮発ＲＡＭマトリクスが設けられている。ＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃと、そのソース電極に接続されたメモリ容量１２Ａ，１２Ｂ，１２Ｃで構成されるメモリセルが、マトリクス状に配置されている。メモリ容量１２Ａ，１２Ｂ，１２Ｃには強誘電体（例えば、PZT）が挾み込まれており、各メモリセルは不揮発メモリセルとして動作する。ＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃのゲートにはワード線１３Ａ，１３Ｂ，１３Ｃがそれぞれ接続されており、ワード線１３Ａ，１３Ｂ，１３Ｃの一端にはＡＮＤ回路１４Ａ，１４Ｂ，１４Ｃを介してメモリシフトレジスタ１５が設けられている。またＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃのドレインにはデータ線２６が接続されており、データ線２６の一端にはセンスアンプ２４が、他端にはデータ入力回路２８が設けられている。センスアンプ２４の出力線２５はラッチ回路２１Ａ，２１Ｂ，２１Ｃに入力され、ラッチ回路２１Ａ，２１Ｂ，２１Ｃの出力は前述のＤＡ変換器６に入力している。なおＡＮＤ回路１４Ａ，１４Ｂ，１４Ｃには、メモリシフトレジスタ１５の出力であるワード走査線１６と、ビット選択線２７Ａ，２７Ｂ，２７Ｃがそれぞれ入力している。なおここで説明したＤＡ変換器６、垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板上にPoly-Si TFTを用いて構成されている。
【００４６】
次に、本第一の実施の形態の動作について図２を用いて説明する。図２はゲート線３、ワード走査線１６、ワード線１３Ａ，１３Ｂ，１３Ｃの動作波形であり、上がオン、下がオフに相当する。予めメモリセルアレイには、データ入力回路２８及びメモリシフトレジスタ１５を介して画像信号が記憶されている。この際の記憶動作は通常のＤＲＡＭ等と同一であるので省略する。
【００４７】
なお、図１では図面の簡略化のために２ｘ２画素しか記載していないため、図２のサフィックスｃに対応する部位は省略されているが、図２では３ｘ３画素以上が存在するものとして記述している。センスアンプ２４がデータ線２６をリセットした後、メモリシフトレジスタ１５がワード走査線１６ｂをオンさせると、ビット選択線２７Ａ，２７Ｂ，２７ＣがそれぞれＡＮＤ回路１４Ａｂ，１４Ｂｂ，１４Ｃｂを順番にオンさせ、ワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂが順番に走査される。
【００４８】
このときワード線１３Ａｂ，１３Ｂｂ，１３ＣｂはＴＦＴスイッチ１１Ａｂ，１１Ｂｂ，１１Ｃｂを順にオンにし、メモリ容量１２Ａｂ，１２Ｂｂ，１２Ｃｂに記憶されていたデータ信号はデータ線２６、センスアンプ２４と出力線２５を介してラッチ回路２１Ａ，２１Ｂ，２１Ｃにラッチされる。この次のクロックによって、メモリシフトレジスタ１５はワード走査線１６ｂをオフさせ、次いでセンスアンプ２４がデータ線２６をリセットした後、メモリシフトレジスタ１５がワード走査線１６ｃをオンさせ、ワード線１３Ａｃ，１３Ｂｃ，１３Ｃｃの走査が行われる。このときラッチ回路２１Ａ，２１Ｂ，２１Ｃはワード線１３Ａｃ，１３Ｂｃ，１３Ｃｃに対応したデータをラッチすると同時に、前述のワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂに対応したデータをＤＡ変換器６に出力し、ＤＡ変換器６はそのアナログ信号出力を信号線４に印加する。図２に示したように、メモリシフトレジスタ１５がワード走査線１６を走査するのに同期して、垂直シフトレジスタ５は同一クロックでゲート線３を走査する。即ちＤＡ変換器６がワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂに対応したアナログ信号出力を信号線４に印加するのに同期して、垂直シフトレジスタ５はゲート線３ｂをオンし、ゲート線３ｂに対応する行の画素は、そのＴＦＴスイッチ１がオン状態になっているため、信号線４に印加されたアナログ信号が画素容量２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と、同一周波数で駆動されているので、クロックの干渉波形が表示画像中への雑音として飛び込むことはない。なお、メモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同期していても、同期していなくとも良い。
【００４９】
本第一の実施の形態では、ＤＡ変換器６の構成に関しては特に制限はない。ＤＡ変換器６は前記の従来例のように、容量を用いて電圧加算方式で構成することが可能であるし、一般のSiトランジスタを用いたドライバのように抵抗分圧方式やその変形を用いること等も可能であることは言うまでもない。
【００５０】
更に上記第一の実施の形態に於いては、メモリセルアレイを不揮発メモリとしたが、これを通常のＤＲＡＭとしても本発明は適用可能である。ただしこの場合にリフレッシュ動作が必要になることは明らかである。
【００５１】
また上記第一の実施の形態では画像信号を３ビットとして説明したが、任意のビット信号に関しても本発明は適用可能である。
【００５２】
そしてまた上記第一の実施の形態では、メモリシフトレジスタ１５及び垂直シフトレジスタ５を用いてメモリセル及び画素を走査したが、シフトレジスタに限らず、同一クロックで駆動されるアドレスデコーダを両者、或いは一方に用いても本発明の目的は達成される。但しこのとき、メモリシフトレジスタ１５及び垂直シフトレジスタ５を同一基本回路構成としておくと、クロック雑音の映像への飛込みに対する動作マージンを広げることができる。
【００５３】
なお図１のように、特に画素をメモリセルと一直線上に配置レイアウトすると、各データ線２６や、信号線４の寄生容量が各列で同一になり、表示画像出力の均一性向上を図れる利点がある。
【００５４】
上記実施の形態では、ＤＡ変換器６、垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板上にPoly-Si TFTを用いて構成している。しかしながら画像表示装置は、電気光学効果を生じる物質を、通常対向する一対の基板の間にサンドイッチした構造に形成されていることが多いので、本発明においては、ＴＦＴスイッチ１、ＤＡ変換器６、ＴＦＴスイッチ１１、メモリ容量１２、ラッチ回路２１、垂直シフトレジスタ５，メモリシフトレジスタ１５、センスアンプ２４、などの全てを同一基板上に形成した一体構造にしても良いし、またこれらの内、一部のみを同一基板上に形成し、残りを上記対向する他方の基板上に形成した一体構造をとっても良い。
次に、本発明の第二の実施の形態を図３を用いて説明する。
【００５５】
図３は本発明による画像表示装置の他の構成図である。ＴＦＴスイッチ１と、そのソース電極に接続された画素電極と共通電極から成る画素容量２で構成される画素が、マトリクス状に配置されている。画素容量２には所定の位置に液晶が設けられており、画素容量２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１のゲートにはゲート線３が接続されており、ゲート線３の一端には垂直シフトレジスタ５が設けられている。またＴＦＴスイッチ１のドレインには信号線５４が接続されている。全ての画素の共通電極８は一つに接続されて一定の電圧が印加されている。
【００５６】
信号線５４の上半分にはＳＲＡＭマトリクスが設けられている。ＴＦＴ６１，６２，６３，６４，６５，６６は６トランジスタから成るＳＲＡＭセルを構成している。ＳＲＡＭ入出力スイッチ６１，６２のゲートにはワード線５６を介してメモリシフトレジスタ１５が設けられている。またＳＲＡＭ入出力スイッチ６１，６２のドレインに接続されているデータ線５４，５５の一本は前述の信号線５４そのものである。データ線５４，５５の一端にはデータ入力回路５７が設けられている。
【００５７】
以上で説明した垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板状にPoly-Si TFTを用いて構成されている。なお、画像表示装置は、電気光学効果を生じる物質を、通常対向する一対の基板の間にサンドイッチした構造に形成されていることが多いので、本実施の形態においても、ＴＦＴスイッチ１、ＳＲＡＭ、垂直シフトレジスタ５、メモリシフトレジスタ１５、などの全てを同一基板上に形成した一体構造にしても良いし、またこれらの内、一部のみを同一基板上に形成し、残りを上記対向する他方の基板上に形成した一体構造をとっても良い。
【００５８】
つぎに本第二の実施の形態の動作について説明する。予めメモリセルアレイには、データ入力回路５７及びメモリシフトレジスタ１５を介して画像信号が記憶されている。この際の記憶動作は通常のＳＲＡＭと同一であるので省略する。データ入力回路５７が一般のＳＲＡＭ同様にデータ線５４，５５をリセットした後、メモリシフトレジスタ１５が選択したワード線５６をオンさせると、データ線５４（信号線５４），５５には選択されたメモリセルに記憶されていた信号が出力される。ここでメモリシフトレジスタ１５がワード線５６を走査するのに同期して、垂直シフトレジスタ５は同一クロックでゲート線３を走査する。即ち出力信号が信号線５４に出力されるのに同期して、垂直シフトレジスタ５は選択されたゲート線３をオンし、ゲート線３に対応する行の画素は、そのＴＦＴスイッチ１がオン状態になっているため、信号線５４に印加された信号が画素容量２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同一周波数で駆動されているため、クロックの干渉波形が表示画像中への雑音として飛び込むことはない。
【００５９】
なお、メモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同期していても、いなくとも良い。
【００６０】
本第二の実施の形態に於いては各画素に入力される画像信号は１ビットであるが、ＤＡ変換器が不要であり、装置の構造を簡略化できる利点がある。
【００６１】
なお、ＳＲＡＭ部分はセルアレイのみで構成したが、セルの小型化を図りながらＳＲＡＭの読みだし動作を高速化するためには、一般のＳＲＡＭのようにセンスアンプ回路をデータ線５４，５５間に設けても良い。
【００６２】
次に、本発明の第三の実施の形態を図４を用いて説明する。図４（ａ）及び図４（ｂ）はそれぞれ、前記第一の実施の形態において使用し得るメモリセル及び画素部の断面図である。
【００６３】
図４（ａ）において、メモリセルは、メモリ容量１２と、ワード線１３をゲート，データ線２６をドレインとし、メモリ容量に接続されるソースからなるＴＦＴスイッチ１１から構成されている。
【００６４】
一方、図４（ｂ）において、画素は、画素ゲート線３ａをゲート，信号線４をドレインとし、画素電極に接続されるソースとからなるＴＦＴスイッチ１と、透明電極９０からなる画素電極と，これに対向して設けられた共通電極９１と，これら両電極の間に挟持された液晶層９２とから構成されている。
【００６５】
図４（ａ）及び図４（ｂ）において、９５は絶縁膜、９６はガラスやプラスチックなどからなる透明基板である。また液晶表示装置の場合には、その光変調方式によっては、偏光板などの光学部品を必要とするものもあるが、これは周知の技術なのでここでは省略する。
【００６６】
なお、液晶表示装置の場合、各画素部の電荷保持の時定数を大きくする目的で、液晶容量に並列に補助容量を、その必要性に応じて設ける場合がある。補助容量形成方法としては、画素電極と、当該画素のゲート線に隣接するゲート線（即ち前段あるいは次段のゲート線）との間に容量を形成する付加容量方式と、画素電極と独立電極との間に容量を形成する蓄積容量方式とがある。図４（ｂ）に示した画素においては、ゲート線３ａに隣接するゲート線３ｂを利用して付加容量１２０を形成した例が例示されている。
【００６７】
さて、本第三の実施の形態では、図４（ａ）に示したＴＦＴスイッチ１１と、図４（ｂ）に示したＴＦＴスイッチ１とを、それらの基本構造を実質的に同一のものとすることにより製造プロセスの簡略化を可能とするものである。
【００６８】
さらに、本第三の実施の形態では、図４（ａ）に示したメモリ容量１２形成部と、図４（ｂ）に示した補助容量１２０形成部ＴＦＴスイッチ１とを、それらの基本構造を実質的に同一のものとすることにより製造プロセスのさらなる簡略化を可能とするものである。
【００６９】
上記第一、第二及び第三の実施の形態における各画像表示装置においては、各画素における光変調部材として液晶を使用しているが、液晶の代わりに他の電気光学効果を生じる部材、例えばエレクトロルミネセンス（EL）材料が使えることは勿論である。
【００７０】
次に、本発明の第四の実施の形態について説明する。
【００７１】
第四の実施の形態においては、画像表示装置とコンピュータ本体との間、電子手帳とコンピュータ本体或いは中央のデータベースとの間、ノートパソコン等のポータブル機器とコンピュータ本体或いは中央のデータベースとの間、投射型液晶ＴＶにおける映像投射器とＴＶ電波受信機との間などで、情報データの受け渡しを無線で行う場合の、画像表示機器側に前記第一或いは第二の実施の形態の画像表示装置を使用するものである。本実施の形態によれば、同一の周波数帯域を過度に占有する必要がなくなり、かつフレームメモリと表示部との間で干渉雑音の発生も防止できる。
【００７２】
【発明の効果】
本発明に依れば、画像表示装置において、情報表示密度即ち画素数を増大させたことにより信号入力周波数が高くなっても実装上の問題を生ぜず、さらに、フレームメモリを画素と同一基板上に形成しても、フレームメモリのワード線クロックが表示画像中に漏れ込み、見苦しい干渉雑音が生じてしまうこともない。
【図面の簡単な説明】
【図１】本発明による第一の実施の形態である液晶表示装置の構成図である。
【図２】本発明の第一の実施の形態に於けるゲート線、ワード走査線、ワード線の動作波形図である。
【図３】本発明による第二の実施の形態である液晶表示装置の構成図である。
【図４】本発明による第三の実施の形態の構成図であり、図４（ａ）はメモリセルのスイッチ部、図４（ｂ）は表示画素のスイッチ部を示す構成図である。
【図５】従来例の液晶表示装置の構成図である。
【符号の説明】
１…ＴＦＴスイッチ、２…画素容量、３…ゲート線、４…信号線、５…垂直シフトレジスタ、６…ＤＡ変換器、１１…ＴＦＴスイッチ、１２…メモリ容量、１３…ワード線、１５…メモリシフトレジスタ、１６…ワード走査線、２１…ラッチ回路、２４…センスアンプ、２６…データ線、２７…ビット選択線、１２０…補助容量。
【発明の属する技術分野】
本発明は、画像表示装置、その駆動方法及びこれを用いたデータ処理システム、特に干渉雑音を低減した画像表示装置、その駆動方法及びこれを用いたデータ処理システムに関する。
【０００２】
【従来の技術】
以下、従来の画像表示装置に関して図５を用いて説明する。
【０００３】
図５は従来の画像表示装置の構成例である。ＴＦＴスイッチ１０１と、そのソース電極に接続された画素電極と共通電極から成る画素容量１０２で構成される画素が、マトリクス状に配置されている。画素容量１０２には所定の位置に液晶が設けられており、画素容量１０２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１０１のゲートにはゲート線１０３が接続されており、ゲート線１０３の一端には垂直シフトレジスタ１０５が設けられている。またＴＦＴスイッチ１０１のドレインには信号線１０４が接続されており、信号線１０４の一端にはＤＡ変換器１０６が設けられている。一方信号入力線１０９は、信号ラッチ１０７を介して、ＤＡ変換器１０６に入力している。信号ラッチ１０７には水平シフトレジスタ１１０が入力してしている。全ての画素の共通電極１０８は一つに接続されて一定の電圧が印加されている。なおここで図５に示したＤＡ変換器１０６等の各部は、ポリシリコン（Poly-Si）TFTを用いて構成されている。
【０００４】
以下、本従来例の動作について説明する。信号入力線１０９線に入力されたデジタル入力信号は、水平シフトレジスタ１１０の走査に従って順次、信号ラッチ１０７にラッチされる。ラッチされた入力信号は、一括してＤＡ変換器１０６に入力され、アナログ信号に変換されて信号線１０４に印加される。このとき垂直シフトレジスタ１０５によって選択されたゲート線１０３の行の画素は、そのＴＦＴスイッチ１０１がオン状態になっているため、信号線１０４に印加されたアナログ信号が画素容量１０２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。
【０００５】
このような従来の画像表示装置の例としては、例えばソサイアテイ フォア インフォメーション デイスプレイ インターナショナル シンポジュウム ダイジェスト オブ テクニカル ペイパーズ（Society for Information Display International symposium Digest of Technical Papers） 96(SID 96), pp.21-24 等に詳しく述べられている。
【０００６】
【発明が解決しようとする課題】
上記従来例等に於いては、映像を表示し続けるためには信号入力線１０９から常時、画像信号を入力し続けなくてはならなかった。このため特に、情報表示密度即ち画素数が増大した場合信号入力周波数が高くなり、実装上の問題を生じていた。また、画像表示装置と中央データ処理装置との間を信号の受け渡しを無線系で行おうとした場合には、常に所定の信号帯域を占有してしまうと言う問題がある。
【０００７】
【課題を解決するための手段】
上記問題を回避することは、フレームメモリをディスプレイと一体化することで達成される。その際、低コスト化のために、フレ−ムメモリを、画素と同一基板上にpoly-Si TFTで形成した場合、フレ−ムメモリのワ−ド線クロックが表示画像中に漏れ込み、見苦しい干渉雑音が生じてしまうという問題が起こり得る。
【０００８】
本発明の画像表示装置及びその駆動方法は、以下の構成により上記課題を解決する。
【００１４】
すなわち、請求項１に記載の第１の発明は、半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置である。
【００１５】
また、請求項２に記載の第２の発明は、半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置である。
【００１６】
また、請求項３に記載の第３の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする画像表示装置である。
【００１７】
また、請求項４に記載の第４の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するアドレスデコーダで構成されることを特徴とする画像表示装置である。
【００１８】
また、請求項５に記載の第５の発明は、請求項１または２に記載の画像表示装置において、選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、直接接続されていることを特徴とする画像表示装置である。
【００１９】
また、請求項６に記載の第６の発明は、請求項１または２に記載の画像表示装置において、選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、ＤＡ変換器を介して接続されていることを特徴とする画像表示装置である。
【００２０】
また、請求項７に記載の第７の発明は、請求項１または２に記載の画像表示装置において、選択された上記記憶素子からの出力信号を伝達するために設けられたデータ線から前記信号線までの回路構成は、各画素列に対して寄生容量を含めて同一に構成されていることを特徴とする画像表示装置である。
【００２１】
また、請求項８に記載の第８の発明は、請求項７に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする画像表示装置である。
【００２２】
また、請求項９に記載の第９の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子は、強誘電体を用いた不揮発ＲＡＭ(Random Access Memory)であることを特徴とする画像表示装置である。
【００２３】
また、請求項１０に記載の第１０の発明は、請求項１または２に記載の画像表示装置において、上記記憶素子は、ＳＲＡＭ(Static RAM)であることを特徴とする画像表示装置である。
【００２４】
また、請求項１１に記載の第１１の発明は、請求項１または２に記載の画像表示装置において、前記記憶素子は、ＤＲＡＭ(Dynamic RAM)であることを特徴とする画像表示装置である。
【００２７】
また、請求項１２に記載の第１２の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００２９】
また、請求項１３に記載の第１３の発明は、半導体スイッチに接続された画素電極を備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００３０】
また、請求項１４に記載の第１４の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。
【００３１】
また、請求項１５に記載の第１５の発明は、請求項１から１１の内の一つの請求項に記載の画像表示装置において、前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする画像表示装置である。
【００３２】
また、請求項１６に記載の第１６の発明は、請求項１２から１４の内の一つの請求項に記載の画像表示装置の駆動方法において、前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする画像表示装置の駆動方法である。
【００３３】
また、請求項１７に記載の第１７の発明は、請求項１から１１および１５の内の一つの請求項に記載の画像表示装置において、前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする画像表示装置である。
【００３４】
また、請求項１８に記載の第１８の発明は、請求項１２から１４及び１６の内の一つの請求項に記載の画像表示装置の駆動方法において、前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする画像表示装置の駆動方法である。
【００３５】
また、請求項１９に記載の第１９の発明は、中央データ処理装置と、請求項１から１１，１５及び１７の内の一つの請求項に記載の画像表示装置とを備え、前記中央データ処理装置と該画像表示装置とが無線で結ばれていることを特徴とするデータ処理システムである。
【００３６】
また、請求項２０に記載の第２０の発明は、請求項１９に記載のデータ処理システムにおいて、前記画像表示装置が携帯可能な形態のものであることを特徴とするデータ処理システムである。
【００３７】
また、請求項２１に記載の第２１の発明は、表示データを、無線で中央データ処理装置から受け取り、請求項１２から１４、１６及び１８の内の一つの請求項に記載の画像表示装置の駆動方法により表示することを特徴とするデータ処理方法である。
【００３８】
また、請求項２２に記載の第２２の発明は、請求項１９に記載のデータ処理システムにおいて、前記中央データ処理装置がパーソナルコンピュータであることを特徴とするデータ処理システムである。
【００３９】
また、請求項２３に記載の第２３の発明は、請求項１から１１，１５および１７の内の一つの請求項に記載の画像表示装置において、前記電気光学効果を生じる物質が液晶であることを特徴とする画像表示装置である。
【００４０】
また、請求項２４に記載の第２４の発明は、請求項１から１１，１５および１７の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置である。
【００４１】
また、請求項２５に記載の第２５の発明は、請求項１２から１４、１６および１８の内の一つの請求項に記載の画像表示装置の駆動方法において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置の駆動方法である。
【００４２】
また、請求項２６に記載の第２６の発明は、請求項１から１１の内の一つの請求項に記載の画像表示装置において、前記半導体スイッチと、前記画素電極と、前記画素選択手段と、前記信号電圧印加手段とが同一の基板上に形成されていることを特徴とする画像表示装置である。
【００４３】
【発明の実施の形態】
先ず、本発明の第一の実施の形態を図１及び図２を用いて説明する。
【００４４】
図１は本発明の第一の実施の形態における画像表示装置の構成図である。ＴＦＴスイッチ１と、そのソース電極に接続された画素電極と共通電極から成る画素容量２で構成される画素が、マトリクス状に配置されている。画素容量２には所定の位置に液晶が設けられており、画素容量２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１のゲートにはゲート線３が接続されており、ゲート線３の一端には垂直シフトレジスタ５が設けられている。またＴＦＴスイッチ１のドレインには信号線４が接続されており、信号線４の一端にはＤＡ変換器６が設けられている。全ての画素の共通電極８は一つに接続されて一定の電圧が印加されている。
【００４５】
ＤＡ変換器６の入力部には不揮発ＲＡＭマトリクスが設けられている。ＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃと、そのソース電極に接続されたメモリ容量１２Ａ，１２Ｂ，１２Ｃで構成されるメモリセルが、マトリクス状に配置されている。メモリ容量１２Ａ，１２Ｂ，１２Ｃには強誘電体（例えば、PZT）が挾み込まれており、各メモリセルは不揮発メモリセルとして動作する。ＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃのゲートにはワード線１３Ａ，１３Ｂ，１３Ｃがそれぞれ接続されており、ワード線１３Ａ，１３Ｂ，１３Ｃの一端にはＡＮＤ回路１４Ａ，１４Ｂ，１４Ｃを介してメモリシフトレジスタ１５が設けられている。またＴＦＴスイッチ１１Ａ，１１Ｂ，１１Ｃのドレインにはデータ線２６が接続されており、データ線２６の一端にはセンスアンプ２４が、他端にはデータ入力回路２８が設けられている。センスアンプ２４の出力線２５はラッチ回路２１Ａ，２１Ｂ，２１Ｃに入力され、ラッチ回路２１Ａ，２１Ｂ，２１Ｃの出力は前述のＤＡ変換器６に入力している。なおＡＮＤ回路１４Ａ，１４Ｂ，１４Ｃには、メモリシフトレジスタ１５の出力であるワード走査線１６と、ビット選択線２７Ａ，２７Ｂ，２７Ｃがそれぞれ入力している。なおここで説明したＤＡ変換器６、垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板上にPoly-Si TFTを用いて構成されている。
【００４６】
次に、本第一の実施の形態の動作について図２を用いて説明する。図２はゲート線３、ワード走査線１６、ワード線１３Ａ，１３Ｂ，１３Ｃの動作波形であり、上がオン、下がオフに相当する。予めメモリセルアレイには、データ入力回路２８及びメモリシフトレジスタ１５を介して画像信号が記憶されている。この際の記憶動作は通常のＤＲＡＭ等と同一であるので省略する。
【００４７】
なお、図１では図面の簡略化のために２ｘ２画素しか記載していないため、図２のサフィックスｃに対応する部位は省略されているが、図２では３ｘ３画素以上が存在するものとして記述している。センスアンプ２４がデータ線２６をリセットした後、メモリシフトレジスタ１５がワード走査線１６ｂをオンさせると、ビット選択線２７Ａ，２７Ｂ，２７ＣがそれぞれＡＮＤ回路１４Ａｂ，１４Ｂｂ，１４Ｃｂを順番にオンさせ、ワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂが順番に走査される。
【００４８】
このときワード線１３Ａｂ，１３Ｂｂ，１３ＣｂはＴＦＴスイッチ１１Ａｂ，１１Ｂｂ，１１Ｃｂを順にオンにし、メモリ容量１２Ａｂ，１２Ｂｂ，１２Ｃｂに記憶されていたデータ信号はデータ線２６、センスアンプ２４と出力線２５を介してラッチ回路２１Ａ，２１Ｂ，２１Ｃにラッチされる。この次のクロックによって、メモリシフトレジスタ１５はワード走査線１６ｂをオフさせ、次いでセンスアンプ２４がデータ線２６をリセットした後、メモリシフトレジスタ１５がワード走査線１６ｃをオンさせ、ワード線１３Ａｃ，１３Ｂｃ，１３Ｃｃの走査が行われる。このときラッチ回路２１Ａ，２１Ｂ，２１Ｃはワード線１３Ａｃ，１３Ｂｃ，１３Ｃｃに対応したデータをラッチすると同時に、前述のワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂに対応したデータをＤＡ変換器６に出力し、ＤＡ変換器６はそのアナログ信号出力を信号線４に印加する。図２に示したように、メモリシフトレジスタ１５がワード走査線１６を走査するのに同期して、垂直シフトレジスタ５は同一クロックでゲート線３を走査する。即ちＤＡ変換器６がワード線１３Ａｂ，１３Ｂｂ，１３Ｃｂに対応したアナログ信号出力を信号線４に印加するのに同期して、垂直シフトレジスタ５はゲート線３ｂをオンし、ゲート線３ｂに対応する行の画素は、そのＴＦＴスイッチ１がオン状態になっているため、信号線４に印加されたアナログ信号が画素容量２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と、同一周波数で駆動されているので、クロックの干渉波形が表示画像中への雑音として飛び込むことはない。なお、メモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同期していても、同期していなくとも良い。
【００４９】
本第一の実施の形態では、ＤＡ変換器６の構成に関しては特に制限はない。ＤＡ変換器６は前記の従来例のように、容量を用いて電圧加算方式で構成することが可能であるし、一般のSiトランジスタを用いたドライバのように抵抗分圧方式やその変形を用いること等も可能であることは言うまでもない。
【００５０】
更に上記第一の実施の形態に於いては、メモリセルアレイを不揮発メモリとしたが、これを通常のＤＲＡＭとしても本発明は適用可能である。ただしこの場合にリフレッシュ動作が必要になることは明らかである。
【００５１】
また上記第一の実施の形態では画像信号を３ビットとして説明したが、任意のビット信号に関しても本発明は適用可能である。
【００５２】
そしてまた上記第一の実施の形態では、メモリシフトレジスタ１５及び垂直シフトレジスタ５を用いてメモリセル及び画素を走査したが、シフトレジスタに限らず、同一クロックで駆動されるアドレスデコーダを両者、或いは一方に用いても本発明の目的は達成される。但しこのとき、メモリシフトレジスタ１５及び垂直シフトレジスタ５を同一基本回路構成としておくと、クロック雑音の映像への飛込みに対する動作マージンを広げることができる。
【００５３】
なお図１のように、特に画素をメモリセルと一直線上に配置レイアウトすると、各データ線２６や、信号線４の寄生容量が各列で同一になり、表示画像出力の均一性向上を図れる利点がある。
【００５４】
上記実施の形態では、ＤＡ変換器６、垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板上にPoly-Si TFTを用いて構成している。しかしながら画像表示装置は、電気光学効果を生じる物質を、通常対向する一対の基板の間にサンドイッチした構造に形成されていることが多いので、本発明においては、ＴＦＴスイッチ１、ＤＡ変換器６、ＴＦＴスイッチ１１、メモリ容量１２、ラッチ回路２１、垂直シフトレジスタ５，メモリシフトレジスタ１５、センスアンプ２４、などの全てを同一基板上に形成した一体構造にしても良いし、またこれらの内、一部のみを同一基板上に形成し、残りを上記対向する他方の基板上に形成した一体構造をとっても良い。
次に、本発明の第二の実施の形態を図３を用いて説明する。
【００５５】
図３は本発明による画像表示装置の他の構成図である。ＴＦＴスイッチ１と、そのソース電極に接続された画素電極と共通電極から成る画素容量２で構成される画素が、マトリクス状に配置されている。画素容量２には所定の位置に液晶が設けられており、画素容量２への書き込み電圧によって光学特性が変調され、画像を表示することができる。ＴＦＴスイッチ１のゲートにはゲート線３が接続されており、ゲート線３の一端には垂直シフトレジスタ５が設けられている。またＴＦＴスイッチ１のドレインには信号線５４が接続されている。全ての画素の共通電極８は一つに接続されて一定の電圧が印加されている。
【００５６】
信号線５４の上半分にはＳＲＡＭマトリクスが設けられている。ＴＦＴ６１，６２，６３，６４，６５，６６は６トランジスタから成るＳＲＡＭセルを構成している。ＳＲＡＭ入出力スイッチ６１，６２のゲートにはワード線５６を介してメモリシフトレジスタ１５が設けられている。またＳＲＡＭ入出力スイッチ６１，６２のドレインに接続されているデータ線５４，５５の一本は前述の信号線５４そのものである。データ線５４，５５の一端にはデータ入力回路５７が設けられている。
【００５７】
以上で説明した垂直シフトレジスタ５，メモリシフトレジスタ１５等の各部は、同一基板状にPoly-Si TFTを用いて構成されている。なお、画像表示装置は、電気光学効果を生じる物質を、通常対向する一対の基板の間にサンドイッチした構造に形成されていることが多いので、本実施の形態においても、ＴＦＴスイッチ１、ＳＲＡＭ、垂直シフトレジスタ５、メモリシフトレジスタ１５、などの全てを同一基板上に形成した一体構造にしても良いし、またこれらの内、一部のみを同一基板上に形成し、残りを上記対向する他方の基板上に形成した一体構造をとっても良い。
【００５８】
つぎに本第二の実施の形態の動作について説明する。予めメモリセルアレイには、データ入力回路５７及びメモリシフトレジスタ１５を介して画像信号が記憶されている。この際の記憶動作は通常のＳＲＡＭと同一であるので省略する。データ入力回路５７が一般のＳＲＡＭ同様にデータ線５４，５５をリセットした後、メモリシフトレジスタ１５が選択したワード線５６をオンさせると、データ線５４（信号線５４），５５には選択されたメモリセルに記憶されていた信号が出力される。ここでメモリシフトレジスタ１５がワード線５６を走査するのに同期して、垂直シフトレジスタ５は同一クロックでゲート線３を走査する。即ち出力信号が信号線５４に出力されるのに同期して、垂直シフトレジスタ５は選択されたゲート線３をオンし、ゲート線３に対応する行の画素は、そのＴＦＴスイッチ１がオン状態になっているため、信号線５４に印加された信号が画素容量２に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同一周波数で駆動されているため、クロックの干渉波形が表示画像中への雑音として飛び込むことはない。
【００５９】
なお、メモリシフトレジスタ１５の動作は垂直シフトレジスタ５の動作と同期していても、いなくとも良い。
【００６０】
本第二の実施の形態に於いては各画素に入力される画像信号は１ビットであるが、ＤＡ変換器が不要であり、装置の構造を簡略化できる利点がある。
【００６１】
なお、ＳＲＡＭ部分はセルアレイのみで構成したが、セルの小型化を図りながらＳＲＡＭの読みだし動作を高速化するためには、一般のＳＲＡＭのようにセンスアンプ回路をデータ線５４，５５間に設けても良い。
【００６２】
次に、本発明の第三の実施の形態を図４を用いて説明する。図４（ａ）及び図４（ｂ）はそれぞれ、前記第一の実施の形態において使用し得るメモリセル及び画素部の断面図である。
【００６３】
図４（ａ）において、メモリセルは、メモリ容量１２と、ワード線１３をゲート，データ線２６をドレインとし、メモリ容量に接続されるソースからなるＴＦＴスイッチ１１から構成されている。
【００６４】
一方、図４（ｂ）において、画素は、画素ゲート線３ａをゲート，信号線４をドレインとし、画素電極に接続されるソースとからなるＴＦＴスイッチ１と、透明電極９０からなる画素電極と，これに対向して設けられた共通電極９１と，これら両電極の間に挟持された液晶層９２とから構成されている。
【００６５】
図４（ａ）及び図４（ｂ）において、９５は絶縁膜、９６はガラスやプラスチックなどからなる透明基板である。また液晶表示装置の場合には、その光変調方式によっては、偏光板などの光学部品を必要とするものもあるが、これは周知の技術なのでここでは省略する。
【００６６】
なお、液晶表示装置の場合、各画素部の電荷保持の時定数を大きくする目的で、液晶容量に並列に補助容量を、その必要性に応じて設ける場合がある。補助容量形成方法としては、画素電極と、当該画素のゲート線に隣接するゲート線（即ち前段あるいは次段のゲート線）との間に容量を形成する付加容量方式と、画素電極と独立電極との間に容量を形成する蓄積容量方式とがある。図４（ｂ）に示した画素においては、ゲート線３ａに隣接するゲート線３ｂを利用して付加容量１２０を形成した例が例示されている。
【００６７】
さて、本第三の実施の形態では、図４（ａ）に示したＴＦＴスイッチ１１と、図４（ｂ）に示したＴＦＴスイッチ１とを、それらの基本構造を実質的に同一のものとすることにより製造プロセスの簡略化を可能とするものである。
【００６８】
さらに、本第三の実施の形態では、図４（ａ）に示したメモリ容量１２形成部と、図４（ｂ）に示した補助容量１２０形成部ＴＦＴスイッチ１とを、それらの基本構造を実質的に同一のものとすることにより製造プロセスのさらなる簡略化を可能とするものである。
【００６９】
上記第一、第二及び第三の実施の形態における各画像表示装置においては、各画素における光変調部材として液晶を使用しているが、液晶の代わりに他の電気光学効果を生じる部材、例えばエレクトロルミネセンス（EL）材料が使えることは勿論である。
【００７０】
次に、本発明の第四の実施の形態について説明する。
【００７１】
第四の実施の形態においては、画像表示装置とコンピュータ本体との間、電子手帳とコンピュータ本体或いは中央のデータベースとの間、ノートパソコン等のポータブル機器とコンピュータ本体或いは中央のデータベースとの間、投射型液晶ＴＶにおける映像投射器とＴＶ電波受信機との間などで、情報データの受け渡しを無線で行う場合の、画像表示機器側に前記第一或いは第二の実施の形態の画像表示装置を使用するものである。本実施の形態によれば、同一の周波数帯域を過度に占有する必要がなくなり、かつフレームメモリと表示部との間で干渉雑音の発生も防止できる。
【００７２】
【発明の効果】
本発明に依れば、画像表示装置において、情報表示密度即ち画素数を増大させたことにより信号入力周波数が高くなっても実装上の問題を生ぜず、さらに、フレームメモリを画素と同一基板上に形成しても、フレームメモリのワード線クロックが表示画像中に漏れ込み、見苦しい干渉雑音が生じてしまうこともない。
【図面の簡単な説明】
【図１】本発明による第一の実施の形態である液晶表示装置の構成図である。
【図２】本発明の第一の実施の形態に於けるゲート線、ワード走査線、ワード線の動作波形図である。
【図３】本発明による第二の実施の形態である液晶表示装置の構成図である。
【図４】本発明による第三の実施の形態の構成図であり、図４（ａ）はメモリセルのスイッチ部、図４（ｂ）は表示画素のスイッチ部を示す構成図である。
【図５】従来例の液晶表示装置の構成図である。
【符号の説明】
１…ＴＦＴスイッチ、２…画素容量、３…ゲート線、４…信号線、５…垂直シフトレジスタ、６…ＤＡ変換器、１１…ＴＦＴスイッチ、１２…メモリ容量、１３…ワード線、１５…メモリシフトレジスタ、１６…ワード走査線、２１…ラッチ回路、２４…センスアンプ、２６…データ線、２７…ビット選択線、１２０…補助容量。
Claims (26)
- 半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、
該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、
該ゲート線を選択するための画素選択手段と、
前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、
該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、
マトリクス状に配置された複数の記憶素子を備え、
該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、
該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、
前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動される
ことを特徴とする画像表示装置。 - 半導体スイッチと，電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、
該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、 該ゲート線を選択するための画素選択手段と、
前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、
前記ゲート線に対し垂直方向に延在する複数の信号線と、
該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、
前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、
該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、
該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、
前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動される
ことを特徴とする画像表示装置。 - 前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする請求項１または２に記載の画像表示装置。
- 前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するアドレスデコーダで構成されることを特徴とする請求項１または２に記載の画像表示装置。
- 選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、直接接続されていることを特徴とする請求項１または２に記載の画像表示装置。
- 選択された前記記憶素子からの出力信号を伝達するためのデータ線と、前記信号線とが、ＤＡ変換器を介して接続されていることを特徴とする請求項１または２に記載の画像表示装置。
- 選択された上記記憶素子からの出力信号を伝達するために設けられたデータ線から前記信号線までの回路構成は、各画素列に対して寄生容量を含めて同一に構成されていることを特徴とする請求項１または２に記載の画像表示装置。
- 前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする請求項７記載の画像表示装置。
- 前記記憶素子は、強誘電体を用いた不揮発ＲＡＭ (Random Access Memory) であることを特徴とする請求項１または２に記載の画像表示装置。
- 上記記憶素子は、ＳＲＡＭ (Static RAM) であることを特徴とする請求項１または２に記載の画像表示装置。
- 前記記憶素子は、ＤＲＡＭ (Dynamic RAM) であることを特徴とする請求項１または２に記載の画像表示装置。
- 半導体スイッチに接続された画素電極を備え、マトリクス状に配列された複数の画素と、
該画素電極と協働して、電気光学効果を生じる物質を駆動する共通電極と、
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、
該ゲート線を選択するための画素選択手段と、
前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、
該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、
前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、
該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、
該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、
前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動する
ことを特徴とする画像表示装置の駆動方法。 - 半導体スイッチに接続された画素電極を備え、マトリクス状に配列された複数の画素と、
該画素電極と協働して、電気光学効果を生じる物質を駆動する共通電極と、
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、
該ゲート線を選択するための画素選択手段と、
前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、
該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、
マトリクス状に配置された複数の記憶素子を備え、
該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、
該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、
前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動する
ことを特徴とする画像表示装置の駆動方法。 - 半導体スイッチに接続された画素電極を備え、マトリクス状に配列された複数の画素と、
該画素電極と協働して、電気光学効果を生じる物質を駆動する共通電極と、
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、
該ゲート線を選択するための画素選択手段と、
前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、
該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成し、
前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、
該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、
該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、
前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動する
ことを特徴とする画像表示装置の駆動方法。 - 前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする請求項１から１１の内の一つの請求項に記載の画像表示装置。
- 前記半導体スイッチは、前記ゲート線に接続されるゲート，前記信号線に接続されるドレイン，及び前記画素電極に接続されるソースを備え、前記記憶素子は、前記ワード線に接続されるゲート，前記データ線に接続されるドレイン，及び該記憶素子のメモリ容量に接続されるソースからなる記憶素子スイッチを備え、前記半導体スイッチと前記記憶素子スイッチの基本構造が実質的に同一であることを特徴とする請求項１２から１４の内の一つの請求項に記載の画像表示装置の駆動方法。
- 前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする請求項１から１１および１５の内の一つの請求項に記載の画像表示装置。
- 前記複数の画素の各々には、その画素における電荷保持の時定数を増すための補助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする請求項１２から１４及び１６の内の一つの請求項に記載の画像表示装置の駆動方法。
- 中央データ処理装置と、請求項１から１１，１５及び１７の内の一つの請求項に記載の画像表示装置とを備え、前記中央データ処理装置と該画像表示装置とが無線で結ばれていることを特徴とするデータ処理システム。
- 前記画像表示装置が携帯可能な形態のものであることを特徴とする請求項１９に記載のデータ処理システム。
- 表示データを、無線で中央データ処理装置から受け取り、請求項１２から１４、１６及び１８の内の一つの請求項に記載の画像表示装置の駆動方法により表示することを特徴とするデータ処理方法。
- 前記中央データ処理装置がパーソナルコンピュータであることを特徴とする請求項１９に記載のデータ処理システム。
- 前記電気光学効果を生じる物質が液晶であることを特徴とする請求項１から１１，１５ および１７の内の一つの請求項に記載の画像表示装置。
- 前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする請求項１から１１，１５および１７の内の一つの請求項に記載の画像表示装置。
- 前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする請求項１２から１４、１６および１８の内の一つの請求項に記載の画像表示装置の駆動方法。
- 前記半導体スイッチと、前記画素電極と、前記画素選択手段と、前記信号電圧印加手段とが同一の基板上に形成されていることを特徴とするを請求項１から１１の内の一つの請求項に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24833397A JP3724930B2 (ja) | 1997-09-12 | 1997-09-12 | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24833397A JP3724930B2 (ja) | 1997-09-12 | 1997-09-12 | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1185065A JPH1185065A (ja) | 1999-03-30 |
| JP3724930B2 true JP3724930B2 (ja) | 2005-12-07 |
Family
ID=17176535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24833397A Expired - Fee Related JP3724930B2 (ja) | 1997-09-12 | 1997-09-12 | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724930B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1146501B1 (en) * | 1999-10-18 | 2011-03-30 | Seiko Epson Corporation | Display device with memory integrated on the display substrate |
| US7088322B2 (en) * | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4415467B2 (ja) * | 2000-09-06 | 2010-02-17 | 株式会社日立製作所 | 画像表示装置 |
| JP2002175056A (ja) | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 液晶表示装置 |
| KR100764047B1 (ko) * | 2001-01-05 | 2007-10-09 | 삼성전자주식회사 | 액정 디스플레이 장치 및 그 구동방법 |
| TW573288B (en) | 2001-09-28 | 2004-01-21 | Sony Corp | Display memory, drive circuit, display and portable information apparatus |
| JP4545397B2 (ja) | 2003-06-19 | 2010-09-15 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| JP4533616B2 (ja) * | 2003-10-17 | 2010-09-01 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP4897225B2 (ja) * | 2005-02-17 | 2012-03-14 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| JP5084134B2 (ja) | 2005-11-21 | 2012-11-28 | 日本電気株式会社 | 表示装置及びこれらを用いた機器 |
| JP2008147418A (ja) | 2006-12-11 | 2008-06-26 | Hitachi Ltd | 薄膜トランジスタ装置、画像表示装置およびその製造方法 |
| JP5617260B2 (ja) * | 2010-01-29 | 2014-11-05 | セイコーエプソン株式会社 | 情報処理装置 |
-
1997
- 1997-09-12 JP JP24833397A patent/JP3724930B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1185065A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853371B2 (en) | Display device | |
| US7626568B2 (en) | Gate switch apparatus for amorphous silicon LCD | |
| KR100764181B1 (ko) | 액정표시장치, 그의 구동방법 및 액정표시장치를 가진 휴대형 정보장치의 구동방법 | |
| JP3724930B2 (ja) | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム | |
| KR950019869A (ko) | 화상표시장치 | |
| JPH08286170A (ja) | 液晶表示装置 | |
| US6897841B2 (en) | Liquid crystal display device and electronic apparatus comprising it | |
| JP3800831B2 (ja) | 表示装置及び電子機器 | |
| US7545355B2 (en) | Image display apparatus and driving method thereof | |
| WO2001095298A1 (fr) | Ecran et assistant numerique personnel a ecran | |
| US6784878B2 (en) | Flat-panel display device | |
| KR20040025625A (ko) | 전기 광학 장치용 기판, 이 기판의 구동 방법, 디지털구동 액정 표시 장치, 전자 기기, 및 프로젝터 | |
| US10832608B2 (en) | Pixel circuit, method for driving method, display panel, and display device | |
| US8860646B2 (en) | Liquid crystal display device | |
| JP2007094262A (ja) | 電気光学装置及び電子機器 | |
| JP4400588B2 (ja) | 電気光学装置、電気光学装置の駆動方法、および、電子機器 | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2008145484A (ja) | 電気光学装置及び電子機器 | |
| KR100767906B1 (ko) | 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기 | |
| JP4130332B2 (ja) | ブートストラップ回路を用いた平面表示装置 | |
| JP2003177717A (ja) | 表示装置 | |
| JP3674321B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP2001222024A (ja) | 液晶表示装置とその駆動方法 | |
| WO1999035521A1 (fr) | Affichage a cristaux liquides | |
| JP2002162947A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |