KR100296197B1 - 고전압 검출을 이용한 항복 방지용 회로 - Google Patents

고전압 검출을 이용한 항복 방지용 회로 Download PDF

Info

Publication number
KR100296197B1
KR100296197B1 KR1019960703733A KR19960703733A KR100296197B1 KR 100296197 B1 KR100296197 B1 KR 100296197B1 KR 1019960703733 A KR1019960703733 A KR 1019960703733A KR 19960703733 A KR19960703733 A KR 19960703733A KR 100296197 B1 KR100296197 B1 KR 100296197B1
Authority
KR
South Korea
Prior art keywords
voltage
channel transistor
gate
transistor
control
Prior art date
Application number
KR1019960703733A
Other languages
English (en)
Other versions
KR970700395A (ko
Inventor
파택 새로즈
이. 패인 제임스
에이. 로젠데일 글렌
Original Assignee
페레고스 조지, 마이크 로스
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페레고스 조지, 마이크 로스, 아트멜 코포레이숀 filed Critical 페레고스 조지, 마이크 로스
Publication of KR970700395A publication Critical patent/KR970700395A/ko
Application granted granted Critical
Publication of KR100296197B1 publication Critical patent/KR100296197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

고전압 회로는 고전압(Vpp)와 저전압(Vcc)을 직렬로 접속된 제어용 p-채널 트랜지스터(16)와 방지용 p-채널 트랜지스터(18)를 포함하는 제어 경로에 공급하는 스위칭 장치(12)를 구비한다. 고전압 검출기(32)는 Vpp나 Vcc가 제어 경로에 인가되었는지를 결정하기 위해 초기화된다. 고전압 검출기는 Vpp 동작 동안의 방지용 p-채널 트랜지스터에 대한 방지 상태와 Vcc 동작 동안의 비방지 상태를 설정한다. 제어 경로에서의 전압 강하는 방지용 트랜지스터를 턴 오프시키며, 제어용 트랜지스터에 인가된 전압을 제한한다. 제 2 제어 경로는 게이트 지원의 접합 항복을 방지하기 위해 Vcc로 고정된 하나의 n-채널 트랜지스터(46)와 다른 n-채널 트랜지스터(48)가 직렬로 접속되어 있다.

Description

고전압 검출을 이용한 항복 방지용 회로
금속 산화막 반도체(metal oxide semiconductor:MOS) 기술을 이용한 집적 회로(IC)의 제조에 있어서, 게이트 산화막층은 트랜지스터 성능을 향상시키기 위해 더 얇아지고 있다. 주어진 단자 전압 세트에 대해서, MOS 트랜지스터의 드레인(drain) 전류는 게이트 산화막층의 두께에 반비례한다. "얇은 게이트 트랜지스터"는 두께가 300 Å 보다 얇은 게이트 산화막층을 구비할 수 있다. 또한, 트랜지스터 채널의 길이를 단축시킴으로써 집적 회로의 성능을 향상시킬 수 있다.
집적 회로의 게이트의 두께를 감소시키면, 회로에서는 게이트 지원의 접합(junction) 항복이 발생하기가 용이해진다. 게이트 지원의 접합 항복은 논리 회로에서의 정확하지 않은 전압 레벨, 높은 전력 손실 및 이에 따른 트랜지스터의 회복 불능의 손상을 가져올수도 있다.
EPROM, EEPROM, PLD 및 FPGA를 포함한 많은 불휘발성 장치는 고전압에서 항복 없이 동작하여야 한다. 예컨대, 고전압은 기록 및 소거 동작에 사용될 수 있다. 고전압에서 항복을 방지하는 회로는 공지되어 있다. 이러한 회로는 마티네즈(Matinez)에 의한 미합중국 특허 제4,161,663호, 라그훈나탄(Raghunathan)등에 의한 미합중국 특허 제4,689,504호, 쿠에바스(Cuevas)에 의한 미합중국 특허 제 4,845,381호 및 굴로트(Guillot)에 의한 미합중국 특허 제5,054,001호에 개시되어 있다. 공지 기술의 회로는 설계된대로 잘 작동하지만, 몇몇 단점들을 가진다.
예를 들어, 어떤 회로는 종래의 공급 전압(Vcc), 높은 동작 전압(Vpp) 및 중간 전압(V1 및 V2)을 필요로 한다. 공지된 회로의 또 다른 단점은 출력 노드에서의 Vpp와 접지 사이 그리고, 출력 노드에서의 Vpp와 Vcc 사이의 스위칭이 제한된다는 것이다. Vpp와 접지 또는 Vcc와 접지 사이의 선택을 허용하는 회로는 통상적으로 복잡하다. 이러한 복잡성은 회로의 속도를 감소시키기도 한다.
본 발명은 일반적으로 고전압 회로, 특히 고속 및 고전압에서 동작 가능한 항복 방지용(breakdown-protected) 회로에 관한 것이다.
제 1도는 본 발명에 따라 항복 방지용 트랜지스터를 갖는 인버터의 제1 실시예를 나타낸 개략도.
제 2도는 본 발명에 따라 항복 방지용 트랜지스터를 갖는 인버터의 제2 실시예를 나타낸 개략도.
본 발명의 목적은 게이트 지원의 접합 항복의 발생이 없고 복잡하지 않은 고속의 얇은 게이트 트랜지스터의 사용을 허용하는 고전압 회로를 제공하는 것이다.
상기 목적은 고전압 검출기를 이용하여, 제어 경로에서의 입력 노드가 높은 양(positive) 전원 전압(Vpp)인지 낮은 양 전원 전압(Vcc)인지를 먼저 결정하고, 다음으로 이 결정에 기초하여 항복 방지 모드를 설정하는 회로에 의해 달성된다.
제어 경로는 소오스 및 드레인 전극이 직렬로 접속된 제어용 MOS 트랜지스터와 방지용 MOS 트랜지스터를 포함한다. 항복 방지 모드에서, 방지용 MOS 트랜지스터는 제어용 MOS 트랜지스터의 양단에 인가된 전압을 제한한다. 비방지(non-protection) 모드에서, 방지용 MOS 트랜지스터는 회로 동작에 대해 트랜스패런트(transparent)한 상태를 유지한다.
고전압 검출기는 제어 경로의 전압을 모니터하기 위해 접속된다. 이러한 모니터링은 입력 노드에서 제어 경로에 대해 직접 실행될 것이다. 또한, 고전원이 입력 노드와 전기적 통신 상태에 있다면, 감지에 의한 것처럼 모니터링이 간접으로 행해질 수 있다. 만일 입력 노드에서의 전압이 Vpp 이라면, 고전압 검출기는 방지용 MOS 트랜지스터의 게이트를 바이어스하여, 제어용 MOS 트랜지스터의 스위칭을 "오프"상태로 하고, 방지용 MOS 트랜지스터를 턴오프시킬 것이다. 그 결과, 제어용 MOS 트랜지스터의 양단에 인가된 전압 강하는 방지용 MOS 트랜지스터의 게이트 전압과 임계 전압의 차만큼 감소될 것이다. 바람직한 실시예에 있어서, 게이트 전압은 Vcc와 동일하므로, 중간 전압을 생성할 필요성이 없게 된다. 만일 Vcc가 5 볼트이면, 임계 전압은 -1 볼트이고, 제어용 MOS 트랜지스터의 양단에 인가된 전압은 6 볼트로 감소될 것이다. 이것으로 인해, 트랜지스터는 게이트 지원의 접합 항복이 덜 발생하게 될 것이다.
제어 경로에서의 입력 노드의 전압이 Vcc이면, 항복 방지는 필요치 않다.
고전압 검출기는 제어용 MOS 트랜지스터의 상태에 관계없이, 트랜지스터를 "온"상태로 유지하기 위해 방지용 MOS 트랜지스터에 게이트 전압을 설정한다. 예컨대, 제어 경로에 있는 2개의 트랜지스터가 p채널 트랜지스터라면, 게이트 전압은 0으로 세트될 것이며, 방지용 MOS 트랜지스터를 회로 동작에 대해 트랜스패런트하게 비방지 상태로 한다.
제어용 MOS 트랜지스터의 게이트 전압은 입력 신호에 의해 결정된다. 제어경로에 있는 2개의 트랜지스터가 모두 p채널 트랜지스터이면, 고전압 신호 발생기는 입력 신호를 수신하여 Vpp와 접지 사이의 게이트 전압을 스위칭한다. 제어 경로는 회로 출력으로 향하고, 제2 제어 경로는 제2 방지용 MOS 트랜지스터와 제2 제어용 MOS 트랜지스터를 포함한다. 제2 제어용 MOS 트랜지스터는 소오스가 접지 전위를 가지며, 상기 기술된 제어용 MOS 트랜지스터의 게이트에 접속된 게이트를 포함한다. 그러므로, 게이트 전압은 입력 신호에 의해 결정되지만, 하나의 제어용 MOS 트랜지스터는 n채널 장치이며 다른 하나의 제어용 MOS 트랜지스터는 p채널 장치이다. 2개의 제어용 트랜지스터 중 하나의 온/오프 상태는 다른 하나의 상태와 반대이다. 제2 제어용 MOS 트랜지스터의 드레인은 제2 방지용 MOS 트랜지스터의 소오스에 접속된다. 제2 제어 경로의 2개의 트랜지스터는 n채널 트랜지스터이고, 제2 방지용 MOS 트랜지스터의 게이트 전압은 Vcc로 고정된다. 이 게이트 전압에서, 트랜지스터는 Vcc에서의 트랜지스터의 동작에 대해 트랜스패런트하지만, Vpp가 제어 경로에 인가될 때 제2 제어용 MOS 트랜지스터의 양단에 인가된 전압을 제한한다.
중요하지는 않지만, 스위칭 회로는 인버터 회로가 될 수 있다. 입력 신호는 Vpp와 접지 전위 그리고 Vcc와 접지 전위 사이의 출력을 제어 경로의 입력 노드에 공급된 전압에 근거하여 스위칭한다.
도 1을 참조하여 보면, 고전압 전원공급 장치(10)는 전원공급 노드(14)에서 양의 저전압(Vcc)과 양의 고전압(Vpp) 사이를 스위칭하기 위한 Vpp/Vcc 스위치(12)에 접속된다. 전원공급 장치(10)와 Vpp/Vcc 스위치(12) 사이의 접속은 고전압 전원공급 장치(10) 내에서 내부적으로 접지 노드(60)에 의해 선택적으로 차단될 수 있으며, Vpp/Vcc 스위치(12)는 이러한 차단이 발생할 때마다 Vcc를 전원공급 노드(14)에 자동적으로 공급하도록 설계될 수 있다. 만일 전원공급 장치(10)가 Vcc와 Vpp 사이를 교번으로 스위칭할 수 있다면, Vpp/Vcc 스위치(12)는 사용되지 않는다.
전원공급 노드(14)는 2개의 p채널 트랜지스터(16, 18)가 있는 제1 제어 경로로 통하는 입구이다. 제1 p채널 트랜지스터(16)는 제어용 MOS 장치이며, 제2 p채널 트랜지스터(18)는 방지용 MOS 장치로서의 기능을 하도록 설계되었다. 출력(20)은 전원공급 노드(14)에서 전압 레벨에 따라 접지 전위와 Vcc 또는 접지 전위와 Vpp 사이를 스위칭한다. 입력 신호는 신호 라인(22)을 통해 고전압 신호 발생기(24)에 의해 수신된다. 바람직한 실시예에 있어서, 신호 라인(22)에서의 낮은 신호는 게이트 노드(26)에서 접지 전위가 될 것이며, 높은 신호는 게이트 노드를 Vpp까지 상승시킬 것이다. 게이트 노드(26)는 제1 p채널 트랜지스터(16)의 게이트(28)에 접속된다. 접지 전위에서, 게이트(28)는 공급 노드(14)에 Vcc 나 Vpp가 있는지 여부에 관계 없이, 소오스(30)에서의 전압 레벨은 게이트의 전압 레벨을 초과할 것이기 때문에, 트랜지스터로 하여금 "온"상태로 만들 것이다. 신호 라인(22)에서 논리적 하이는 게이트(28)에 소오스(30)의 전압 레벨과 적어도 같은 크기의 Vpp를 제공할 것이며, 트랜지스터(16)를 "오프"상태로 만들게 된다.
고전압 검출기(32)는 제1 p채널 트랜지스터(16)의 전압을 제어하기 위해 접속된다. 도 1의 회로에 있어서, 제어는 고전압 전원공급 장치(10)의 출력을 결정함으로써 간접적으로 구현된다. 전원공급 노드(14)에서의 전압이 Vcc가 되도록 결정되면, 고전압 검출기는 방지 노드(34)에 접지 전위를 설정한다. 방지 노드(34)는 제2 p채널 트랜지스터(18)의 게이트(36)에 접속된다. 접합 노드(38)는 제1 트랜지스터(16)의 드레인(40)과 제2 트랜지스터(18)의 소오스(42)에 접속된다. 제1 및 제2 p채널 트랜지스터가 모두 은 상태이면, 제2 트랜지스터(18)의 드레인(44)으로부터의 출력 라인(20)은 전원공급 노드(14)에서의 전압 레벨과 동일한 전압 레벨을 가질 것이다. 2개의 트랜지스터는 제1 트랜지스터의 게이트(28)가 접지 전위인 동안 온 상태를 유지할 것이다.
제1 및 제2 p채널 트랜지스터(16, 18)가 온이면, 제1 n채널 트랜지스터(46)와 제2 n채널 트랜지스터 중 적어도 하나는 오프가 된다. n채널 트랜지스터와 p채널 트랜지스터간의 차이 때문에, 게이트 노드(24)에서의 접지 전위는 p채널 트랜지스터(16)를 온으로 스위치하며, n채널 트랜지스터(48)를 오프로 스위치한다. 그 반대의 경우도 역시 성립한다. 즉, 제1 p채널 트랜지스터(16)가 게이트(28)에서 Vpp에 의해 오프로 스위치되면, 제2 n채널 트랜지스터(48)는 온으로 스위치 된다. 게이트(50)에서의 Vpp는 트랜지스터(48)의 드레인(52)으로부터 소오스(54)까지의 경로를 설정한다. 제1 n채널 트랜지스터(46)의 게이트(56)는 Vcc로 고정되며, 트랜지스터(46)는 드레인(58)에서의 전압이 게이트(56)에서의 전압을 초과하지 않는한 온 상태를 유지하는 조건을 설정하게 된다.
동작에 있어서, p채널 트랜지스터(16, 18)와 n채널 트랜지스터(46, 48)의 온/오프 상태를 결정하는 전압 레벨의 4가지 가능한 조합이 있다. 이러한 조합 중 제1 조합의 경우, 고전압 전원공급 장치(10)는 전위를 라인(60)을 따라 Vpp/Vcc 스위치(12)에 인가함으로써, 공급 노드(14)에는 Vcc가 인가 된다. 고전압 검출기(32)는 라인(62)에 의해 전원공급 장치(10)에 접속된다. 전원공급 장치(10)에 저전압이 인가되거나 전압이 설정되지 않았다면, 검출기는 방지 노드(34)에 접지 전위를 공급하게 된다. 고전압 신호 발생기(24)는 신호 라인(22)에서의 입력에 따라 접지와 Vpp 사이를 스위치한다. Vpp는 라인(64)을 통해 라인(60)에서의 전압과는 독립적으로 고전압 신호 발생기(24)에 Vpp를 접속하게 하는 고전압 전원공급 장치(10)에 접속되어 공급된다. 전원공급 노드(14)에 Vcc가 인가되고, 게이트 노드(26)에 접지 전위가 인가되면, 제1 p채널 트랜지스터(16)는 온 상태로 될 것이며, 제2 n채널 트랜지스터(48)는 오프 상태로 될 것이다. p채널 트랜지스터(16, 18)는 게이트(28, 36)에서 접지 전위를 가질 것이며, 출력 라인(20)에는 Vcc가 인가될 것이다.
4가지 가능한 조합 중 제2 조합의 경우에 전원공급 노드(14)는 Vcc로 유지되지만, 입력 신호 라인(22)은 논리적 하이가 된다. 고전압 신호 발생기(24)는 게이트 노드(26)에 Vpp를 공급하여, 제1 p채널 트랜지스터(16)는 오프로 스위치되고, 제2 n채널 트랜지스터(48)는 온으로 스위치된다. 제2 n채널 트랜지스터의 소오스(54)에서 출력 라인(20)으로부터 접지까지의 제어 경로는 출력 라인에서 접지로 이어진다. 결론적으로, 도 1의 회로는 인버터로서의 기능을 한다.
전원공급 노드(14)에 Vcc가 인가되면, 제2 p채널 트랜지스터(18)와 제1 n채널 트랜지스터(46)는 회로 동작에 대해 트랜스패런트하다. 즉, 제1 p트랜지스터(18)와 제2 n채널 트랜지스터(48)는 2개의 게이트(28, 50)에서 전위를 변동시킴으로써 온과 오프로 스위칭되는 반면, 2개의 트랜지스터(18, 46)는 온 상태를 유지한다. 고전압 검출기(32)는 게이트(36)에서 접지 전위를 유지함으로써 제2 p채널 트랜지스터(18)에 대한 비방지 조건을 설정한다.
전원공급 전압과 입력 신호 레벨의 제3 경우에 있어서, 고전압 전원공급 장치(10)는 전원공급 노드(14)에 Vpp를 설정하기 위해 스위치되며, 신호 라인(22)에서의 입력은 논리적 로우가 된다. 이 경우에 있어서, 제1 p채널 트랜지스터(16)의 게이트(28)는 0 볼트이고, 이 트랜지스터는 온 상태로 된다. 이와 반대로, 제2 n채널 트랜지스터(48)의 게이트(50)가 0 볼트이면, 트랜지스터는 오프 상태로 됨으로써, 출력 라인(20)으로부터의 접지 경로는 차단된다. 고전압 공급 장치(10)가 논리적 하이이면, 고전압 검출기(32)는 제2 p채널 트랜지스터(18)의 게이트(36)에 Vcc를 공급한다. 공급 노드(14)로부터의 Vpp는 게이트(36)의 Vcc를 초과하고, 트랜지스터(18)는 전원공급 노드(14)의 레벨 즉, Vpp가 되도록 허용하기 위해 온 상태를 유지한다.
제4 경우에 있어서, 전원공급 장치(10)는 고전압을 유지하지만, 신호 라인(22)은 논리적 하이로 스위치된다. 이러한 조건으로, 제1 p채널 트랜지스터(16)의 게이트(28)는 공급 노드(14)에서 레벨을 매칭하는 Vpp가 인가된다. 그러므로, 제1 p채널 트랜지스터는 오프로 스위치된다. 이와 동시에, 제2 n채널 트랜지스터(48)의 게이트(50)에서의 Vpp는 트랜지스터를 온 상태로 하며, 출력 라인(20)에 접지경로를 설정한다.
상기 기술된 바와 같이, 신호 라인(22)에서의 논리 레벨은 반전되며, 출력라인(20)에 의해 공급 노드(14)에서의 전위에 따라 0 볼트와 Vcc 또는 0 볼트와 Vpp 중 하나 사이를 스위치하게 된다. 각각의 트랜지스터(16, 18, 46, 48)는 얇은 게이트 트랜지스터이므로, 인버터는 고속으로 동작할 수 있다. 공급 노드(14)에Vcc가 인가되면, 얇은 게이트 트랜지스터는 게이트 지원의 접합 항복이 발생하지 않는다. 그러나, Vpp는 트랜지스터의 항복 전압을 초과할 것이다. 제2 p채널 트랜지스터(18)와 제1 n채널 트랜지스터(46)은 다른 2개의 트랜지스터(16, 48)에 손상을 주지않기 위해 회로에 포함된다. 제2 n채널 트랜지스터(48)가 오프이면, 제1 n 채널 트랜지스터(46)는 완전한 Vpp가 제1 n채널 트랜지스터에 인가되지 않도록 할것이다. 제1 트랜지스터(46)의 소오스(66)와 제2 트랜지스터(48)의 드레인(52)의 접합은 게이트(56)와 트랜지스터의 임계 전압간의 전위차와 동일하기 때문에, 제1 트랜지스터(46)는 턴오프되며, 제2 트랜지스터(48)의 드레인(52)에 도달할 전압 증가는 더 이상 없다. 상기 기술된 실시예에 있어서, 게이트 전압(56)은 5V의 Vcc 전압이고, 임계 전압은 약 1V가 될 것이므로, 제2 트랜지스터(48)의 드레인(52)과 소오스(54)에 인가된 전압은 4V로 제한될 것이다. 그러나, 이러한 전압은 본 발명에 있어서 중요한 것은 아니다.
게이트 노드(26)가 신호 라인(22)에서 논리적 하이인 Vpp로 된다면, 2개의 n 채널 트랜지스터(46, 48)는 온으로 스위치될 것이다. 이와 동시에, 제1 p채널 트랜지스터(16)는 오프로 스위치된다. 접합 노드(38)에서의 레벨이 p채널 트랜지스터(16, 18)의 임계 전압보다 작게하여 게이트(36)에서의 게이트 전압과 동일한 전압으로 강하할 것이기 때문에, 제2 p채널 트랜지스터(18)는 오프로 스위치된다. 2개의 트랜지스터(16, 18)는 둘 다 오프로 스위치되기 때문에, 제어용 트랜지스터(16)는 전체 Vdd 레벨을 강하시키지 않는다.
고전압 검출기(32)는 전원공급 노드(14)로부터 출력 라인(20)까지의 제1 제어 경로가 Vcc 또는 Vpp에서 동작 가능한지 여부를 판정한다. 고전압 검출기는 이 판정에 따라, 제2 p채널 트랜지스터에서 방지 상태 또는 비방지 상태를 설정한다.
동일한 방지가 고전압 신호 발생기(24)내의 얇은 MOS 트랜지스터에 대해 달성될 수 있다. 고전압 신호 발생기(24)의 회로내의 방지 MOS 트랜지스터(도시 안됨)에 신호를 제공하기 위해 라인(68)이 포함된다.
도 2를 참조해 보면, 도 1과 동일 소자를 구비하지만, 그 배열은 다른 제2 인버터 회로(70)가 도시되어 있다. 고전압 공급 장치(72)는 Vpp와 접지 사이를 내부적으로 스위칭할 수 있으며, 공급 노드(76)에 Vcc 또는 Vpp를 제공하기 위해 Vpp/Vcc 스위치(74)에 접속된다. 이 회로에 대한 제1 제어 경로는 제어용 p채널 트랜지스터(78)와 방지용 p채널 트랜지스터(80)를 포함한다. 이 p채널 트랜지스터 중 하나가 온으로 스위치되면, 출력 라인(82)은 공급 노드(76)와 동일 레벨이 될 것이다. 제2 제어 경로는 제어용 n채널 트랜지스터(84)와 방지용 n채널 트랜지스터(86)를 포함한다. 제어용 트랜지스터(78, 84)의 게이트(88, 90)는 서로 접속되어 있기 때문에, 하나의 제어 경로는 전기적으로 개방되며, 다른 하나는 회로(70)가 전력을 공급받는 때에 전기적으로 단락된다.
고전압 검출기(92)는 전압 레벨을 제어하기 위해 공급 노드(76)에 직접 접속된다. 공급 노드에서의 전압 Vcc로 인해, 검출기는 방지용 p채널 트랜지스터(80)의 게이트에서의 비항복 상태가 접지에서의 전압이 되도록 설정한다. 공급 노드(76)에서의 전압 Vpp는 게이트(94)의 레벨로 상승하여 방지 상태를 설정하는 전압 Vcc로 될 것이다.
방지용 n채널 트랜지스터(86)의 게이트(96)는 Vcc로 고정된다. 그러므로, 방지용 n채널 트랜지스터(86)는 제어용 n채널 트랜지스터(84)의 조합이 턴 오프 되고 출력 라인(82)에는 고전압이 인가됨이 없이, 회로(70)의 동작에 대해 트랜스패런트하게 된다. 제어용 트랜지스터(78, 84)의 게이트(88, 90)는 제어 신호 장치(98)에 각각 접속된다. 이 제어 신호 장치는 도 1의 신호 발생기와 동일한 기능을 할 것이지만, 중요한 것은 아니다. 이 제어 신호 장치는 Vpp/Vcc 스위치(74)로부터 입력을 수신한다. 선택적으로, 입력 라인(100)에서의 레벨로 인해, 게이트(88, 90)는 공급 노드(76)와 접속되거나 비접속될 것이다. 그러므로, Vcc 전압이 인가되면, 게이트(88, 90)는 신호 라인(100)에서의 논리 레벨의 변화에 의해 Vcc와 접지 사이에서 스위칭될 것이다. Vpp 전압이 인가되면, 신호 입력 라인(100)에서의 논리 레벨은 게이트(88, 90)가 접지 전위이거나 Vpp인지 여부를 결정할 것이다.
트랜지스터(78, 80, 84, 86)는 도 1을 참조하여 기술된 것과 동일하게 동작한다. 제어용 p채널 트랜지스터(78)가 오프이고 전원공급 노드(76)에서의 전압이 Vpp이면, 방지용 p채널 트랜지스터는 오프로 스위치될 것이며, 제어용 p채널 트랜지스터는 인가된 풀 전압을 가질 수 없다. 2개의 p채널 트랜지스터의 접합은 게이트(94)에서의 전압과 트랜지스터의 임계 전압을 감산한 값보다 작지 않을 것이다.
이와 유사하게, 방지용 n채널 트랜지스터(86)는 제어용 n채널 트랜지스터(84)에 인가된 전압을 제한한다.
인버터 회로에서 p채널 트랜지스터를 사용하여, 방지용 트랜지스터에 대한 방지 상태와 비방지 상태를 실정하기 위해 고전압 검출기의 사용이 기술되었지만, 중대한 것은 아니다. 제어용 및 방지용 트랜지스터와 고전압 검출기의 조합은 다른 회로에서도 잘 이용될 것이다.
본 발명의 이점은 2개의 방지용 MOS 트랜지스터가 얇은 게이트 트랜지스터를 이용하여 형성된 회로로 게이트 지원의 접합 항복의 위험을 제거할 수 있다는 것이다. 그러나, 방지용 MOS 트랜지스터는 Vcc 모드에 영향을 미치지 않고, Vpp 모드가 최소한으로 복잡하게 한다. 고전압 검출기는 Vcc와 접지의 스위칭 동안 방지용회로의 트랜스패런시를 보장한다.

Claims (17)

  1. 접지 전위보다 높은 제1 전원공급 전압과, 이 제1 공급 전압보다 높은 제2 전원공급 전압 사이를 스위칭하는 전압 입력 수단과;
    상기 전압 입력 수단과 출력 노드 사이에 결합되며, 게이트 전극이 각각 있고 직렬로 접속된 제어용 및 방지용 MOS 트랜지스터를 갖는 제어 경로와;
    상기 제어용 MOS 트랜지스터의 게이트에 접속되어 상기 제어용 MOS 트랜지스터를 온 상태 또는 오프 상태로 스위칭하는 신호 입력 수단과;
    상기 전압 입력 수단의 출력 전위를 결정하며, 상기 출력 전위가 상기 양의 제2 전원공급 전압이면 상기 방지용 MOS 트랜지스터에 대한 방지 상태를 설정하고, 상기 출력 전위가 상기 양의 제1 전원공급 전압이면 상기 방지용 MOS 트랜지스터에 대한 비방지 상태를 설정하는 이진 출력이 있는 고전압 검출 수단을 구비하며, 상기 방지 상태는 오프 상태에 있는 상기 제어용 MOS 트랜지스터 양단에 인가된 전압이 상기 방지용 MOS 트랜지스터의 임계 전압과 게이트 전압과의 차에 의해 감소된 제2 전압공급 전압으로 유지되는 상태이며, 상기 비방지 상태는 오프 상태에 있는 상기 제어용 MOS 트랜지스터 양단에 인가된 전압이 상기 방지용 MOS 트랜지스터의 임계 전압에 의해 감소된 상기 제1 전원공급 전압으로 유지되는 상태인 것을 특징으로 하는 고전압 회로.
  2. 제1항에 있어서,
    상기 제어용 MOS 트랜지스터는 상기 전압 입력 수단에 접속된 소오스 전극과, 상기 방지용 MOS 트랜지스터의 소오스 전극에 접속된 상기 드레인 전극을 구비하며,
    상기 방지용 MOS 트랜지스터의 드레인 전극은 상기 출력 노드에 접속된 것을 특징으로 하는 고전압 회로.
  3. 제1항에 있어서,
    상기 고전압 검출 수단은 상기 전압 소오스를 제어하기 위해 상기 양의 제2 전원공급 전압의 전압 소오스에 접속된 것을 특징으로 하는 고전압 회로.
  4. 제1항에 있어서,
    직렬로 접속된 제2 방지용 MOS 트랜지스터와 제2 제어용 MOS 트랜지스터를 구비하는 상기 출력 노드로부터 접지 전위까지의 제2 제어 경로를 추가로 포함하며,
    상기 제2 제어용 MOS 트랜지스터는 상기 제1 제어 경로의 상기 제어용 MOS트랜지스터의 온/오프 상태와 반대로 스위칭되도록 상기 신호 입력 수단과에 결합된 게이트 전극을 구비하며,
    상기 제2 방지용 MOS 트랜지스터는 오프 상태인 상기 제2 제어용 MOS 트랜지스터 양단에 인가된 전압이 상기 제2 방지용 MOS 트랜지스터의 임계 전압보다 적은 고정 전압으로 유지되는 방지 상태를 설정하기 위해 고정 전압 공급원에 접속된 게이트 전극을 구비하는 것을 특징으로 하는 고전압 회로.
  5. 제1항에 있어서,
    상기 제어용 및 방지용 MOS 트랜지스터는 p채널 트랜지스터이며,
    상기 고전압 검출 수단은 상기 전원공급 노드에서의 전압이 상기 양의 제2 전원공급 전압일 때, 상기 방지용 MOS 트랜지스터의 게이트 전극을 상기 양의 제1전원공급 전압으로 설정하여 방지 상태를 설정하는 것을 특징으로 하는 고전압 회로.
  6. 제1항에 있어서,
    상기 제어용 및 방지용 MOS 트랜지스터는 각각 상기 양의 제1 전원공급 전압과 상기 양의 제2 전원공급 전압 사이의 항복 전압을 갖는 것을 특징으로 하는 고전압 회로.
  7. 제1항에 있어서,
    상기 신호 입력 수단은 제어 신호를 수신하고, 상기 제어 신호의 양의 사이클의 전압 레벨을 상기 양의 제2 전압공급 전압과 동일한 값으로 승압하기 위해 접속된 고전압 신호 발생기를 구비하는 것을 특징으로 하는 고전압 회로.
  8. 고전압(Vpp)과 접지 전위보다 큰 저전압(Vcc) 중 하나를 공급하는 제1 스위칭 수단과;
    드레인, 게이트 및 상기 제1 스위칭 수단에 접속된 소오스을 갖는 제1의 p채널 트랜지스터와;
    드레인, 게이트 및 상기 제1의 p채널 트랜지스터의 드레인에 접속된 소오스를 갖는 제2의 p채널 트랜지스터와;
    상기 제1의 p채널 트랜지스터를 온이나 오프 상태로 스위칭하기 위해, 양의 전압과 접지 전위 사이에서 상기 제1의 p채널 트랜지스터의 게이트를 선택적으로 스위칭하는 제어 신호 수단과;
    상기 제2의 p채널 트랜지스터의 게이트에 접속되며, 상기 제1 스위칭 수단에 응답하여, 상기 제1 스위칭 수단이 Vpp를 공급하면 Vcc를 인가하고 상기 제1 스위칭 수단이 Vcc를 공급하면 접지 전위를 인가하는 제2 스위칭 수단을 구비하는 것을 특징으로 하는 고전압 회로.
  9. 제8항에 있어서,
    상기 제2 스위칭 수단은 상기 제1 스위칭 수단에 대한 고전압 공급원을 제어하기 위해 접속된 고전압 검출기를 구비하는 것을 특징으로 하는 고전압 회로.
  10. 제8항에 있어서,
    상기 제2의 p채널 트랜지스터의 드레인에 있는 출력 노드와;
    Vcc로 고정하도록 접속된 게이트를 갖는 제1의 n채널 트랜지스터와;
    상기 제어 신호 수단에 접속된 제2의 n채널 트랜지스터를 추가로 포함하며, 상기 제1 및 제2의 n채널 트랜지스터는 상기 출력 노드로부터 접지 전위까지의 경로를 형성하도록 직렬로 접속된 것을 특징으로 하는 고전압 회로.
  11. 제10항에 있어서,
    상기 제1의 p채널 트랜지스터의 게이트는 상기 제2의 n채널 트랜지스터의 게이트에 접속된 것을 특징으로 하는 고전압 회로.
  12. 제10항에 있어서,
    상기 제어 신호 수단에 의해 발생된 양의 전압은 Vpp와 동일한 값을 갖는 것을 특징으로 하는 고전압 회로.
  13. 제8항에 있어서,
    상기 제어 신호 수단은 신호 입력과, 상기 신호 입력에서 신호의 전위 레벨을 승압하는 발생기를 구비하며,
    상기 승압된 전위 레벨은 Vpp와 동일한 값을 갖는 것을 특징으로 하는 고전압 회로.
  14. 제8항에 있어서,
    상기 제1 및 제2의 p채널 트랜지스터는 얇은 게이트 MOS 트랜지스터인 것을 특징으로 하는 고전압 회로.
  15. 신호 입력과;
    0 볼트와 양의 전압 레벨(Vcc) 그리고 0 볼트와 승압된 양의 전압 레벨(Vpp) 사이에서 상기 신호 입력에 따라 스위칭되는 신호 출력과;
    상기 제1 노드에서 Vcc와 Vpp 사이의 전위를 선택적으로 스위칭하는 제1 노드를 갖는 전원전압 공급 수단과;
    상기 제1 노드와 상기 신호 출력 사이에 결합되며, 게이트를 각각 포함하고 직렬로 접속된 제1 및 제2의 p채널 트랜지스터를 가지며, 상기 전압 공급 수단에 접속된 상기 제1의 p채널 트랜지스터의 소오스와 상기 신호 출력에 접속된 상기 제2의 p채널 트랜지스터의 드레인이 직렬로 접속된 제1 제어 경로와;
    상기 전압 공급 수단에 결합되며, 상기 제1 노드에 Vcc가 인가되면 상기 제2의 p채널 트랜지스터의 게이트에 접지 전위를 공급하고, 상기 제1 노드에 Vpp가 인가되면 상기 제2의 p채널 트랜지스터의 게이트에 Vcc를 공급하는 검출 수단과;
    제1 및 제2의 n채널 트랜지스터를 갖는 상기 신호 출력으로부터 접지 전위까지의 경로이며, 상기 신호 출력에 접속된 상기 제1의 n채널 트랜지스터의 드레인과 상기 접지 전위에 접속된 제2의 n채널 트랜지스터의 소오스는 직렬로 접속되며, 상기 제1의 n채널 트랜지스터는 고정된 Vcc를 수신하기 위해 접속된 게이트를 포함하는 제2 제어 경로와;
    상기 신호 입력에 접속된 입력과 상기 제1의 p채널 트랜지스터 및 제2의 n채널 트랜지스터의 게이트에 접속된 출력을 구비하고, 상기 신호 입력이 논리적 하이일때는 상기 제1의 p채널 트랜지스터를 오프 상태로 변환하기 위해 충분한 양의 전압을 상기 게이트에 공급하며, 상기 신호 입력이 논리적 로우일 때는 접지 전위를 공급하는 스위칭 수단을 구비하고;
    상기 제1 노드는 Vpp이며, 상기 스위칭 수단은 상기 양의 전압을 상기 게이트에 공급하고, 상기 제1의 p채널 트랜지스터의 드레인에서의 전압은 상기 제2의 p채널 트랜지스터의 게이트에서의 전압에서 상기 제2의 p채널 트랜지스터의 임계 전압을 감산한 전압으로 유지되는 것을 특징으로 하는 고전압 인버터 회로.
  16. 제15항에 있어서,
    상기 스위칭 수단은 상기 양의 전압을 Vpp 와 실질적으로 동일한 전위로 제공하도록 접속된 것을 특징으로 하는 고전압 인버터 회로.
  17. 제15항에 있어서,
    상기 제1의 n트랜지스터 및 p트랜지스터와 제2의 n트랜지스터 및 p트랜지스터는 얇은 MOS 트랜지스터인 것을 특징으로 하는 고전압 인버터 회로.
KR1019960703733A 1994-01-13 1995-01-10 고전압 검출을 이용한 항복 방지용 회로 KR100296197B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/130689 1994-01-13
US08/180,689 1994-01-13
US08/180,689 US5493244A (en) 1994-01-13 1994-01-13 Breakdown protection circuit using high voltage detection
PCT/US1995/000423 WO1995019660A1 (en) 1994-01-13 1995-01-10 Breakdown protection circuit using high voltage detection

Publications (2)

Publication Number Publication Date
KR970700395A KR970700395A (ko) 1997-01-08
KR100296197B1 true KR100296197B1 (ko) 2001-10-24

Family

ID=22661379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960703733A KR100296197B1 (ko) 1994-01-13 1995-01-10 고전압 검출을 이용한 항복 방지용 회로

Country Status (8)

Country Link
US (1) US5493244A (ko)
EP (1) EP0740861B1 (ko)
JP (1) JP3577316B2 (ko)
KR (1) KR100296197B1 (ko)
CN (1) CN1088943C (ko)
DE (1) DE69531820T2 (ko)
TW (1) TW295718B (ko)
WO (1) WO1995019660A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
GB9423051D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage level converter
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路
US5614859A (en) * 1995-08-04 1997-03-25 Micron Technology, Inc. Two stage voltage level translator
EP0765035B1 (en) * 1995-09-21 2001-12-19 Matsushita Electric Industrial Co., Ltd. Output circuit
JP3530315B2 (ja) * 1995-09-21 2004-05-24 松下電器産業株式会社 出力回路
US5748033A (en) * 1996-03-26 1998-05-05 Intel Corporation Differential power bus comparator
JPH09326685A (ja) * 1996-06-05 1997-12-16 Fujitsu Ltd 半導体装置
DE19713833C1 (de) * 1997-04-03 1998-10-01 Siemens Ag Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken
US5963076A (en) * 1997-04-14 1999-10-05 Motorola, Inc. Circuit with hot-electron protection and method
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
US6351157B1 (en) 1997-08-18 2002-02-26 Vantis Corporation Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process
US6072351A (en) * 1997-08-18 2000-06-06 Advanced Micro Devices, Inc. Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process
US5973900A (en) * 1997-10-31 1999-10-26 Micron Technology, Inc. High voltage protection for an integrated circuit input buffer
US6396315B1 (en) * 1999-05-03 2002-05-28 Agere Systems Guardian Corp. Voltage clamp for a failsafe buffer
WO2000070763A1 (en) * 1999-05-14 2000-11-23 Koninklijke Philips Electronics N.V. A high-voltage level tolerant transistor circuit
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
US9143546B2 (en) 2000-10-03 2015-09-22 Realtime Data Llc System and method for data feed acceleration and encryption
TW521271B (en) * 2001-04-27 2003-02-21 Winbond Electronics Corp Coupling circuit for preventing gate junction breakdown of flash memory
GB0416174D0 (en) * 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
KR100654631B1 (ko) * 2005-03-02 2006-12-08 (주)아트칩스 고전압 출력보호회로
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
US20120081165A1 (en) * 2010-09-30 2012-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerative driver
CN104422873A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 高压器件hci测试电路
CN104660248B (zh) * 2013-11-19 2018-06-01 中芯国际集成电路制造(上海)有限公司 上拉电阻电路
CN110071620B (zh) 2019-04-16 2021-08-20 华为技术有限公司 一种控制电路、电压源电路、驱动装置和驱动方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161663A (en) * 1978-03-10 1979-07-17 Rockwell International Corporation High voltage CMOS level shifter
US4689504A (en) * 1985-12-20 1987-08-25 Motorola, Inc. High voltage decoder
US4845381A (en) * 1987-10-01 1989-07-04 Vlsi Technology, Inc. Voltage level shifting circuit
JPH01317022A (ja) * 1988-06-16 1989-12-21 Toshiba Corp 電源切り換え回路
IT1225607B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione
GB2222045B (en) * 1988-08-19 1993-04-07 Motorola Inc Transistor breakdown protection circuit
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
US5208488A (en) * 1989-03-03 1993-05-04 Kabushiki Kaisha Toshiba Potential detecting circuit
US5029283A (en) * 1990-03-28 1991-07-02 Ncr Corporation Low current driver for gate array
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus
US5128560A (en) * 1991-03-22 1992-07-07 Micron Technology, Inc. Boosted supply output driver circuit for driving an all N-channel output stage
US5136190A (en) * 1991-08-07 1992-08-04 Micron Technology, Inc. CMOS voltage level translator circuit
JP2567172B2 (ja) * 1992-01-09 1996-12-25 株式会社東芝 半導体回路の出力段に配置される出力回路
US5278460A (en) * 1992-04-07 1994-01-11 Micron Technology, Inc. Voltage compensating CMOS input buffer
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
US5274276A (en) * 1992-06-26 1993-12-28 Micron Technology, Inc. Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer

Also Published As

Publication number Publication date
EP0740861B1 (en) 2003-09-24
KR970700395A (ko) 1997-01-08
WO1995019660A1 (en) 1995-07-20
DE69531820T2 (de) 2004-07-15
DE69531820D1 (de) 2003-10-30
CN1088943C (zh) 2002-08-07
US5493244A (en) 1996-02-20
EP0740861A4 (en) 1998-09-16
TW295718B (ko) 1997-01-11
JPH09507728A (ja) 1997-08-05
JP3577316B2 (ja) 2004-10-13
CN1139997A (zh) 1997-01-08
EP0740861A1 (en) 1996-11-06

Similar Documents

Publication Publication Date Title
KR100296197B1 (ko) 고전압 검출을 이용한 항복 방지용 회로
EP0172305B1 (en) Mos transistor circuit with breakdown protection
US4700125A (en) Power supply switching circuit
KR950010870B1 (ko) 반도체 집적회로
US5844429A (en) Burn-in sensing circuit
EP0746905A1 (en) A power semiconductor switch
EP0438172B1 (en) Semiconductor memory device having monitoring function
JPH07220484A (ja) 電圧変換装置
US7724047B2 (en) Semiconductor integrated circuit driving external FET and power supply incorporating the same
JP3341805B2 (ja) 論理回路
US5550486A (en) Circuit and method for providing a known logic state at insufficient supply voltage
EP0204499A2 (en) High voltage isolation circuit for CMOS networks
KR19980050807A (ko) 고출력 전압 생성용 반도체 회로
EP0748535B1 (en) Improved supply voltage detection circuit
GB2201059A (en) High voltage FET circuit
KR20220108490A (ko) 정전기 보호 회로
EP0328168B1 (en) Push-pull output circuit which is free from hot carrier stress
KR900005818B1 (ko) 반도체 스위칭회로
GB2293065A (en) Output Buffer having reduced ground bounce
JP2792477B2 (ja) 電源切換回路および該電源切換回路を備える半導体集積回路
US20230127577A1 (en) Input/output pad suitable for memory and method of controlling same
KR900006165B1 (ko) 고전압 폴로워 및 감지회로
KR100224670B1 (ko) 승압 전압 제어방법 및 승압 전압 검출기 회로
JP2001237686A (ja) 半導体集積回路
KR100307532B1 (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee