CN1139997A - 采用高电压检测的击穿保护电路 - Google Patents
采用高电压检测的击穿保护电路 Download PDFInfo
- Publication number
- CN1139997A CN1139997A CN95191236A CN95191236A CN1139997A CN 1139997 A CN1139997 A CN 1139997A CN 95191236 A CN95191236 A CN 95191236A CN 95191236 A CN95191236 A CN 95191236A CN 1139997 A CN1139997 A CN 1139997A
- Authority
- CN
- China
- Prior art keywords
- voltage
- channel transistor
- grid
- transistor
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
一种高电压电路,包括一转换装置(12),用于向一包括串联的控制用p-沟道晶体管(16)和保护用p-沟道晶体管(18)的可控通道提供高电压(Vpp)和低电压(Vcc)的其中之一。利用高电压检测器(32)来测定是Vpp还是Vcc施加到该控制通道上。高电压检测器在使用Vpp运行的过程中,对保护用p-沟道晶体管确定保护状态,在使用Vcc运行的过程中确立非保护状态。当控制用晶体管关断和保护用晶体管处于保护状态时,沿可控通道产生的电压降将使保护用晶体管关断,从而限制加到控制用晶体管上的电压。与第一可控通道串联的第二可控通道包括一固接于Vcc的一个n-沟道晶体管(46),以保护另一个n-沟道晶体管(48)防止产生栅极-辅助连接击穿现象。
Description
本发明一般地涉及高电压电路,更确切地说可在高速和高电压下工作的击穿保护电路。
在利用金属氧化物半导体(MOS)技术制造集成电路时,为了进一步提高晶体管的性能,栅极氧化物层越来越变得更薄了。对于指定的一组端电压,MOS晶体管的漏极电流与栅极氧化物层的厚度成反比。一种“薄栅极晶体管”的栅极氧化物层的厚度可以小于300埃。晶体管沟道长度的降低也会提高集成电路的性能。
集成电路上的栅极厚度的降低使该电路更易于形成栅极-辅助连接击穿(gate-aided junction breakdown)。栅极-辅助连接击穿将会在逻辑电路中使电压电平错误,产生高的功率损耗,以及可能使受到损伤的晶体管不可消除地损坏。
很多非易失性器件(包括各种EPROM、EEPROM、PLD和FPGA)要求在高电压下工作而不会击穿。例如,在写入或擦除操作中可能利用高的电压。已知有各种包括在高电压下防止击穿的保护电路的电路。在授予Martinez的4,161,663号、授予Raghunathan等人的4,689,504号、授予Cuevas的4,845,381号以及授予Guillot的5,054,001号美国专利中介绍了这些电路。虽然,现有技术的电路能够按照设计正常工作,但存在一些缺点。例如,某些电路不仅需要惯常的电源电压(VCC)以及高的操作电压(VPP),而且还需要中间电压(V1和V2)。另一种缺点是某些已知的电路要在输出节点限制在VPP和地之间进行转换或者在输出节点限制在VPP和VCC之间进行转换。能够在VPP和地之间或在VCC和地之间进行选择的电路通常是复杂的。这种复杂性经常会降低电路的速度。
本发明的一个目的是提供一种高电压电路,它能采用高速薄栅极晶体管,而不会使电路易于产生栅极-辅助连接击穿以及不会使电路复杂化。
通过一个利用高电压检测器的电路,首先测定对一可控通道的输入节点是处在高的正电源电压(VPP)下还是处在低的正电源电压VCC下,其次根据检测结果确定击穿保护模式,可以实现上述目的。可控通道包括一控制用MOS晶体管的以及一保护用MOS晶体管的源极和漏极的串联电路。在击穿保护模式下,保护用MOS晶体管限制加在控制用MOS晶体管上的电压。在非保护模式下,保护用MOS晶体管对电路操作维持畅通。
高电压检测器的连接在于监测加到可控通道的电压。这种监测可以直接在到可控通道的输入节点处进行。另外,这种监测可以间接进行,例如在高电压电源与输入节点电耦合传输时进行检测。假如输入节点处于VPP下,高电压检测器对保护用MOS晶体管的栅极进行偏置,这样,由于将控制用MOS晶体管转换到″关断″状态,将会使保护用MOS晶体管关断。因此,加在控制用MOS晶体管上的电压降将减小,减少量为保护用MOS晶体管的栅极电压和阈值电压之和。在一优选实施例中,栅极电压等于VCC,这样就不需要产生中间电压。假如VCC等于5伏,阈值电压为1伏,加在控制用MOS晶体管上的电压将减少16伏,使得晶体管较少可能受到栅极-辅助连接击穿。
假如到可控通道的输入节点处于VCC下,则不需要击穿保护。高电压检测器则固定该保护用MOS晶体管的栅极电压,保持该晶体管在″导通″状态,不管控制用MOS晶体管处于什么状态。例如,在可控通道中的两个晶体管是p-沟道晶体管,栅极电压可以置为0,确保处于非保护状态,使得保护用MOS晶体管对于电路操作是畅通的。
利用一个输入信号测定控制用MOS晶体管的栅极电压。在可控通道中的两个晶体管都是p-沟道晶体管的场合下,一高电压信号发生器接收一输入信号并将该栅极电压在VPP和地之间进行转换。该可控通道通到一电路输出端和一具有第二保护用MOS晶体管和第二控制用MOS晶体管的第二可控通道。第二控制用MOS晶体管的源极连接到地电位,栅极连接到上述控制用MOS晶体管的栅极。因此,该栅极电压由输入信号决定,但是在一个控制用MOS晶体管为n沟道器件以及另一个为p-沟道器件的场合下,两个控制用晶体管中之一的导通/并断状态将与另一个相反。第二控制用MOS晶体管的漏极连接到第二保护用MOS晶体管的源极。当第二可控通道中的两个晶体管是n沟道晶体管时,第二保护用MOS晶体管的栅极电压可以固定在Vcc。在这一栅极电压下,该晶体管对于在VCC下的晶体管的操作是畅通的,但是当VPP施加到可控通道时,则限制加在第二控制用MOS晶体管上的电压。
虽然不是先决性的,该电路可以是一个转换器,其中取决于施加到可控通道的输入节点的电压,输入信号使输出在VPP和地电位之间或者在VCC和地电位之间进行转换。
本发明的一个优点是两个保护用MOS晶体管使得该电路能够利用薄栅极晶体管来构成,不会危害该电路产生栅极-辅助连接击穿。还有,保护用MOS晶体管不会影响在VCC模式下进行的操作,以及即使在VPP模式下增加的复杂程度是很小的。该高电压检测器能保证在VCC/地转换的过程中,保护电路的畅通性。
图1是具有根据本发明的击穿保护晶体管的转换器的第一实施例的示意图。
图2是具有根据本发明的击穿保护晶体管的转换器的第二实施例的示意图。
参照图1,所示高压电源10连接到一复用转换器12,该复用转换器12用于使供电节点14在低的正电压(VCC)和高的正电压(VPP)之间转换。在电源10和复用转换器12之间连接线可以选择性地断开,以及复用转换器可以设计得一旦发生这种断开时,能够将VCC提供到供电节点14。假如电源10能够在VCC和VPP之间交替变化,不必使用复用转换器。
供电节点14是包含两个p-型沟道晶体管16和18的第一可控通道的入口端。第一p-沟道晶体管16是一控制用MOS器件,而第二p-沟道晶体管设计用作一保护用MOS器件。取决于在供电节点14的电压电平,输出端20的电压在地电位和VCC之间或在地电位和VPP之间转换。在信号线22,输入信号由高压信号发生器24所接收。在该优选实施例中,信号线22上的低电平将在栅极节点26形成地电位,而信号线22上的高电平将使栅极节点提高到VPP。栅极节点连接到第一p-沟道晶体管16的栅极28。在处于地电位时,栅极28将使该晶体管处于″导通″状态,这是由于漏极30的电压电平将超过栅极,不管在供电节点14处的电压为VCC还是VPP。在信号线22上为逻辑高电平时,将在栅极28提供电压VPP,使得该电压电平至少与漏极30的电压电平一样高,因此,将晶体管16转换到″关断″状态。
高电压检测器32的连接在于监测加到第一p-沟道晶体管16上的电压。在图1所示的电路中,通过测定高电压电源10的输出,间接地进行监测。当在供电节点14的电压测定为VCC时,高电压检测器在保护节点34形成低电位。该保护节点连接到第二p-沟道晶体管18的栅极36。连接节点38处于第一晶体管16的源极和第二晶体管18的漏极42的连接点。当第一和第二p-沟道晶体管两者处于导通状态时,来自第二晶体管的源极44的输出线20处于与供电节点14的相同的电压电平下。
当第一和第二p-沟道晶体管16和18导通时,第一n-沟道晶体管46和第二n-沟道晶体管48的至少其中之一关断。由于n-沟道和p-沟道晶体管之间的不同,在栅极节点26处的地电位使p-沟道晶体管16转为导通,使n-沟道晶体管48转为关断。也可以进行相反的转换。即当由于在栅极28的VCC电压,使第一p-沟道晶体管16转为关断时,第二n-沟道晶体管48导通。在栅极50的VCC电压使得从晶体管48的漏极52到源极54形成一个通道。第一n-沟道晶体管46的栅极56固定在VCC电压下,因此,只要在漏极58的电压不超过栅极56的电压,就会形成晶体管46维持导通的状态。
在工作过程中,有4种可能的电压电平状态的组合,用以确定p-沟道晶体管16和18和n-沟道晶体管46和48的导通/关断状态。在这些组合状态的第一种状态,高电压电源10沿线60向复用转换器12施加电压,这样在供电节点14处于VCC下,高电压检测器32由线62连接到电源10。电源10的低电压或无电压的下降会导致检测器在保护节点34形成地电位。根据在信号线22上的输入,高电压信号发生器24在地电位和VCC之间转换。通过经线64连接到高电压电源10,得到VPP。由于供电接点14处于VCC,以及栅极节点26处于地电位,第一p-沟道晶体管16处于导通状态,第二n-沟道晶体管48将处于截止状态。两个p-沟道晶体管16和18的栅极28和36将处于地电位,这样输出线20将处于VCC下。
在4种可能的组合状态中的第二种状态下,供电节点14维持在VCC,不过沿信号线22的输入为逻辑高电平。发生器24在栅极节点26提供VPP电压,使第一p-沟道晶体管16关断,第二n-沟道晶体管48导通。由输出线20到在第二n-沟道晶体管的源极54的接地点的可控通道将输出线拉到地电位。因而,图1的电路作用象一转换器。
当供电节点14处于VCC,第二p-沟道晶体管18和第一n-沟道晶体管46对于电路操作是畅通的。即这两个晶体管维持在导通状态,而第一p-沟道晶体管16和第二n-沟道晶体管48通过改变在两个栅极28和50的电位转换为导通和关断状态。高电压检测器32通过将栅极36维持在地电位,对于第二p-沟道晶体管18形成一种非保护状态。
在供电节点和输入信号的电平的第三种组合状态下,高电压电源10转换在供电节点14形成VCC电压,以及在信号线22的输入处于逻辑低电平。在这种模式下,第一p-沟道晶体管16的栅极28处于0伏,该晶体管导道。相反,在第二n-沟道晶体管48的栅极50为0伏时,使该晶体管关断,这样输出线20的接地通道被阻断。当高电压电源10处于高电平时,检测器32为第二p-沟道晶体管18的栅极36提供VCC电压。来自供电节点14的VPP超过在栅极36的VCC,并且晶体管18维持导通,使得输出线20提升到供电节点14的电平即VPP。
在4种组合状态中的最后一种状态下,电源10维持在高电压下,但信号线22转换到逻辑高电平。在这种状态下,第一p-沟道晶体管16的栅极28变到VPP,与在供电节点14的电平相一致。因此,第一p-沟道晶体管转为关断。同时,在第二n-沟道晶体管48的栅极50的VCC电压使该晶体管导通,对输出线20形成一接地通道。
如上所述,在信号线22上的逻辑电平反相,根据在供电节点14的电位,使输出线20或者在0伏和VCC之间转换,或者在0伏和VPP之间转换。晶体管16、18、46和48都是薄栅极晶体管,这样该转换器能够高速操作。由于在供电节点14为VCC,薄栅极晶体管不易产生栅极-辅助连接击穿。然而,VPP将超过晶体管的击穿电压,包含在该电路中的第二p-沟道晶体管18和第一n-沟道晶体管46防止损坏另外两个晶体管16和48。当第二n-沟道晶体管48关断时,第一n-沟道晶体管46将防止全VPP电压到达第一n-沟道晶体管。这是因为当第一晶体管46的源极66与第二晶体管48的漏极52的连接点达到一等于在栅极56和晶体管的阈值电压之间的电位差的电压时,第一晶体管46将关断,不再会有升高电压达到第二晶体管48的漏极52。在上述实施例中,栅极56的电压为5伏的VCC电压,阈值电压可接近1伏,这样加在第二晶体管48的漏极52和源极48间的电压将限制到4伏。然而,这些电压对于本发明不是先决性的。
当栅极节点26由于信号线22处于逻辑高电平而提升到VPP电平时,两个n-沟道晶体管46和48将导通。与此同时,第一p-沟道晶体管16将转为关断。因为在连接节点38处的电平将下降到一等于在36处的栅极电压加上p一沟道晶体管16和18的阈值电压的电平,第二p-沟道晶体管18也将关断。由于两个晶体管16和18都关断,该控制用晶体管16不会降低全体VPP电平。
高电压检测器32测定由供电节点14到输出线20的第一可控通道是在VCC下还是在VPP下运行。检测器然后根据测定结果,在第二p-沟道晶体管确定处于保护状态还是非保护状态。对在高电压信号发生器24内部的薄栅极MOS晶体管可以实现相同的保护。图中包含的线68提供信号,用以保护在发生器24的电路内部未予表示的各MOS晶体管。
下面参照图2,除了按照不同的配置之外,所示第二转换器电路70包含与图1相同的元件。高电压电源72连接到复用转换器74,以便在供电节点76或者提供VCC或者提供VPP。用于该电路的第一可控通道包括一控制用p-沟道晶体管78和保护用p-沟道晶体管80。当每个p-沟道晶体管导通时,输出线82将处在与供电节点76相同的电平上。第二可控通道包括一控制用n-沟道晶体管84和一保护用n-沟道晶体管86。由于控制用晶体管78和84的栅极88和90相连,将始终有一可控通道电开路而另一个则电短路,使电路70接收电源功率。
高电压检测器92的连接在于直接监测在供电节点76处的电压电平。在该供电节点处电压为VCC,将会使检测器形成一种非保护状态,在这种状态下,保护用p-沟道晶体管80的栅极94处于接地状态。在供电节点76处的电压VPP将会使栅极94的电平提高到VCC,从而形成保护状态。
保护用n-沟道晶体管86的栅极96固定接在VCC。因此,在不是控制用n-沟道晶体管84被关断和输出线82处于高电压的组合状态下,保护用n-沟道晶体管86将对电路70的操作维持在畅通的状态。控制用晶体管78和84的栅极88和90都连接到一控制信号装置98。该装置可以按照与图1中的信号发生器相同的方式工作,但这并不是先决性的。该装置接收来自复用转换器74的输入。以可选择的方式,在输入线100上的电平作用可以使栅极88和90连接到低电节点76和由其断开。因此,在VCC运行方式下,栅极88和90由于在信号线100的逻辑电平的变化将在VCC和地电位之间转换。在VPP运行方式下,在信号输入线100上的逻辑电平将决定栅极88和90或者处在地电位或者处在VPP下。
晶体管78、80、84和86以参照图1所介绍的相同方式工作。假如控制用p-沟道晶体管78关断和供电节点76处于VPP下,保护用p-沟道晶体管80将关断,防止该控制用p-沟道晶体管其上承受全电压。两个p-沟道晶体管的连接点将不会低于在94处的栅极电压加上该晶体管的阈值电压。按照类似的方式,保护用n-沟道晶体管86限制了加到控制用n-沟道晶体管84上的电压。
虽然,已经介绍了利用一高电压检测器对一保护用晶体管确立保护和非保护状态,并象在一转换器电路中使用p-沟道晶体管所描述的一样,这并不是先决性的。控制用晶体管和保护用晶体管以及高电压检测器的组合方案也可以用在其它电路中。
权利要求书按照条约第19条的修改
1.一种高电压电路,包含:
电压输入装置,用于在数值高于地电位的第一电源电压和第二电压电压之间转换,所述第二电源电压数值高于所述第一电源电压;
一可控通道,连接在所述电压输入装置和一输出节点之间,所述可控通道包括串联的一控制用MOS晶体管和一保护用晶体管,所述控制用和保护用MOS晶体管都有一栅极;
信号输入装置,连接到所述控制用MOS晶体管的所述栅极,用于将所述控制用MOS晶体管在导通状态和关断状态之间进行转换;以及
高电压检测装置,具有二进制式输出,用于测定所述电压输入装置的输出电位,以及当该输出电位处于所述第二正电源电压时对所述保护用MOS晶体管确立保护状态;以及当该输出电位处于所述第一正电源电压时,对于所述保护用MOS晶体管确立非保护状态;所述保护状态是这样一种状态,在这种状态下,一个栅极电压施加到所述保护用MOS晶体管的所述栅极,使得加在处于关断状态的所述控制用MOS晶体管上的电压基本上维持在比所述第二电源电压降低的一个电压下,降低的数值为所述保护用MOS晶体管的栅极电压和阈值电压的差;所述非保护状态是这样一种状态,在这种状态下,加在处于关断状态的所述控制用MOS晶体管上的电压基本上维持在一比所述第一电源电压降低的一个电压下,该降低值最大为所述保护用MOS晶体管的阈值电压。
2.如权利要求1所述的电路,其中所述的控制用MOS晶体管的源极连接到所述电压输入装置,所述漏板连接到所述保护用MOS晶体管的源极,所述保护用MOS晶体管的所述漏极连接到所述输入节点。
3.如权利要求1所述的电路,其中所述的高电压检测装置连接到所述第二正电源电压的电压电源,以便监测所述电压电源。
4.如权利要求1所述的电路,还包含从所述输入节点到地电位的第二可控通道,所述第二可控通道包括串联的第二保护用MOS晶体管和第二控制用MOS晶体管,所述第二控制用MOS晶体管的栅极连接到所述信号输入装置,以所述第一可控通道的所述控制用MOS晶体管的导通/关断状态相反的方式转换第二控制用MOS晶体管的导通/关断状态;所述第二保护用MOS晶体管的栅极连接到一固定的电压电源,以便确立一种保护状态,在这样状态下,加在处于关断状态的所述第二控制用MOS晶体管上的电压维持在小于所述第二保护用MOS晶体管的阈值电压的所述固定的电压。
5.如权利要求1所述的电路,其中所述的控制用和保护用MOS晶体管是p-沟道晶体管,当所述供电节点处于所述第二正电源电压时,所述高电压检测装置将所述保护用MOS晶体管的所述栅极置于在所述第一正电源电压下。
6.如权利要求1所述的电路,其中所述的控制用和保护用晶体管的击穿电压都在所述第一正电源电压和所述第二正电源电压之间。
7.如权利要求1所述的电路,其中所述的信号输入装置包括一高电压信号发生器,其连接用以接收一控制信号以及根据所述控制信号将一正电压的电压电平助增到一基本上处在所述第二正电源电压的数值。
8.一种高电压电路,包含:
第一转换装置,用于提供一个高电压(VPP)和一高于地电位的低电压(VCC)的其中一个电压;
第一p-沟道晶体管,具有漏极,栅极和连接到所述第一转换装置的源极;
第二p-沟道晶体管,具有漏极,栅极和连接到所述第一p-沟道晶体管的所述漏极的源极;
控制信号装置,用于选择性地将所述第一p-沟道晶体管的所述栅极在一正电压和地电位之间转换,以便分别使所述第一p-沟道晶体管关断和导通;
第二转换装置,响应于所述第一转换装置进行转换,连接到所述第二p-沟道晶体管的所述栅极,用于当所述第一转换装置提供VPP时施加VCC,以及用于当所述第一转换装置提供VCC时施加地电位。
9.如权利要求8所述的电路,其中所述的第二转换装置包括一高电压检测器,其连接在于监测加到所述第一转换装置的一个高电压电源。
10.如权利要求8所述的电路,还包含第一和第二n-沟道晶体管和一输出节点,所述输出节点在所述第二p-沟道晶体管的所述漏极,所述第一和第二n-沟道晶体管串联构成一个从所述输出节点到地电位的一个通道,所述第一n-沟道晶体管的栅极连接到固定的VCC电压,所述第二n-沟道晶体管连接到所述控制装置。
11.如权利要求10所述的电路,其中所述的第一p-沟道晶体管的所述述栅极连接到所述第二n-沟道晶体管的所述栅极。
12.如权利要求10所述的电路,其中由所述的控制信号装置产生的正电压的数值为VPP。
13.如权利要求8所述的电路,其中所述的控制信号装置包含一信号输入端和一发生器,该发生器用于助增在所述信号输入端上的信号的正电位电平,所述被助增的电位电平的数值为VPP。
14.如权利要求8所述的电路,其中所述的第一和第二p-沟道晶体管是薄栅极MOS晶体管。
15.一种高电压转换器电路,包含:
一信号输入端;
一信号输出端,响应于所述信号输入,在0伏和一个正电压电平(VCC)之间以及在0伏和一助增的正电压电平(VPP)之间转换;
电压电源提供装置,具有一第一转换节点,用于在所述第一转换节点在VCC和VPP之间进行电位转换;
第一可控通道,连接在所述第一节点和所述信号输出端之间,所述第一可控通道包括串联的第一和第二p-沟道晶体管,所述第一p-沟道晶体管的源极连接到所述电压电源提供装置,所述第二p沟道晶体管的漏极连接到所述信号输出端,所述第一和第二p-沟道晶体管都具有栅极;
检测装置,连接到所述电压电源提供装置,用于当所述第一节点处于VCC时,向所述第二p-沟道晶体管的所述栅极提供地电位,以及当所述第一节点处于VPP时,向所述第二p-沟道晶体管的所述栅极提供电压VCC;
第二可控通道,由所述信号输出端到地电位,所述第二可控通道包括串联的第一和第二n-沟道晶体管,所述第一n-沟道晶体管的漏极连接到所述信号输出端,所述第二n-沟道晶体管的源极连接到地电位,所述第一n-沟道晶体管的栅极的连接在于接收一固定的电压VCC;以及
转换装置,它的输入端连接到所述信号输入端,它的输出端连接到所述第一p-沟道晶体管和第二n-沟道晶体管的栅极,用于当所述信号输入端处于逻辑高电平时,向所述栅极提供一个正电压,以及用于当所述信号输入端处于逻辑低电平时,提供地电位,所述正电压足以使所述第一p-沟道晶体管转为关断状态;
其中,当所述第一节点处于VPP和所述转换装置向所述栅极提供所述正电压时,在所述第一p-沟道晶体管的漏极的电压基本上维持在所述第二p-沟道晶体管的栅极电压减去所述第二p-沟道晶体管的阈值电压的电压下。
Claims (17)
1.一种高电压电路,包含:
电压输入装置,用于在一供电节点在第一和第二正电源电压之间转换电压,所述第二正电源电压大于所述第一正电源电压;
一由所述供电节点到输出节点的可控通道,所述可控通道包括一控制用MOS晶体管和一保护用MOS晶体管的源极和漏极的串联电路,所述控制用和保护用MOS晶体管都具有一栅极;
信号输入装置,连接到所述控制用MOS晶体管的所述栅极,用于使所述控制用MOS晶体管在导通状态和关断状态之间转换;以及
高电压检测装置,其连接在于测定在所述供电节点处的电位,用于当在所述供电节点处于所述第二正电源电压时,对所述保护用MOS晶体管确立保护状态,以及当在所述供电节点的电位小于所述第二正电源电压时,对所述保护用MOS晶体管确立非保护状态,所述保护状态是这样一种状态,在这种状态下,所述保护用MOS晶体管响应于通过所述控制用MOS晶体管的电流的导通在导通和关断状态之间转换,所述非保护状态是这样一种状态,在这种状态下,所述保护用MOS晶体管维持在导通状态,而不管是否通过所述控制用MOS晶体管导通电流。
2.如权利要求1所述的电路,其中所述的控制用MOS晶体管的所述漏极连接到所述电压输入装置,它的所述源极连接到所述保护用MOS晶体管的漏极,所述保护用MOS晶体管的所述源极连接到所述输出节点。
3.如权利要求1所述的电路,其中所述的高电压检测装置连接到所述第二正电源电压的电压电源上,以便监测所述电压电源。
4.如权利要求1所述的电路,还包含由所述输出节点到地电位的一个第二可控通道,所述第二可控通道包括第二保护用MOS晶体管和第二控制用MOS晶体管的源极和漏极的串联电路,所述第二控制用MOS晶体管的栅极以可操作的方式与所述信号输入装置相关连,以便与所述第一可控通道的所述控制用MOS晶体管的导通/关断状态相反。使第二控制用MOS晶体管的导通/关断状态转换,所述第二保护用MOS晶体管的栅极连接到一固定的电压源,以便确立一种保护状态,在这种状态下,当所述输出节点基本上处于所述第二正电源电压时,所述第二保护用MOS晶体管转为关断。
5.如权利要求1所述的电路,其中所述的控制用和保护用MOS晶体管是p-沟道晶体管,所述高电压检测装置当所述供电节点处于所述第二正电源电压时,将所述保护用MOS晶体管的所述栅极置于所述第一正电源电压下,因此确立所述保护状态。
6.如权利要求1所述的电路,其中每个控制用和保护用MOS晶体管的击穿电压在所述第一正电源电压和所述第二正电源电压之间。
7.如权利要求1所述的电路,其中所述的信号输入装置包括一高电压信号发生器,其连接用于接收一控制信号和输出所述第二正电源电压。
8.一种高电压电路,包含:
第一转换装置,用于提供高电压(VPP)和一高于地电位的低电压(Vcc)的其中之一个电压;
第一p-沟道晶体管,具有源极,栅极和连接到所述第一转换装置上的漏极;
第二p-沟道晶体管,具有漏极,栅极和连接到所述第一p-沟道晶体管的所述漏极的源极;
控制信号装置,用于使所述第一p-沟道晶体管的所述栅极在正电压和地电位之间转换,使所述第一p-沟道晶体管分别导通和关断;
第二转换装置,连接到所述第二p-沟道晶体管的所述栅极,用于当所述第一转换装置提供VPP时施加VCC,以及当所述第一转换装置提供VCC时施加地电位。
9.如权利要求8所述的电路,其中所述的第二转换装置包括一高电压检测器,其连接用以监测加到所述第一转换装置的高电压电源。
10.如权利要求8所述的电路,还包含第一和第二n沟道晶体管和一输出节点,所述输出节点在所述第二p-沟道晶体管的所述源极处,所述第一和第二n-沟道晶体管串联形成从所述输出节点到地电位的一个通道,所述第一n-沟道晶体管的栅极连接到一固定的Vcc电压,所述第二n-沟道晶体管连接到所述控制信号装置。
11.如权利要求10所述的电路,其中所述的第一p-沟道晶体管的所述栅极连接到所述第二n-沟道晶体管的所述栅极。
12.如权利要求10所述的电路,其中所述的控制信号装置的连接在于在VPP和地电位之间进行转换。
13.如权利要求8所述的电路,其中所述的控制信号装置包括一信号输入端和一用于选择性地助增在所述信号输入端的信号的电位电平的发生器,所述发生器具有一VCC的输出端。
14.如权利要求8所述的电路,其中所述的第一和第二p-沟道晶体管是薄栅极MOS晶体管。
15.一种高电压转换器电路,包含:
一信号输入端;
一信号输出端,响应于所述信号输入,在0伏和一正电压电平(VCC)之间转换以及在0伏和一增高的正电压电平(VPP)之间转换;
电压电源提供装置,具有一第一节点,用于在所述第一节点选择性地在VCC和VPP之间转换电位;
第一可控通道,由所述第一节点到所述信号输出端,所述第一可控通道包括串联的第一和第二p-沟道晶体管,所述第一p-沟道晶体管的漏极连接到所述电压电源提供装置,所述第二p-沟道晶体管的源极连接到所述信号输出端,所述第一和第二p-沟道晶体管都具有一个栅极;
检测装置,以可操作的方式与所述电压电源提供装置相关连,用于当所述第一节点处于VCC时,所述第二p-沟道晶体管的所述栅极提供地电位,当所述第一节点处于VPP时,向所述第二p-沟道晶体管的所述栅极提供VCC电压;
第二可控通道,由所述信号输出端到地电位,所述第二可控通道包括串联的第一和第二n-沟道晶体管,所述第一n-沟道晶体管的漏极连接到所述信号输出端,所述第二n-沟道晶体管的源极连接到地电位,所述第一n-沟道晶体管的栅极的连接在于接收一固定的电压VCC;及
转换装置,它的一输入端连接到所述信号输入端,它的一个输出端连接到所述第一p-沟道和n-沟道晶体管的栅极,用于当所述信号输入端处于逻辑高电平时,向所述栅极提供一正的电压,以及用于当所述信号输入端处于一逻辑低电平时,提供地电位,所述正电压足以使所述第一p-沟道晶体管转为关断状态;
其中,在不是在所述第一节点处于VPP和所述第一p-沟道晶体管处于关断状态的组合状态下,所述第二p-沟道晶体管维持在导通状态;以及其中,在不是在所述第一节点处于VPP和所述第二n-沟道晶体管处于关断状态的组合状态下,所述第一n沟道晶体管维持在导通状态。
16.如权利要求15所述的电路,其中所述的转换装置的连接在于提供所述正电压基本上等于VPP的电压。
17.如权利要求15所述的电路,其中所述的第一和第二n-沟道和p-沟道晶体管是薄栅极MOS晶体管。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/180,689 US5493244A (en) | 1994-01-13 | 1994-01-13 | Breakdown protection circuit using high voltage detection |
US08/180,689 | 1994-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1139997A true CN1139997A (zh) | 1997-01-08 |
CN1088943C CN1088943C (zh) | 2002-08-07 |
Family
ID=22661379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN95191236A Expired - Fee Related CN1088943C (zh) | 1994-01-13 | 1995-01-10 | 采用高电压检测的击穿保护电路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5493244A (zh) |
EP (1) | EP0740861B1 (zh) |
JP (1) | JP3577316B2 (zh) |
KR (1) | KR100296197B1 (zh) |
CN (1) | CN1088943C (zh) |
DE (1) | DE69531820T2 (zh) |
TW (1) | TW295718B (zh) |
WO (1) | WO1995019660A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104422873A (zh) * | 2013-08-20 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 高压器件hci测试电路 |
CN110071620A (zh) * | 2019-04-16 | 2019-07-30 | 华为技术有限公司 | 一种控制电路、电压源电路、驱动装置和驱动方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0124046B1 (ko) * | 1993-11-18 | 1997-11-25 | 김광호 | 반도체메모리장치의 승압레벨 감지회로 |
GB9423051D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage level converter |
JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
US5614859A (en) * | 1995-08-04 | 1997-03-25 | Micron Technology, Inc. | Two stage voltage level translator |
JP3530315B2 (ja) * | 1995-09-21 | 2004-05-24 | 松下電器産業株式会社 | 出力回路 |
CN1516341A (zh) * | 1995-09-21 | 2004-07-28 | 松下电器产业株式会社 | 输出电路 |
US5748033A (en) * | 1996-03-26 | 1998-05-05 | Intel Corporation | Differential power bus comparator |
JPH09326685A (ja) * | 1996-06-05 | 1997-12-16 | Fujitsu Ltd | 半導体装置 |
DE19713833C1 (de) * | 1997-04-03 | 1998-10-01 | Siemens Ag | Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken |
US5963076A (en) * | 1997-04-14 | 1999-10-05 | Motorola, Inc. | Circuit with hot-electron protection and method |
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
US6072351A (en) * | 1997-08-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process |
US6351157B1 (en) | 1997-08-18 | 2002-02-26 | Vantis Corporation | Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process |
US5973900A (en) * | 1997-10-31 | 1999-10-26 | Micron Technology, Inc. | High voltage protection for an integrated circuit input buffer |
US6396315B1 (en) * | 1999-05-03 | 2002-05-28 | Agere Systems Guardian Corp. | Voltage clamp for a failsafe buffer |
WO2000070763A1 (en) * | 1999-05-14 | 2000-11-23 | Koninklijke Philips Electronics N.V. | A high-voltage level tolerant transistor circuit |
US6456152B1 (en) * | 1999-05-17 | 2002-09-24 | Hitachi, Ltd. | Charge pump with improved reliability |
US9143546B2 (en) | 2000-10-03 | 2015-09-22 | Realtime Data Llc | System and method for data feed acceleration and encryption |
TW521271B (en) * | 2001-04-27 | 2003-02-21 | Winbond Electronics Corp | Coupling circuit for preventing gate junction breakdown of flash memory |
GB0416174D0 (en) * | 2004-07-20 | 2004-08-18 | Koninkl Philips Electronics Nv | Insulated gate field effect transistors |
KR100654631B1 (ko) * | 2005-03-02 | 2006-12-08 | (주)아트칩스 | 고전압 출력보호회로 |
US8456463B2 (en) * | 2006-10-03 | 2013-06-04 | Analog Devices, Inc. | Low voltage driver for high voltage LCD |
US20120081165A1 (en) * | 2010-09-30 | 2012-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage tolerative driver |
CN104660248B (zh) * | 2013-11-19 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 上拉电阻电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161663A (en) * | 1978-03-10 | 1979-07-17 | Rockwell International Corporation | High voltage CMOS level shifter |
US4689504A (en) * | 1985-12-20 | 1987-08-25 | Motorola, Inc. | High voltage decoder |
US4845381A (en) * | 1987-10-01 | 1989-07-04 | Vlsi Technology, Inc. | Voltage level shifting circuit |
JPH01317022A (ja) * | 1988-06-16 | 1989-12-21 | Toshiba Corp | 電源切り換え回路 |
IT1225607B (it) * | 1988-07-06 | 1990-11-22 | Sgs Thomson Microelectronics | Circuito logico cmos per alta tensione |
GB2222045B (en) * | 1988-08-19 | 1993-04-07 | Motorola Inc | Transistor breakdown protection circuit |
JPH0793019B2 (ja) * | 1988-09-02 | 1995-10-09 | 株式会社東芝 | 半導体集積回路 |
US5208488A (en) * | 1989-03-03 | 1993-05-04 | Kabushiki Kaisha Toshiba | Potential detecting circuit |
US5029283A (en) * | 1990-03-28 | 1991-07-02 | Ncr Corporation | Low current driver for gate array |
US5157280A (en) * | 1991-02-13 | 1992-10-20 | Texas Instruments Incorporated | Switch for selectively coupling a power supply to a power bus |
US5128560A (en) * | 1991-03-22 | 1992-07-07 | Micron Technology, Inc. | Boosted supply output driver circuit for driving an all N-channel output stage |
US5136190A (en) * | 1991-08-07 | 1992-08-04 | Micron Technology, Inc. | CMOS voltage level translator circuit |
JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
US5278460A (en) * | 1992-04-07 | 1994-01-11 | Micron Technology, Inc. | Voltage compensating CMOS input buffer |
US5274276A (en) * | 1992-06-26 | 1993-12-28 | Micron Technology, Inc. | Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit |
US5369317A (en) * | 1992-06-26 | 1994-11-29 | Micron Technology, Inc. | Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value |
US5341045A (en) * | 1992-11-06 | 1994-08-23 | Intel Corporation | Programmable input buffer |
-
1994
- 1994-01-13 US US08/180,689 patent/US5493244A/en not_active Expired - Lifetime
-
1995
- 1995-01-10 JP JP51911695A patent/JP3577316B2/ja not_active Expired - Lifetime
- 1995-01-10 KR KR1019960703733A patent/KR100296197B1/ko not_active IP Right Cessation
- 1995-01-10 WO PCT/US1995/000423 patent/WO1995019660A1/en active IP Right Grant
- 1995-01-10 CN CN95191236A patent/CN1088943C/zh not_active Expired - Fee Related
- 1995-01-10 EP EP95906820A patent/EP0740861B1/en not_active Expired - Lifetime
- 1995-01-10 DE DE69531820T patent/DE69531820T2/de not_active Expired - Fee Related
- 1995-01-20 TW TW084100482A patent/TW295718B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104422873A (zh) * | 2013-08-20 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 高压器件hci测试电路 |
CN110071620A (zh) * | 2019-04-16 | 2019-07-30 | 华为技术有限公司 | 一种控制电路、电压源电路、驱动装置和驱动方法 |
US11606019B2 (en) | 2019-04-16 | 2023-03-14 | Huawei Digital Power Technologies Co., Ltd. | Control circuit, voltage source circuit, driving device, and driving method |
Also Published As
Publication number | Publication date |
---|---|
EP0740861A4 (en) | 1998-09-16 |
JPH09507728A (ja) | 1997-08-05 |
JP3577316B2 (ja) | 2004-10-13 |
DE69531820D1 (de) | 2003-10-30 |
DE69531820T2 (de) | 2004-07-15 |
KR100296197B1 (ko) | 2001-10-24 |
WO1995019660A1 (en) | 1995-07-20 |
KR970700395A (ko) | 1997-01-08 |
EP0740861A1 (en) | 1996-11-06 |
TW295718B (zh) | 1997-01-11 |
CN1088943C (zh) | 2002-08-07 |
US5493244A (en) | 1996-02-20 |
EP0740861B1 (en) | 2003-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1088943C (zh) | 采用高电压检测的击穿保护电路 | |
US7924542B2 (en) | Power supply controller and semiconductor device | |
CN1988385B (zh) | 电源电路的导通故障检测设备 | |
JP2006005581A (ja) | 半導体スイッチの制御装置 | |
CN208908437U (zh) | 电子设备 | |
JP2006024997A (ja) | 半導体スイッチの制御装置 | |
JP2009130949A (ja) | 電力供給制御回路 | |
US10951019B2 (en) | Electrical link comprising an electrical protection device—voltage bias | |
EP0746905B1 (en) | A power semiconductor switch | |
JP5477666B2 (ja) | 直流電圧変成器を保護する装置 | |
AU5375094A (en) | Switching arrangement | |
KR910004652B1 (ko) | Cmos 소자용 급증 전류 제거 장치 및 방법 | |
GB2440974A (en) | Indicating when a power supply switch is conductive | |
US20050024798A1 (en) | Enhanced method and apparatus for protecting against bolted short, open neutral, and reverse polarity conditions in an electronic circuit | |
CN101971488A (zh) | 具有过压保护的差分电流输出驱动器 | |
CN216774327U (zh) | 电池保护芯片及电池*** | |
US5146100A (en) | High voltage solid-state switch with current limit | |
CN113646646B (zh) | 包括监控模块的电气设施 | |
JP3539194B2 (ja) | パワーmosfet回路 | |
JP4423765B2 (ja) | 負荷駆動装置 | |
RU2551438C2 (ru) | Комбинированное устройство защиты от перенапряжений с регистрацией количества срабатываний и контролем параметров сети | |
KR100254440B1 (ko) | 솔레노이드 밸브 구동 장치 | |
CN113631935B (zh) | 包括监控模块的电气设施 | |
CN115333436B (zh) | 电压钳位电路、马达驱动芯片及电压钳位控制方法 | |
SU714562A1 (ru) | Устройство дл токовой защиты участка трехфазной линии от обрыва одного из фазных проводов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: American California Patentee after: Atmel Corp. Address before: American California Patentee before: Atmel Corporation |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020807 Termination date: 20100210 |