KR100224670B1 - 승압 전압 제어방법 및 승압 전압 검출기 회로 - Google Patents

승압 전압 제어방법 및 승압 전압 검출기 회로 Download PDF

Info

Publication number
KR100224670B1
KR100224670B1 KR1019960064015A KR19960064015A KR100224670B1 KR 100224670 B1 KR100224670 B1 KR 100224670B1 KR 1019960064015 A KR1019960064015 A KR 1019960064015A KR 19960064015 A KR19960064015 A KR 19960064015A KR 100224670 B1 KR100224670 B1 KR 100224670B1
Authority
KR
South Korea
Prior art keywords
boosted voltage
voltage
nmos transistor
detector circuit
specific
Prior art date
Application number
KR1019960064015A
Other languages
English (en)
Other versions
KR19980045804A (ko
Inventor
이진영
한진만
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960064015A priority Critical patent/KR100224670B1/ko
Publication of KR19980045804A publication Critical patent/KR19980045804A/ko
Application granted granted Critical
Publication of KR100224670B1 publication Critical patent/KR100224670B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Dram (AREA)

Abstract

번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법 및 노멀 오퍼레이션과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로를 개시한다.
반도체 장치의 승압 전압 제어 방법에 있어서, 승압 전압 검출기 회로가 특정 신호들을 입력으로 함으로서 번-인 오퍼레이션 시 상기 특정 신호의 상태에 따라 승압 전압 검출 레벨을 변화하게 하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법 및 전원 전압에서 그라운드 경로를 형성하며 직렬로 연결된 피모스, 제1, 제2, 제3, 제4 엔모스와 인버터로 구성된 승압 전압 검출기 회로에 있어서, 상기 제4 엔모스 및 그라운드에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스; 제1 특정 제어 신호를 게이트 입력, 상기 제2, 제3 엔모스의 접점과 상기 제4, 제5 엔모스의 접점에 연결된 제6 엔모스 및 제2 특정 제어 신호를 게이트 입력, 상기 제4, 제5, 제6 엔모스의 접점과 제4 엔모스 및 그라운드의 접점에 연결되어 있는 제7 엔모스를 포함하는 승압 전압 검출기 회로를 제공한다.
따라서, 본 발명에 따르면, 번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법 및 노멀과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로를 제공할 수 있다.

Description

승압 전압 제어 방법 및 승압 전압 검출기 회로
본 발명은 반도체 장치의 승압 전압 제어 방법 및 승압 전압 검출기 회로에 관한 것으로, 특히, 번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법 및 노멀 오퍼레이션과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로에 관한 것이다.
일반적으로, 승압 전압 검출기 회로(Vpp Detector Circuit)는 승압 전압(Vpp)의 변화 여부를 검사하여 승압 전압이 목표 전압보다 낮아졌을 경우 하이(High)를 출력하여 승압 전압 오실레이터(Vpp Oscillator)를 온(ON)시키고 주 펌프(Main Pump)로 하여금 승압 전압을 공급하게 하고, 승압 전압이 목표 전압보다 높아졌을 경우 로우(Low)를 출력하여 승압 전압 오실레이터를 오프(OFF)시키고 주 펌프를 오프 시켜 승압 전압 공급을 중단하게 된다.
도 1은 종래의 승압 전압 검출기 회로도이다. 도면을 참조하면, 종래의 승압 전압 검출기 회로는 반도체 장치의 게이트(Gate)가 그라운드(GND)에, 일 측이 전원 전압(Vcc)에, 일 측이 제1 엔모스 트랜지스터(NMOS Transistor)(121)에 연결된 피모스 트랜지스터(PMOS Transistor)(111), 승압 전압이 게이트에, 일 측이 제2 엔모스 트랜지스터(122)에 연결된 제1 엔모스 트랜지스터(121), 전원 전압에 게이트에, 일 측이 제3 엔모스 트랜지스터(123)에 연결된 제2 엔모스 트랜지스터(122), 승압 전압이 게이트에, 일 측이 그라운드에, 또 다른 일 측이 제2 엔모스 트랜지스터(122)에 연결되며 직렬로 연결된 제3, 제4 엔모스 트랜지스터(123, 124) 및 제1, 제2 엔모스 트랜지스터(121, 122)의 접점을 입력으로 하는 세 개의 인버터(131, 132, 133)로 구성되어 있다.
도 2는 승압 전압 레벨이 목표 전압 레벨보다 낮아질 경우 종래의 승압 전압 검출기 회로의 동작에 관한 타이밍도이다. 도면을 참조하면, 승압 전압 레벨이 목표 전압과 동일할 경우에는 승압 전압 검출기 회로의 출력인 승압 전압 검출 신호가 로우 레벨을 유지하고 있으나, 승압 전압 레벨이 목표 전압 레벨보다 낮은 경우에는 승압 전압 레벨을 검출(215)하여 승압 전압 검출 신호가 하이로 트리거(Trigger)하여 승압 전압 오실레이터를 동작시켜 상기의 오실레이터의 출력인 승압 전압 오실레이터 신호가 주 펌프의 입력으로 사용되어 주 펌프를 구동시키게 됨으로서 승압 전압을 공급하여 승압 전압을 높이게 된다.
도 3은 승압 전압 레벨이 목표 전압 레벨보다 높아질 경우 종래의 승압 전압 검출기 회로의 동작 타이밍도이다. 도면을 참조하면, 승압 전압 레벨이 목표 전압보다 높아진 경우에는 승압 전압 검출기 회로가 승압 전압 레벨을 검출(315)하여 승압 전압 검출 신호가 로우로 디세이블(Disable)됨으로서 승압 전압 오실레이터를 오프시키고 주 펌프의 입력으로 사용되는 승압 전압 오실레이터의 출력인 승압 전압 오실레이터 신호가 로우로 되면 주 펌프를 오프시키게 됨으로서 승압 전압 공급을 중단하게 된다.
상기와 같이 구성된 종래의 승압 전압 레벨 검출기 회로는 노멀(Normal) 또는 번-인(Burn-In) 동작 시에 상관없이 모두 동일한 승압 전압 레벨을 검출하게 되어 있으므로 공정 변화 등에 의한 전기적 요소가 변화하여 승압 전압 목표 레벨이 변화하였을 경우 이에 대처할 수 없으며, 모스(MOS)의 특성상 모스로 구성된 승압 전압 검출기의 승압 전압 검출 레벨은 전원 전압 레벨이 높아질수록 증가하는 절대값이 점점 커지게 되므로 설계시 목표로 했던 승압 전압 레벨을 가지기가 어려워져서 번-인시 셀에 목표보다 더 큰 전압이 가해짐으로 인한 디바이스의 오동작을 유발하는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 장치의 승압 전압 제어 방법에 있어서, 번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 반도체 장치의 승압 전압 검출기 회로에 있어서, 노멀 오퍼레이션과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로를 제공하는데 있다.
도 1은 종래의 승압 전압 검출기 회로도.
도 2는 승압 전압 레벨이 목표 전압 레벨보다 낮아질 경우 종래의 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도 3은 승압 전압 레벨이 목표 전압 레벨보다 높아질 경우 종래의 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도 4는 본 발명에 따른 승압 전압 검출기 회로도.
도 5는 승압 전압이 레벨이 목표 전압 레벨보다 낮아지고 제1 모드 레지스터셋 신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도 6은 승압 전압이 레벨이 목표 전압 레벨보다 낮아지고 제2 모드 레지스터 셋신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도 7은 승압 전압이 레벨이 목표 전압 레벨보다 높아지고 제1 모드 레지스터 셋신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도 8은 승압 전압이 레벨이 목표 전압 레벨보다 높아지고 제2 모드 레지스터 셋신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도.
도면의 주요 부분에 대한 부호의 설명
425, 426, 427 ... 엔모스 트랜지스터
상기 과제를 달성하기 위한 본 발명은, 반도체 장치의 노멀 및 번-인 오퍼레이션 시 승압 전압과 모드 레지스터 셋 신호에 의해 구동되는 특정 신호를 입력으로 하여 승압 전압을 검출하는 승압 전압 검출기 회로와, 상기 승압 전압 검출기 회로의 출력 신호에 의해 동작하는 승압 전압 오실레이터 및 상기 오실레이터 출력을 받아 구동되어 승압 전압의 레벨을 충전시켜 주는 주 펌프를 구비하는 반도체 장치의 승압 전압 제어 방법에 있어서, 상기 승압 전압 검출기 회로가 한 가지 이상의 모드 레지스터 셋 신호에 의해 구동되는 특정 신호들을 입력으로 함으로서 번-인 오퍼레이션 시 상기 특정 신호의 상태에 따라 승압 전압 검출 레벨을 변화하게 하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법을 제공한다.
상기 승압 전압 검출기 회로는 노멀 오퍼레이션 시 종래의 승압 전압 검출기 회로와 같이 동작하고, 번-인 오퍼레이션 시 모드 레지스터 셋 신호에 의해 특정 신호가 변하였을 경우 승압 전압 레벨을 변하게 하여 동작하도록 한다.
바람직하게는, 상기 모드 레지스터 셋 신호에 의한 특정 신호에 의해 동작하는 승압 전압 검출 레벨을 상기 특정 신호의 인에이블 시와 디세이블 시가 다르게 동작하도록 한다.
상기 번-인 오퍼레이션 시 상기 승압 전압 레벨이 목표 전압 레벨보다 낮아질 경우 상기 모드 레지스터 셋 신호에 의하여 상기 특정 신호가 인에이블 되어 노멀 오퍼레이션 시의 승압 전압보다 낮은 승압 전압을 목표 전압으로 셋팅한다.
번-인 오퍼레이션 시 상기 승압 전압 레벨이 목표 전압 레벨보다 높아질 경우 상기 모드 레지스터 셋 신호에 의하여 상기 특정 신호가 인에이블 되어 노멀 오퍼레이션 시의 승압 전압보다 낮은 승압 전압을 목표 전압으로 셋팅하게 된다.
바람직하게는, 상기 모드 레지스터 셋 신호에 의해 구동되는 다수의 특정 신호를 둠으로서 번-인 오퍼레이션 시 다양한 승압 전압 레벨을 선택할 수 있다.
상기 또 다른 과제를 달성하기 위한 본 발명은, 반도체 장치의 게이트가 그라운드에, 일 측이 전원 전압에, 일 측이 제1 엔모스 트랜지스터에 연결된 피모스 트랜지스터, 승압 전압이 게이트에, 일 측이 제2 엔모스 트랜지스터에 연결된 제1 엔모스 트랜지스터, 전원 전압에 게이트에, 일 측이 제3 엔모스 트랜지스터에 연결된 제2 엔모스 트랜지스터, 승압 전압이 게이트에, 일 측이 그라운드에, 또 다른 일 측이 제2 엔모스 트랜지스터에 연결되며 직렬로 연결된 제3, 제4 엔모스 트랜지스터 및 제1, 제2 엔모스 트랜지스터의 접점을 입력으로 하는 세 개의 인버터로 구성된 승압 전압 검출기 회로에 있어서, 상기 제4 엔모스 트랜지스터와 그라운드 사이에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스 트랜지스터; 특정 타이밍 및 특정 어드레스의 전압 레벨에 따라 제어되는 제1 특정 제어 신호를 게이트 입력으로 하고 상기 제2, 제3 엔모스 트랜지스터의 접점에 일 측이, 상기 제4, 제5 엔모스 트랜지스터의 접점에 또 다른 일 측이 연결된 제6 엔모스 트랜지스터 및 제2 특정 제어 신호를 게이트 입력으로 하고 상기 제4, 제5, 제6 엔모스 트랜지스터의 접점에 일 측이, 상기 제4 엔모스 트랜지스터 및 그라운드에 또 다른 일 측이 연결되어 있는 제7 엔모스 트랜지스터를 포함하여 이루어진 승압 전압 검출기 회로를 제공한다.
상기 제1, 제2 특정 제어 신호는 모드 레지스터 셋 신호에 의해 각각 인에이블, 또는 디세이블 된다.
상기 제4 엔모스 트랜지스터와 그라운드 사이에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스 트랜지스터는 상기 제2, 제3 및 제4 엔모스 트랜지스터와 직렬로 연결되어 전류 경로를 형성하고, 상기 제3, 제4 엔모스 트랜지스터와 함께 승압 전압을 게이트 입력으로 한다.
상기 특정 타이밍 및 특정 어드레스의 전압 레벨에 따라 제어되는 제1 특정 제어 신호를 게이트 입력으로 하고 상기 제2, 제3 엔모스 트랜지스터의 접점에 일 측이, 상기 제4, 제5 엔모스 트랜지스터의 접점에 또 다른 일 측이 연결된 제6 엔모스 트랜지스터는 제1 특정 제어 신호가 인에이블 상태일 때 턴-온 되어 노멀 오퍼레이션 시의 승압 전압 레벨보다 낮은 전압 레벨을 목표 레벨로 셋팅한다.
상기 제2 특정 제어 신호를 게이트 입력으로 하고 상기 제4, 제5, 제6 엔모스 트랜지스터의 접점에 일 측이, 상기 제4 엔모스 트랜지스터 및 그라운드에 또 다른 일 측이 연결되어 있는 제7 엔모스 트랜지스터는 제2 특정 제어 신호가 인에이블 상태일 때 턴-온 되어 노멀 오퍼레이션 시의 승압 전압 레벨보다 낮은 전압 레벨을 목표 레벨로 셋팅한다.
바람직하게는, 상기 제6, 제7 엔모스 트랜지스터와 제4, 제5 엔모스 트랜지스터가 함께 연결된 접점을 제4, 제5 엔모스 트랜지스터 대신 제3, 제4 엔모스 트랜지스터의 접점에 연결하여 상기 제1, 제2 특정 제어 신호 인에이블시 다양한 목표 승압 전압 레벨을 설정할 수 있다.
따라서, 본 발명에 따르면, 반도체 장치의 승압 전압 제어 방법 및 승압 전압 검출기 회로에 있어서, 번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법 및 노멀 오퍼레이션과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로를 제공할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 4는 본 발명에 따른 승압 전압 검출기 회로도이다. 도면을 참조하면, 본 발명에 따른 승압 전압 검출기 회로는 반도체 장치의 게이트가 그라운드에, 일 측이 전원 전압에, 일 측이 제1 엔모스 트랜지스터(421)에 연결된 피모스 트랜지스터(411), 승압 전압이 게이트에, 일 측이 제2 엔모스 트랜지스터(422)에 연결된 제1 엔모스 트랜지스터(421), 전원 전압에 게이트에, 일 측이 제3 엔모스 트랜지스터(423)에 연결된 제2 엔모스 트랜지스터(422), 승압 전압이 게이트에, 일 측이 그라운드에, 또 다른 일 측이 제2 엔모스 트랜지스터(422)에 연결되며 직렬로 연결된 제3, 제4 엔모스 트랜지스터(423, 424) 및 제1, 제2 엔모스 트랜지스터(421, 422)의 접점을 입력으로 하는 세 개의 인버터(431, 432, 433)로 구성된 승압 전압 검출기 회로에 있어서, 상기 제4 엔모스 트랜지스터(424)와 그라운드 사이에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스 트랜지스터(425)와, 특정 타이밍 및 특정 어드레스의 전압 레벨에 따라 제어되는 제1 특정 제어 신호를 게이트 입력으로 하고 상기 제2, 제3 엔모스 트랜지스터(422, 423)의 접점에 일 측이, 상기 제4, 제5 엔모스 트랜지스터(424, 425)의 접점에 또 다른 일 측이 연결된 제6 엔모스 트랜지스터(426) 및 제2 특정 제어 신호를 게이트 입력으로 하고 상기 제4, 제5, 제6 엔모스 트랜지스터(424, 425, 246)의 접점에 일 측이, 상기 제4 엔모스 트랜지스터(424) 및 그라운드에 또 다른 일 측이 연결되어 있는 제7 엔모스 트랜지스터(427)를 포함한다.
상기 제1, 제2 특정 제어 신호는 각각 모드 레지스터 셋(Mode Register Set)에 의해서 생성되는 신호들로서 특정 타이밍 및 특징 어드레스의 전압 레벨에 따라 셋팅된다. 그러므로 노멀 오퍼레이션시에는 기존의 목표 전압 레벨에 따라 승압 전압 검출기 회로가 동작하며, 번-인 등의 특징 모드에서는 모드 레지스터 셋에 의한 제1 또는 제2 특정 제어 신호가 셋팅 되어 상기의 승압 전압 검출기 회로의 게이트 입력으로 사용되어 승압 전압 레벨을 변화시킴으로서 상기 승압 전압 검출기가 기존의 노멀 오퍼레이션시의 승압 전압 레벨이 아닌 제1 또는 제2 특정 제어 신호에 의해 변화된 승압 전압 레벨을 검출하게 된다.
도 5는 승압 전압이 레벨이 목표 전압 레벨보다 낮아지고 제1 모드 레지스터 셋 신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도이다. 도면을 참조하면, 모드 레지스터 셋에 의하여 제1 특정 제어 신호가 하이로 셋팅되었을 경우 도 4의 제6 엔모스 트랜지스터(426)가 턴-온(Turn-on)되어 승압 전압 검출 레벨을 변화시키게 된다. 즉, 노멀 오퍼레이션시의 승압 전압(515)보다 낮은 승압 전압을 새로운 승압 전압 목표 레벨(518)로 셋팅하게 되어 승압 전압 레벨이 떨어질 경우 승압 전압 레벨이 새로운 목표 전압 레벨(518)이 되어야만 승압 전압 검출 신호가 하이로 동작하여 승압 전압 오실레이터를 동작시키게 된다. 승압 전압 오실레이터의 출력인 승압 전압 오실레이터 신호는 주 펌프의 입력으로 사용되어 주 펌프를 구동시킴으로서 승압 전압을 공급하게 된다.
도 6은 승압 전압이 레벨이 목표 전압 레벨보다 낮아지고 제2 모드 레지스터 셋 신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도이다. 도면을 참조하면, 모드 레지스터 셋에 의하여 제2 특정 제어 신호가 하이로 셋팅 되었을 경우 도4 의 제7 엔모스 트랜지스터(427)가 턴-온 되어 제1 특정 제어 신호에 의한 승압 전압 레벨(도 5 의 518)이 아닌 또 다른 승압 전압 레벨(618)을 셋팅시키게 된다. 즉, 노멀 오퍼레이션 시의 승압 목표 전압(615)보다 낮은 승압 전압을 새로운 승압 전압 레벨(618)로 셋팅하게 되어 승압 전압 레벨이 떨어질 경우 승압 전압 레벨이 새로운 목표 전압 레벨(618)이 되어야만 승압 전압 검출 신호가 하이로 동작하여 승압 전압 오실레이터를 동작시키게 된다. 승압 전압 오실레이터의 출력인 승압 전압 오실레이터 신호는 주 펌프의 입력으로 사용되어 주 펌프를 구동시킴으로서 승압 전압을 공급하게 된다.
도 7은 승압 전압이 레벨이 목표 전압 레벨보다 높아지고 제1 모드 레지스터 셋 신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도이다. 도면을 참조하면, 모드 레지스터 셋에 의하여 제1 특정 제어 신호가 하이로 셋팅되었을 경우 도4 의 제6 엔모스 트랜지스터(426)가 턴-온 되어 승압 전압 검출 레벨을 변화시키게 된다. 즉, 노멀 오퍼레이션 시의 승압 목표 전압 레벨(715)보다 낮은 승압 전압을 새로운 승압 목표 전압 레벨(718)로 셋팅하게 되어 승압 전압 레벨이 새로운 목표 전압 레벨(718)이 되면 승압 전압 검출 신호가 하이로 동작하여 승압 전압 오실레이터를 동작시키게 된다. 승압 전압 오실레이터의 출력인 승압 전압 오실레이터 신호는 주 펌프의 입력으로 사용되어 주 펌프를 구동시킴으로서 승압 전압을 공급하게 된다.
도 8은 승압 전압이 레벨이 목표 전압 레벨보다 높아지고 제2 모드 레지스터 셋 신호가 인에이블인 경우 본 발명에 따른 승압 전압 검출기 회로의 동작에 관한 타이밍도이다. 도면을 참조하면, 제2 특정 제어 신호가 하이로 인에이블되면 도 4 의 제7 엔모스 트랜지스터(427)가 턴-온 되어 제1 특정 제어 신호에 의한 승압 전압 레벨(도 7 의 718)이 아닌 또 다른 승압 전압 검출 레벨(818)을 셋팅시키게 된다. 즉, 노멀 오퍼레이션 시의 승압 목표 전압(815)보다 낮은 승압 전압을 새로운 승압 목표 전압(818)으로 셋팅하게 되어 승압 전압이 새로운 목표 전압 레벨(818)이 되면 승압 전압 검출 신호가 로우로 동작하여 승압 전압 오실레이터의 동작을 멈추게 된다. 승압 전압 오실레이터의 출력인 승압 전압 오실레이터 신호가 로우로 되면 승압 전압 오실레이터 신호를 입력으로 하는 주 펌프를 오프 시킴으로서 승압 전압 공급을 중단하게 된다.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 반도체 장치의 승압 전압 제어 방법 및 승압 전압 검출기 회로에 있어서, 번-인 오퍼레이션시 목표 전압보다 높은 승압 전압이 셀에 가해지는 것을 방지하는 승압 전압 제어 방법 및 노멀 오퍼레이션과 번-인 오퍼레이션시 다른 승압 전압 레벨을 검출하는 승압 전압 검출기 회로를 제공할 수 있다.

Claims (12)

  1. 반도체 장치의 노멀 및 번-인 오퍼레이션 시 승압 전압과 모드 레지스터 셋 신호에 의해 구동되는 특정 신호를 입력으로 하여 승압 전압을 검출하는 승압 전압 검출기 회로와, 상기 승압 전압 검출기 회로의 출력 신호에 의해 동작하는 승압 전압 오실레이터 및 상기 오실레이터 출력을 받아 구동되어 승압 전압의 레벨을 충전시켜 주는 주 펌프를 구비하는 반도체 장치의 승압 전압 제어 방법에 있어서,
    상기 승압 전압 검출기 회로가 한 가지 이상의 모드 레지스터 셋 신호에 의해 구동되는 특정 신호들을 입력으로 함으로서 번-인 오퍼레이션 시 상기 특정 신호의 상태에 따라 승압 전압 검출 레벨을 변화하게 하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  2. 제1항에 있어서, 상기 승압 전압 검출기 회로는 노멀 오퍼레이션 시 종래의 승압 전압 검출기 회로와 같이 동작하고, 번-인 오퍼레이션 시 모드 레지스터 셋 신호에 의해 특정 신호가 변하였을 경우 승압 전압 레벨을 변하게 하여 동작하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  3. 제1항에 있어서, 상기 모드 레지스터 셋 신호에 의한 특정 신호에 의해 동작하는 승압 전압 검출 레벨을 상기 특정 신호의 인에이블 시와 디세이블 시가 다르게 동작하도록 하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  4. 제1항에 있어서, 번-인 오퍼레이션 시 상기 승압 전압 레벨이 목표 전압 레벨보다 낮아질 경우 상기 모드 레지스터 셋 신호에 의하여 상기 특정 신호가 인에이블 되어 노멀 오퍼레이션 시의 승압 전압보다 낮은 승압 전압을 목표 전압으로 셋팅하게 되는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  5. 제1항에 있어서, 번-인 오퍼레이션 시 상기 승압 전압 레벨이 목표 전압 레벨보다 높아질 경우 상기 모드 레지스터 셋 신호에 의하여 상기 특정 신호가 인에이블 되어 노멀 오퍼레이션 시의 승압 전압보다 낮은 승압 전압을 목표 전압으로 셋팅하게 되는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  6. 제1항에 있어서, 상기 모드 레지스터 셋 신호에 의해 구동되는 다수의 특정 신호를 둠으로서 번-인 오퍼레이션 시 다양한 승압 전압 레벨을 선택할 수 있도록 하는 것을 특징으로 하는 반도체 장치의 승압 전압 제어 방법.
  7. 반도체 장치의 게이트가 그라운드에, 일 측이 전원 전압에, 일 측이 제1 엔모스 트랜지스터에 연결된 피모스 트랜지스터, 승압 전압이 게이트에, 일 측이 제2 엔모스 트랜지스터에 연결된 제1 엔모스 트랜지스터, 전원 전압에 게이트에, 일 측이 제3 엔모스 트랜지스터에 연결된 제2 엔모스 트랜지스터, 승압 전압이 게이트에, 일 측이 그라운드에, 또 다른 일 측이 제2 엔모스 트랜지스터에 연결되며 직렬로 연결된 제3, 제4 엔모스 트랜지스터 및 제1, 제2 엔모스 트랜지스터의 접점을 입력으로 하는 세 개의 인버터로 구성된 승압 전압 검출기 회로에 있어서,
    상기 제4 엔모스 트랜지스터와 그라운드 사이에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스 트랜지스터; 특정 타이밍 및 특정 어드레스의 전압 레벨에 따라 제어되는 제1 특정 제어 신호를 게이트 입력으로 하고 상기 제2, 제3 엔모스 트랜지스터의 접점에 일 측이, 상기 제4, 제5 엔모스 트랜지스터의 접점에 또 다른 일 측이 연결된 제6 엔모스 트랜지스터 및 제2 특정 제어 신호를 게이트 입력으로 하고 상기 제4, 제5, 제6 엔모스 트랜지스터의 접점에 일 측이, 상기 제4 엔모스 트랜지스터 및 그라운드에 또 다른 일 측이 연결되어 있는 제7 엔모스 트랜지스터를 포함하여 이루어진 승압 전압 검출기 회로.
  8. 제7항에 있어서, 상기 제1, 제2 특정 제어 신호는 모드 레지스터 셋 신호에 의해 각각 인에이블, 또는 디세이블 됨을 특징으로 하는 승압 전압 검출기 회로.
  9. 제7항에 있어서, 상기 제4 엔모스 트랜지스터와 그라운드 사이에 연결되고 승압 전압을 게이트 입력으로 하는 제5 엔모스 트랜지스터는 상기 제2, 제3 및 제4 엔모스 트랜지스터와 직렬로 연결되어 전류 경로를 형성하고, 상기 제3, 제4 엔모스 트랜지스터와 함께 승압 전압을 게이트 입력으로 함을 특징으로 하는 승압 전압 검출기 회로.
  10. 제7항에 있어서, 상기 특정 타이밍 및 특정 어드레스의 전압 레벨에 따라 제어되는 제1 특정 제어 신호를 게이트 입력으로 하고 상기 제2, 제3 엔모스 트랜지스터의 접점에 일 측이, 상기 제4, 제5 엔모스 트랜지스터의 접점에 또 다른 일 측이 연결된 제6 엔모스 트랜지스터는 제1 특정 제어 신호가 인에이블 상태일 때 턴-온 되어 노멀 오퍼레이션 시의 승압 전압 레벨보다 낮은 전압 레벨을 목표 레벨로 셋팅하게 되는 것을 특징으로 하는 승압 전압 검출기 회로.
  11. 제7항에 있어서, 상기 제2 특정 제어 신호를 게이트 입력으로 하고 상기 제4, 제5, 제6 엔모스 트랜지스터의 접점에 일 측이, 상기 제4 엔모스 트랜지스터 및 그라운드에 또 다른 일 측이 연결되어 있는 제7 엔모스 트랜지스터는 제2 특정 제어 신호가 인에이블 상태일 때 턴-온 되어 노멀 오퍼레이션 시의 승압 전압 레벨보다 낮은 전압 레벨을 목표 레벨로 셋팅하게 되는 것을 특징으로 하는 승압 전압 검출기 회로.
  12. 제7항에 있어서, 상기 제6, 제7 엔모스 트랜지스터와 제4, 제5 엔모스 트랜지스터가 함께 연결된 접점을 제4, 제5 엔모스 트랜지스터 대신 제3, 제4 엔모스 트랜지스터의 접점에 연결하여 상기 제1, 제2 특정 제어 신호 인에이블시 다양한 목표 승압 전압 레벨을 설정할 수 있는 것을 특징으로 하는 승압 전압 검출기 회로.
KR1019960064015A 1996-12-10 1996-12-10 승압 전압 제어방법 및 승압 전압 검출기 회로 KR100224670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064015A KR100224670B1 (ko) 1996-12-10 1996-12-10 승압 전압 제어방법 및 승압 전압 검출기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064015A KR100224670B1 (ko) 1996-12-10 1996-12-10 승압 전압 제어방법 및 승압 전압 검출기 회로

Publications (2)

Publication Number Publication Date
KR19980045804A KR19980045804A (ko) 1998-09-15
KR100224670B1 true KR100224670B1 (ko) 1999-10-15

Family

ID=19487063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064015A KR100224670B1 (ko) 1996-12-10 1996-12-10 승압 전압 제어방법 및 승압 전압 검출기 회로

Country Status (1)

Country Link
KR (1) KR100224670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289380B2 (en) 2004-10-04 2007-10-30 Samsung Electronics Co., Ltd. Semiconductor memory devices incorporating voltage level shifters for controlling a VPP voltage level independently and methods of operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289380B2 (en) 2004-10-04 2007-10-30 Samsung Electronics Co., Ltd. Semiconductor memory devices incorporating voltage level shifters for controlling a VPP voltage level independently and methods of operating the same

Also Published As

Publication number Publication date
KR19980045804A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100390154B1 (ko) 반도체 메모리장치의 차지 펌프회로
EP0800259B1 (en) Standby voltage boosting stage and method for a memory device
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
US5202855A (en) DRAM with a controlled boosted voltage level shifting driver
KR100296197B1 (ko) 고전압 검출을 이용한 항복 방지용 회로
US6867641B2 (en) Internal voltage generator for semiconductor device
KR0142403B1 (ko) 반도체 메모리장치의 전원승압회로
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR20010100815A (ko) 불휘발성 메모리의 동작 효율 향상
KR100224670B1 (ko) 승압 전압 제어방법 및 승압 전압 검출기 회로
US6542389B2 (en) Voltage pump with switch-on control
KR100604905B1 (ko) Ｖｐｐ 레벨을 독립적으로 제어하는 반도체 메모리 장치
KR0165386B1 (ko) 반도체장치의 내부 승압회로
EP0748535B1 (en) Improved supply voltage detection circuit
KR0164802B1 (ko) 범 인 테스트 모드 구동회로
KR100308197B1 (ko) 반도체 장치의 전압 부스팅 회로
KR100345878B1 (ko) 저전압이피롬용개선된출력버퍼회로
KR100223670B1 (ko) 고전압 발생기
KR100238231B1 (ko) 반도체장치 및 방법
KR200336688Y1 (ko) 반도체메모리의워드라인구동전압제어회로
JPH0750097A (ja) 不揮発性半導体記憶装置
KR100326245B1 (ko) 특정온도에서스탠바이모드로자동전환하기위한장치
KR100792440B1 (ko) 반도체 장치의 승압전압 검출회로
KR100216265B1 (ko) 데이타 출력 버퍼 회로
KR100336785B1 (ko) 전압 공급 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee