KR100259692B1 - 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 - Google Patents

매립형 접촉 구조를 가진 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100259692B1
KR100259692B1 KR1019960013119A KR19960013119A KR100259692B1 KR 100259692 B1 KR100259692 B1 KR 100259692B1 KR 1019960013119 A KR1019960013119 A KR 1019960013119A KR 19960013119 A KR19960013119 A KR 19960013119A KR 100259692 B1 KR100259692 B1 KR 100259692B1
Authority
KR
South Korea
Prior art keywords
chamber
semiconductor substrate
tungsten
fluorine
layer
Prior art date
Application number
KR1019960013119A
Other languages
English (en)
Other versions
KR960039157A (ko
Inventor
아쯔시 야마모리
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960039157A publication Critical patent/KR960039157A/ko
Application granted granted Critical
Publication of KR100259692B1 publication Critical patent/KR100259692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

티타늄 질화물막(15)을 포함하는 도전층 상에 블랭킷 텅스텐 층(16)이 피착된 후, 티타늄 질화물(TiN)막(15)의 표면이 노출될 때까지 SF6플라스마를 사용하여 에칭 백되는 텅스텐 플러그의 형성 방법이 개시된다. 이 때, SF6내의 불소는 TiN막의 표면에 부착된다. 따라서, 이와 같이 웨이퍼는 진공 분위기에 넣어 TiN막의 표면으로부터 불소를 제거하기 위해 제거 단계를 수행한다.

Description

매립형 접촉 구조를 가진 반도체 장치의 제조 방법
제1a도 내지 제1e도는 본 발명의 실시예에 따른 반도체 장치를 제조하는 각 단계들을 도시한 단면도.
제2도는 본 발명의 실시예를 설명하기 위해 제1도에 도시된 방법에서 사용된 반도체 장치 제조 시스템의 개략도.
제3도는 본 발명의 장점 및 종래 기술의 단점을 설명하는 그래프.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 확산층 11 : 실리콘 기판
12 : 폴리실리콘 층 13 : 실리콘 산화물막
13a : 접촉 홀 13b : 비아-홀
14 : 티타늄 막 15 : 티타늄 질화물막
16 : 블랭킷 텅스텐 층 16a,16b : 텅스텐 플러그
17a, 17b : 알루미늄 배선층
본 발명은 매립형 저촉 구조라고 불리는 구조를 갖는 반도체 장치의 제조 방법에 관한 것으로, 특히, 텅스텐(W) 플러그를 사용하는 매립형 접촉 구조를 형성하는 향상된 방법에 관한 것이다.
반도체 장치에서, 하부과 상부 배선층간, 또는 배선층과 반도체 영역 간의 전기적 접속은 그들 사이에 개재된 층간 절연막 내에 접촉 홀 또는 비아-홀을 제공함으로써 이루어질 수 있다. 본 장치의 집적 밀도가 증가함에 따라, 접촉 홀 또는 비아-홀이 점점 작은 크기로 점점 더 깊게 형성된다. 즉, 각각의 홀은 큰 종횡비를 갖는다.
반면에, 금속과 같은 배선층은 일반적으로, 알루미늄 또는 스퍼터링 방법에 의해 알루미늄, 및 실리콘과 구리와 같은 다른 금속들로 구성된 합금으로 이루어진다. 그러나, 스퍼터링 방법에 의해 피착된 알루미늄층은 종횡비가 큰 홀을 완전히 채울 수 없다. 그러므로, 층간 절연막에 제공된 홀은 텅스텐과 같은 내화성 금속 플러그로 채워지는 것이 제안되어 있다. 이러한 구조를 매립형 접촉 구조라 칭한다.
텅스텐 플러그가 있는 홀은 다음과 같이 형성된다: 먼저, 확산 영역 또는 하부 배선층으로 기능하는 폴리실리콘층을 가진 실리콘 기판은 층간 절연막으로서 실리콘 산화물막으로 피복되고, 상기 실리콘 산화물막은 선택적으로 제거되어 확산 영역의 일부를 노출하는 접촉홀 또는 하부 배선층의 일부를 노출하는 비아-홀을 형성한다. 그 후, 티타늄(Ti) 층 및 티타늄 질화물(TiN) 층이 기판의 전체면상에 순서대로 피착된 후, WF6H2를 사용하는 CVD법에 의해 블랭킷 텅스텐 층을 기판의 전표면 상에 형성한다. 그 후, 블랭킷 텅스텐층은 TiN 층의 표면이 노출될 때까지 SF6을 사용하여 에칭백된다. 따라서, 홀을 채우는 텅스텐 플러그가 형성된다. 그 결과, 알루미늄 또는 알루미늄 합금이 전체면상에 피착된 후, 패터닝되어 알루미늄 배선층을 형성한다.
그러나, 상기 방법에서 SF6을 사용하여 블랭킷층이 에칭백될 때, TiN 층상에 불소가 부착된 후, 웨이퍼가 오랜 시간 동안 분위기에 노출될 때. 티타늄과 불소가 결합된 불화 티타늄의 그레인이 TiN 층상에 형성된다.
웨이퍼가 분위기에 노출될 때, 공기 중의 수분이 불소와 반응하여 불화 수소(HF)를 형성하며 티타늄 질화물막의 표면이 불소와 반응하여 불화 수소(HF)를 형성하며, 티타늄 질화물막은 불화 수소에 의해 불화되고, 불화 티타늄의 그레인이 형성된다는 것이 밝혀졌다. 더우기, 배선을 형성하는 알루미늄 합금막은 불화 티타늄의 그레인에 의해 원할하게 에칭되지 않거나 배선들 간에 단락 회로가 형성된다. 알루미늄 합금의 접착력이 감소되어 반도체 장치의 수율 및 신뢰성을 저하시킨다.
본 발명자는, SF6을 사용하여 블랭킷 텅스텐층이 에칭 백된 후, 웨이퍼가 분위기에 노출된 시간에 따라 불화 티타늄의 그레인 발생 수의 관계를 연구하였다. 제3도는 그 연구 결과를 나타낸다. X 축은 SF6를 사용하여 블랭킷 텅스텐층이 에칭된 후, 웨이퍼를 분위기에 방치해 둔 시간을 나타내며, Y 축은 불화 티타늄의 그레인 발생 수를 나타낸다.
제3도를 참조하면, SF6를 사용하여 블랭킷 텅스텐 층이 에칭 백된 후, 불화 티타늄의 그레인은 분위기에서 4시간 내에는 거의 증가하지 않고 4시간 후에 급속히 증가한다. 즉, 거의 모든 불소는 4시간 내에는 티타늄 질화물 상에 부착되기만 한다.
TiN 층상의 불소를 제거하는 2가지 방법 및 불화 티타늄의 그레인을 제거하는 2가지 방법이 일본 공개 특허 공보 평6-140372호에 개시되어 있다.
먼저, TiN 층상의 불소를 제거하는 제1 방법은 막 표면을 약간 에칭시키기 위해 암모니아와 같은 알칼리 용액 내에 티타늄 질화물막을 침지시킴으로써 제거하는 방법이다. 티타늄의 그레인을 제거하는 제2 방법은 아르곤 가스를 사용하여 스퍼터링 에칭에 의해 제거하는 방법이다.
그러나, 2가지 방법들은 모두 기판상의 전체면을 에칭한다. 즉, 텅스텐 플러그도 또한 에칭되기 때문에, 하부층과 상부층 사이의 저항이 증가한다. 불화 티타늄 자체를 제거하기란 어렵다.
따라서, 불소가 티타늄과 반응하기 전에 불소를 제거하는 것이 바람직하다.
TiN 층상의 불소를 제거하는 제1 방법은 CVD 챔버의 TiN 층상에 불소를 보유하는 웨이퍼를 선택하여 불소가 TiN 층 내에서 티타늄과 반응하기 전에 불활성 가스 내에서 웨이퍼를 가열하는 방법이다. 불소를 제거하는 제2 방법은, 불소가 티타늄과 반응하기 전에 순수에 웨이퍼를 침지하여 세정함으로써 불소를 제거하는 방법이다.
그러나, 사실상 여러 공정들이 차례로 수행되어 반도체 제품이 완성된다. 그러므로, 불소를 제거하는 장치는 통상 SF6를 사용하여 블랭킷 텅스텐을 에칭 백하는 단계가 완료되었을 때 다른 반도체 제품을 제조하는데 사용된다. 그러나, 다른 반도체 제품용으로 에칭 장치를 사용하여야 한다. 기판상의 표면을 에칭하는 장치와 불소를 제거하는데 사용되는 장치는 상이하다. 따라서, SF6를사용하여 블랭킷 텅스텐의 에칭을 완료한 웨이퍼는 에칭 장치에 선택되어 분위기 중에 남겨진다. 그러나, 에칭 장치는 통상 4시간 이상 계속적으로 사용된다. 사실상 SF6를 사용하여 블랭킷 텅스텐이 에칭 백된 후, 4시간 내에 불소를 제거하는 제1 또는 제2 방법은 거의 생성하기 어렵다.
그러므로, 본 발명의 목적은, 블랭킷 텅스텐 층의 전체면을 에칭한 후 오랜시간 동안 웨이퍼가 남겨지는 경우에도 티타늄 질화물막의 표면에서 불소를 완전히 제거하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 블랭킷 텅스텐 층의 전체면을 에칭한 후, 4시간 내에 티타늄 질화물막상의 불소를 완전히 제거하는 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 반도체 장치의 제조 수율 및 신뢰성을 향상시키는 방법을 제공하는 것이다.
본 발명의 반도체 장치의 제조 방법은 티타늄 질화물을 포함한 장벽 층을 반도체 기판상에 형성하는 단계, 상기 장벽 층상에 블랭킷 텅스텐 층을 피착하는 단계, 상기 티타늄 질화물막의 표면이 제1 챔버 내에서 노출될 때까지, 불소를 함유한 불활성 가스를 사용하여 상기 블랭킷 텅스텐 층을 에칭 백하는 단계, 제2 챔버 내에서 상기 티타늄 질화물상의 불소를 제거하는 단계, 및 상기 제1 챔버 내의 웨이퍼를 상기 제2 챔버로 전달할 때, 상기 웨이퍼를 진공 분위기 내에 방치하는 단계를 포함한다.
이제, 첨부된 도면을 참조하여 본 발명을 상세히 기술하고자 한다.
제1도를 참조하면, 본 발명의 제1 실시예에 대한 설명이 후술될 것이다.
먼저, 제1a도에 도시된 바와 같이, 실리콘 산화물막(13)은 확산층(10)이 있는 실리콘 기판(11)상에 형성된다. 하부 배선층으로서 기능하는 폴리실리콘 층(12)이 형성되어 패턴-에칭된다. 폴리실리콘 층(12)의 표면은 실리콘 산화물막(13)으로 더 피복된다. 그 후, 선택적 에칭 공정에 의해 확산층(10)에 접하는 접촉 홀(13a) 및 폴리실리콘 층(12)에 접하는 비아-홀(13b)이 실리콘 산화물막(13)의 원하는 위치에 형성된다.
그 후, 제1b도에 도시된 바와 같이, 티타늄 막(14) 및 티타늄 질화물막(15)은 각각 10 내지 100 nm, 및 50 내지 200 nm의 두께로 스퍼터링함으로써 순서대로 형성된다. 티타늄 막(14)은 실리콘 기판(11) 및 폴리실리콘 층(12)이 갖는 접촉 저항을 감소시키는데 필요하다. 더우기, 양호하게는, 티타늄 막(14)은 접촉 홀(13a) 또는 비아-홀(13b)의 하부에서 10 nm 이상의 두께를 가지며, 막 두께는 접촉 홀(13a) 또는 비아-홀(13b)의 깊이 및 직경에 의해 결정된다. 더우기, 티타늄 질화물막(15)은 기판 또는 폴리실리콘 층, 및 텅스텐 피착용 소스 가스로서 기능하는 WF6가 서로 반응하는 것을 방지하는데 필요하다.
그 후, 제1c도에 도시된 바와 같이, 블랭킷 텅스텐 층(16)은 저압 화학적 기상 증착법에 의해 0.5 내지 1.0 ㎛의 두께로 형성된다. 접촉 홀(13a) 또는 비아-홀(13b)을 완전히 평탄화하기 위해, 접촉 홀(13a) 또는 비아-홀(13b)의 폭(직경)과 거의 동일하거나 그 이상의 두께로 막(16)을 형성할 필요가 있다. 더우기, 블랭킷 텅스텐 층(16)은 바람직한 피복 특성을 갖는 수소에 의해 WF6를 감소시키는 방법에 의해 주로 형성된다. 그러나, 층(16)을 형성하기 전에, 블랭킷 텅스텐 층(16)을 안정하게 형성하기 위해 SiH4에 의해 WF6를 감소시킴으로써 텅스텐 박막을 피착하는 것이 바람직하다. 블랭킷 텅스텐 층(16)은 수백 mTorr의 압력으로 400 내지 500 ℃의 온도에서 피착된다.
그 후, 제2도에 도시된 반도체 장치 제조 시스템을 참조하여, 블랭킷 텅스텐층(16)의 전체면을 에칭 백하는 사후-처리(post-treatment) 방법이 후술될 것이다. 시스템은 4개의 챔버를 가진다. 각각의 챔버들은 진공 펌프(도시되지 않음)를 가진다. 로드-록 챔버(load-lock chamber;1)는 본 시스템의 외부에 접속된 게이트 밸브(6)를 갖는다. 에칭 챔버(3)는 불활성 가스와 같은 가스 밸브(5)를 가진다. 사후-처리 챔버(4)는 질소 가스와 같은 가스 밸브(5)를 가진다. 진공 챔버(2)는 각각 챔버(1, 4 및 3)에 접속된 게이트 밸브(7, 8 및 9)를 가진다. 진공 챔버(2)는 진공 분위기를 유지하면서 챔버들(1, 3 및 4) 간에 웨이퍼를 전달한다.
먼저, 기판상에 블랭킷 텅스텐 층(16)을 형성한 웨이퍼는 로드-록 챔버(1)에 설정된다. 그 후, 웨이퍼는 진공 챔버(2)를 통해 에칭 챔버(3)로 설정된다.
그 후, 제1d도에 도시된 바와 같이, 블랭킷 텅스텐 층(16)의 전체면은 SF6가스에서 건식 에칭되어 평탄부에서 티타늄 질화물막(15)의 표면을 노출시켜 비아-홀(13b) 또는 접촉 홀(13a) 내에서만 텅스텐을 남긴다. 그리하여, 홀(13a 및 13b)을 채운 텅스텐 플러그(16a 및 16b)가 각각 형성된다. 이 때, 불소(18)는 티타늄 질화물막(15)상에 부착된다.
웨이퍼상의 블랭킷 텅스텐 층의 전체면이 에칭 챔버 내에서 에칭 백된 후, 웨이퍼는 진공 챔버(2)를 통해 사후-처리 챔버(4)로 전달된다. 그 후, 웨이퍼는 오랜 시간, 예를 들어, 4시간 이상 동안 진공 챔버(2) 내에 남을 수도 있다.
티타늄 질화물막(16)의 표면상의 불소(18)는 사후-처리 챔버(4) 내의 처리 압력을 0.3 Torr 미만으로 설정하고 웨이퍼 온도를 220 ℃ 이상으로 상승시키고 20초 이상 동안 웨이퍼 표면상에 질소를 불어 넣음으로써 분해 및 제거된다. 또한, 진공챔버 내의 처리 압력을 질소 가스에서 0.3 Torr 이하로 설정하고 웨이퍼 온도를 220 ℃ 이상으로 상승시킴으로써 불소가 분해 및 제거될 수 있다. 이 방법에 의해 불소가 제거될 수 있는 이유는 불명확하다. 그러나, 본 발명자는 화학 작용에 의해 불소가 제거될 수 있다고 생각한다.
제3도는, 웨이퍼에 상기 처리가 적용된 후 웨이퍼를 분위기에 방치하는 시간과 불화 티타늄의 그레인 발생 수 사이의 관계를 점선을 이용하여 나타낸다. 그 결과, 웨이퍼가 오랜 시간 동안 분위기 내에 방치되어도 불화 티타늄은 결코 발생하지 않는다.
상기 처리용으로 질소뿐만 아니라 헬륨, 네온 또는 아르곤과 같은 불활성 가스를 사용할 수 있다. 그러나, 상기 가스를 사용하는 것은 불가능하다.
제1e도를 첨조하면, 스퍼터링에 의해 알루미늄 합금막이 피착된다. 그 후, 알루미늄 합금막, 티타늄 질화물막(15) 및 티타늄 막(14)이 원하는 형태로 형성된 후 패터닝되어 포토리소그래피와 건식 에칭에 의해 알루미늄 배선층(17a 및 17b)을 형성한다. 따라서, 매립형 접촉 구조를 가진 반도체 장치가 제조된다.
본 발명의 블랭킷 텅스텐 층의 에칭 백 단계 및 불소 제거 단계들은 각 챔버에 의해 생성된다. SF6를 사용하여 블랭킷 텅스텐 층이 에칭 백될 때, 에칭 챔버(3)의 내벽에 불소가 남아 있으므로, 불소가 에칭 챔버 내에서 제거될 때 티타늄 질화물막 상에 불소가 다시 부착된다.
그 후, 본 발명의 제2 실시예에 따른 티타늄 질화물막의 표면상의 불소를 제거하는 방법이 후술될 것이다. 제1a 내지 제1d도의 방법은 동일한 방법이다. 그 후, 웨이퍼는 사후-처리 챔버(4)에서 수소 가스 플라스마에 노출된다.
사후-처리 챔버(4)에 전달된 웨이퍼상의 티타늄 질화물막의 표면에 불소가 부착되며, 티타늄과 불소 사이의 분자간 결합 에너지는 136 kcal/mol이다. 그러나, 불화 수소 사이의 분자간 결합 에너지는 153 kcal/mol이다. 그러므로, 결합된 티타늄 및 불소를 분리 또는 분해하여, 열 처리를 가하지 않고 수소 가스 플라스마의 화학 반응에 의해 불소를 제거할 수 있다.
상술된 바와 같이, 본 발명의 반도체 장치 제조 방법은 불소를 함유한 가스로 티타늄 질화물막상의 텅스텐막을 건식 에칭한 후, 에칭된 막을 분위기에 노출시키지 않고 에칭 챔버로부터 사후-처리 챔버로 전달하여, 사후-처리 챔버 내에서 티타늄 질화물막으로부터 불소를 제거한다. 그러므로, 티타늄 질화물막 표면으로부터 불소를 완전히 제거하여 티타늄 질화물막 표면상에 불화 티타늄의 그레인이 발생하는 것을 방지할 수 있다. 따라서, 본 발명은 배선들 간에 단락 회로를 발생시키지 않고 고 접착력으로 텅스텐막으로 피복된 비아-홀을 갖는 알루미늄 배선을 형성하며 반도체 장치의 수율 및 신뢰성을 향상시킬 수 있다.
본 발명은 상기 실시예에만 한정되지는 않으며, 본 발명의 범위 및 사상을 벗어나지 않고 변형 및 변경될 수 있다.

Claims (6)

  1. 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 티타늄을 함유한 도전층을 형성하는 단계, 상기 도전층상에 텅스텐막을 형성하는 단계, 상기 도전층의 표면이 노출될 때까지, 불소를 함유한 반응 가스를 사용하여 상기 텅스텐막을 에칭 백하는 단계, 및 상기 도전층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 반도체 기판은 상기 에칭 백 단계 이후부터 상기 제거 단계까지 진공 분위기 내에 유지되고, 상기 불소는, 상기 반도체 기판의 표면에 대해 불활성 가스를 불어넣으면서 상기 불활성 가스 분위기에서 220℃ 이상의 온도로 상기 반도체 기판을 가열함으로써 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 티타늄을 함유한 도전층을 형성하는 단계, 상기 도전층상에 텅스텐막을 형성하는 단계, 상기 도전층의 표면이 노출될 때까지, 불소를 함유한 반응 가스를 사용하여 상기 텅스텐막을 에칭 백하는 단계, 및 상기 도전층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 반도체 기판은 상기 에칭 백 단계 이후부터 상기 제거 단계까지 진공분위기 내에 유지되고, 상기 제거 단계는 수소 플라스마 가스 내에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 절연막을 형성하는 단계, 상기 절연막 내에 홀을 선택적으로 형성하여, 상기 반도체 기판의 일부를 노출시키는 단계, 상기 절연막 및 상기 반도체 기판의 일부와 접촉하는 티타늄 질화물을 함유한 장벽층을 형성하는 단계, 상기 장벽층상에 텅스텐을 피착하여, 텅스텐 블랭킷 층을 형성하는 단계, 상기 장벽층의 표면이 노출될 때까지, 불소를 함유한 반응 가스를 사용하여 상기 텅스텐 블랭킷 층을 에칭 백하여 상기 홀을 채운 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그를 갖는 상기 반도체 기판을 불활성 가스를 함유한 진공 분위기 내에 유지하는 단계, 및 상기 반도체 기판을 상기 진공 분위기로부터 해제하여, 상기 장벽층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 불소는, 상기 반도체 기판의 표면에 대해 불활성 가스를 불어넣으면서 상기 불활성 가스 분위기에서 220℃ 이상의 온도로 상기 반도체 기판을 가열함으로써 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 절연막을 형성하는 단계, 상기 절연막 내에 홀을 선택적으로 형성하여, 상기 반도체 기판의 일부를 노출기시키는 단계, 상기 절연막 및 상기 반도체 기판의 일부와 접촉하는 티타늄 질화물을 함유한 장벽층을 형성하는 단계, 상기 장벽층상에 텅스텐을 피착하여, 텅스텐 블랭킷 층을 형성하는 단계, 상기 장벽층의 표면이 노출될 때까지, 불소를 함유한 반응 가스를 사용하여 상기 텅스텐 블랭킷 층을 에칭 백하여 상기 홀을 채운 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그를 갖는 상기 반도체 기판을 불활성 가스를 함유한 진공분위기 내에 유지하는 단계, 및 상기 반도체 기판을 상기 진공 분위기로부터 해제하여, 상기 장벽층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 제거 단계는 수소 플라스마 가스 내에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1 챔버, 제2 챔버, 및 상기 제1 챔버와 상기 제2 챔버 사이에 결합된 진공 챔버를 갖는 장치를 사용하여 반도체 장치를 제조하는 방법에 있어서, 티타늄을 함유한 도전층 및 상기 도전층상에 형성된 텅스텐 층을 포함하는 반도체 웨이퍼를 상기 제1 챔버 내에 넣는 단계, 상기 제1 챔버 내에서 상기 텅스텐 층을 에칭 백하는 단계, 상기 제1 챔버로부터 상기 웨이퍼를 꺼내어, 상기 진공 챔버를 통해 상기 제2 챔버 내에 넣는 단계, 및 상기 제2 챔버 내에서 상기 도전층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 불소는, 상기 반도체 기판의 표면에 대해 불활성 가스를 불어넣으면서 상기 불활성 가스 분위기에서 220℃ 이상의 온도로 상기 반도체 기판을 가열함으로써 제거되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1 챔버, 제2 챔버, 및 상기 제1 챔버와 상기 제2 챔버 사이에 결합된 진공 챔버를 갖는 장치를 사용하여 반도체 장치를 제조하는 방법에 있어서, 티타늄을 함유한 도전층 및 상기 도전층상에 형성된 텅스텐 층을 포함하는 반도체 웨이퍼를 상기 제1 챔버 내에 넣는 단계, 상기 제1 챔버 내에서 상기 텅스텐 층을 에칭 백하는 단계, 상기 제1 챔버로부터 상기 웨이퍼를 꺼내어, 상기 진공 챔버를 통해 상기 제2 챔버 내에 넣는 단계, 및 상기 제2 챔버 내에서 상기 도전층의 표면으로부터 불소를 제거하는 단계를 포함하며, 상기 제거 단계는 수소 플라스마 가스 내에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019960013119A 1995-04-27 1996-04-26 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 KR100259692B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7125677A JP2836529B2 (ja) 1995-04-27 1995-04-27 半導体装置の製造方法
JP95-125677 1995-04-27

Publications (2)

Publication Number Publication Date
KR960039157A KR960039157A (ko) 1996-11-21
KR100259692B1 true KR100259692B1 (ko) 2000-06-15

Family

ID=14915938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013119A KR100259692B1 (ko) 1995-04-27 1996-04-26 매립형 접촉 구조를 가진 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US5731225A (ko)
EP (1) EP0740336B1 (ko)
JP (1) JP2836529B2 (ko)
KR (1) KR100259692B1 (ko)
DE (1) DE69622781T2 (ko)
TW (1) TW298673B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946596A (en) * 1996-10-18 1999-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing polycide line deformation by polycide hardening
IT1293536B1 (it) * 1997-07-14 1999-03-01 Consorzio Eagle Procedimento di metallizzazione multilivello ad alta planarizzazione per dispositivi a semiconduttore
JP2937998B1 (ja) * 1998-03-16 1999-08-23 山形日本電気株式会社 配線の製造方法
US6982226B1 (en) * 1998-06-05 2006-01-03 Agere Systems Inc. Method of fabricating a contact with a post contact plug anneal
KR100284283B1 (ko) * 1998-08-31 2001-04-02 김영환 반도체소자의배선형성방법
US6670267B2 (en) * 2001-06-13 2003-12-30 Mosel Vitelic Inc. Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer
US6503824B1 (en) 2001-10-12 2003-01-07 Mosel Vitelic, Inc. Forming conductive layers on insulators by physical vapor deposition
JP4798688B2 (ja) 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
EP1817298A2 (en) * 2004-10-27 2007-08-15 Danisco A/S, Danisco Intellectual Capital Process for the preparation of lactones
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US9449898B2 (en) * 2013-07-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure through substrate via and method of forming the same
CN110137153B (zh) * 2018-02-09 2021-03-30 联华电子股份有限公司 半导体装置及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186326A (ja) * 1983-04-06 1984-10-23 Hitachi Ltd プラズマ処理装置
US5081043A (en) * 1988-05-06 1992-01-14 Man Technologie A.G. Method and apparatus for multielemental analysis by combustion with elemental fluorine
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPH04257227A (ja) * 1991-02-08 1992-09-11 Sony Corp 配線形成方法
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JPH05343531A (ja) * 1992-06-11 1993-12-24 Seiko Epson Corp 半導体装置及びその製造方法
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
JP3240724B2 (ja) * 1993-02-09 2001-12-25 ソニー株式会社 配線形成方法
JP3270196B2 (ja) * 1993-06-11 2002-04-02 川崎マイクロエレクトロニクス株式会社 薄膜形成方法
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back
US5521121A (en) * 1995-04-03 1996-05-28 Taiwan Semiconductor Manufacturing Company Oxygen plasma etch process post contact layer etch back

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
EP0740336A2 (en) 1996-10-30
EP0740336A3 (en) 1998-01-21
DE69622781D1 (de) 2002-09-12
TW298673B (ko) 1997-02-21
JP2836529B2 (ja) 1998-12-14
US5731225A (en) 1998-03-24
JPH08306781A (ja) 1996-11-22
EP0740336B1 (en) 2002-08-07
KR960039157A (ko) 1996-11-21
DE69622781T2 (de) 2003-04-10

Similar Documents

Publication Publication Date Title
US5804505A (en) Method of producing semiconductor device having buried contact structure
US5498768A (en) Process for forming multilayer wiring
JP3216345B2 (ja) 半導体装置及びその作製方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
JPH10125782A (ja) 半導体装置の製造方法
GB2336945A (en) Method for forming interconnection structure for a semiconductor device
JP4798688B2 (ja) 半導体装置の製造方法
JPH10209278A (ja) 半導体装置およびその製造方法
JPH1032248A (ja) タングステン膜形成法
JP3628570B2 (ja) タングステン薄膜の形成方法、半導体装置の製造方法
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JP2726438B2 (ja) 薄膜形成装置
US6291346B1 (en) Titanium silicide layer formation method
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JPH10233444A (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH1022379A (ja) 半導体装置の製造方法
JP3592209B2 (ja) 半導体装置の製造方法
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100458589B1 (ko) 반도체 소자 제조 방법
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040310

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee