JPH1032248A - タングステン膜形成法 - Google Patents
タングステン膜形成法Info
- Publication number
- JPH1032248A JPH1032248A JP20297396A JP20297396A JPH1032248A JP H1032248 A JPH1032248 A JP H1032248A JP 20297396 A JP20297396 A JP 20297396A JP 20297396 A JP20297396 A JP 20297396A JP H1032248 A JPH1032248 A JP H1032248A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- forming
- tungsten
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 Ｗ（タングステン）膜形成法において、下地
に対する熱履歴の負荷を軽減すると共にＷ成膜処理を簡
略化する。 【解決手段】 基板２０の表面を覆う絶縁膜２２に接続
孔２２ａを形成した後、絶縁膜２２上に接続孔２２ａを
覆ってＴｉ層２４ａ及びＴｉＮ層２４ｂをスパッタ処理
により順次に形成する。ＷＣＶＤ用の反応室内におい
て、Ｎ2 プラズマ処理によりＴｉＮ層２４ｂの表面を再
窒化した後、Ｗ膜の形成を次の３ステップで行なう。Ｓ
ｉＨ4 ガスを流してアモルファスＳｉ膜を形成するイニ
シエーションステップの後、ＷＦ6 ＋ＳｉＨ4 ガスを流
してＷの核を形成するニュークリエーションステップを
行なってから、ＷＦ6 ＋Ｈ2 ガスを流してＷ膜を形成す
るメインステップを行なう。ＴｉＮ層２４ｂは、Ｔｉ層
２４ａの表面をＮ2 プラズマ処理により窒化して形成し
てもよい。
に対する熱履歴の負荷を軽減すると共にＷ成膜処理を簡
略化する。 【解決手段】 基板２０の表面を覆う絶縁膜２２に接続
孔２２ａを形成した後、絶縁膜２２上に接続孔２２ａを
覆ってＴｉ層２４ａ及びＴｉＮ層２４ｂをスパッタ処理
により順次に形成する。ＷＣＶＤ用の反応室内におい
て、Ｎ2 プラズマ処理によりＴｉＮ層２４ｂの表面を再
窒化した後、Ｗ膜の形成を次の３ステップで行なう。Ｓ
ｉＨ4 ガスを流してアモルファスＳｉ膜を形成するイニ
シエーションステップの後、ＷＦ6 ＋ＳｉＨ4 ガスを流
してＷの核を形成するニュークリエーションステップを
行なってから、ＷＦ6 ＋Ｈ2 ガスを流してＷ膜を形成す
るメインステップを行なう。ＴｉＮ層２４ｂは、Ｔｉ層
２４ａの表面をＮ2 プラズマ処理により窒化して形成し
てもよい。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩの配線形
成等に用いるに好適なＷ（タングステン）膜形成法に関
し、特にＷ膜の気相堆積に用いる反応室内でプラズマ処
理によりＴｉＮ（チタンナイトライド）層の露出部を再
窒化することにより下地に対する熱履歴の負荷を軽減す
ると共にＷ成膜処理の簡略化を図ったものである。
成等に用いるに好適なＷ（タングステン）膜形成法に関
し、特にＷ膜の気相堆積に用いる反応室内でプラズマ処
理によりＴｉＮ（チタンナイトライド）層の露出部を再
窒化することにより下地に対する熱履歴の負荷を軽減す
ると共にＷ成膜処理の簡略化を図ったものである。
【０００２】
【従来の技術】従来、ＬＳＩの配線形成にあっては、絶
縁膜に設けた接続孔にＷプラグを埋込むことで配線の平
坦性を向上させることが知られている。そして、Ｗプラ
グ形成に用いられるＷ膜形成法としては、図８に示す方
法が提案されている。
縁膜に設けた接続孔にＷプラグを埋込むことで配線の平
坦性を向上させることが知られている。そして、Ｗプラ
グ形成に用いられるＷ膜形成法としては、図８に示す方
法が提案されている。
【０００３】ステップ１０では、図９，１０に示すよう
にＳｉ（シリコン）等の半導体基板２０の表面を覆うＳ
ｉＯ2 等の絶縁膜２２に接続孔２２ａを形成した後、ス
パッタ処理によりＴｉ（チタン）層２４ａ及びＴｉＮ層
２４ｂを順次に形成する。接続孔２２ａは、一例として
Ｐ型半導体基板２０の表面に設けたＮ+ 型不純物ドープ
領域２０ａに配線を接続するのを可能にするものであ
る。ＴｉＮ層２４ｂは、絶縁膜２２に対するＷの密着性
を向上させると共に半導体とＷの相互拡散を防ぐバリア
性の導電層であり、Ｔｉ層２４ａは、コンタクト抵抗を
低減するための導電層である。
にＳｉ（シリコン）等の半導体基板２０の表面を覆うＳ
ｉＯ2 等の絶縁膜２２に接続孔２２ａを形成した後、ス
パッタ処理によりＴｉ（チタン）層２４ａ及びＴｉＮ層
２４ｂを順次に形成する。接続孔２２ａは、一例として
Ｐ型半導体基板２０の表面に設けたＮ+ 型不純物ドープ
領域２０ａに配線を接続するのを可能にするものであ
る。ＴｉＮ層２４ｂは、絶縁膜２２に対するＷの密着性
を向上させると共に半導体とＷの相互拡散を防ぐバリア
性の導電層であり、Ｔｉ層２４ａは、コンタクト抵抗を
低減するための導電層である。
【０００４】次に、ステップ１２では、基板２０をラン
プアニール装置の処理室内の所定位置にセットし、Ｎ2
（又はＮＨ3 ）ガス雰囲気中でアニール処理を行なうこ
とによりＴｉ層２４ａの露出部及びＴｉＮ層２４ｂの露
出部を窒化する。このような窒化処理が終ったときは、
ランプアニール装置の処理室から基板２０を外部に取出
す。
プアニール装置の処理室内の所定位置にセットし、Ｎ2
（又はＮＨ3 ）ガス雰囲気中でアニール処理を行なうこ
とによりＴｉ層２４ａの露出部及びＴｉＮ層２４ｂの露
出部を窒化する。このような窒化処理が終ったときは、
ランプアニール装置の処理室から基板２０を外部に取出
す。
【０００５】次に、ステップ１４では、ＷのＣＶＤ（ケ
ミカル・ベーパー・デポジション）に用いる反応室内の
所定位置に基板２０をセットし、反応室にＳｉＨ4 ガス
を流すことによりＴｉ層２４ａの窒化部及びＴｉＮ層２
４ｂの窒化部を覆ってアモルファスＳｉ膜（図示せず）
を形成する。そして、ステップ１６では、反応室にＷＦ
6 ＋ＳｉＨ4 ガスを流すことによりアモルファスＳｉ膜
上にＷの核（図示せず）を形成する。この後、ステップ
１８では、反応室にＷＦ6 ＋Ｈ2 ガスを流すことにより
Ｗの核を覆って所望の厚さのＷ膜２６を形成する。
ミカル・ベーパー・デポジション）に用いる反応室内の
所定位置に基板２０をセットし、反応室にＳｉＨ4 ガス
を流すことによりＴｉ層２４ａの窒化部及びＴｉＮ層２
４ｂの窒化部を覆ってアモルファスＳｉ膜（図示せず）
を形成する。そして、ステップ１６では、反応室にＷＦ
6 ＋ＳｉＨ4 ガスを流すことによりアモルファスＳｉ膜
上にＷの核（図示せず）を形成する。この後、ステップ
１８では、反応室にＷＦ6 ＋Ｈ2 ガスを流すことにより
Ｗの核を覆って所望の厚さのＷ膜２６を形成する。
【０００６】ステップ１４及び１６は、それぞれイニシ
エーションステップ及びニュークリエーションステップ
と呼ばれるもので、メインステップとしてのステップ１
８の準備工程である。
エーションステップ及びニュークリエーションステップ
と呼ばれるもので、メインステップとしてのステップ１
８の準備工程である。
【０００７】ステップ１２において窒化処理を行なう第
１の目的は、Ｗ膜２６のはがれを防止することにある。
すなわち、スパッタ処理を終った段階では、ＴｉとＴｉ
Ｎとでカバレッジに差がある（Ｔｉの方が回り込みやす
い）ため、図９に示すように基板（ウエハ）２０の端部
近傍ではＴｉ層２４ａがＴｉＮ層２４ｂで覆われず、露
出状態となることが多い。このような状態でステップ１
８でＷ膜２６を形成すると、図９に示すようにＷ膜２６
は、基板２０の端部近傍でＴｉ層２４ａに直接接触して
形成される。Ｔｉ層２４ａに直接接触して形成されたＷ
膜部分は、はがれやすく、パーティクル発生の原因とな
る。そこで、ステップ１２では、Ｔｉ層２４ａの露出部
を窒化（ＴｉＮ化）してＷ膜２６のはがれを防止してい
る。
１の目的は、Ｗ膜２６のはがれを防止することにある。
すなわち、スパッタ処理を終った段階では、ＴｉとＴｉ
Ｎとでカバレッジに差がある（Ｔｉの方が回り込みやす
い）ため、図９に示すように基板（ウエハ）２０の端部
近傍ではＴｉ層２４ａがＴｉＮ層２４ｂで覆われず、露
出状態となることが多い。このような状態でステップ１
８でＷ膜２６を形成すると、図９に示すようにＷ膜２６
は、基板２０の端部近傍でＴｉ層２４ａに直接接触して
形成される。Ｔｉ層２４ａに直接接触して形成されたＷ
膜部分は、はがれやすく、パーティクル発生の原因とな
る。そこで、ステップ１２では、Ｔｉ層２４ａの露出部
を窒化（ＴｉＮ化）してＷ膜２６のはがれを防止してい
る。
【０００８】ステップ１２において窒化処理を行なう第
２の目的は、ＴｉＮ層２４ｂのバリア性を向上させるこ
とにある。すなわち、スパッタ処理を終った段階では、
ＴｉＮ層２４ｂが柱状構造になっており、バリア性に欠
ける。このような状態でステップ１８でＷ膜２６を形成
すると、図１０に示すようにＴｉＮ層２４ｂが破れてＷ
が破線Ｂに示すようにＮ+ 型領域２０ａ内に入り込み、
ＰＮ接合のリーク電流増大を招くことがある。そこで、
ステップ１２では、ＴｉＮ層２４ｂの露出部を窒化して
バリア性を向上させている。
２の目的は、ＴｉＮ層２４ｂのバリア性を向上させるこ
とにある。すなわち、スパッタ処理を終った段階では、
ＴｉＮ層２４ｂが柱状構造になっており、バリア性に欠
ける。このような状態でステップ１８でＷ膜２６を形成
すると、図１０に示すようにＴｉＮ層２４ｂが破れてＷ
が破線Ｂに示すようにＮ+ 型領域２０ａ内に入り込み、
ＰＮ接合のリーク電流増大を招くことがある。そこで、
ステップ１２では、ＴｉＮ層２４ｂの露出部を窒化して
バリア性を向上させている。
【０００９】ステップ１４，１６においてアモルファス
Ｓｉ膜形成及びＷ核形成を行なうのは、ＴｉＮ層２４ｂ
のバリア性を補足すると共にＷ膜２６の膜質を向上させ
るためである。
Ｓｉ膜形成及びＷ核形成を行なうのは、ＴｉＮ層２４ｂ
のバリア性を補足すると共にＷ膜２６の膜質を向上させ
るためである。
【００１０】図９，１０に示したようにＷ膜２６を形成
した後、配線形成に際しては、一例として絶縁膜２２の
上面が露呈されるまでＷ膜２６及びＴｉＮ／Ｔｉ層２４
をエッチバックし、接続孔２２ａ内にはＷ膜２６及びＴ
ｉＮ／Ｔｉ層２４を残存させる。そして、絶縁膜２２の
上面に配線材層としてＡｌ合金層を被着した後Ａｌ合金
層をホトリソグラフィ及び選択エッチング処理によりパ
ターニングして接続孔２２ａ内のＷ膜２６及びＴｉＮ／
Ｔｉ層２４につながる配線層を形成する。
した後、配線形成に際しては、一例として絶縁膜２２の
上面が露呈されるまでＷ膜２６及びＴｉＮ／Ｔｉ層２４
をエッチバックし、接続孔２２ａ内にはＷ膜２６及びＴ
ｉＮ／Ｔｉ層２４を残存させる。そして、絶縁膜２２の
上面に配線材層としてＡｌ合金層を被着した後Ａｌ合金
層をホトリソグラフィ及び選択エッチング処理によりパ
ターニングして接続孔２２ａ内のＷ膜２６及びＴｉＮ／
Ｔｉ層２４につながる配線層を形成する。
【００１１】
【発明が解決しようとする課題】上記した従来技術によ
ると、ランプアニール処理により窒化処理を行なってい
るため、下地に対する熱履歴の負荷が大きく、図１０に
示すようにＴｉ層２４ａとＮ+ 型領域２０ａとの反応に
よりチタンシリサイド層Ｓが形成されることがある。ま
た、絶縁膜２２を層間絶縁膜とし、層２４ａ，２４ｂ，
２６からなる導電層を接続孔２２ａを介してＡｌ合金等
からなる下層配線に接続する場合には、下層配線を構成
するＡｌ合金層にヒロック、ノジュール、ボイド等の不
良が発生することもある。
ると、ランプアニール処理により窒化処理を行なってい
るため、下地に対する熱履歴の負荷が大きく、図１０に
示すようにＴｉ層２４ａとＮ+ 型領域２０ａとの反応に
よりチタンシリサイド層Ｓが形成されることがある。ま
た、絶縁膜２２を層間絶縁膜とし、層２４ａ，２４ｂ，
２６からなる導電層を接続孔２２ａを介してＡｌ合金等
からなる下層配線に接続する場合には、下層配線を構成
するＡｌ合金層にヒロック、ノジュール、ボイド等の不
良が発生することもある。
【００１２】その上、ランプアニール処理の後ＷのＣＶ
Ｄ処理の前に基板２０が大気にさらされるため、ＴｉＮ
層２４ｂの表面に水分や汚染物質等が付着しやすい。従
って、Ｗの異常成長を防ぐためにもイニシエーションス
テップ１４やニュークリエーションステップ１６は不可
欠であり、工程的に複雑さを免れない。また、Ｗの異常
成長によりパーティクル発生を招くこともある。
Ｄ処理の前に基板２０が大気にさらされるため、ＴｉＮ
層２４ｂの表面に水分や汚染物質等が付着しやすい。従
って、Ｗの異常成長を防ぐためにもイニシエーションス
テップ１４やニュークリエーションステップ１６は不可
欠であり、工程的に複雑さを免れない。また、Ｗの異常
成長によりパーティクル発生を招くこともある。
【００１３】さらに、Ｗ膜２６を形成する際に図１０に
示すようにＷ膜２６にボイドＶが生ずることがある。す
なわち、ＷのＣＶＤ処理では、接続孔２２ａの底部にお
けるＴｉＮ層２４ｂの厚さが重要であるが、ＴｉＮ層２
４ｂは接続孔２２ａの底部でのカバレッジが良好でな
い。接続孔２２ａの底部で所要のカバレッジを得るため
には、ＴｉＮ層２４ｂの堆積厚さを大きくする必要があ
る。しかし、このようにすると、図１０に示すように接
続孔２２ａの開口端近傍でＴｉＮ層２４ｂの一部が張り
出して接続孔２２ａの底部近傍のＷ堆積を抑制し、ボイ
ドＶを発生させる。
示すようにＷ膜２６にボイドＶが生ずることがある。す
なわち、ＷのＣＶＤ処理では、接続孔２２ａの底部にお
けるＴｉＮ層２４ｂの厚さが重要であるが、ＴｉＮ層２
４ｂは接続孔２２ａの底部でのカバレッジが良好でな
い。接続孔２２ａの底部で所要のカバレッジを得るため
には、ＴｉＮ層２４ｂの堆積厚さを大きくする必要があ
る。しかし、このようにすると、図１０に示すように接
続孔２２ａの開口端近傍でＴｉＮ層２４ｂの一部が張り
出して接続孔２２ａの底部近傍のＷ堆積を抑制し、ボイ
ドＶを発生させる。
【００１４】この発明の第１の目的は、下地に対する熱
履歴の負荷を軽減すると共にＷ成膜処理を簡略化するこ
とができる新規なＷ膜形成法を提供することにある。
履歴の負荷を軽減すると共にＷ成膜処理を簡略化するこ
とができる新規なＷ膜形成法を提供することにある。
【００１５】この発明の第２の目的は、下地に対する熱
履歴の負荷を軽減すると共にＷ成膜処理を簡略化するこ
とができ、しかもＷ膜中でのボイド発生を防止すること
ができる新規なＷ膜形成法を提供することにある。
履歴の負荷を軽減すると共にＷ成膜処理を簡略化するこ
とができ、しかもＷ膜中でのボイド発生を防止すること
ができる新規なＷ膜形成法を提供することにある。
【００１６】
【課題を解決するための手段】この発明に係る第１のＷ
膜形成法は、基板を覆う絶縁膜の上にチタン層を形成す
る工程と、前記チタン層の上にチタンナイトライド層を
形成する工程と、タングステンを気相堆積するための反
応室内において前記チタンナイトライド層の露出部及び
前記チタン層の露出部をプラズマ処理により窒化する工
程と、前記反応室内において前記チタンナイトライド層
の窒化部及び前記チタン層の窒化部を覆ってタングステ
ンを気相堆積してタングステン膜を形成する工程とを含
むものである。
膜形成法は、基板を覆う絶縁膜の上にチタン層を形成す
る工程と、前記チタン層の上にチタンナイトライド層を
形成する工程と、タングステンを気相堆積するための反
応室内において前記チタンナイトライド層の露出部及び
前記チタン層の露出部をプラズマ処理により窒化する工
程と、前記反応室内において前記チタンナイトライド層
の窒化部及び前記チタン層の窒化部を覆ってタングステ
ンを気相堆積してタングステン膜を形成する工程とを含
むものである。
【００１７】このような方法によれば、ランプアニール
処理に比べて低温で処理可能なプラズマ処理により窒化
処理を行なうようにしたので、下地に対する熱履歴の負
荷を軽減することができる。また、ＷＣＶＤ用の反応室
内において窒化処理及びＷ成膜処理を続けて行なうよう
にしたので、被処理基板を大気にさらすことなくＷ成膜
処理に移ることができ、イニシエーションステップ及び
ニュークリエーションステップを短縮又は省略すること
ができる。
処理に比べて低温で処理可能なプラズマ処理により窒化
処理を行なうようにしたので、下地に対する熱履歴の負
荷を軽減することができる。また、ＷＣＶＤ用の反応室
内において窒化処理及びＷ成膜処理を続けて行なうよう
にしたので、被処理基板を大気にさらすことなくＷ成膜
処理に移ることができ、イニシエーションステップ及び
ニュークリエーションステップを短縮又は省略すること
ができる。
【００１８】この発明に係る第２のＷ膜形成法は、基板
を覆う絶縁膜の上にチタン層を形成する工程と、タング
ステンを気相堆積するための反応室内において前記チタ
ン層の露出部をプラズマ処理により窒化して前記チタン
層を覆うチタンナイトライド層を形成する工程と、前記
反応室内において前記チタンナイトライド層を覆ってタ
ングステンを気相堆積してタングステン膜を形成する工
程とを含むものである。
を覆う絶縁膜の上にチタン層を形成する工程と、タング
ステンを気相堆積するための反応室内において前記チタ
ン層の露出部をプラズマ処理により窒化して前記チタン
層を覆うチタンナイトライド層を形成する工程と、前記
反応室内において前記チタンナイトライド層を覆ってタ
ングステンを気相堆積してタングステン膜を形成する工
程とを含むものである。
【００１９】このような方法によれば、ランプアニール
処理に比べて低温で処理可能なプラズマ処理によりチタ
ン層の露出部を窒化してチタンナイトライド層を形成す
るようにしたので、下地に対する熱履歴の負荷を軽減す
ることができる。また、ＷＣＶＤ用の反応室内において
窒化処理及びＷ成膜処理を行なうようにしたので、被処
理基板を大気にさらすことなくＷ成膜処理に移ることが
でき、イニシエーションステップ及びニュークリエーシ
ョンステップを短縮又は省略することができる。
処理に比べて低温で処理可能なプラズマ処理によりチタ
ン層の露出部を窒化してチタンナイトライド層を形成す
るようにしたので、下地に対する熱履歴の負荷を軽減す
ることができる。また、ＷＣＶＤ用の反応室内において
窒化処理及びＷ成膜処理を行なうようにしたので、被処
理基板を大気にさらすことなくＷ成膜処理に移ることが
でき、イニシエーションステップ及びニュークリエーシ
ョンステップを短縮又は省略することができる。
【００２０】その上、チタン層の窒化によりチタンナイ
トライド層を形成するようにしたので、チタンナイトラ
イド層をスパッタ処理で形成した場合のように接続孔の
開口端近傍にチタンナイトライド層の張り出しが形成さ
れることがなく、Ｗ膜中のボイド発生を防止することが
できる。
トライド層を形成するようにしたので、チタンナイトラ
イド層をスパッタ処理で形成した場合のように接続孔の
開口端近傍にチタンナイトライド層の張り出しが形成さ
れることがなく、Ｗ膜中のボイド発生を防止することが
できる。
【００２１】
【発明の実施の形態】図１は、この発明の一実施形態に
係るＷ膜形成法を示すものである。
係るＷ膜形成法を示すものである。
【００２２】ステップ１０では、図２，３に示すように
Ｓｉ等の半導体基板２０の表面を覆うＳｉＯ2 等の絶縁
膜２２に接続孔２２ａを形成した後、例えばスパッタ処
理によりＴｉ層２４ａ及びＴｉＮ層２４ｂを順次に形成
する。図１〜３において、図７〜９と同様の部分には同
様の符号を付して詳細な説明を省略する。
Ｓｉ等の半導体基板２０の表面を覆うＳｉＯ2 等の絶縁
膜２２に接続孔２２ａを形成した後、例えばスパッタ処
理によりＴｉ層２４ａ及びＴｉＮ層２４ｂを順次に形成
する。図１〜３において、図７〜９と同様の部分には同
様の符号を付して詳細な説明を省略する。
【００２３】Ｔｉ層２４ａを形成するためのスパッタ処
理において、処理条件は、 温度： １００〜２００［℃］ パワー： ８００〜２０００［Ｗ］ 圧力： ３〜５［ｍＴｏｒｒ］ 層２４ａの厚さ：２０〜４０［ｎｍ］ とすることができる。
理において、処理条件は、 温度： １００〜２００［℃］ パワー： ８００〜２０００［Ｗ］ 圧力： ３〜５［ｍＴｏｒｒ］ 層２４ａの厚さ：２０〜４０［ｎｍ］ とすることができる。
【００２４】ＴｉＮ層２４ｂを形成するためのスパッタ
処理において、処理条件は、 温度： １００〜２００［℃］ パワー： ４０００〜６０００［Ｗ］ 圧力： ３〜５［ｍＴｏｒｒ］ 層２４ｂの厚さ：６０〜１２０［ｎｍ］ とすることができる。
処理において、処理条件は、 温度： １００〜２００［℃］ パワー： ４０００〜６０００［Ｗ］ 圧力： ３〜５［ｍＴｏｒｒ］ 層２４ｂの厚さ：６０〜１２０［ｎｍ］ とすることができる。
【００２５】Ｔｉ層２４ａ及びＴｉＮ層２４ｂは、スパ
ッタ処理の代りにＥＣＲプラズマを利用した化学気相成
長（ＣＶＤ）法を用いて形成することもできる。
ッタ処理の代りにＥＣＲプラズマを利用した化学気相成
長（ＣＶＤ）法を用いて形成することもできる。
【００２６】Ｔｉ層２４ａの形成するための条件は、 ガス： ＴｉＣｌ4 ＋Ｎ2 ＋Ａｒ 圧力： １〜５［ｍＴｏｒｒ］ マイクロ波パワー：２〜５ ［ｋＷ］ とすることができる。
【００２７】また、Ｔｉ層２４ｂの形成するための条件
は、 ガス： ＴｉＣｌ4 ＋ＮＨ3 ＋Ｎ2 ＋Ｈ2 ＋Ａｒ 圧力： １〜５［ｍＴｏｒｒ］ マイクロ波パワー：２〜５ ［ｋＷ］ とすることができる。
は、 ガス： ＴｉＣｌ4 ＋ＮＨ3 ＋Ｎ2 ＋Ｈ2 ＋Ａｒ 圧力： １〜５［ｍＴｏｒｒ］ マイクロ波パワー：２〜５ ［ｋＷ］ とすることができる。
【００２８】スパッタ処理あるいはＣＶＤ法で形成した
ＴｉＮ層２４ｂは、前記のように柱状構造を有している
だけでなく、いずれも化学量論的（ストイキオメトリ
ー）な組成ではないＴｉx Ｎ(1-x) という組成であり、
原子レベルにおける欠陥を含んでいる。
ＴｉＮ層２４ｂは、前記のように柱状構造を有している
だけでなく、いずれも化学量論的（ストイキオメトリ
ー）な組成ではないＴｉx Ｎ(1-x) という組成であり、
原子レベルにおける欠陥を含んでいる。
【００２９】Ｔｉ層２４ａ及びＴｉＮ層２４ｂの成長
は、接続孔２２ａの周辺部での厚さをＴA とし、接続孔
２２ａの底部での厚さをＴB とすると、通常、ＴB ＜Ｔ
A となるように進行する。例えば、Ｔｉ層２４ａの場
合、ＴA ＝２０［ｎｍ］とすると、ＴB ＝５〜１０［ｎ
ｍ］となり、ＴｉＮ層２４ｂの場合、ＴA ＝１００［ｎ
ｍ］とすると、ＴB ＝８〜１２［ｎｍ］となる。このこ
とから、底部カバレッジは、Ｔｉの方がＴｉＮより良好
であることがわかる。
は、接続孔２２ａの周辺部での厚さをＴA とし、接続孔
２２ａの底部での厚さをＴB とすると、通常、ＴB ＜Ｔ
A となるように進行する。例えば、Ｔｉ層２４ａの場
合、ＴA ＝２０［ｎｍ］とすると、ＴB ＝５〜１０［ｎ
ｍ］となり、ＴｉＮ層２４ｂの場合、ＴA ＝１００［ｎ
ｍ］とすると、ＴB ＝８〜１２［ｎｍ］となる。このこ
とから、底部カバレッジは、Ｔｉの方がＴｉＮより良好
であることがわかる。
【００３０】次に、ステップ１２Ａでは、基板２０を大
気にさらすことなくＷＣＶＤ用の反応室内の所定位置に
セットし、プラズマ処理によりＴｉ層２４ａの露出部及
びＴｉＮ層２４ｂの露出部を窒化する。このときの処理
条件は、一例として、 ガス： 窒素（Ｎ2 ） 温度： ４００〜５００［℃］ パワー：３００〜８００［Ｗ］ 圧力： ０．５〜５［Ｔｏｒｒ］ とすることができる。
気にさらすことなくＷＣＶＤ用の反応室内の所定位置に
セットし、プラズマ処理によりＴｉ層２４ａの露出部及
びＴｉＮ層２４ｂの露出部を窒化する。このときの処理
条件は、一例として、 ガス： 窒素（Ｎ2 ） 温度： ４００〜５００［℃］ パワー：３００〜８００［Ｗ］ 圧力： ０．５〜５［Ｔｏｒｒ］ とすることができる。
【００３１】プラズマ処理においては、窒素ガスに限ら
ず、アンモニア ＮＨ3 、ヒドラジン Ｎ2 Ｈ4 、モノ
メチルヒドラジン（ＭＭＨ） ＣＨ3 ＮＨ・ＮＨ2 、ジ
メチルヒドラジン（ＤＭＨ） （ＣＨ3 ）2 Ｎ・ＮＨ2
等を原料ガスとして用いることができる。
ず、アンモニア ＮＨ3 、ヒドラジン Ｎ2 Ｈ4 、モノ
メチルヒドラジン（ＭＭＨ） ＣＨ3 ＮＨ・ＮＨ2 、ジ
メチルヒドラジン（ＤＭＨ） （ＣＨ3 ）2 Ｎ・ＮＨ2
等を原料ガスとして用いることができる。
【００３２】窒化処理の結果として、ＴｉＮ層２４ｂの
露出部が再窒化され、スパッタ処理あるいはＣＶＤ法で
形成しただけではストイキオメトリーな組成でないＴｉ
x Ｎ(1-x) がストイキオメトリーなＴｉＮに変換される
ので、ＴｉＮ層２４ｂの露出部は完全にＴｉＮ化され、
また原子レベルでの欠陥が減少する。このため、ＴｉＮ
層２４ｂのバリア性が向上する。また、基板２０の端部
近傍では、図２に示すようにＴｉ層２４ａの露出部が窒
化され、Ｔｉ層２４ａは、ＴｉＮ層２４ｂに連続するＴ
ｉＮ層２４ｃで覆われる。
露出部が再窒化され、スパッタ処理あるいはＣＶＤ法で
形成しただけではストイキオメトリーな組成でないＴｉ
x Ｎ(1-x) がストイキオメトリーなＴｉＮに変換される
ので、ＴｉＮ層２４ｂの露出部は完全にＴｉＮ化され、
また原子レベルでの欠陥が減少する。このため、ＴｉＮ
層２４ｂのバリア性が向上する。また、基板２０の端部
近傍では、図２に示すようにＴｉ層２４ａの露出部が窒
化され、Ｔｉ層２４ａは、ＴｉＮ層２４ｂに連続するＴ
ｉＮ層２４ｃで覆われる。
【００３３】次に、ステップ１４では、ステップ１２Ａ
で用いたのと同じ反応室内にＳｉＨ4 ガスを流すことに
よりＴｉＮ層２４ｂ，２４ｃを覆ってアモルファスＳｉ
膜（図示せず）を形成する。これは、イニシエーション
ステップであり、その処理条件は、 温度： ４００〜５００［℃］ 圧力： ０．５ ［Ｔｏｒｒ］ ＳｉＨ4 流量：１０〜５０［ｓｃｃｍ］ 処理時間： ３０〜６０［秒］ とすることができる。
で用いたのと同じ反応室内にＳｉＨ4 ガスを流すことに
よりＴｉＮ層２４ｂ，２４ｃを覆ってアモルファスＳｉ
膜（図示せず）を形成する。これは、イニシエーション
ステップであり、その処理条件は、 温度： ４００〜５００［℃］ 圧力： ０．５ ［Ｔｏｒｒ］ ＳｉＨ4 流量：１０〜５０［ｓｃｃｍ］ 処理時間： ３０〜６０［秒］ とすることができる。
【００３４】次に、ステップ１６では、ステップ１４で
用いたのと同じ反応室内にＷＦ6 ＋ＳｉＨ4 ガスを流す
ことによりアモルファスＳｉ膜上にＷの核を形成する。
これは、ニュークリエーションステップであり、その処
理条件は、 温度： ４００〜５００［℃］ 圧力： １ ［Ｔｏｒｒ］ ＷＦ6 流量： ２０［ｓｃｃｍ］ ＳｉＨ4 流量：１０［ｓｃｃｍ］ 処理時間： ６０〜１２０［秒］ Ｗ核の膜厚： １０〜５０［ｎｍ］ とすることができる。
用いたのと同じ反応室内にＷＦ6 ＋ＳｉＨ4 ガスを流す
ことによりアモルファスＳｉ膜上にＷの核を形成する。
これは、ニュークリエーションステップであり、その処
理条件は、 温度： ４００〜５００［℃］ 圧力： １ ［Ｔｏｒｒ］ ＷＦ6 流量： ２０［ｓｃｃｍ］ ＳｉＨ4 流量：１０［ｓｃｃｍ］ 処理時間： ６０〜１２０［秒］ Ｗ核の膜厚： １０〜５０［ｎｍ］ とすることができる。
【００３５】次に、ステップ１８では、ステップ１６で
用いたのと同じ反応室内にＷＦ6 ＋Ｈ2 ガスを流すこと
によりＷの核を覆ってブランケット状のＷ膜２６を形成
する。これは、メインステップであり、その処理条件
は、 温度： ４００〜５００［℃］ 圧力： ４０〜９０ ［Ｔｏｒｒ］ ＷＦ6 流量： ５０〜１００［ｓｃｃｍ］ Ｈ2 流量： ４００〜２０００［ｓｃｃｍ］ 膜２６の厚さ：４００〜１０００［ｎｍ］ とすることができる。
用いたのと同じ反応室内にＷＦ6 ＋Ｈ2 ガスを流すこと
によりＷの核を覆ってブランケット状のＷ膜２６を形成
する。これは、メインステップであり、その処理条件
は、 温度： ４００〜５００［℃］ 圧力： ４０〜９０ ［Ｔｏｒｒ］ ＷＦ6 流量： ５０〜１００［ｓｃｃｍ］ Ｈ2 流量： ４００〜２０００［ｓｃｃｍ］ 膜２６の厚さ：４００〜１０００［ｎｍ］ とすることができる。
【００３６】上記したＷ膜形成法によれば、ステップ１
２Ａの窒化処理により層２４ｂのＴｉx Ｎ(1-x) が完全
なＴｉＮとなり、ＴｉＮ層２４ｂのバリア性が向上す
る。従って、図１０に破線Ｂで示したような破れを防止
することができる。また、基板２０の端部近傍では、図
２に示すようにＴｉ層２４ａを覆うＴｉＮ層２４ｃの上
にＷ膜２６が形成されるので、Ｗ膜２６がはがれにくく
なり、Ｗ膜２６のはがれによるパーティクル発生を防止
することができる。
２Ａの窒化処理により層２４ｂのＴｉx Ｎ(1-x) が完全
なＴｉＮとなり、ＴｉＮ層２４ｂのバリア性が向上す
る。従って、図１０に破線Ｂで示したような破れを防止
することができる。また、基板２０の端部近傍では、図
２に示すようにＴｉ層２４ａを覆うＴｉＮ層２４ｃの上
にＷ膜２６が形成されるので、Ｗ膜２６がはがれにくく
なり、Ｗ膜２６のはがれによるパーティクル発生を防止
することができる。
【００３７】ステップ１２Ａの窒化処理は、Ｎ2 プラズ
マ処理により４００〜５００［℃］程度の低温で行なわ
れるので、下地に対する熱履歴の負荷が軽減される。従
って、図３に示すようにＮ+ 型領域２０ａに対してコン
タクトをとる場合に層２４ａのＴｉと領域２０ａのＳｉ
とが反応してチタンシリサイドが形成されるような事態
は生じない。
マ処理により４００〜５００［℃］程度の低温で行なわ
れるので、下地に対する熱履歴の負荷が軽減される。従
って、図３に示すようにＮ+ 型領域２０ａに対してコン
タクトをとる場合に層２４ａのＴｉと領域２０ａのＳｉ
とが反応してチタンシリサイドが形成されるような事態
は生じない。
【００３８】プラズマ処理によるＴｉＮ，Ｔｉの窒化処
理ステップ１２Ａ，Ｗの核を形成するためのイニシエー
ションステップ１４及びニュークリエーションステップ
１６，ブランケット状のＷを形成するステップ１８の処
理は、すべて単一の反応室（チャンバ）の中で行なわれ
るので、被処理基板２０は、窒化処理の後大気にさらさ
れることなくＷ成膜処理を受けることになり、ＴｉＮ層
２４ｂ，２４ｃの表面への水分、汚染物質等の付着を回
避することができる。従って、イニシエーションステッ
プ１４及びニュークリエーションステップ１６では、従
来に比べて３０〜５０％程度処理時間を短縮することが
できる。場合によっては、ステップ１６，１４を省略す
ることができる。ステップ１４，１６を省略すると、危
険なＳｉＨ4 ガスを使わずに済むため、設備が簡単にな
ると共に安全性が向上する。また、ＴｉＮ層２４ｂ，２
４ｃの清浄な表面にＷ膜２６を成長させるので、異常成
長が起こりにくくなり、異常成長によるパーティクル発
生を防止することができる。
理ステップ１２Ａ，Ｗの核を形成するためのイニシエー
ションステップ１４及びニュークリエーションステップ
１６，ブランケット状のＷを形成するステップ１８の処
理は、すべて単一の反応室（チャンバ）の中で行なわれ
るので、被処理基板２０は、窒化処理の後大気にさらさ
れることなくＷ成膜処理を受けることになり、ＴｉＮ層
２４ｂ，２４ｃの表面への水分、汚染物質等の付着を回
避することができる。従って、イニシエーションステッ
プ１４及びニュークリエーションステップ１６では、従
来に比べて３０〜５０％程度処理時間を短縮することが
できる。場合によっては、ステップ１６，１４を省略す
ることができる。ステップ１４，１６を省略すると、危
険なＳｉＨ4 ガスを使わずに済むため、設備が簡単にな
ると共に安全性が向上する。また、ＴｉＮ層２４ｂ，２
４ｃの清浄な表面にＷ膜２６を成長させるので、異常成
長が起こりにくくなり、異常成長によるパーティクル発
生を防止することができる。
【００３９】図４及び図５は、この発明の他の実施形態
に係るＷ膜形成法によるＷ膜形成状況を示すもので、図
４が基板端部の状況を示し、図５が接続孔の状況を示し
ている。図４，５において、図２，３と同様の部分には
同様の符号を付して詳細な説明を省略する。
に係るＷ膜形成法によるＷ膜形成状況を示すもので、図
４が基板端部の状況を示し、図５が接続孔の状況を示し
ている。図４，５において、図２，３と同様の部分には
同様の符号を付して詳細な説明を省略する。
【００４０】図４，５の実施形態は、ＴｉＮ層２４ｂを
Ｔｉ層２４ａの窒化により形成した点で図１〜３の実施
形態と異なり、他の点では図１〜３の実施形態と同様で
ある。すなわち、図１のステップ１０に相当するステッ
プでは、絶縁膜２２の上に接続孔２２ａを覆って前述し
たと同様にしてスパッタ処理により２０〜４０［ｎｍ］
の厚さのＴｉ層２４ａを形成する。そして、図１のステ
ップ１２Ａに相当するステップでは、ＷＣＶＤ用の反応
室内においてＮ2 プラズマ処理によりＴｉ層２４ａの露
出部を窒化して５〜２０［ｎｍ］の厚さのＴｉＮ層２４
ｂを形成する。このときの窒化処理の条件は、前述した
のと同じにすることができる。この後は、図１のステッ
プ１４，１６，１８と同様の処理によりＴｉＮ層２４ｂ
の上に接続孔２２ａを埋めるように４００〜１０００
［ｍｍ］の厚さのＷ膜２６を形成する。
Ｔｉ層２４ａの窒化により形成した点で図１〜３の実施
形態と異なり、他の点では図１〜３の実施形態と同様で
ある。すなわち、図１のステップ１０に相当するステッ
プでは、絶縁膜２２の上に接続孔２２ａを覆って前述し
たと同様にしてスパッタ処理により２０〜４０［ｎｍ］
の厚さのＴｉ層２４ａを形成する。そして、図１のステ
ップ１２Ａに相当するステップでは、ＷＣＶＤ用の反応
室内においてＮ2 プラズマ処理によりＴｉ層２４ａの露
出部を窒化して５〜２０［ｎｍ］の厚さのＴｉＮ層２４
ｂを形成する。このときの窒化処理の条件は、前述した
のと同じにすることができる。この後は、図１のステッ
プ１４，１６，１８と同様の処理によりＴｉＮ層２４ｂ
の上に接続孔２２ａを埋めるように４００〜１０００
［ｍｍ］の厚さのＷ膜２６を形成する。
【００４１】図４，５に関して上記したＷ膜形成法によ
れば、図１〜３に関して上記したＷ膜形成法と同様の作
用効果が得られる他、図１０に示したようなボイドＶの
発生を防止できる効果がある。すなわち、先に例示した
ように接続孔２２ａの底部においてはＴｉの方がＴｉＮ
よりカバレッジが良好であり、しかもＮ2 プラズマ処理
では接続孔２２ａの内外でほぼ均一に窒化が進行する。
このため、Ｔｉ層２４ａの窒化により得られる図５のＴ
ｉＮ層２４ｂは、図３のＴｉＮ層２４ｂに比べて接続孔
２２ａの開口端近傍での張り出しが小さくなり、接続孔
２２ａの底部近傍でのＷ堆積を妨げることは少ない。従
って、ボイドを発生させずにＷ膜２６を形成することが
できる。
れば、図１〜３に関して上記したＷ膜形成法と同様の作
用効果が得られる他、図１０に示したようなボイドＶの
発生を防止できる効果がある。すなわち、先に例示した
ように接続孔２２ａの底部においてはＴｉの方がＴｉＮ
よりカバレッジが良好であり、しかもＮ2 プラズマ処理
では接続孔２２ａの内外でほぼ均一に窒化が進行する。
このため、Ｔｉ層２４ａの窒化により得られる図５のＴ
ｉＮ層２４ｂは、図３のＴｉＮ層２４ｂに比べて接続孔
２２ａの開口端近傍での張り出しが小さくなり、接続孔
２２ａの底部近傍でのＷ堆積を妨げることは少ない。従
って、ボイドを発生させずにＷ膜２６を形成することが
できる。
【００４２】また、図４，５のＷ膜形成法によれば、Ｔ
ｉＮのスパッタ処理が不要であるため、工程が簡単とな
る利点もある。
ｉＮのスパッタ処理が不要であるため、工程が簡単とな
る利点もある。
【００４３】図１〜３のＷ膜形成法又は図４，５のＷ膜
形成法によりＷ膜２６を形成した後は、図６に示すよう
に配線を形成することができる。すなわち、絶縁膜２２
の上面が露呈されるまでＷ膜２６及びＴｉＮ／Ｔｉ層２
４をエッチバックし、接続孔２２ａ内にはＷ膜２６及び
ＴｉＮ／Ｔｉ層２４を残存させる。そして、絶縁膜２２
の上面に配線材層としてＡｌ合金層を被着した後Ａｌ合
金層をホトリソグラフィ及び選択的ドライエッチング処
理によりパターニングして接続孔２２ａ内のＷ膜２６及
びＴｉＮ／Ｔｉ層２４につながる配線層２８を形成す
る。
形成法によりＷ膜２６を形成した後は、図６に示すよう
に配線を形成することができる。すなわち、絶縁膜２２
の上面が露呈されるまでＷ膜２６及びＴｉＮ／Ｔｉ層２
４をエッチバックし、接続孔２２ａ内にはＷ膜２６及び
ＴｉＮ／Ｔｉ層２４を残存させる。そして、絶縁膜２２
の上面に配線材層としてＡｌ合金層を被着した後Ａｌ合
金層をホトリソグラフィ及び選択的ドライエッチング処
理によりパターニングして接続孔２２ａ内のＷ膜２６及
びＴｉＮ／Ｔｉ層２４につながる配線層２８を形成す
る。
【００４４】このような配線形成法にあっては、ＴｉＮ
／Ｔｉ層２４をエッチバックせずに残しておき、ＴｉＮ
／Ｔｉ層２４及び配線材層の積層を所望の配線パターン
に従ってパターニングするようにしてもよい。また、Ｔ
ｉＮ／Ｔｉ層２４をエッチバックした場合、配線材層の
下にＴｉＮ等の下地層を敷き、下地層及び配線材層の積
層をパターニングしてもよい。
／Ｔｉ層２４をエッチバックせずに残しておき、ＴｉＮ
／Ｔｉ層２４及び配線材層の積層を所望の配線パターン
に従ってパターニングするようにしてもよい。また、Ｔ
ｉＮ／Ｔｉ層２４をエッチバックした場合、配線材層の
下にＴｉＮ等の下地層を敷き、下地層及び配線材層の積
層をパターニングしてもよい。
【００４５】図７は、この発明のＷ膜形成法を２層目以
降の配線形成に応用した例を示すものである。
降の配線形成に応用した例を示すものである。
【００４６】絶縁膜３０の上に配線層３２を覆って層間
絶縁膜３４を形成した後、ホトリソグラフィ及び選択的
ドライエッチング処理により配線層３２に達する接続孔
３４ａを絶縁膜３４に形成する。そして、絶縁膜３４の
上に接続孔３４ａを覆って図１〜３のＷ膜形成法又は図
４，５のＷ膜形成法によりＴｉＮ／Ｔｉ層３６及びＷ膜
３８を形成する。この後、図６に関して前述したと同様
にしてＷ膜３８及びＴｉＮ／Ｔｉ層３６のエッチバック
（Ｗ膜３８のみのエッチバックでも可）、配線材層の被
着（配線材層の下にＴｉＮ等の下地層を被着可）、被着
層のパターニング等の処理を行なうことにより接続孔３
４ａ内のＷ膜３８及びＴｉＮ／Ｔｉ層３６につながる配
線層４０を形成する。
絶縁膜３４を形成した後、ホトリソグラフィ及び選択的
ドライエッチング処理により配線層３２に達する接続孔
３４ａを絶縁膜３４に形成する。そして、絶縁膜３４の
上に接続孔３４ａを覆って図１〜３のＷ膜形成法又は図
４，５のＷ膜形成法によりＴｉＮ／Ｔｉ層３６及びＷ膜
３８を形成する。この後、図６に関して前述したと同様
にしてＷ膜３８及びＴｉＮ／Ｔｉ層３６のエッチバック
（Ｗ膜３８のみのエッチバックでも可）、配線材層の被
着（配線材層の下にＴｉＮ等の下地層を被着可）、被着
層のパターニング等の処理を行なうことにより接続孔３
４ａ内のＷ膜３８及びＴｉＮ／Ｔｉ層３６につながる配
線層４０を形成する。
【００４７】この発明に係るＷ膜形成法は、前述したよ
うに下地に対する熱履歴の負荷が軽減されたものである
から、ＴｉＮ／Ｔｉ層３６及びＷ膜３８を形成する際
に、配線層３２を構成するＡｌ又はＡｌ合金層に対する
熱履歴の負荷が小さく、Ａｌ又はＡｌ合金層におけるヒ
ロック、ノジュール、ボイド等の不良を低減することが
できる。
うに下地に対する熱履歴の負荷が軽減されたものである
から、ＴｉＮ／Ｔｉ層３６及びＷ膜３８を形成する際
に、配線層３２を構成するＡｌ又はＡｌ合金層に対する
熱履歴の負荷が小さく、Ａｌ又はＡｌ合金層におけるヒ
ロック、ノジュール、ボイド等の不良を低減することが
できる。
【００４８】
【発明の効果】以上のように、この発明によれば、プラ
ズマ処理によりチタンナイトライド層の表面を再窒化す
るか又はチタン層の表面にチタンナイトライド層を形成
するようにしたので、下地に対する熱履歴の負荷を軽減
することができ、配線形成歩留りが向上する効果が得ら
れるものである。
ズマ処理によりチタンナイトライド層の表面を再窒化す
るか又はチタン層の表面にチタンナイトライド層を形成
するようにしたので、下地に対する熱履歴の負荷を軽減
することができ、配線形成歩留りが向上する効果が得ら
れるものである。
【００４９】また、ＷＣＶＤ用の反応室内において窒化
処理の後被処理基板を大気にさらすことなくＷ成膜処理
を行なうようにしたので、イニシエーションステップや
ニュークリエーションステップを短縮又は省略すること
ができ、工程の簡略化を達成できる効果もある。
処理の後被処理基板を大気にさらすことなくＷ成膜処理
を行なうようにしたので、イニシエーションステップや
ニュークリエーションステップを短縮又は省略すること
ができ、工程の簡略化を達成できる効果もある。
【００５０】さらに、Ｗ膜は、Ｔｉ層上に形成されるこ
となく、ストイキオメトリーなＴｉＮ層上に形成される
ので、Ｗ膜は、はがれにくくなり、Ｗ膜のはがれによる
パーティクル発生を防止することができる効果もある。
となく、ストイキオメトリーなＴｉＮ層上に形成される
ので、Ｗ膜は、はがれにくくなり、Ｗ膜のはがれによる
パーティクル発生を防止することができる効果もある。
【図１】 この発明の一実施形態に係るＷ膜形成法を示
すフローチャートである。
すフローチャートである。
【図２】 図１の方法による基板端部のＷ膜形成状況を
示す断面図である。
示す断面図である。
【図３】 図１の方法による接続孔のＷ膜形成状況を示
す断面図である。
す断面図である。
【図４】 この発明の他の実施形態に係るＷ膜形成法に
よる基板端部のＷ膜形成状況を示す断面図である。
よる基板端部のＷ膜形成状況を示す断面図である。
【図５】 図４の実施形態に係る接続孔のＷ膜形成状況
を示す断面図である。
を示す断面図である。
【図６】 この発明のＷ膜形成法の一応用例としての配
線形成法を説明するための断面図である。
線形成法を説明するための断面図である。
【図７】 この発明のＷ膜形成法の他の応用例としての
配線形成法を説明するための断面図である。
配線形成法を説明するための断面図である。
【図８】 従来のＷ膜形成法を示すフローチャートであ
る。
る。
【図９】 図８の方法において窒化処理をしないときの
基板端部のＷ膜形成状況を示す断面図である。
基板端部のＷ膜形成状況を示す断面図である。
【図１０】 図８の方法における問題点を説明するため
の断面図である。
の断面図である。
２０：半導体基板、２２：絶縁膜、２２ａ：接続孔、２
４：ＴｉＮ／Ｔｉ層、２４ａ：Ｔｉ層、２４ｂ：ＴｉＮ
層、２６：Ｗ膜。
４：ＴｉＮ／Ｔｉ層、２４ａ：Ｔｉ層、２４ｂ：ＴｉＮ
層、２６：Ｗ膜。
Claims (6)
- 【請求項１】基板を覆う絶縁膜の上にチタン層を形成す
る工程と、 前記チタン層の上にチタンナイトライド層を形成する工
程と、 タングステンを気相堆積するための反応室内において前
記チタンナイトライド層の露出部及び前記チタン層の露
出部をプラズマ処理により窒化する工程と、 前記反応室内において前記チタンナイトライド層の窒化
部及び前記チタン層の窒化部を覆ってタングステンを気
相堆積してタングステン膜を形成する工程とを含むタン
グステン膜形成法。 - 【請求項２】基板を覆う絶縁膜に配線用の接続孔を形成
する工程と、 前記絶縁膜の上に前記接続孔を覆ってチタン層を形成す
る工程と、 前記チタン層の上にチタンナイトライド層を形成する工
程と、 タングステンを気相堆積するための反応室内において前
記チタンナイトライド層の露出部及び前記チタン層の露
出部をプラズマ処理により窒化する工程と、 前記反応室内において前記チタンナイトライド層の窒化
部を覆い且つ前記接続孔を埋めるようにタングステンを
気相堆積してタングステン膜を形成する工程とを含むタ
ングステン膜形成法。 - 【請求項３】 前記タングステン膜を形成する工程は、
前記タングステン膜の形成に先立ってアモルファスシリ
コン膜及びタングステンの核を順次に形成する工程を含
んでいる請求項１又は２記載のタングステン膜形成法。 - 【請求項４】基板を覆う絶縁膜の上にチタン層を形成す
る工程と、 タングステンを気相堆積するための反応室内において前
記チタン層の露出部をプラズマ処理により窒化して前記
チタン層を覆うチタンナイトライド層を形成する工程
と、 前記反応室内において前記チタンナイトライド層を覆っ
てタングステンを気相堆積してタングステン膜を形成す
る工程とを含むタングステン膜形成法。 - 【請求項５】基板を覆う絶縁膜に配線用の接続孔を形成
する工程と、 前記絶縁膜の上に前記接続孔を覆ってチタン層を形成す
る工程と、 タングステンを気相堆積するための反応室内において前
記チタン層の露出部をプラズマ処理により窒化して前記
チタン層を覆うチタンナイトライド層を形成する工程
と、 前記反応室内において前記チタンナイトライド層を覆い
且つ前記接続孔を埋めるようにタングステンを気相堆積
してタングステン膜を形成する工程とを含むタングステ
ン膜形成法。 - 【請求項６】 前記タングステン膜を形成する工程は、
前記タングステン膜の形成に先立ってアモルファスシリ
コン膜及びタングステンの核を順次に形成する工程を含
んでいる請求項４又は５記載のタングステン膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20297396A JP3564884B2 (ja) | 1996-07-12 | 1996-07-12 | タングステン膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20297396A JP3564884B2 (ja) | 1996-07-12 | 1996-07-12 | タングステン膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032248A true JPH1032248A (ja) | 1998-02-03 |
| JP3564884B2 JP3564884B2 (ja) | 2004-09-15 |
Family
ID=16466230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20297396A Expired - Fee Related JP3564884B2 (ja) | 1996-07-12 | 1996-07-12 | タングステン膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564884B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028527A1 (en) * | 1997-12-03 | 1999-06-10 | Applied Materials, Inc. | Method and apparatus for forming a metal layer |
| US6190994B1 (en) | 1998-06-26 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for forming a tungsten upper electrode of a capacitor |
| WO2002010472A1 (fr) * | 2000-07-28 | 2002-02-07 | Tokyo Electron Limited | Procede de formage de film |
| JP2002105638A (ja) * | 2000-07-28 | 2002-04-10 | Tokyo Electron Ltd | 成膜方法 |
| KR20030052806A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| US7071116B2 (en) | 2003-06-19 | 2006-07-04 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| JP2008060603A (ja) * | 2001-08-24 | 2008-03-13 | Tokyo Electron Ltd | 成膜方法 |
| JP2010093116A (ja) * | 2008-10-09 | 2010-04-22 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
| KR20190100859A (ko) * | 2018-02-21 | 2019-08-29 | 도쿄엘렉트론가부시키가이샤 | 텅스텐막의 성막 방법, 성막 시스템 및 기억 매체 |
-
1996
- 1996-07-12 JP JP20297396A patent/JP3564884B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028527A1 (en) * | 1997-12-03 | 1999-06-10 | Applied Materials, Inc. | Method and apparatus for forming a metal layer |
| US6271129B1 (en) | 1997-12-03 | 2001-08-07 | Applied Materials, Inc. | Method for forming a gap filling refractory metal layer having reduced stress |
| US6190994B1 (en) | 1998-06-26 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Method for forming a tungsten upper electrode of a capacitor |
| US7060614B2 (en) | 2000-07-28 | 2006-06-13 | Tokyo Electron Limited | Method for forming film |
| JP2002105638A (ja) * | 2000-07-28 | 2002-04-10 | Tokyo Electron Ltd | 成膜方法 |
| WO2002010472A1 (fr) * | 2000-07-28 | 2002-02-07 | Tokyo Electron Limited | Procede de formage de film |
| JP2008060603A (ja) * | 2001-08-24 | 2008-03-13 | Tokyo Electron Ltd | 成膜方法 |
| JP4595989B2 (ja) * | 2001-08-24 | 2010-12-08 | 東京エレクトロン株式会社 | 成膜方法 |
| KR20030052806A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| US7071116B2 (en) | 2003-06-19 | 2006-07-04 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| JP2010093116A (ja) * | 2008-10-09 | 2010-04-22 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
| KR20190100859A (ko) * | 2018-02-21 | 2019-08-29 | 도쿄엘렉트론가부시키가이샤 | 텅스텐막의 성막 방법, 성막 시스템 및 기억 매체 |
| US10954593B2 (en) | 2018-02-21 | 2021-03-23 | Tokyo Electron Limited | Tungsten film-forming method, film-forming system and storage medium |
| US11802334B2 (en) | 2018-02-21 | 2023-10-31 | Tokyo Electron Limited | Tungsten film-forming method, film-forming system and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3564884B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US6790778B1 (en) | Method for capping over a copper layer | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP3381774B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP3564884B2 (ja) | タングステン膜形成法 | |
| US5851581A (en) | Semiconductor device fabrication method for preventing tungsten from removing | |
| JP4007822B2 (ja) | 配線構造の形成方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| JPH1140518A (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JPH09260306A (ja) | 薄膜形成方法 | |
| JP2002057125A (ja) | 金属配線形成方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP2001203171A (ja) | 半導体デバイスのシリサイド形成方法 | |
| JPH05152292A (ja) | 配線形成方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001168062A (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| KR100623612B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040531 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100618 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110618 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |