JPH01309356A - 半導体装置の配線構造およびその形成方法 - Google Patents

半導体装置の配線構造およびその形成方法

Info

Publication number
JPH01309356A
JPH01309356A JP14103888A JP14103888A JPH01309356A JP H01309356 A JPH01309356 A JP H01309356A JP 14103888 A JP14103888 A JP 14103888A JP 14103888 A JP14103888 A JP 14103888A JP H01309356 A JPH01309356 A JP H01309356A
Authority
JP
Japan
Prior art keywords
film
melting point
point metal
high melting
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14103888A
Other languages
English (en)
Inventor
Hiromi Ito
博巳 伊藤
Masanobu Iwasaki
岩崎 正修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14103888A priority Critical patent/JPH01309356A/ja
Publication of JPH01309356A publication Critical patent/JPH01309356A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置の配線構造およびその形成方法に
関するものであり、特に、絶縁膜およびコンタクト部を
含む半導体装置の、電気接続を行なう、配線構造および
その形成方法に関するものである。
[従来の技術1 第3図は、従来のLSIたとえば三次元デバイスの断面
模式図である。三次元デバイスは上層]と、中層2と、
下層3と、からなる。それぞれの層には活性層か設けら
れ、それぞれの活性層には素子が形成されている。素子
−素子間の電気的接続(同層間および異層間)は、金属
配線で行なわれている。LSIの配線用金属としては、
現在、専ら、アルミニウム、アルミニウムーシリコン。
アルミニウム−シリコン−銅等のアルミニウム系金属ま
たはモリブデンシリサイド、タングステンシリサイド等
の高融点金属シリサイドが用いられている。しかしなが
ら、これらの配線用金属は、今後とも十分な満足をもっ
て、使用され続けられる材料とは考えられていない。な
ぜなら、以下に述べる問題点があるからである。すなわ
ち、上述の三次元デバイスの作製工程には、高温を要す
る工程があるが、アルミニウム系金属は耐熱性が不十分
である。また、高融点金属シリサイドは抵抗率が不十分
である。さらには、これらの配線材料の現在唯一の実用
的形成法と言えるスパッタ法は、その段差被覆性が劣悪
であり、今後、LSI作製の上で大きな障害になると予
想されている。以上が、その大きな問題点である。
それゆえに、耐熱性があり、抵抗率が十分に低く、かつ
、形成時において段差被覆性の良好な化学的気相成長法
(CVD法と略す)が採用できる、配線材料が切望され
ている。このような要望を満たすものとして、六フッ化
タングステン(WFs)の水素(H2)またはシラン(
SiH4)還元によるCVDタングステン薄膜が、現在
数も有望視されている。具体的には、300〜500℃
程度の温度、0.2Torr程度の圧力下で、WF6゜
SiH4,H2をそれぞれ50〜200secm。
0〜200sccm、500〜2000secm程度供
給すれば、約1000人/min程度の高速で、約10
μΩcmの低抵抗率を有するCVDタングステン薄膜が
、極めて良好な段差被覆性を示しながら、基板上に堆積
する。
[発明が解決しようとする課題] しかしながら、この方法には2つの重要な問題点がある
。第4A図、第4B図および第4C図を参照して、これ
らの問題点を説明する。第4C図は、第3図における、
たとえばA部分の拡大図である。なお、第4C図におい
ては、配線用金属として、タングステンが用いられた場
合が図示されている。問題点を説明する前に、第4A図
から第4C図に至るまでの工程を説明する。
第4A図を参照して、シリコン基板4の上にシリコン酸
化膜5を形成し、コンタクトホール6を形成する。次い
で、その上に、WF6をH2またはSiH4で還元して
タングステン薄膜7を堆積する。第4B図は、タングス
テン薄膜7の堆積初期の状態の断面図であり、第4C図
は堆積後の断面図である。
次に、この方法の問題点を説明する。
CVD法の欠点の1つは、熱処理前および熱処理後の基
板と堆積膜との密着性の問題である。すなわち、第4C
図を参照して、CVD法で堆積するタングステン薄膜7
とシリコン酸化膜5(このシリコン酸化膜5は、配線間
の絶縁膜として最も一般的なものである。)との密着性
が極めて劣悪である、という問題である。それゆえ、C
VDタングステン薄膜7を、単純な方法で、シリコン酸
化膜5の下地の上に堆積させようとしても、通常、タン
グステン薄膜7が堆積中に剥離するという現象が起こる
。図中、参照符号8で示した部分は剥離しかけた界面を
表わしている。
また、薄膜の堆積条件を工夫することによって、シリコ
ン基板4とCVDタングステン薄膜7との密告性の良好
なものが熱処理前の段階で得られたとしても、後工程に
おける熱処理中に、CVDタングステン薄膜7が完全に
剥離することが認められている。
CVD法・の欠点の第2は、熱処理時に、基板と堆積膜
とが反応し、堆積膜が変質するという問題である。CV
Dタングステン薄膜は、上述のとおり、シリコン酸化膜
5とは密着性に欠けるが、シリコン4とは極めて良好に
密着する。これは以下の理由による。すなわち、WF6
をH2またはStH,のような還元剤で還元させてCV
Dタングステン薄膜をシリコン基板上に堆積させると、
シリコン面が露出している部分において、シリコンによ
り、WF6が還元され、次式に示すようにタングステン
が生成する。
2WFG+3St→2W+3SiF4 ↑上述の反応は
、第4B図を参照して、シリコン基板4を浸蝕し、その
シリコンをタングステンに置き換える反応であり、タン
グステンーシリコン界面9がシリコン基板4中に沈み込
む結果、この部分の密着性が極めて良好となるのである
。しかしながら、このようなタングステン−シリコン界
面9が存在すると、後の熱処理時において、タングステ
ンと下地であるシリコンとの反応、すなわちタングステ
ンのシリサイド化(シリサイド化は約700℃以上の温
度で進行する。)が深刻な問題となる。
なぜなら、タングステンのシリサイド化により、タング
ステン薄膜7の抵抗率は増大し、さらに、コンタクト部
において、基板にドープされた不純物が、タングステン
シリサイド中に吸い出され、ひいてはコンタクト抵抗が
急増してしまうからである。
この発明は上記のような問題点を解決するためになされ
たもので、タングステン−シリコン界面におけるシリサ
イド化を防止でき、かつ絶縁膜との良好な密着性を示す
、半導体装置の配線構造およびその製造方法を提供する
ことを目的とする。
[課題を解決するための手段] 本発明は、絶縁膜を貫通して形成されるコンタクト部を
含む半導体装置の、電気接続を行なう配線1,1.7造
に係るものである。そして、上記目的を達成するために
、上記絶縁膜上および上記コンタクト部上に連続的に形
成されるチタンナイトライド膜と、上記チタンナイトラ
イド膜の上に形成される高融点金属シリサイド膜と、上
記高融点金属シリサイド膜の上に形成される高融点金属
膜と、を備えている。
本発明において採用される高融点金属シリサイド膜およ
び高融点金属膜は、段差被覆性を考慮するとき、CVD
法で形成されるものが好ましい。
本発明で用いられる高融点金属は高融点のものであれば
特に制限されずに用いられ、一般にはタングステン、モ
リブデン、チタンである。とリイつけ、タングステン、
モリブデンは特に好ましく用いられる。高融点金属シリ
サイドには、上記高融点金属のシリサイドが好ましく用
いられる。
そして、絶縁膜を貫通して形成されるコンタクト部を含
む半導体装置の、電気接続を行なう配線を形成する方法
としては、上記絶縁膜上および上記コンタクト部上に連
続的にチタンナイトライド膜を形成する工程と、上記チ
タンナイトライド膜の上に高融点金属シリサイド膜を形
成する]二程と、上記高融点金属シリサイド膜の上に高
融点金属膜を形成する工程と、を備えた方法がある。
本発明で採用される、上記高融点金属シリサイド膜およ
び上記高融点金属膜の形成は、CVD法で行なわれるの
が好ましい。CVD法は段差被覆性が良好だからである
また、高融点金属シリサイド膜および高融点金属膜の形
成をCVD法で行なうにあたり、上記高融点金属シリサ
イド膜を形成した後、引き続き、同じ装置で連続的に、
高融点金属膜を形成するのが好ましい。
高融点金属膜を形成する工程として、六フッ化タングス
テンの還元により、タングステン膜を形成する工程が好
ましく採用されるが、必要に応じて他のタングステン化
合物を用いてもよい。
高融点金属シリサイド膜を形成する工程は、所定の割合
で配合された六フッ化タングステンおよびシランからな
る混合ガスの還元により、タングステンシリサイド膜を
形成する工程が特に好ましく採用されるが、必要に応じ
て他のタングステン化合物および他のシラン化合物も採
用できる。
[作用コ 絶縁膜上およびコンタクト部上に連続的に形成されるチ
タンナイトライド膜は、コンタクト部でシリサイド化を
阻止するバリア層として作用する。
また、高融点金属シリサイド/チタンナイトライドの2
層は、ともに協調し合って、その上に形成される高融点
金属膜と、その下に形成される絶縁膜と−を密着させる
密着層として作用する。それゆえ、高融点金属膜は、下
地である絶縁膜から剥がれなくなる。
また、これらの高融点金属膜は融点が高いので、耐熱性
に富む。
[実施例] 次に、この発明の一実施例を図について説明する。
第1A図、第1B図および第1C図は、この発明の一実
施例を実現するための工程を断面図で示したものである
第1A図を参照して、半導体基板たとえばシリコン基板
4上に、絶縁膜たとえばシリコン酸化膜5を形成し、コ
ンタクトホール6を形成する。
次いで、第1B図を参照して、スパッタ法により、シリ
コン酸化膜5上およびコンタクトホール6上に、連続的
に、チタンナイトライド膜10を形成する。チタンナイ
トライド膜10の形成は、ピュアーTiをスパッタし、
堆積させて、これをN2中で800℃でランプアニール
して窒化させる、という方法で行なった。得られたチタ
ンナイトライド膜10の膜厚は500〜800八であっ
た。なお、TiNをターゲットとし、これをスパッタす
ることによっても、チタンナイトライド膜10は形成さ
れ得る。
次いで、第1C図を参照して、チタンナイトライド膜1
0上に、高融点金属シリサイド膜たとえばタングステン
シリサイド膜11および高歳点金属膜たとえばタングス
テン薄膜7を形成した。タングステンシリサイド膜11
およびタングステン薄膜7の形成は、CVD法で形成し
た。用いられたCVD装置の概念図を第2図に示す。当
該CVD装置は、反応容器12を備えている。反応容器
12は排気口13と、WF6ガス導入口14と、SiH
4ガス導入口15と、N2ガス導入口16と、を備えて
いる。反応容器12内には基板支持台17が設置されて
おり、基板支持台17は加熱手段18を備えている。
次に、タングステンシリサイド膜11およびタングステ
ン薄膜7の形成方法について説明する。
第2、図を参照して、基板支持台17上に、チタンナイ
トライド膜が形成されたシリコン基板4を置く。次いで
、反応容器12内を排気口13より排気する。そして、
シリコン基板4を加熱手段18により、450℃に加熱
する。次いで、WF6ガスをWF6ガス導入口14より
1Qcc/minの流量で反応容器12内に導入し、S
iH,ガスをSiH,ガス導入口15より1600cc
/minの流量で反応容器12内に導入する。反応容器
12内のガス雰囲気圧力は0.2Torrに保たれた。
これにより、500人のタングステンシリサイド膜11
が形成された。
その後、反応容器12内を排気口13より排気する。そ
して、シリコン基板4を450℃に加熱し、WF6ガス
をWF6ガス導入口14より1500cc/minの流
量で反応容器12内に導入し、SiH4ガスをSiH4
ガス導入口15より50cc/minの流量で反応容器
12内に導入し、N2をN2ガス導入口16より150
0cc/minの流量で反応容器12内に導入する。反
応容器12内のガス雰囲気圧力は0.2Torrに保た
れた。この条件より、1500〜2000人の膜厚を有
するタングステン薄膜7が、上記タングステンシリサイ
ド膜11の上に形成された。
このようにして得られた配線用薄膜は、タングステン−
シリコン界面において、シリサイド化を全く起こしてい
なかった。また、950℃程度まで熱処理条件を上げて
も、これらの配線用薄膜はシリコン酸化膜5と良好な密
着性を示していた。
比較のため、種々の薄膜構造を有する配線用薄膜を作製
して、剥離の有無を判定した。結果を表1にまとめる。
なお、表1には示していないが、コンタクト部位におい
ては、すべてのものが、良好な密着性を示していた。
表1 1)剥離試験:剥離の有無の判定は、熱処理中(約80
0℃)および熱処理後、肉眼観察により行なった。
2) O:剥離が観察されなかった。
3) ×:剥離が観察された。
表1中の比較例2および比較例3のデータから明らかな
ように、シリコン酸化膜上において、これらの薄膜の剥
離が観察された。一方、実施例1の場合には、剥離が全
く観察されなかった。このことより、第1C図を参照し
て、シリコン酸化膜5上で、タングステン薄膜7を剥離
させないためには、WS ix/TiNの2層を、タン
グステン7とシリコン酸化膜5との間に介在させること
が必須であることがわかる。
本発明によると、−見、配線構造が復雑になり、製造工
程数が増大するように見える。しかし、実際は、W/W
S ixの2層は、WF6、S iH4゜H2のガス流
量を切換えるだけで、1つのCVD装置内で連続的に堆
積され得る。ここで、WF6、S iH4、H2のガス
流量の切換えは、第2図を参照して、WF6ガス導入口
14、SiH4ガス導入口15、H2ガス導入口16の
コック(図示せず)によって簡単に行なわれ得る。それ
ゆえに、本発明における製造工程は、チタンナイトライ
ド膜10を形成するための工程が増加するだけであり、
製造コストはあまり上昇しない。
以上、具体的な実施例を挙げて、この発明の半導体装置
の配線構造およびその形成方法について説明したが、本
発明は、その精神または主要な特徴から逸脱することな
く、他の色々な形で実施することができる。それゆえ、
前述の実施例はあらゆる点で単なる例示にすぎず、限定
的に解釈してはならない。本発明の範囲は、特許請求の
範囲によって示すものであって、明細書本文には何ら拘
束されない。さらに、特許請求の範囲の均等範囲に属す
る変形や変更は、すべて本発明の範囲内のものである。
[発明の効果コ 以上説明したとおり、この発明に係る半導体装置の配線
構造によれば、高融点金属を採用しているので、耐熱性
に富む配線が得られる。
また、絶縁膜上およびコンタクト部に連続的に形成され
るチタンナイトライド膜は、コンタクト部でシリサイド
化を阻止するバリア層として作用するので、コンタクト
抵抗の低い配線が実現できる。
さらに、高融点金属シリサイド/チタンナイトライドの
2層はともに協調し合って、その上に形成される高融点
金属膜と、下地である絶縁膜とを密告させる密管層とし
て作用するので、高融点金属薄膜は絶縁膜から剥がれな
くなる。
そして、この発明に係る、上記半導体装置の配線構造を
形成する方法として、前記した形成方法を採用するとに
よって、工程をあまり増加させることなく、容易に配線
を製造できるようになる。
この場合、高融点金属膜および高融点金属シリサイド膜
をCVD法で形成すると、段差被覆性の良い薄膜が得ら
れる。
【図面の簡単な説明】
第1A図、第1B図および第1C図は、この発明の=実
施例に係る、半導体装置の配線構造の形成工程を断面図
で示したものである。第2図は、本発明で用いられたC
VD装置の概念図である。 第3図は、従来の三次元デバイスの断面模式図である。 第4A図、第4B図および第4C図は、従来のCVDタ
ングステン薄膜の形成方法の問題点を示した図である。 図において、4はシリコン基板、5はシリコン酸化膜、
6はコンタクトホール、7はタングステン薄膜、10は
チタンナイトライド膜、11はタングステンシリサイド
膜である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁膜を貫通して形成されるコンタクト部を含む
    半導体装置の、電気接続を行なう配線構造であって、 前記絶縁膜上および前記コンタクト部上に連続的に形成
    されるチタンナイトライド膜と、 前記チタンナイトライド膜の上に形成される高融点金属
    シリサイド膜と、 前記高融点金属シリサイド膜の上に形成される高融点金
    属膜と、 を備えた、半導体装置の配線構造。
  2. (2)絶縁膜を貫通して形成されるコンタクト部を含む
    半導体装置に、電気接続を行なう配線を形成する方法で
    あって、 前記絶縁膜上および前記コンタクト部上に連続的にチタ
    ンナイトライド膜を形成する工程と、前記チタンナイト
    ライド膜の上に高融点金属シリサイド膜を形成する工程
    と、 前記高融点金属シリサイド膜の上に高融点金属膜を形成
    する工程と、 を備えた、半導体装置の配線形成方法。
JP14103888A 1988-06-07 1988-06-07 半導体装置の配線構造およびその形成方法 Pending JPH01309356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14103888A JPH01309356A (ja) 1988-06-07 1988-06-07 半導体装置の配線構造およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14103888A JPH01309356A (ja) 1988-06-07 1988-06-07 半導体装置の配線構造およびその形成方法

Publications (1)

Publication Number Publication Date
JPH01309356A true JPH01309356A (ja) 1989-12-13

Family

ID=15282791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14103888A Pending JPH01309356A (ja) 1988-06-07 1988-06-07 半導体装置の配線構造およびその形成方法

Country Status (1)

Country Link
JP (1) JPH01309356A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163939A (ja) * 1988-10-06 1990-06-25 Microelectron Center Of North Carolina 集積回路の金属化法
JP2011134724A (ja) * 2001-07-27 2011-07-07 Semiconductor Energy Lab Co Ltd 発光装置
US8390019B2 (en) 2001-07-27 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, semiconductor device, and method of fabricating the devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205951A (ja) * 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205951A (ja) * 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163939A (ja) * 1988-10-06 1990-06-25 Microelectron Center Of North Carolina 集積回路の金属化法
JP2011134724A (ja) * 2001-07-27 2011-07-07 Semiconductor Energy Lab Co Ltd 発光装置
US8390019B2 (en) 2001-07-27 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, semiconductor device, and method of fabricating the devices

Similar Documents

Publication Publication Date Title
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
JPS6278816A (ja) シリコン基板上に金属を選択的に付着する方法
US5429989A (en) Process for fabricating a metallization structure in a semiconductor device
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JPH0736403B2 (ja) 耐火金属の付着方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3244058B2 (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPH09186102A (ja) 半導体装置の製造方法
JP2800788B2 (ja) 半導体装置の製造方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
JPH0869980A (ja) 半導体装置及びその製造方法
JPH0922907A (ja) 埋め込み導電層の形成方法
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH0653165A (ja) メタルプラグの形成方法
JPH07130854A (ja) 配線構造体及びその形成方法
US6228764B1 (en) Method of forming wiring in semiconductor device
KR100256238B1 (ko) 반도체 소자의 금속배선 형성방법
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JP3085745B2 (ja) 半導体装置の製造方法
JPH07201779A (ja) 電極配線およびその形成方法
TW200849467A (en) Interconnection process