JP3270196B2 - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP3270196B2 JP3270196B2 JP14088093A JP14088093A JP3270196B2 JP 3270196 B2 JP3270196 B2 JP 3270196B2 JP 14088093 A JP14088093 A JP 14088093A JP 14088093 A JP14088093 A JP 14088093A JP 3270196 B2 JP3270196 B2 JP 3270196B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- insulating film
- rie
- chlorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、化学気相成長法（ＣＶ
Ｄ法）を用いた配線構造の形成方法に関するものであ
り、特に半導体装置に用いる配線に関するものである。
Ｄ法）を用いた配線構造の形成方法に関するものであ
り、特に半導体装置に用いる配線に関するものである。
【０００２】
【従来の技術】近年、半導体装置は、ＬＳＩからＶＬＳ
Ｉへ、さらにはＵＬＳＩへとその集積度を向上させてお
り、これにともない配線の幅やヴィア孔等の接続孔の径
における微細化が著しく進んでいる。このような半導体
装置の高密度化、高集積化にともない多層配線技術及び
金属配線の微細化に関する技術が要求されている。
Ｉへ、さらにはＵＬＳＩへとその集積度を向上させてお
り、これにともない配線の幅やヴィア孔等の接続孔の径
における微細化が著しく進んでいる。このような半導体
装置の高密度化、高集積化にともない多層配線技術及び
金属配線の微細化に関する技術が要求されている。
【０００３】このような微細化に対して、従来のスパッ
タ法を用いた技術では対応できなくなりつつあるため、
提案されているのが、Ａｌ有機化合物等の有機金属材料
を用いたＣＶＤ法である。このＣＶＤ法は、微細孔に対
して十分な埋め込みを行う技術として特に有効なもので
ある。ＣＶＤ法を用いてヴィア孔内にヴィアプラグを形
成する工程の概略は以下の通りである。
タ法を用いた技術では対応できなくなりつつあるため、
提案されているのが、Ａｌ有機化合物等の有機金属材料
を用いたＣＶＤ法である。このＣＶＤ法は、微細孔に対
して十分な埋め込みを行う技術として特に有効なもので
ある。ＣＶＤ法を用いてヴィア孔内にヴィアプラグを形
成する工程の概略は以下の通りである。
【０００４】まず、Ｓｉ基板上に形成された下地絶縁膜
上にＡｌ合金等からなる下層金属配線を形成する。次い
で、下地絶縁膜上に層間絶縁膜を形成した後、層間絶縁
膜にヴィア孔を形成する。次に、ＣＶＤ法によってヴィ
ア孔内にのみＡｌ等の金属を堆積して埋め込み、ヴィア
プラグを形成する。
上にＡｌ合金等からなる下層金属配線を形成する。次い
で、下地絶縁膜上に層間絶縁膜を形成した後、層間絶縁
膜にヴィア孔を形成する。次に、ＣＶＤ法によってヴィ
ア孔内にのみＡｌ等の金属を堆積して埋め込み、ヴィア
プラグを形成する。
【０００５】ここで、ヴィア孔内にＡｌ等の金属を堆積
するのに先立って、塩素系ガスを用いたプラズマエッチ
ングにより、ヴィア孔底面に露出した下層金属配線の清
浄化処理を行う。これは、ヴィア孔底面に露出した下層
金属配線には金属の自然酸化膜等が形成されているの
で、この自然酸化膜を除去せずにこのままヴィアプラグ
を形成すると、下層金属配線とヴィアプラグとの界面の
接触抵抗が増加する等の弊害が生ずるからである。
するのに先立って、塩素系ガスを用いたプラズマエッチ
ングにより、ヴィア孔底面に露出した下層金属配線の清
浄化処理を行う。これは、ヴィア孔底面に露出した下層
金属配線には金属の自然酸化膜等が形成されているの
で、この自然酸化膜を除去せずにこのままヴィアプラグ
を形成すると、下層金属配線とヴィアプラグとの界面の
接触抵抗が増加する等の弊害が生ずるからである。
【０００６】
【発明が解決しようとする課題】しかし、塩素系ガスを
用いたプラズマエッチングにより清浄化処理を行った場
合には、基板表面に塩素が残留したり、塩化Ａｌ等の化
合物が発生し、これが基板表面に付着したり、絶縁膜表
面に原子の一部が塩素原子と置換して塩素や塩素化合物
等の不純物が混入したりすることがある。このような残
留塩素や化合物が多いと、その後に行われるＣＶＤ法に
よる金属堆積において良好な選択性が得られず、ヴィア
孔に金属を十分に埋め込むことができない。また、これ
らの化合物によって下層金属配線とヴィアプラグとの接
触抵抗の増加による配線抵抗の増大を招いたり、さらに
は残留塩素によるＡｌ金属配線等の腐食が生じ、金属配
線の信頼性の低下が引き起こされることになる。
用いたプラズマエッチングにより清浄化処理を行った場
合には、基板表面に塩素が残留したり、塩化Ａｌ等の化
合物が発生し、これが基板表面に付着したり、絶縁膜表
面に原子の一部が塩素原子と置換して塩素や塩素化合物
等の不純物が混入したりすることがある。このような残
留塩素や化合物が多いと、その後に行われるＣＶＤ法に
よる金属堆積において良好な選択性が得られず、ヴィア
孔に金属を十分に埋め込むことができない。また、これ
らの化合物によって下層金属配線とヴィアプラグとの接
触抵抗の増加による配線抵抗の増大を招いたり、さらに
は残留塩素によるＡｌ金属配線等の腐食が生じ、金属配
線の信頼性の低下が引き起こされることになる。
【０００７】そこで、本発明は、このような問題点を解
決した多層配線構造の半導体装置を提供することを目的
とする。
決した多層配線構造の半導体装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、基板上の金属を堆積させようとする所
望の領域を塩素系ガスを用いたプラズマエッチングによ
り清浄化処理する清浄化処理工程と、原料ガスを供給
し、所望の領域に化学気相成長法によって金属を堆積さ
せて金属膜を形成する金属膜堆積工程とを有する薄膜形
成方法において、清浄化処理工程の前に、基板を加熱処
理する加熱処理工程をさらに有することを特徴とする。
めに、本発明は、基板上の金属を堆積させようとする所
望の領域を塩素系ガスを用いたプラズマエッチングによ
り清浄化処理する清浄化処理工程と、原料ガスを供給
し、所望の領域に化学気相成長法によって金属を堆積さ
せて金属膜を形成する金属膜堆積工程とを有する薄膜形
成方法において、清浄化処理工程の前に、基板を加熱処
理する加熱処理工程をさらに有することを特徴とする。
【０００９】上記問題点を解決するために、本発明は、
基板上の金属を堆積させようとする所望の領域を塩素系
ガスを用いたプラズマエッチングにより清浄化処理する
清浄化処理工程と、原料ガスを供給し、所望の領域に化
学気相成長法によって金属を堆積させて金属膜を形成す
る金属膜堆積工程とを有する薄膜形成方法において、清
浄化処理工程の前に、基板を不活性ガス雰囲気あるいは
水素ガス雰囲気中でプラズマ放電に晒すプラズマ処理工
程をさらに有することを特徴とする。
基板上の金属を堆積させようとする所望の領域を塩素系
ガスを用いたプラズマエッチングにより清浄化処理する
清浄化処理工程と、原料ガスを供給し、所望の領域に化
学気相成長法によって金属を堆積させて金属膜を形成す
る金属膜堆積工程とを有する薄膜形成方法において、清
浄化処理工程の前に、基板を不活性ガス雰囲気あるいは
水素ガス雰囲気中でプラズマ放電に晒すプラズマ処理工
程をさらに有することを特徴とする。
【００１０】
【００１１】
【００１２】
【作用】上記、請求項１の方法によれば、塩素系ガスを
用いたプラズマエッチングにより基板を清浄化処理する
前に、加熱処理を行うので、基板表面に付着した水分や
不純物を除去することができる。このため、プラズマエ
ッチング時に塩化物などの不純物がほとんど生じない。
用いたプラズマエッチングにより基板を清浄化処理する
前に、加熱処理を行うので、基板表面に付着した水分や
不純物を除去することができる。このため、プラズマエ
ッチング時に塩化物などの不純物がほとんど生じない。
【００１３】上記、請求項２の方法によれば、塩素系ガ
スを用いたプラズマエッチングにより基板を清浄化処理
する前に、不活性ガスや水素ガス雰囲気中でプラズマ放
電に晒すので、基板表面に付着した水分や不純物を除去
することができる。このため、プラズマエッチング時に
塩化物などの不純物がほとんど生じない。
スを用いたプラズマエッチングにより基板を清浄化処理
する前に、不活性ガスや水素ガス雰囲気中でプラズマ放
電に晒すので、基板表面に付着した水分や不純物を除去
することができる。このため、プラズマエッチング時に
塩化物などの不純物がほとんど生じない。
【００１４】
【００１５】
【００１６】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。
ついて説明する。
【００１７】図１及び図２に基づいて本発明の第１実施
例に係る半導体装置の製造方法について説明する。ま
ず、図１（ａ）に示すように、Ｓｉ基板１０の表面に下
地絶縁膜２０を形成し、この下地絶縁膜２０上にスパッ
タ法でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積
させ、Ａｌ合金膜３１を形成する。次に、Ａｌ合金膜３
１を所定の配線パターンに加工して下層金属配線３０を
形成する。配線パターンの形成は、露光装置を用いてレ
ジストパターンを形成した後、塩素系のガスを用いたプ
ラズマエッチングであるＲＩＥ（リアクティブ・イオン
・エッチング）によってなされる。次に、図１（ｂ）に
示すように、下層金属配線３０の形成された下地絶縁膜
２０上に膜厚１μｍの層間絶縁膜４０を形成する。この
層間絶縁膜４０は、プラズマＣＶＤ法によってＳｉＯ2
を堆積させてＳｉＯ2 膜を形成し、ＳＯＧ（Ｓｐｉｎ
ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜を形成し、必要
な温度で加熱処理を行うことによって形成される。その
後、再びプラズマＣＶＤ法によってＳｉＯ2 を堆積させ
てＳｉＯ2 膜を形成する。
例に係る半導体装置の製造方法について説明する。ま
ず、図１（ａ）に示すように、Ｓｉ基板１０の表面に下
地絶縁膜２０を形成し、この下地絶縁膜２０上にスパッ
タ法でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積
させ、Ａｌ合金膜３１を形成する。次に、Ａｌ合金膜３
１を所定の配線パターンに加工して下層金属配線３０を
形成する。配線パターンの形成は、露光装置を用いてレ
ジストパターンを形成した後、塩素系のガスを用いたプ
ラズマエッチングであるＲＩＥ（リアクティブ・イオン
・エッチング）によってなされる。次に、図１（ｂ）に
示すように、下層金属配線３０の形成された下地絶縁膜
２０上に膜厚１μｍの層間絶縁膜４０を形成する。この
層間絶縁膜４０は、プラズマＣＶＤ法によってＳｉＯ2
を堆積させてＳｉＯ2 膜を形成し、ＳＯＧ（Ｓｐｉｎ
ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜を形成し、必要
な温度で加熱処理を行うことによって形成される。その
後、再びプラズマＣＶＤ法によってＳｉＯ2 を堆積させ
てＳｉＯ2 膜を形成する。
【００１８】次に、層間絶縁膜４０の上にフォトマスク
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたＲＩＥによって図１
（ｃ）に示すように、層間絶縁膜４０にヴィア孔５０を
形成する。次に、レジスト除去後、ヴィア孔５０の形成
されたＳｉ基板１０を、真空中で４００℃の熱を６０分
間加えて加熱する。この熱処理によって水分及び不純物
が除去される。この熱処理はＲＩＥ室、ＣＶＤ室又は搬
送室のいずれで行ってもよい。このように水分や不純物
を除去しておくと、ＲＩＥを行った際に生じる塩化物等
の発生を抑制することができ、この後に行われるＲＩＥ
を安定化して行うことができる。なお、本実施例におい
てはこの熱処理を真空中で行っているが、真空中で行う
変わりに水素ガス雰囲気中、窒素ガス雰囲気中、アルゴ
ンガス等の不活性ガス雰囲気中で行ってもよい。また、
このとき熱処理の代わりにＡｒ等の不活性ガス雰囲気中
又は水素ガス雰囲気中で行うプラズマ放電に晒しても同
様の効果が得られる。
をセットし、露光装置を用いてレジストパターンを形成
した後、フッ素系のガスを用いたＲＩＥによって図１
（ｃ）に示すように、層間絶縁膜４０にヴィア孔５０を
形成する。次に、レジスト除去後、ヴィア孔５０の形成
されたＳｉ基板１０を、真空中で４００℃の熱を６０分
間加えて加熱する。この熱処理によって水分及び不純物
が除去される。この熱処理はＲＩＥ室、ＣＶＤ室又は搬
送室のいずれで行ってもよい。このように水分や不純物
を除去しておくと、ＲＩＥを行った際に生じる塩化物等
の発生を抑制することができ、この後に行われるＲＩＥ
を安定化して行うことができる。なお、本実施例におい
てはこの熱処理を真空中で行っているが、真空中で行う
変わりに水素ガス雰囲気中、窒素ガス雰囲気中、アルゴ
ンガス等の不活性ガス雰囲気中で行ってもよい。また、
このとき熱処理の代わりにＡｒ等の不活性ガス雰囲気中
又は水素ガス雰囲気中で行うプラズマ放電に晒しても同
様の効果が得られる。
【００１９】次に、このＳｉ基板１０を大気に晒さない
ようにＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系
ガスを用いたＲＩＥによりヴィア孔５０底部に露出した
下層金属配線３０（Ａｌ合金膜）の清浄化処理を行う。
このとき塩素系ガスとしては、ＢＣｌ3 とＡｒとの混合
ガスを用いる。また、ＲＩＥを行うときの条件は、ＢＣ
ｌ3 とＡｒとの分圧比は１対１の割合であり、気圧は全
圧１００ｍＴｏｒｒ、プラズマ電力は０．０５Ｗ／ｃｍ
3 程度、エッチングに要する時間は１０分間である。な
お、ここでＢＣｌ3 の分圧は７０ｍＴｏｒｒ以上で、か
つ、Ａｒの分圧は１００ｍＴｏｒｒ以下となる範囲が望
ましい。このような条件下でＲＩＥを行うことが、その
後に行うＣＶＤ法による選択堆積を可能にするために重
要である。この清浄化処理を行うのは、ヴィア孔５０底
部に露出した下層金属配線３０の表面には、ヴィア孔を
穿設する際に行うフッ素系のＲＩＥを行った際及びＲＩ
Ｅの後に大気に曝した際に堆積物やアルミナ膜等が付着
し、これらの堆積物やアルミナ膜はＣＶＤ法におけるＡ
ｌ堆積を阻害するため除去する必要があるからである。
ようにＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系
ガスを用いたＲＩＥによりヴィア孔５０底部に露出した
下層金属配線３０（Ａｌ合金膜）の清浄化処理を行う。
このとき塩素系ガスとしては、ＢＣｌ3 とＡｒとの混合
ガスを用いる。また、ＲＩＥを行うときの条件は、ＢＣ
ｌ3 とＡｒとの分圧比は１対１の割合であり、気圧は全
圧１００ｍＴｏｒｒ、プラズマ電力は０．０５Ｗ／ｃｍ
3 程度、エッチングに要する時間は１０分間である。な
お、ここでＢＣｌ3 の分圧は７０ｍＴｏｒｒ以上で、か
つ、Ａｒの分圧は１００ｍＴｏｒｒ以下となる範囲が望
ましい。このような条件下でＲＩＥを行うことが、その
後に行うＣＶＤ法による選択堆積を可能にするために重
要である。この清浄化処理を行うのは、ヴィア孔５０底
部に露出した下層金属配線３０の表面には、ヴィア孔を
穿設する際に行うフッ素系のＲＩＥを行った際及びＲＩ
Ｅの後に大気に曝した際に堆積物やアルミナ膜等が付着
し、これらの堆積物やアルミナ膜はＣＶＤ法におけるＡ
ｌ堆積を阻害するため除去する必要があるからである。
【００２０】次に、このように処理したＳｉ基板を真空
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨ（ＡｌＨ（ＣＨ3 ）2 ：Ｄｉｍｅｔｈｙ
ｌ−ａｌｍｉｎｉｕｍ−ｈｙｄｒｉｄｅ）のガスと、水
素とを原料とする熱ＣＶＤ法でヴィア孔５０内にのみ底
面から選択的にＡｌを堆積させることによって図１
（ｄ）に示すように、ヴィア孔５０内にヴィアプラグ５
１を形成する。このときのＣＶＤを行う条件は、水素ガ
ス流量５００ｓｃｃｍ、ＤＭＡＨの分圧は０．１５Ｔｏ
ｒｒ、バブリング温度５０℃で行う。なお、この成膜を
行うＣＶＤ反応容器内の全圧は２．０Ｔｏｒｒ、基板温
度２１０℃である。
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨ（ＡｌＨ（ＣＨ3 ）2 ：Ｄｉｍｅｔｈｙ
ｌ−ａｌｍｉｎｉｕｍ−ｈｙｄｒｉｄｅ）のガスと、水
素とを原料とする熱ＣＶＤ法でヴィア孔５０内にのみ底
面から選択的にＡｌを堆積させることによって図１
（ｄ）に示すように、ヴィア孔５０内にヴィアプラグ５
１を形成する。このときのＣＶＤを行う条件は、水素ガ
ス流量５００ｓｃｃｍ、ＤＭＡＨの分圧は０．１５Ｔｏ
ｒｒ、バブリング温度５０℃で行う。なお、この成膜を
行うＣＶＤ反応容器内の全圧は２．０Ｔｏｒｒ、基板温
度２１０℃である。
【００２１】このようにしてすべてのヴィア孔５０にＡ
ｌが完全に埋まるまでＡｌ薄膜の堆積を行った。そし
て、この後絶縁膜の表面を検査したところＡｌの堆積は
全く見られなかった。
ｌが完全に埋まるまでＡｌ薄膜の堆積を行った。そし
て、この後絶縁膜の表面を検査したところＡｌの堆積は
全く見られなかった。
【００２２】次に、ヴィアプラグ５１上面及び層間絶縁
膜４０上にスパッタ法でＡｌを４００ないし１０００ｎ
ｍの膜厚に堆積させＡｌ合金膜を形成し、上述した下層
金属配線３０を形成するときと同様の方法を用いて、図
１（ｅ）に示すように、上層金属配線６０を形成して、
多層配線構造の半導体装置を製造する。
膜４０上にスパッタ法でＡｌを４００ないし１０００ｎ
ｍの膜厚に堆積させＡｌ合金膜を形成し、上述した下層
金属配線３０を形成するときと同様の方法を用いて、図
１（ｅ）に示すように、上層金属配線６０を形成して、
多層配線構造の半導体装置を製造する。
【００２３】本発明のヴィア構造を使用した半導体装置
を完成するまでには、ヴィアプラグ５１形成後に表面保
護膜の形成や、プロセスダメージを除去するための熱処
理等が行われる。
を完成するまでには、ヴィアプラグ５１形成後に表面保
護膜の形成や、プロセスダメージを除去するための熱処
理等が行われる。
【００２４】さらに、Ｓｉ基板１０内および表面には拡
散層、ゲート電極等の半導体装置として必要な構造が形
成されている。下地絶縁膜２０の必要な位置にはコンタ
クト孔が存在し、下層金属配線３０と、拡散層もしくは
ゲート電極あるいはその他の構造とを接続するコンタク
ト構造が形成されている。金属配線等と絶縁膜との間に
は、必要に応じてＷ等を用いた反射防止膜やＴｉＮ等を
用いたバリアメタルが形成されている。また、上層金属
配線６０上にさらに新たな層間絶縁膜４０および金属配
線をそれぞれ１層もしくはそれ以上積層することもでき
る。次に、本発明の第２実施例に係る半導体装置の製造
方法について説明する。まず、Ｓｉ基板の表面に下地絶
縁膜を形成し、この下地絶縁膜上にスパッタ法でＡｌ合
金を３００ないし８００ｎｍの膜厚に堆積させ、Ａｌ合
金膜を形成する。次に、Ａｌ合金膜を所定の配線パター
ンに加工して下層金属配線を形成する。配線パターンの
形成は、露光装置を用いてレジストパターンを形成した
後、塩素系のガスを用いたＲＩＥによってなされる。次
に、下層金属配線の形成された下地絶縁膜上に膜厚１μ
ｍの層間絶縁膜を形成する。この層間絶縁膜は、上記第
１実施例と同様にして形成される。次に、層間絶縁膜の
上にフォトマスクをセットし、露光装置を用いてレジス
トパターンを形成した後、フッ素系のガスを用いたＲＩ
Ｅによって、層間絶縁膜にヴィア孔を形成する。次に、
レジスト除去後、このＳｉ基板を大気に晒さないように
ＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガスを
用いたＲＩＥによりヴィア孔底部に露出した下層金属配
線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素系
ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用いる。
また、ＲＩＥを行うときの条件は、上記第１実施例と同
様である。この清浄化処理を行う理由についても、上記
第１実施例と同様である。
散層、ゲート電極等の半導体装置として必要な構造が形
成されている。下地絶縁膜２０の必要な位置にはコンタ
クト孔が存在し、下層金属配線３０と、拡散層もしくは
ゲート電極あるいはその他の構造とを接続するコンタク
ト構造が形成されている。金属配線等と絶縁膜との間に
は、必要に応じてＷ等を用いた反射防止膜やＴｉＮ等を
用いたバリアメタルが形成されている。また、上層金属
配線６０上にさらに新たな層間絶縁膜４０および金属配
線をそれぞれ１層もしくはそれ以上積層することもでき
る。次に、本発明の第２実施例に係る半導体装置の製造
方法について説明する。まず、Ｓｉ基板の表面に下地絶
縁膜を形成し、この下地絶縁膜上にスパッタ法でＡｌ合
金を３００ないし８００ｎｍの膜厚に堆積させ、Ａｌ合
金膜を形成する。次に、Ａｌ合金膜を所定の配線パター
ンに加工して下層金属配線を形成する。配線パターンの
形成は、露光装置を用いてレジストパターンを形成した
後、塩素系のガスを用いたＲＩＥによってなされる。次
に、下層金属配線の形成された下地絶縁膜上に膜厚１μ
ｍの層間絶縁膜を形成する。この層間絶縁膜は、上記第
１実施例と同様にして形成される。次に、層間絶縁膜の
上にフォトマスクをセットし、露光装置を用いてレジス
トパターンを形成した後、フッ素系のガスを用いたＲＩ
Ｅによって、層間絶縁膜にヴィア孔を形成する。次に、
レジスト除去後、このＳｉ基板を大気に晒さないように
ＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガスを
用いたＲＩＥによりヴィア孔底部に露出した下層金属配
線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素系
ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用いる。
また、ＲＩＥを行うときの条件は、上記第１実施例と同
様である。この清浄化処理を行う理由についても、上記
第１実施例と同様である。
【００２５】次に、水素ガス雰囲気（５×１０-5Ｔｏｒ
ｒ）中で４００℃の熱を３０分間加えて加熱する。この
熱処理によってＲＩＥを行った際に生じた塩化物等の不
純物が昇華除去される。この熱処理はＲＩＥ室、ＣＶＤ
室又は搬送室のいずれで行ってもよい。但し、熱処理に
よって不純物が昇華するため、これらの部屋とは別に熱
処理室を設けることが望ましい。このように熱処理室を
設ければ昇華された残留塩素などの汚染物により各部屋
が汚染されることがない。また、このとき熱処理を行う
温度は３００℃以上であることが望ましい。なお、この
とき熱処理の代わりにＡｒ等の不活性ガス又は水素ガス
雰囲気中で行うプラズマ放電に晒しても同様の効果が得
られる。
ｒ）中で４００℃の熱を３０分間加えて加熱する。この
熱処理によってＲＩＥを行った際に生じた塩化物等の不
純物が昇華除去される。この熱処理はＲＩＥ室、ＣＶＤ
室又は搬送室のいずれで行ってもよい。但し、熱処理に
よって不純物が昇華するため、これらの部屋とは別に熱
処理室を設けることが望ましい。このように熱処理室を
設ければ昇華された残留塩素などの汚染物により各部屋
が汚染されることがない。また、このとき熱処理を行う
温度は３００℃以上であることが望ましい。なお、この
とき熱処理の代わりにＡｒ等の不活性ガス又は水素ガス
雰囲気中で行うプラズマ放電に晒しても同様の効果が得
られる。
【００２６】次に、このように処理したＳｉ基板を真空
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
【００２７】このようにしてすべてのヴィア孔にＡｌが
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
【００２８】次に、ヴィアプラグ上面及ぶ層間絶縁膜上
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて上層金属配線を形
成して、多層配線構造の半導体装置を製造する。
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて上層金属配線を形
成して、多層配線構造の半導体装置を製造する。
【００２９】なお、Ｓｉ基板内及び表面に半導体装置と
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
【００３０】次に、本発明の第３実施例に係る半導体装
置の製造方法について説明する。まず、Ｓｉ基板の表面
に下地絶縁膜を形成し、この下地絶縁膜上にスパッタ法
でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積さ
せ、Ａｌ合金膜を形成する。次に、Ａｌ合金膜を所定の
配線パターンに加工して下層金属配線を形成する。配線
パターンの形成は、露光装置を用いてレジストパターン
を形成した後、塩素系のガスを用いたＲＩＥによってな
される。次に、下層金属配線の形成された下地絶縁膜上
に膜厚１μｍの層間絶縁膜を形成するこの層間絶縁膜
は、上記第１実施例と同様にして形成される。次に、層
間絶縁膜の上にフォトマスクをセットし、露光装置を用
いてレジストパターンを形成した後、フッ素系のガスを
用いたＲＩＥによって層間絶縁膜にヴィア孔を形成す
る。次に、レジスト除去後、ヴィア孔の形成されたＳｉ
基板を、真空中で４００℃の熱を６０分間加えて加熱す
る。この熱処理によって水分及び不純物が除去される。
このように水分や不純物を除去しておくと、ＲＩＥを行
った際に生じる塩化物等の不純物の発生も抑制すること
ができ、この後に行われるＲＩＥを安定化して行うこと
ができる。なお、本実施例においてはこの熱処理を真空
中で行っているが、真空中で行う変わりに水素ガス雰囲
気中、窒素ガス雰囲気中、アルゴンガス等の不活性ガス
雰囲気中で行ってもよい。また、このとき熱処理の代わ
りにＡｒ等の不活性ガス又は水素ガス雰囲気中で行うプ
ラズマ放電に晒しても同様の効果が得られる。
置の製造方法について説明する。まず、Ｓｉ基板の表面
に下地絶縁膜を形成し、この下地絶縁膜上にスパッタ法
でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積さ
せ、Ａｌ合金膜を形成する。次に、Ａｌ合金膜を所定の
配線パターンに加工して下層金属配線を形成する。配線
パターンの形成は、露光装置を用いてレジストパターン
を形成した後、塩素系のガスを用いたＲＩＥによってな
される。次に、下層金属配線の形成された下地絶縁膜上
に膜厚１μｍの層間絶縁膜を形成するこの層間絶縁膜
は、上記第１実施例と同様にして形成される。次に、層
間絶縁膜の上にフォトマスクをセットし、露光装置を用
いてレジストパターンを形成した後、フッ素系のガスを
用いたＲＩＥによって層間絶縁膜にヴィア孔を形成す
る。次に、レジスト除去後、ヴィア孔の形成されたＳｉ
基板を、真空中で４００℃の熱を６０分間加えて加熱す
る。この熱処理によって水分及び不純物が除去される。
このように水分や不純物を除去しておくと、ＲＩＥを行
った際に生じる塩化物等の不純物の発生も抑制すること
ができ、この後に行われるＲＩＥを安定化して行うこと
ができる。なお、本実施例においてはこの熱処理を真空
中で行っているが、真空中で行う変わりに水素ガス雰囲
気中、窒素ガス雰囲気中、アルゴンガス等の不活性ガス
雰囲気中で行ってもよい。また、このとき熱処理の代わ
りにＡｒ等の不活性ガス又は水素ガス雰囲気中で行うプ
ラズマ放電に晒しても同様の効果が得られる。
【００３１】次に、このＳｉ基板を大気に晒さないよう
にＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガス
を用いたＲＩＥによりヴィア孔底部に露出した下層金属
配線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素
系ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用い
る。また、ＲＩＥを行うときの条件は、上記第１実施例
と同様である。この清浄化処理を行う理由についても、
上記第１実施例と同様である。
にＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガス
を用いたＲＩＥによりヴィア孔底部に露出した下層金属
配線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素
系ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用い
る。また、ＲＩＥを行うときの条件は、上記第１実施例
と同様である。この清浄化処理を行う理由についても、
上記第１実施例と同様である。
【００３２】次に、大気に晒すことなく、水素ガス雰囲
気（５×１０-5Ｔｏｒｒ）中で４００℃の熱を６０分間
加えて加熱する。この熱処理によってＲＩＥを行った際
に生じた塩化物等の不純物が昇華除去される。このとき
熱処理を行う温度は３００℃以上であることが望まし
い。なお、このとき熱処理の代わりにＡｒ等の不活性ガ
ス又は水素ガス雰囲気中で行うプラズマ放電に晒しても
同様の効果が得られる。
気（５×１０-5Ｔｏｒｒ）中で４００℃の熱を６０分間
加えて加熱する。この熱処理によってＲＩＥを行った際
に生じた塩化物等の不純物が昇華除去される。このとき
熱処理を行う温度は３００℃以上であることが望まし
い。なお、このとき熱処理の代わりにＡｒ等の不活性ガ
ス又は水素ガス雰囲気中で行うプラズマ放電に晒しても
同様の効果が得られる。
【００３３】次に、このように処理したＳｉ基板を真空
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
【００３４】このようにしてすべてのヴィア孔にＡｌが
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
【００３５】次に、ヴィアプラグ上面及ぶ層間絶縁膜上
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて、上層金属配線を
形成して、多層配線構造の半導体装置を製造する。
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて、上層金属配線を
形成して、多層配線構造の半導体装置を製造する。
【００３６】なお、Ｓｉ基板内及び表面に半導体装置と
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
【００３７】次に、本発明の第４実施例に係る半導体装
置の製造方法について説明する。まず、Ｓｉ基板の表面
に下地絶縁膜を形成し、この下地絶縁膜上にスパッタ法
でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積さ
せ、Ａｌ合金膜を形成する。次に、Ａｌ合金膜を所定の
配線パターンに加工して下層金属配線を形成する。配線
パターンの形成は、露光装置を用いてレジストパターン
を形成した後、塩素系のガスを用いたＲＩＥによってな
される。次に、下層金属配線の形成された下地絶縁膜上
に膜厚１μｍの層間絶縁膜を形成するこの層間絶縁膜
は、上記第１実施例と同様にして形成される。次に、層
間絶縁膜の上にフォトマスクをセットし、露光装置を用
いてレジストパターンを形成した後、フッ素系のガスを
用いたＲＩＥによって層間絶縁膜にヴィア孔を形成す
る。次に、レジスト除去後、ヴィア孔の形成されたＳｉ
基板を、アルゴンガス雰囲気中でプラズマ放電に晒す。
なお、このプラズマ処理はアルゴンガスの代わりに他の
不活性ガスや、水素ガス雰囲気中で行ってもよい。
置の製造方法について説明する。まず、Ｓｉ基板の表面
に下地絶縁膜を形成し、この下地絶縁膜上にスパッタ法
でＡｌ合金を３００ないし８００ｎｍの膜厚に堆積さ
せ、Ａｌ合金膜を形成する。次に、Ａｌ合金膜を所定の
配線パターンに加工して下層金属配線を形成する。配線
パターンの形成は、露光装置を用いてレジストパターン
を形成した後、塩素系のガスを用いたＲＩＥによってな
される。次に、下層金属配線の形成された下地絶縁膜上
に膜厚１μｍの層間絶縁膜を形成するこの層間絶縁膜
は、上記第１実施例と同様にして形成される。次に、層
間絶縁膜の上にフォトマスクをセットし、露光装置を用
いてレジストパターンを形成した後、フッ素系のガスを
用いたＲＩＥによって層間絶縁膜にヴィア孔を形成す
る。次に、レジスト除去後、ヴィア孔の形成されたＳｉ
基板を、アルゴンガス雰囲気中でプラズマ放電に晒す。
なお、このプラズマ処理はアルゴンガスの代わりに他の
不活性ガスや、水素ガス雰囲気中で行ってもよい。
【００３８】次に、プラズマエッチングされたＳｉ基板
を、真空中で４００℃の熱を６０分間加えて加熱する。
なお、本実施例においてはこの熱処理を真空中で行って
いるが、真空中で行う変わりに水素ガス雰囲気中、窒素
ガス等の不活性ガス雰囲気中で行ってもよい。このプラ
ズマ処理及び熱処理によって水分及び不純物が除去され
る。このように水分や不純物を除去しておくと、ＲＩＥ
を行った際に生じる塩化物等の不純物の発生も抑制する
ことができ、この後に行われるＲＩＥが安定化して行う
ことができる。
を、真空中で４００℃の熱を６０分間加えて加熱する。
なお、本実施例においてはこの熱処理を真空中で行って
いるが、真空中で行う変わりに水素ガス雰囲気中、窒素
ガス等の不活性ガス雰囲気中で行ってもよい。このプラ
ズマ処理及び熱処理によって水分及び不純物が除去され
る。このように水分や不純物を除去しておくと、ＲＩＥ
を行った際に生じる塩化物等の不純物の発生も抑制する
ことができ、この後に行われるＲＩＥが安定化して行う
ことができる。
【００３９】次に、このＳｉ基板を大気に晒さないよう
にＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガス
を用いたＲＩＥによりヴィア孔底部に露出した下層金属
配線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素
系ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用い
る。また、ＲＩＥを行うときの条件は、上記第１実施例
と同様である。この清浄化処理を行う理由についても、
上記第１実施例と同様である。
にＲＩＥ室に真空搬送する。このＲＩＥ室で塩素系ガス
を用いたＲＩＥによりヴィア孔底部に露出した下層金属
配線（Ａｌ合金膜）の清浄化処理を行う。このとき塩素
系ガスとしては、ＢＣｌ3 とＡｒとの混合ガスを用い
る。また、ＲＩＥを行うときの条件は、上記第１実施例
と同様である。この清浄化処理を行う理由についても、
上記第１実施例と同様である。
【００４０】次に、大気に晒すことなく、水素ガス雰囲
気中でプラズマ放電に晒す。このプラズマ処理で、水素
ガスの代わりにアルゴン等の不活性ガスを用いてよい。
気中でプラズマ放電に晒す。このプラズマ処理で、水素
ガスの代わりにアルゴン等の不活性ガスを用いてよい。
【００４１】次に、水素ガス雰囲気（５×１０-5Ｔｏｒ
ｒ）中で４００℃の熱を６０分間加えて加熱する。この
とき熱処理を行う温度は３００℃以上であることが望ま
しい。なお、水素ガスを用いてプラズマ処理を行なう
際、同時に４００℃の加熱を行なってもよい。
ｒ）中で４００℃の熱を６０分間加えて加熱する。この
とき熱処理を行う温度は３００℃以上であることが望ま
しい。なお、水素ガスを用いてプラズマ処理を行なう
際、同時に４００℃の加熱を行なってもよい。
【００４２】このプラズマ処理及び熱処理によってヴィ
ア孔を穿設した際の塩素系ＲＩＥによって生じた塩化物
等の不純物が昇華除去される。
ア孔を穿設した際の塩素系ＲＩＥによって生じた塩化物
等の不純物が昇華除去される。
【００４３】次に、このように処理したＳｉ基板を真空
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
中で搬送しＣＶＤ室に搬入した。なお、Ｓｉ基板を搬送
する際の真空状態は５×１０-7Ｔｏｒｒ以下の気圧であ
ることが望ましい。そして、このＣＶＤ室で、Ａｌ原料
であるＤＭＡＨのガスと、水素とを原料とする熱ＣＶＤ
法でヴィア孔内にのみ底面から選択的にＡｌを堆積させ
ることによって、ヴィア孔内にヴィアプラグを形成す
る。このときのＣＶＤを行う条件は、上記第１実施例と
同様である。
【００４４】このようにしてすべてのヴィア孔にＡｌが
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
完全に埋まるまでＡｌ薄膜の堆積を行った。そして、こ
の後絶縁膜の表面を検査したところＡｌの堆積は全く見
られなかった。
【００４５】次に、ヴィアプラグ上面及ぶ層間絶縁膜上
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて、上層金属配線を
形成して、多層配線構造の半導体装置を製造する。
にスパッタ法でＡｌを４００ないし１０００ｎｍの膜厚
に堆積させＡｌ合金膜を形成し、上述した下層金属配線
を形成するときと同様の方法を用いて、上層金属配線を
形成して、多層配線構造の半導体装置を製造する。
【００４６】なお、Ｓｉ基板内及び表面に半導体装置と
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
して必要な構造が形成されている点等については上記の
第１実施例の場合と同じである。
【００４７】以上、本発明の上記の第１実施例から第４
実施例までの方法によってえられた半導体装置において
は、いずれの場合も０．５μｍ径のヴィア孔のヴィア抵
抗は０．３Ω以下という非常に低い値が得られ、このこ
とから非常に信頼性の高い配線が形成されたことが分か
る。
実施例までの方法によってえられた半導体装置において
は、いずれの場合も０．５μｍ径のヴィア孔のヴィア抵
抗は０．３Ω以下という非常に低い値が得られ、このこ
とから非常に信頼性の高い配線が形成されたことが分か
る。
【００４８】また、本実施例で示したＡｌ配線構造のほ
かに、例えば積層配線やＴｉＮなどの反射防止膜がＡｌ
配線上に形成されている場合にも、本発明が有効に適用
できることはいうまでもない。
かに、例えば積層配線やＴｉＮなどの反射防止膜がＡｌ
配線上に形成されている場合にも、本発明が有効に適用
できることはいうまでもない。
【００４９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、塩素系ガスを用いたプラズマエッチングにより
基板を清浄化処理する前に、加熱処理又はプラズマ処理
を行うので、基板表面に付着した水分や不純物を除去す
ることができる。このため、プラズマエッチング時に塩
化物等の不純物がほとんど生じないので、清浄化のため
のプラズマエッチングを安定して行うことができる。
よれば、塩素系ガスを用いたプラズマエッチングにより
基板を清浄化処理する前に、加熱処理又はプラズマ処理
を行うので、基板表面に付着した水分や不純物を除去す
ることができる。このため、プラズマエッチング時に塩
化物等の不純物がほとんど生じないので、清浄化のため
のプラズマエッチングを安定して行うことができる。
【００５０】
【００５１】従って、残留塩素や不純物が殆どないた
め、その後に行われるＣＶＤ法による金属堆積において
良好な選択性がえられ、また、ヴィア孔に金属を十分に
埋め込むこともできる。
め、その後に行われるＣＶＤ法による金属堆積において
良好な選択性がえられ、また、ヴィア孔に金属を十分に
埋め込むこともできる。
【００５２】また、残留塩素が殆どないので、配線抵抗
は増加せず、また、残留塩素による配線腐食等も生じな
いため、金属配線の信頼性も向上する。
は増加せず、また、残留塩素による配線腐食等も生じな
いため、金属配線の信頼性も向上する。
【図１】本発明の第１実施例に係る半導体装置の各製造
工程を示した説明図である。
工程を示した説明図である。
１０…Ｓｉ基板、２０…下地絶縁膜、３０…下層金属配
線、４０…層間絶縁膜、５０…ヴィア孔、５１…ヴィア
プラグ、６０…上層金属配線
線、４０…層間絶縁膜、５０…ヴィア孔、５１…ヴィア
プラグ、６０…上層金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 英一 千葉県千葉市中央区川崎町１番地 川崎 製鉄株式会社 技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎 製鉄株式会社 技術研究本部内 (56)参考文献 特開 平４−286115（ＪＰ，Ａ) 特開 平２−63118（ＪＰ，Ａ) 特開 平５−62957（ＪＰ，Ａ) 特開 平６−29264（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/285 H01L 21/304 645
Claims (4)
- 【請求項１】 基板上の金属を堆積させようとする所望
の領域を塩素系ガスを用いたプラズマエッチングにより
清浄化処理する清浄化処理工程と、原料ガスを供給し、
前記所望の領域に化学気相成長法によって金属を堆積さ
せて金属膜を形成する金属膜堆積工程とを有する薄膜形
成方法において、 前記清浄化処理工程の前に、前記清浄化処理工程で生成
される塩化物の発生を抑制するために前記基板を加熱処
理する加熱処理工程をさらに有することを特徴とする薄
膜形成方法。 - 【請求項２】 基板上の金属を堆積させようとする所望
の領域を塩素系ガスを用いたプラズマエッチングにより
清浄化処理する清浄化処理工程と、原料ガスを供給し、
前記所望の領域に化学気相成長法によって金属を堆積さ
せて金属膜を形成する金属膜堆積工程とを有する薄膜形
成方法において、 前記清浄化処理工程の前に、前記基板を不活性ガス雰囲
気あるいは水素ガス雰囲気中でプラズマ放電に晒すプラ
ズマ処理工程をさらに有することを特徴とする薄膜形成
方法。 - 【請求項３】 前記加熱処理工程もしくはプラズマ処理
工程の後、前記基板を大気に晒すことなく前記清浄化処
理工程を実施することを特徴とする請求項１または２に
記載の薄膜形成方法。 - 【請求項４】 前記所望の領域は、ヴィア孔底部に露出
した下層金属配線の表面であることを特徴とする請求項
１または２に記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088093A JP3270196B2 (ja) | 1993-06-11 | 1993-06-11 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14088093A JP3270196B2 (ja) | 1993-06-11 | 1993-06-11 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349791A JPH06349791A (ja) | 1994-12-22 |
| JP3270196B2 true JP3270196B2 (ja) | 2002-04-02 |
Family
ID=15278918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14088093A Expired - Fee Related JP3270196B2 (ja) | 1993-06-11 | 1993-06-11 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3270196B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2836529B2 (ja) * | 1995-04-27 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4057198B2 (ja) * | 1999-08-13 | 2008-03-05 | 東京エレクトロン株式会社 | 処理装置及び処理方法 |
| JP3688650B2 (ja) | 2002-03-26 | 2005-08-31 | 株式会社東芝 | 電子デバイスの製造方法 |
| JP4620964B2 (ja) * | 2004-04-20 | 2011-01-26 | パナソニック株式会社 | 金属膜のパターン形成方法 |
| US8227344B2 (en) * | 2010-02-26 | 2012-07-24 | Tokyo Electron Limited | Hybrid in-situ dry cleaning of oxidized surface layers |
| JP2016092347A (ja) * | 2014-11-11 | 2016-05-23 | 株式会社ディスコ | エッチング方法 |
| JP2016100343A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | エッチング方法 |
| FR3047605B1 (fr) * | 2016-02-09 | 2018-03-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation de connexions d'une puce electronique |
-
1993
- 1993-06-11 JP JP14088093A patent/JP3270196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06349791A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670421A (en) | Process for forming multilayer wiring | |
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| JPH0922896A (ja) | 金属膜の選択的形成方法 | |
| KR100295567B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| US7014887B1 (en) | Sequential sputter and reactive precleans of vias and contacts | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JPS6353949A (ja) | 金属配線の形成方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH06224150A (ja) | 多層配線構造の形成方法 | |
| JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH05347270A (ja) | 金属プラグの形成方法及びこれに用いるウェハ処理装置 | |
| JP2917929B2 (ja) | 金属薄膜の形成方法 | |
| JPH07273120A (ja) | 半導体基板の処理方法 | |
| JPH05308074A (ja) | 金属配線の形成方法 | |
| JPH06275721A (ja) | 薄膜形成方法 | |
| JPH07169834A (ja) | 層間接続孔の埋め込み方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| JPH03129726A (ja) | 半導体装置の製造方法及び化学的気相成長装置 | |
| JPH0750277A (ja) | 半導体装置の製造方法 | |
| KR19980037011A (ko) | Al과 AlCu 박막의 건식식각의 부식방지를 위한 금속배선용 박막의 형성방법 | |
| JP2001210712A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |