TW298673B - - Google Patents
Download PDFInfo
- Publication number
- TW298673B TW298673B TW085104761A TW85104761A TW298673B TW 298673 B TW298673 B TW 298673B TW 085104761 A TW085104761 A TW 085104761A TW 85104761 A TW85104761 A TW 85104761A TW 298673 B TW298673 B TW 298673B
- Authority
- TW
- Taiwan
- Prior art keywords
- item
- cavity
- removal step
- tungsten
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
- Y10S438/908—Utilizing cluster apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
A7 298673 B7 五、發明説明(/ ) 發明背躉 (請先閲讀背面之注意事項再填寫本頁) 本發明係有闥一種具有所謂埋入式接點结構的半導β 元件之製造方法,更具體地說,係一種使用ίβ ( W)栓以 用於形成此一埋入式接點结構方法的改進。 於一半導體元件中,在低階與高階接嬢曆之間、或接 線曆與半導體區域之間的電性埋接是藉著在介於其間之 靨際絕緣膜中提供接點孔或管道孔而達成的。随著疽類 元件體積密度之靖加,接觸孔或管道孔的尺寸就难小和 愈深。也就是說每一傾孔洞的方位比都很大。 另一方面,金鼷構成的接線暦通常用的是鋁或鋁合金 和其他像矽及鋦之類Μ濺潑方法製造的金鼷。不過K激 潑方法澱積的鋁質醑,是無法完全填滿一個大方位比的 孔洞。因而在此提出以附火金鼷栓填補曆際絕緣膜接點 孔。瑄樣的结構躭叫作埋入式接點结構。 經濟部中央標準局員工消費合作社印製 具儀維栓的孔洞是瑄樣形成的:首先,扮演著低階接線 曆的一個具有擴散區域的矽基Η或一涸複合矽暦膜上覆 蓋著氣化矽膜為一層際絕緣膜,而理擇性地除去部分氧 化矽膜Μ形成暴露一部分擴敗區域的接點孔、或暴露一 部分低階接媒層膜的管道孔。之後,在整個基Η上依序 澱積鈦(Τί)及氮化钛(Tin)靥膜,再利用WFe Ηβ以化學 氣相澱積(CVD)方法將鉋曆像覆被似地澱積於整個基片 表面上。再MSF6回蝕餽覆被層直到氮化钛曆的表面暴 霱出來為止,如此便形成了填補孔洞之練栓。接著於整 個曆上澱積鋁或鋁合金再打横製成鋁的接嬢曆。 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央榇準局員工消費合作社印製 五、發明説明(3 ) 1 1 然 而 Μ 上 所 提 及 的 方 法 9 >λ SF 6 回 蝕 餽 覆 被 曆 時 氟 元 1 1 素 會 黏 著 在 氮 化 呔 曆 上 * 之 後 • 在 晶 圓 長 時 間 暴 露 於 大 1 氣 下 則 會 於 氮 化 钛 曆 上 形 成 鈦 和 氟 合 成 的 氟 化 钛 微 粒 0 —V 請 I 我 們 發 現 當 晶 圓 暴 露 在 大 氣 時 % 其 中 的 水 氣 會 和 氟 元 先 閲 1 I 讀 1 | 素 反 應 生 成 氟 化 氫 (HP) 9 氮 化 钛 雨 表 面 就 被 氟 化 氫 氟 化 背 1 之 1 而 形 成 氟 化 钛 微 粒 〇 更 稽 的 是 t 鋁 合 金 形 成 的 接 線 曆 無 注 意 1 I 法 被 m 化 钛 微 粒 平 滑 的 蝕 刻 或 者 會 形 成 短 路 於 接 媒 間 〇 事 項 1 I 再 1 —V 鋁 合 金 的 黏 著 性 舍 損 害 而 令 半 導 Η 元 件 之 產 量 及 可 靠 性 填 本 裝 變 差 〇 頁 1 I 本 發 明 者 研 究 幾 個 不 同 事 件 中 SF 6 回 蝕 餽 覆 被 曆 後 的 Γ 晶 圈 9 暴 露 在 大 氣 中 的 時 間 與 其 形 成 的 氟 化 呔 微 粒 數 巨 1 1 » 之 間 的 闞 係 〇 _ 3 所 示 即 瑄 項 研 究 的 结 果 X - 軸 代 表 被 I 1 SF 6 回 蝕 餽 覆 被 曆 後 的 晶 圆 暴 η 在 大 氣 中 的 時 間 9 y - 軸 1T 1 則 代 表 氟 化 呔 撤 粒 數 百 Ο 1 I 參 考 3 • SF 6 回 蝕 餽 覆 被 曆 後 的 晶 圓 暴 21 在 大 氣 中 1 1 四 個 小 時 之 内 m 化 钛 撤 粒 數 巨 m 乎 沒 有 改 變 f 但 是 之 後 1 刖 迅 速 增 加 〇 也 就 是 說 参 嫌 乎 所 有 的 氟 元 素 都 是 在 四 個 冰 | 小 時 之 後 才 會 黏 著 在 氮 化 呔 上 〇 1 1 然 後 9 於 Β 本 公 開 専 利 申 請 案 號 He i 6- 140372的專利 1 | 中 揭 示 了 兩 種 白 氮 化 呔 曆 上 除 去 氟 元 素 的 方 法 » 及 兩 1 | 種 除 去 氟 化 钛 微 粒 的 方 法 Ο 1 1 首 先 • 第 一 種 白 氮化鈦曆上除去氣化钕微粒的方法 t 是 將 1 I 氮 化 钛 暦 浸 泡 在 像 氨 水 之 類 的 鑪 性 溶 液 中 稍 微 蝕 刻 m 的 1 表 面 Ο 第 二 種 除 去 氟 化 钛 微 粒 的 方 法 • 是 藉 氩 氣 m 潑 方 1 1 4- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 法蝕刻來去除的方法。 然而,這兩種方法都會蝕刻整個基片的表面,也就是說 由於氟化钛本身不易去除的緣故,致低階與高陏接線曆 之間的阻抗會因餽栓同樣受到蝕刻而埒加。 據此,可知在氰元素與呔元素反應之前除去氟元素是 較好的方法。 第一種自氮化呔曆上除去氟元素的方法,是將氮化呔曆 上殘留有氟元素的晶圆自化學氣相澱積腔中取出,並在 氰元素與氣化钛曆中之钛元素反應之前置於惰性氣體中 熱。第二種自氮化钛層上除去氟元素的方法,是在氟 元素與鈦元素反應之前將晶片搌到純水中清洗。 然而事實上,需要依續進行許多程序才能完成半導》 產品之製造。因此,在KSFe回触鋳覆被曆步骤完成時 ,除去氟元素的設備通常也用來製造其他的半等體產品 。無論如何蝕刻設備也用來製造其他的半導«產品。而 蝕刻基Η的設備與除去氟元素的設備是不同的。所以晶 園在完成KSFe回蝕餽覆被曆後,便移出蝕刻設備而留 在大氣中。不遇由於通常蝕刻設備是持讀使用四個 小時,事實上幾乎不可能在MSFe回蝕鎢覆被暦後四個 小時之內進行第一或第二除去氟元素的方法。 發明鳜沭 因此,本發明之目的躭是提供一種將氟元素完全自氮 化鈦膜表面除去的方法,即使晶圆在完成M SFe回蝕鎢 覆被曆後已在大氣中留置一段長時間之後也能做到。本 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------(裝----^--訂------{球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 發明的另一個目的,是在触刻整個雄覆被臞之表面後四 個小時之内,確實自氮化钛_上除去氟元素。本發明之 又一目的,就是提供一種改進半導體元件製程之產量及 可靠性的方法。 本發明一種製造半導鱷元件之方法,包括Μ下步驟: 在本導黼基片上形成一含有氮化钛之屏瞾曆; 在該蔚壁曆上澱積一鎢覆被曆; 利用含氟元素之反應氣體回鈾餽覆被曆,直到氮化呔 的表面暴露於第一反應腔中為止; 於第二個反懕腔中將氟元素自氮化鈦之上除去;Μ及 在將晶圆從第一個反應腔中移到第二個反應腔中保持 真空瓖境。 圔式簡述 本發明上述Μ及其他目的、優點、與特性,可Μ藉著 下列附_的_肋而更濟楚地描述。 圖1Α到圈1F係顯示根據本發明實施例半導«元件製造 方法之個別步驟的截面圈; 圖2為了解釋本發明實施例,顬示於圖1之方法中使 用的半導«元件製造系統的示意圔; 匾3為了解釋本發明的優點,Μ及習知技術的缺點。 絞佳奮_例詳述 本發明第一實施例,將參照圓1描述於下: 首先,如·1Α所示,在具有擴敗曆10的矽基片11上形 成一氧化矽瞋13。形成當作低階接線曆的複合矽曆12後 -6- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) { 裝 訂 人沐 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明U ) 再加以打横蝕刻。該層12之表面進一步地覆蓋Μ —氧化 矽膜,然後透擇性的蝕刻程序,在複合矽曆_12的 逋當位置上製成直抵擴敢暦10的接酤孔13a、及直抵複 合矽層12的管道孔13b。 然後,如圈lb所示,依序以濺潑方法形成分別是10到 100nm(奈米)及50到200nB(奈米)的钛膜14及氮化钛鹂15 钛膜14必需降低和矽基片11及複合矽曆膜12之間的接點 阻抗。另外,較佳地,在接點子13a及管道孔13b底下的 鈦瞋1 4的厚度通常是1 0 n b或更厚,且該膜旳厚度是確定 於接點孔13a或管道孔13b的深度及直徑。此外,氮化呔 _15,是為了在WFe扮演澱樓餽的氣體來源情況下,避 免基片或複合矽層與WF6互相反應。 如圔1C所示,Μ低壓化學氣相澱積方法成長0.5到1.0 ub(微米)厚的鎢覆被層16。為了將接點孔13a或管道孔 13b完全填平,該瞋16的厚度必須形成大約等於或大於 接點孔13a或管道孔13b之寬度(直徑)。此外雄覆被層16 主要是利用具常用覆蘆性質的氫氣降低l#Fe的氣壓而形 成的。在形成該層16之前,較佳地會以SiH4降低1^6來 澱積一薄的餽曆_, Μ便穩定地形成鋳覆被曆16。嫌覆 被曆16是在溫度為400到50010及數百mTorr(奄托)的壓 力下澱積而成的。] 接下來要參考圏3中所示之半導«元件製程,Μ描述 回蝕整個鎢覆被曆16表面的後鑛處理方法。逭個系統具 有四個反應腔,各腔具有一愐未摞示於圈上的興空幫浦 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------( 裝--·!:--訂-----从球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(红) 。載入鎖腔1是透過一個門閥6與系統外界接a;而蝕 刻腔3具有一個諸如情性氣髑之氣閥5 ;後處理腔4具 有一個諸如氮氣之氣閥5;真空腔2具有門閥7,8, 9與反 應腔1,4,3連接;真空腔2使晶圃可以保持真空瓖境下 於反應腔1,3,5之間傅送。 首先,將在基片上形成了鯓覆被曆16的晶圓放到載入 鎖腔1內,然後晶圓通«真空腔2而放進蝕刻腔3裡。 如_1所示,以SFe氣體乾嫌蝕刻整個雄覆被曆16表 面,使氮化钛膜15表面暴露出一個平坦的都分,並只在 接點孔1 3 a或管道孔1 3 b之中留下IS ,填補接點孔1 3 a或 管道孔13b之鎢栓16a,b就是埴樣形成的,而此時氟元素 18便已黏著於氮化钛膜15上。 在回蝕了晶Η上整個雄覆被曆表面於蝕刻腔3内後, 晶圓就通過真空腔2而傅送到後續處理腔4,而可以將晶 圆留在真空腔2 —段很長的時間,比如超過四個小時。 黏著於氟化鈦膜15表面上的氟元素18,可Μ蘋著把後 鑛處理腔4之處理氣壓降到0.3Torr·或更低、將晶園溫 度升到220t!或更高、並以氮氣對著晶圓表面吹20秒以 上,將之分解後除去。氟元素也可Μ藉著將真空腔2之 處理氣壓降到0 . 3Torr或更低、將晶圔溫度升到220 1或 更高而分解後除去。氟元素可由埴個方法除去的原因不 詳,不過本發明者認為那是氟元素可以由化學動作除去 的緣故。 _3虛媒所欄示的,即本發明中上述處理後的晶圓留 -8- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) I-------(袈------訂------C沐 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 7 ) 1 1 置 此 環 境 的 時 間 及 氟 化 钛 微 粒 數 S 之 間 的 闢 係 〇 其 结 果 1 1 是 即 使 晶 圃 已 於 此 瓖 境 中 留 置 一 段 長 時 間 之 後 也 完 全 不 1 會 有 氟 化 钛 微 粒 生 成 〇 /-—S 請 I 上 述 的 處 理 m 程 可 Η 使 用 的 不 只 是 氮 氣 9 也 可 Μ 使 用 先 閲 1 1 諸 如 氰 氖 或 氰 等 惟 性 氣 體 〇 不 m 不 可 使 用 前 面 提 及 背 fir 1 | 之 1 的 氣 體 〇 注 意 1 | 參 閲 Η 1ΕΚ 濺 潑 方 法 製 造 一 鋁 合 金 膜 〇 之 後 > 此 一 鋁 事 項 1 I 再 合 金 膜 Λ 氮 化 钛 膜 15及 钛 m 14形 成 所 要 求 的 形 狀 再 應 用 破 寫 本 裝 光 石 版 印 刷 及 乾 嫌 蝕 刻 法 打 棋 製 成 鋁 接 嬢 曆 17 a及1 7b 〇 頁 1 I 至 此 完 成 具 有 埋 入 式 接 點 结 構 的 半 導 體 元 件 的 製 作 〇 1. 本 發 明 之 回 蝕 鎢 覆 被 層 及 去 除 氟 元 素 的 步 驟 是 於 個 別 1 的 反 應 腔 中 進 行 的 〇 因 為 可 Μ m 免 下 列 麻 煩 • 即 由 於 Μ 1 1 訂 1 SF 6 回 蝕 鉋 覆 被 曆 時 遺 留 在 蝕 刻 反 應 腔 3 内 壁 的 氟 元 素 » 所 若 於 同 一 蝕 刻 反 應 腔 內 去 除 氟 元 素 則 氟 元 素 會 再 1 I 黏 到 氮 化 钛 曆 m 上 〇 嘗 1 根 據 本 發 明 第 二 實 施 例 白 氮 化 钛 m 表 面 除 去 氟 元 素 的 1 乂 方 法 將 描 述 如 下 0 從 圖 1 Α到 圏 1D的 方 法 是 完 全 一 樣 9 然 冰 I 後 將 晶 片 暴 m 於 充 滿 氳 氣 電 漿 的 後 續 處 理 腔 4 中 〇 1 1 氟 元 素 於 傳 送 到 後 讀 處 理 腔 4 時 黏 著 在 晶 圆 上 的 氮 化 1 I 钛 m 之 表 面 上 以 及 氟 和 肽 間 分 子 束 縛 能 為 136 卡 / 莫 耳 〇 1 I 然 而 » 氟 和 氫 之 間 分 子 束 縛 能 為 153 卡 / 莫耳, 因此, 可 1 1 用 電 漿 分 開 或 分 解 氟 和 钛 相 互 之 間 的 鏈 结 9 並 在 沒 有 施 1 | 加 熱 處 理 之 下 將 氟 元 素 Μ 氫 氣 Η 霣 漿 之 化 學 反 應 方 式 除 I 去 〇 - 9- 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 298673五、發明説明(名) 氟露在素化性短 以 含暴並元氪著的 可 以致,氟在黏間 是 是不腔將粒高之 而 C ,於理能撤 了線。,變 法再處以鈦蓋導性例改 方,缠所化覆成靠施與 造膜後。氟具造可實飾 製鎢送素免成於及的修 之的傳元避形致量述以 件上腔氟而可不産上予 元膜刻去,明且之於神 體鈦蝕除去發,程限精 導化由膜除本層製不及 半氮膜鈦面此線件並醻 明刻的化表如接元明範 發蝕後氮之。鋁體發之 本燥刻從膜成的導本明 ,乾蝕中鈦生孔半,發 述體將腔化面道 了的本 所氣下理氮表管進然離 上的氣處自之之改顯背 如素大鑛全膜膜而很不 元於後完鈦鎢路 在 S - * {取 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐)
Claims (1)
- A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體元件之製造方法,包括以下步驟: 在一半導體基片上方形成一含有鈦之導電層; 於該導電層上形成一鎢膜; 以含氟元素之反應氣體回蝕鎢膜直到該導電層之表 面暴露出來為止;以及 將氟元素自該導電層之表面除去; 其中該半導體基片在蝕刻步驟之後保存在真空環境 中直到去除步驟。 2. 如申請專利範圍第1項之方法,其中該去除步驟傜於 惰性氣體中執行。 3. 如申請專利範圍第2項之方法,其中該去除步驟偽於 2 2 0 °C或更高之溫度中執行。 4. 如申請專利範圍第1項之方法,其中該去除步驟係於 氫氣電漿中執行。 5. —種半導體元件之製造方法,包括以下步驟: 在半導體基片上形成一絶緣膜; 在該絶緣層膜中選擇性地形成一個孔洞以暴露該半 導體基片之一部分; 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 與該絶緣膜與該半導體基片之該部分連接之一含有 氮化鈦之屏壁層; 於該屏壁層上澱積鎢以形成一鎢覆被層; 籍使用含氟元素之反應氣體回蝕該鎢覆被層直到該 屏壁層之表面暴露出來為止以形成一填補該孔洞之鎢 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 將 具 有 該 鎢 栓 之 該 半 導 體 基 片 保 存 在 惰 性 氣 黼 之 環 1 1 境 中 » 1 將 該 半 導 體 基 Η 釋 出 Μ 白 該 屏 壁 曆 表 面 上 去 除 氟 元 請 • 1 先 1 素 〇 閱 I 讀 1 I 6 . 如 申 請 專 利 範 圏 第 5 項 之 方 法 f 其 中 該 去 除 步 驟 係 於 背 ιέ 1 | 之 1 惰 性 氣 體 中 執 行 〇 注 意 1 I 7 . 如 申 請 專 利 範 圃 第 6 項 之 方 法 * 其 中 該 去 除 步 驟 係 於 事 項 1 I 再 1 220C或更高之溫度中執行。 4 禽 本 装 8 . 如 串 請 專 利 範 園 第 5 項 之 方 法 » 其 中 該 去 除 步 驟 係 於 頁 ___- 1 | 氫 氣 電 漿 中 執 行 〇 1 9 . 一 種 半 導 體 元 件 之 製 造 方 去 > 使 用 一 種 具 一 第 一 腔 | _ 第 二 腔 以 及 一 真 空 腔 耦 合 於 該 第 一 與 第 二 腔 之 間 之 裝 1 訂 置 該 方 法 包 括 Μ 下 步 驟 : 1 將 一 半 導 體 晶 圓 載 入 該 第 一 腔 中 t 該 半 導 體 晶 圆 包 1 1 括 一 含 钛 之 導 霣 曆 及 形 成 於 該 導 電 曆 上 之 m 曆 1 1 I 於 第 一 腔 中 回 蝕 該 鎢 層 * 1 Λ 將 該 晶 圓 白 該 第 一 應 腔 取 出 且 纆 由 該 真 空 腔 而 載 入 、Ά 1 該 第 二 腔 Μ 及 1 1 於 所 提 及 的 第 二 個 中 將 氟 元 素 白 所 提 及 的 導 電 層 膜 1 1 表 面 除 去 » 1 I 10 .如申請專利範園第9 項之方法, 其中該去除步驟係 1 1 於 惰 性 氣 體 中 執 行 〇 1 11 .如申讅專利範圃第9 項之方法, 其中該去除步驟係 ;1 I 於 簠 氣 電 漿 中 執 行 〇 1 1 12 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7125677A JP2836529B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW298673B true TW298673B (zh) | 1997-02-21 |
Family
ID=14915938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085104761A TW298673B (zh) | 1995-04-27 | 1996-04-22 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5731225A (zh) |
EP (1) | EP0740336B1 (zh) |
JP (1) | JP2836529B2 (zh) |
KR (1) | KR100259692B1 (zh) |
DE (1) | DE69622781T2 (zh) |
TW (1) | TW298673B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946596A (en) * | 1996-10-18 | 1999-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing polycide line deformation by polycide hardening |
IT1293536B1 (it) * | 1997-07-14 | 1999-03-01 | Consorzio Eagle | Procedimento di metallizzazione multilivello ad alta planarizzazione per dispositivi a semiconduttore |
JP2937998B1 (ja) * | 1998-03-16 | 1999-08-23 | 山形日本電気株式会社 | 配線の製造方法 |
US6982226B1 (en) * | 1998-06-05 | 2006-01-03 | Agere Systems Inc. | Method of fabricating a contact with a post contact plug anneal |
KR100284283B1 (ko) * | 1998-08-31 | 2001-04-02 | 김영환 | 반도체소자의배선형성방법 |
US6670267B2 (en) | 2001-06-13 | 2003-12-30 | Mosel Vitelic Inc. | Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer |
US6503824B1 (en) | 2001-10-12 | 2003-01-07 | Mosel Vitelic, Inc. | Forming conductive layers on insulators by physical vapor deposition |
KR20030052828A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
JP4798688B2 (ja) | 2004-08-26 | 2011-10-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
WO2006046140A2 (en) * | 2004-10-27 | 2006-05-04 | Danisco A/S | Process for the preparation of lactones |
US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
US8652926B1 (en) * | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
US9449898B2 (en) | 2013-07-31 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having backside interconnect structure through substrate via and method of forming the same |
CN110137153B (zh) * | 2018-02-09 | 2021-03-30 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186326A (ja) * | 1983-04-06 | 1984-10-23 | Hitachi Ltd | プラズマ処理装置 |
US5081043A (en) * | 1988-05-06 | 1992-01-14 | Man Technologie A.G. | Method and apparatus for multielemental analysis by combustion with elemental fluorine |
US5236868A (en) * | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
JPH04257227A (ja) * | 1991-02-08 | 1992-09-11 | Sony Corp | 配線形成方法 |
US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
JPH05343531A (ja) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP3179212B2 (ja) * | 1992-10-27 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3240724B2 (ja) * | 1993-02-09 | 2001-12-25 | ソニー株式会社 | 配線形成方法 |
JP3270196B2 (ja) * | 1993-06-11 | 2002-04-02 | 川崎マイクロエレクトロニクス株式会社 | 薄膜形成方法 |
US5521119A (en) * | 1994-07-13 | 1996-05-28 | Taiwan Semiconductor Manufacturing Co. | Post treatment of tungsten etching back |
US5521121A (en) * | 1995-04-03 | 1996-05-28 | Taiwan Semiconductor Manufacturing Company | Oxygen plasma etch process post contact layer etch back |
-
1995
- 1995-04-27 JP JP7125677A patent/JP2836529B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-18 US US08/634,402 patent/US5731225A/en not_active Expired - Lifetime
- 1996-04-22 TW TW085104761A patent/TW298673B/zh active
- 1996-04-26 KR KR1019960013119A patent/KR100259692B1/ko not_active IP Right Cessation
- 1996-04-26 EP EP96106658A patent/EP0740336B1/en not_active Expired - Lifetime
- 1996-04-26 DE DE69622781T patent/DE69622781T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08306781A (ja) | 1996-11-22 |
DE69622781D1 (de) | 2002-09-12 |
EP0740336B1 (en) | 2002-08-07 |
KR100259692B1 (ko) | 2000-06-15 |
US5731225A (en) | 1998-03-24 |
DE69622781T2 (de) | 2003-04-10 |
KR960039157A (ko) | 1996-11-21 |
EP0740336A2 (en) | 1996-10-30 |
EP0740336A3 (en) | 1998-01-21 |
JP2836529B2 (ja) | 1998-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW298673B (zh) | ||
US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
JPH01243431A (ja) | 電子装置の一部を構成する下部構造に電気的接続を形成する方法 | |
CN100424851C (zh) | 制造半导体器件的方法 | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
US6919101B2 (en) | Method to deposit an impermeable film on porous low-k dielectric film | |
JPH06349950A (ja) | 半導体装置及びその製造方法 | |
US5607878A (en) | Contact plug forming method | |
US6174793B1 (en) | Method for enhancing adhesion between copper and silicon nitride | |
JPH10209278A (ja) | 半導体装置およびその製造方法 | |
JP3449428B2 (ja) | 半導体装置の製造方法 | |
US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
JPH1022379A (ja) | 半導体装置の製造方法 | |
US6624067B2 (en) | Process for removing a silicon-containing material through use of a byproduct generated during formation of a diffusion barrier layer | |
JP3641488B2 (ja) | 多層配線構造の形成方法 | |
JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
JPH08162534A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 | |
JPH08125018A (ja) | 半導体装置の製造方法 | |
JP3006816B2 (ja) | 半導体装置の製造方法 | |
JPH0684830A (ja) | アルミ薄膜の形成方法 | |
JPH09205146A (ja) | 半導体素子の金属配線保護膜形成方法 | |
JP2001185616A (ja) | 半導体装置及びその製造方法 | |
KR20010108839A (ko) | 반도체 소자의 플러그 형성방법 |