KR20030052828A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20030052828A KR20030052828A KR1020010082944A KR20010082944A KR20030052828A KR 20030052828 A KR20030052828 A KR 20030052828A KR 1020010082944 A KR1020010082944 A KR 1020010082944A KR 20010082944 A KR20010082944 A KR 20010082944A KR 20030052828 A KR20030052828 A KR 20030052828A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- tungsten
- metal wiring
- insulating film
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 69
- 239000002184 metal Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 28
- 239000010937 tungsten Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910001930 tungsten oxide Inorganic materials 0.000 claims abstract description 21
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000007872 degassing Methods 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- VVRQVWSVLMGPRN-UHFFFAOYSA-N oxotungsten Chemical class [W]=O VVRQVWSVLMGPRN-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 48
- 239000010410 layer Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 FSG(Fluorine doped Silicate Glass)를 사용하는 다층 배선 구조에서 CMP(Chemical Mechanical Polishing) 후 금속막의 증착 전 잔류 텅스텐 산화물을 제거하여 플러그와 금속 배선간의 접촉 특성을 향상시키는 안정적인 금속 배선을 형성하는 방법에 관한 것으로서, 본 발명의 반도체 소자의 금속배선 형성 방법은 기판 상에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상의 소정 영역에 제 1 금속 배선을 형성하는 공정과, 상기 제 1 금속배선을 포함한 기판 전면에 제 2 절연막을 형성하는 공정과, 상기 제 1 금속배선의 소정 부위가 드러나도록 상기 제 1 절연막을 선택적으로 식각하여 비아 홀을 형성하는 공정과, 상기 비아 홀을 포함한 기판 전면에 확산 방지막을 형성하는 공정과, 상기 비아 홀 내에 충분히 채워지도록 텅스텐을 매립하여 텅스텐 플러그를 형성하는 공정과, 상기 텅스텐 플러그를 포함한 기판 전면에 세정 공정을 통하여 텅스텐 산화물을 제거하는 공정과, 상기 텅스텐 플러그에 상응하는 영역에 제 2 금속배선을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 특히 FSG(Fluorine doped Silicate Glass)를 사용하는 다층 배선 구조에서 CMP(Chemical Mechanical Polishing) 후 금속막의 증착 전 잔류 텅스텐 산화물을 제거하여 플러그와 금속 배선간의 접촉 특성을 향상시키는 안정적인 금속 배선을 형성하는 방법에 관한 것이다.
최근 디자인 룰(design rule)이 0.25㎛ 이상으로 반도체 소자가 고집적됨에 따라 반도체 소자 제조시 다층의 배선이 요구되고, 이에 따라 배리어 메탈(barrier metal), 텅스텐 플러그, CMP, 금속 배선 형성 등의 공정 조합으로 이루어진 다층 금속 배선 공정의 적용이 대부분 사용되고 있다.
또한, 소자의 고직접화가 될수록 접촉 저항 및 RC 딜레이 시간(RC delay time)이 중요해지고 있고, 상기 RC 딜레이 시간을 줄이기 위해서 층간절연막으로 저유전율을 갖는 FSG(Fluorine doped Silicate Glass)를 많이 사용하고 있다.
상기 FSG는 종래 USG(Undoped Silicate Glass)나 TEOS(Tetra Ethyl Ortho Silicate)에 비해 유전율 특성이 좋으나 FSG 막 내에 포함되어 있는 불소(F) 성분이 배리어 메탈(barrier metal)에 침투하거나 상부의 메탈층에 침투하여 금속 배선의 특성을 저하시키는 단점이 있다.
특히, 텅스텐 플러그 형성한 다음, CMP 수행한 후에 텅스텐 산화막이 존재할 경우 상기 텅스텐 산화막은 FSG의 F 성분과 반응하여 상부의 금속 배선과의 접촉을 저하시켜 접촉 저항의 증가 및 단선을 유발하게 된다.
이는 소자가 고집적화됨에 따라 비아 홀의 크기가 미세해짐에 따른 결과이다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 상세히 설명한다.
도 1a 내지 1c는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 기판의 베이스(101) 상에 제 1 절연막(102)을 형성하고 상기 제 1 절연막(102) 상에 제 1 금속배선(103)을 스퍼터링 공정을 이용하여 전면에 증착한 다음, 선택적으로 패터닝하여 형성한다.
이어, 상기 제 1 금속배선(103)을 포함한 기판 전면에 화학기상증착법을 이용하여 FSG막(104a)과 TEOS(Tetra Ethyl Ortho Silicate)막(104b)을 차례로 증착하여 제 2 절연막(104)을 형성한다. 여기서, 상기와 같이 절연막을 FSG막(104)과 TEOS막(104b)의 이중막으로 구성하는 이유는 RC 딜레이 시간을 줄이기 위한 것이다.
이어, 도 1b에 도시한 바와 같이 상기 제 1 금속배선(103)의 소정 영역이 드러나도록 상기 FSG막(104a)과 TEOS막(104b)을 식각하여 비아 홀(via hole)(105)을 형성한다.
상기 비아 홀(105)을 포함한 기판 전면 상에 타이타늄과 타아타늄 질화물로 구성되는 확산방지막(106)을 증착한 후, 기판 전면에 WF6가스를 이용한 물리기상증착법(Physical Vapor Deposition)으로 상기 비아 홀(105)을 충분히 채우도록 텅스텐 플러그(107)를 형성한다.
마지막으로 도 1c에 도시한 바와 같이, 상기 제 2 절연막(104) 상에 증착되어 있는 텅스텐 층(107) 및 확산방지막(106)을 제 2 절연막(104)이 드러나도록 CMP공정을 통하여 제거하고 상기 텅스텐 플러그(107)에 상응하는 부분에 제 2 금속배선(108)을 형성한다. 이후, 상기 제 2 금속배선(108)을 포함한 기판 전면상에 제 2 절연막(104)과 같은 FSG막(109a)과 TEOS막(109b)으로 구성되는 제 3 절연막(109)을 형성한다.
이와 같은 공정을 반복 수행함으로써 다층 배선을 구현하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로써, 다층 배선 구조에서 콘택(contact)이나 비아(via)의 플러그와 금속배선 간의 접촉 특성을 향상시켜 콘택 및 비아와 금속 배선간의 접촉 저항을 개선시킬 뿐만 아니라 안정적인 금속배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 목적이 있다.
도 1a 내지 1c는 종래 기술에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 공정단면도.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 공정단면도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 기판 202 : 제 1 절연막
203 : 제 1 금속배선 204 : 제 2 절연막
206 : 확산 방지막 207 : 텅스텐 플러그
208 : 텅스텐 산화물
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속 배선 형성 방법은 기판 상에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막 상의 소정 영역에 제 1 금속 배선을 형성하는 공정과, 상기 제 1 금속배선을 포함한 기판 전면에 제 2 절연막을 형성하는 공정과, 상기 제 1 금속배선의 소정 부위가 드러나도록 상기 제 1 절연막을 선택적으로 식각하여 비아 홀을 형성하는 공정과, 상기 비아 홀을 포함한 기판 전면에 확산 방지막을 형성하는 공정과, 상기 비아 홀 내에 충분히 채워지도록 텅스텐을 매립하여 텅스텐 플러그를 형성하는 공정과, 상기 텅스텐 플러그를 포함한 기판 전면에 세정 공정을 통하여 텅스텐 산화물을 제거하는 공정과, 상기 텅스텐 플러그에 상응하는 영역에 제 2 금속배선을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 세정 공정은 제 2 금속배선의 형성 전 금속막을 증착하는 장비에, 탈가스를 진행하는 챔버를 장착하여 탈가스 챔버 내에서 수소 환원 가스를 넣어 텅스텐 산화물을 제거하거나 RF(Radio Frequency) 프리클린 챔버를 장착하여 수소 환원 가스를 넣어 플라즈마 처리로 텅스텐 산화물을 제거하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 금속배선 형성 방법은 텅스텐 플러깅(pluging)과 CMP 후에 기판 상에 잔류하는 텅스텐 산화물을 환원 가스 또는 플라즈마 처리로 제거할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 반도체 소자의 금속배선 형성 방법을 상세히 설명하기로 한다.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시한 바와 같이, 반도체 소자를 구성하기 위한 여러 가지 요소가 형성된 반도체 기판(201) 상에 제 1 절연막(202)을 형성하고, 상기 제 1 절연막(202)을 포함한 기판 전면상에 스퍼터링 공정을 이용하여 금속층을 증착한 다음, 선택적으로 패터닝하여 제 1 금속배선(203)을 형성한다.
이어, 상기 제 1 금속배선(203)을 포함한 기판 전면상에 화학기상증착법을 이용하여 FSG막(204a)과 TEOS막(204b)을 차례로 증착하여 제 2 절연막(204)을 형성한다.
상기 제 1 금속배선(203)의 소정 부위가 드러나도록 상기 FSG막(204a)과 TEOS막(204b)으로 구성되는 제 2 절연막(204)을 식각하여 비아 홀(205)을 형성한다. 이후, 상기 비아 홀(205)을 포함한 기판 전면상에 타이타늄과 같은 금속박막층을 형성한 후 열처리하여 타이탸늄/타이타늄 질화물의 이중층 구조를 갖는 확산 방지막(206)을 형성한다.
여기서, 상기 열처리는 급속 열처리 공정(RTP : Rapid Thermal Process)을 이용한다.
이어, 도 2b에 도시한 바와 같이, 상기 확산 방지막(206) 전면에 상기 비아 홀(205)을 충분히 채우도록 텅스텐 금속층(207)을 증착한 다음, 상기 제 2 절연막(204)이 드러나도록 상기 텅스텐 금속층(207) 및 확산방지막(206)을 CMP(Chemical Mechanical Polishing) 공정을 이용하여 연마한다.
이 때, 상기 텅스텐 금속층(207)의 증착은 WF6가스를 사용한 물리적 기상증착법을 이용한다. 또한, 상기 확산 방지막(206)은 상기 WF6가스의 불소(F) 성분의 침투를 막아주는 역할을 한다.
한편, 상기 FSG막(204a)과 TEOS막(204b)으로 구성되는 제 2 절연막(204)은 후속의 금속 배선의 열처리과정을 거치게 되면서, TEOS 막(204b) 내에 함유되어 있는 OH 성분이 FSG막(204a) 내부로 침투하여 FSG막(204a) 내의 불소(F)와 실리콘(Si)의 결합을 끊게 된다. 이 때, 결합에서 이탈한 불소(F) 성분은 상기 텅스텐 금속층의 CMP 공정 후 잔류하게 되는 텅스텐 산화물(도 2c의 208)로 집중하게 되어 텅스텐과 불소(F)의 화합물을 형성하게 되어 후술하는 금속배선에 영향을 미치게 된다.
또한, 상기 텅스텐과 불소(F)의 화합물은 상기 타이타늄/타이타늄 질화물로 이루어진 확산 방지막(206)과 반응하여 타이타늄 플로라이드(TiF)를 형성한다. 이 타이타늄 플로라이드는 자체적으로 체적을 팽창시켜 비아 홀 내의 텅스텐 플러그(207)와 그 상부에 형성되는 금속배선을 뜯어내어 비아 홀과 금속배선의 접촉면에 공동(void)을 형성하거나 접촉의 저하로 인한 저항의 증가 및 단선을 유발하게 된다.
본 발명은 상기와 같은 텅스텐 산화물로 인해 야기되는 문제점을 제거하는데 특징이 있으며 그 과정은 다음과 같다.
도 2c에 도시한 바와 같이, 상기 텅스텐 플러그(207)를 포함한 기판 전면에 얇게 형성되어 있는 텅스텐 산화물(208)을 제거하기 위해 환원 가스를 불어넣어 주거나 플라즈마 처리를 한다.
상기 환원 가스를 이용한 방법은 후술하는 금속배선을 증착 하기 전에 금속막을 증착하는 장비에 탈가스를 진행해 주는 챔버(chamber)를 장착한 다음, 탈가스 챔버 내에서 수소 환원 가스를 넣어 텅스텐 산화물을 제거하는 방법이다.
이 때, 챔버 내의 온도는 100∼400℃가 적당하며, 챔버 내의 가스 분위기는 헬륨(He), 아르곤(Ar) 또는 질소(N2) 가스 내에 5∼10% 정도의 수소 가스를 첨가하는 것이 바람직하다.
한편, 플라즈마를 이용한 방법은 금속배선을 증착하는 스퍼터링(sputtering) 장비 내에 텅스텐 산화물의 제거를 위한 RF(Radio Frequency) 프리클린(preclean) 챔버를 장착한 후, 수소 환원 가스를 불어 넣은 다음 플라즈마 처리로 텅스텐 산화물을 제거하는 방법이다.
이 방법에서의 챔버 내 가스 분위기는 헬륨 또는 아르곤 가스 내에 5∼10% 정도의 수소 가스를 넣거나 또는 헬륨 가스 내에 5∼10% 정도의 수소 가스와 3∼5% 정도의 아르곤 가스를 넣은 것이며, 상기 혼합가스를 플라즈마 상태로 활성화하여 상기 텅스텐 산화물을 제거한다.
이어, 도 2d에 도시한 바와 같이, 상기 텅스텐 산화물이 제거된 상태에서 상기 텅스텐 플러그(207)를 포함한 기판 전면상에 제 2 금속배선 물질을 증착한 후 선택적으로 패터닝하여 제 2 금속배선(209)을 형성한다. 그 다음, 상기 제 2 금속배선(209)을 포함한 기판 전면상에 상기 제 2 절연막(204)과 마찬가지로 FSG막(210a)과 TEOS막(210b)으로 구성되는 제 3 절연막(210)을 형성하면 본 발명의 금속 배선 형성 방법은 완료된다.
상술한 바와 같은 본 발명의 반도체 소자의 금속배선 형성 방법은 다음과 같은 효과가 있다.
텅스텐 플러깅과 CMP 후의 금속배선 증착 전에 환원가스 또는 플라즈마 처리를 통하여 잔류하는 텅스텐 산화물 제거함으로써 금속배선과 비아 홀의 접촉을 향상시켜 접촉 저항의 향상, 반도체 소자의 속도 증가 및 수율을 증대시킬 수 있다.
Claims (7)
- 기판 상에 제 1 절연막을 형성하는 공정;상기 제 1 절연막 상의 소정 영역에 제 1 금속 배선을 형성하는 공정;상기 제 1 금속배선을 포함한 기판 전면에 제 2 절연막을 형성하는 공정;상기 제 1 금속배선의 소정 부위가 드러나도록 상기 제 1 절연막을 선택적으로 식각하여 비아 홀을 형성하는 공정;상기 비아 홀을 포함한 기판 전면상에 확산 방지막을 형성하는 공정;상기 비아 홀 내에 충분히 채워지도록 텅스텐을 매립하여 텅스텐 플러그를 형성하는 공정;상기 텅스텐 플러그를 포함한 기판 전면에 세정 공정을 통하여 텅스텐 산화물을 제거하는 공정;상기 텅스텐 플러그에 상응하는 영역에 제 2 금속배선을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 세정 공정을 수행하기 전에 기판 전면에 상기 제 2 절연막이 드러나도록 상기 확산 방지막과 텅스텐 층을 CMP 공정을 통해 연마하는 것을 추가하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 제 2 절연막과 제 3 절연막은 FSG막과 TEOS막의 이중막으로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 확산 방지막은 타이타늄과 타이타늄 질화물로 이루어지는 이중막으로 구성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 세정 공정을 통하여 텅스텐 산화물을 제거하는 공정은 환원 가스를 이용한 탈가스 또는 플라즈마를 이용한 탈가스 방법을 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 5 항에 있어서, 상기 환원 가스를 이용한 탈가스 방법은 100∼400℃의 온도에서 헬륨, 아르곤 또는 질소 가스 내에 5∼10% 정도의 수소 가스를 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제 5 항에 있어서, 상기 플라즈마를 이용한 탈가스 방법은 헬륨 또는 아르곤 가스 내에 5∼10% 정도의 수소 가스를 넣거나 또는 헬륨 가스 내에 5∼10% 정도의 수소 가스와 3∼5% 정도의 아르곤 가스를 넣어 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082944A KR20030052828A (ko) | 2001-12-21 | 2001-12-21 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082944A KR20030052828A (ko) | 2001-12-21 | 2001-12-21 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030052828A true KR20030052828A (ko) | 2003-06-27 |
Family
ID=29577570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010082944A KR20030052828A (ko) | 2001-12-21 | 2001-12-21 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030052828A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442964B1 (ko) * | 2001-12-31 | 2004-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100602088B1 (ko) * | 2004-06-22 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100766704B1 (ko) * | 2005-09-28 | 2007-10-11 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
| KR200452051Y1 (ko) * | 2009-03-19 | 2011-01-28 | 여형구 | 찜질용 방열장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0163546B1 (ko) * | 1995-12-18 | 1999-02-01 | 김광호 | 반도체장치의 제조방법 |
| KR100197535B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| KR100259692B1 (ko) * | 1995-04-27 | 2000-06-15 | 가네꼬 히사시 | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 |
| JP2001077193A (ja) * | 1999-08-31 | 2001-03-23 | Matsushita Electronics Industry Corp | コンタクトの形成方法 |
-
2001
- 2001-12-21 KR KR1020010082944A patent/KR20030052828A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259692B1 (ko) * | 1995-04-27 | 2000-06-15 | 가네꼬 히사시 | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 |
| KR0163546B1 (ko) * | 1995-12-18 | 1999-02-01 | 김광호 | 반도체장치의 제조방법 |
| KR100197535B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2001077193A (ja) * | 1999-08-31 | 2001-03-23 | Matsushita Electronics Industry Corp | コンタクトの形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442964B1 (ko) * | 2001-12-31 | 2004-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100602088B1 (ko) * | 2004-06-22 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100766704B1 (ko) * | 2005-09-28 | 2007-10-11 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
| KR200452051Y1 (ko) * | 2009-03-19 | 2011-01-28 | 여형구 | 찜질용 방열장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7480990B2 (en) | Method of making conductor contacts having enhanced reliability | |
| KR100482180B1 (ko) | 반도체 소자 제조방법 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| JP2001319928A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20100122701A (ko) | 반도체 소자의 제조방법 | |
| US7179747B2 (en) | Use of supercritical fluid for low effective dielectric constant metallization | |
| US7485963B2 (en) | Use of supercritical fluid for low effective dielectric constant metallization | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| US7569481B2 (en) | Method for forming via-hole in semiconductor device | |
| US7429542B2 (en) | UV treatment for low-k dielectric layer in damascene structure | |
| US6465345B1 (en) | Prevention of inter-channel current leakage in semiconductors | |
| JP2003508896A (ja) | 少なくとも１つのメタライゼーション面を有する集積回路の製造方法 | |
| US7541675B2 (en) | Semiconductor device including fluorine diffusion barrier layer and method for manufacturing the same | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| KR20030052828A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100480891B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| US6627537B2 (en) | Bit line and manufacturing method thereof | |
| US8742587B1 (en) | Metal interconnection structure | |
| KR100701779B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| US7459388B2 (en) | Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses | |
| KR100621228B1 (ko) | 반도체 소자의 배선 및 배선연결부 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |