JP3592209B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3592209B2 JP3592209B2 JP2000214828A JP2000214828A JP3592209B2 JP 3592209 B2 JP3592209 B2 JP 3592209B2 JP 2000214828 A JP2000214828 A JP 2000214828A JP 2000214828 A JP2000214828 A JP 2000214828A JP 3592209 B2 JP3592209 B2 JP 3592209B2
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- film
- titanium nitride
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置、特に多層配線を有する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体集積回路装置の高密度化、素子パターンの微細化に伴い、配線に付属するコンタクトホールやヴァイアホールへ埋め込まれるメタルプラグの形成にも化学機械研磨法(CMP法)などの新技術が導入されてきている。図5にこのようなメタルプラグ形成にCMP法を用いる従来の半導体装置の製造方法の一例を示す。
【0003】
まず、周知の技術にてトランジスタや拡散層などが形成される半導体基板101上に層間絶縁膜102を堆積し、CMP法などを用いて表面を平坦化する(図5(a))。次いで、半導体基板101と接続するコンタクトホール103を層間絶縁膜102に形成する(図5(b))。さらに、例えば窒化チタン・チタン積層膜からなるバリアメタル104を形成し、続いて、CVD法などによりタングステン膜105を成膜する(図5(c))。
【0004】
この後、CMP法を用いて、層間絶縁膜102の表面が露出するまで、タングステン膜105およびバリアメタル104を研磨し、タングステンプラグ106を形成する(図5(d))。次いで、層間絶縁膜102との密着層であるチタン膜107、窒化チタン膜108、アルミニウム合金膜109、窒化チタン膜110をスパッタリング法にて順次連続堆積し(図5(e))、リソグラフィー技術、ドライエッチング法を用いて配線のパターニングを行う(図5(f))。
【0005】
【発明が解決しようとする課題】
ところで、一般に、チタン膜107および窒化チタン膜108は、スパッタリング装置の同一チャンバーにて同一のチタンターゲットを用いて連続的に成膜される。チタン/窒化チタン積層膜の形成におけるスループットを向上させ、生産性を改善するためである。窒化チタン膜108は、アルゴンガスおよび窒素ガスを導入したチャンバー内で成膜される。このため、窒化チタン膜成膜の後、チタンターゲットの表面は窒化されている。このチタンターゲットからは清浄なチタン膜を形成することができない。チタン膜107の半導体基板101側のコンタクト界面に窒素を含むチタンが形成されるとコンタクト抵抗が上昇してしまう。そこで、次の半導体基板を上記チタンターゲットに対向するように配置してこの半導体基板上にチタン膜107を形成する前に、チタンターゲット表面の窒化チタンを除去するクリーニングを行う必要がある。
【0006】
上記製造工程に用いられるスパッタリング装置は、近年、枚葉式であり、チャンバーの容積はできる限り小さく設計されている。このため、ターゲット上にはシャッターが設置されていない。したがって、チタンターゲットのクリーニングステップにおいて、既に半導体基板上に形成した窒化チタン膜8上に、僅かなチタンが形成されることになる。
【0007】
この僅かなチタンの堆積による薄いチタン膜が存在すると、図6に示すように、アルミニウム合金膜109中のアルミニウムと窒化チタン膜108上のチタン120が反応して合金化し、窒化チタン膜108との境界付近のアルミニウム合金膜中にチタン−アルミニウム生成物120が形成される。チタン−アルミニウム生成物は、半導体基板全体に180℃で数十時間程度の熱ストレスを印加するとマイグレーションパスとして容易に移動してしまい、やがてアルミニウム合金膜109内にボイドが形成され、信頼性不良を引き起こす(ストレスマイグレーション)という問題を生じさせる。
【0008】
そこで、本発明は、ストレスマイグレーションが抑制された信頼性が高い半導体装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜上に、スパッタリング法によりチタン膜および窒化チタン膜を順次堆積する工程と、前記窒化チタン膜の堆積に用いたチタンターゲットの表面をスパッタリングクリーニングする工程と、前記スパッタリングクリーニングにより前記窒化チタン膜の表面に付着したチタンを酸化する工程と、前記付着したチタンが酸化された前記窒化チタン膜上にアルミニウムを主成分とする金属膜を堆積する工程と、を含むことを特徴とする。
【0010】
チタンターゲット表面をスパッタリングクリーニングすることによって窒化チタン膜上に形成される薄いチタン膜に対し、上記酸化する工程が適用されると、その後にアルミニウム合金膜などの金属膜を形成しても、チタンとアルミニウムとが合金化した生成物が形成されない。したがって、ストレスマイグレーションが抑制され、配線における信頼性が向上する。
【0012】
【発明の実施の形態】
以下、本発明の好ましい実施形態について説明する。
スパッタリングクリーニング後に、窒化チタン膜の表面は、プラズマ処理、熱処理、接液処理およびエッチング処理から選ばれる少なくとも1つにより処理される。この処理により、窒化チタンの表面に微量に存在するチタンを、チタン化合物へと変化させるか、あるいは除去することができる。こうして、少なくとも単体(金属)としてのチタンを窒化チタン膜上から除去すれば、チタンとアルミニウムとの合金の形成を防止できる。
【0013】
以下、上記各処理について説明する。
プラズマ処理は、酸化性プラズマまたは窒化性プラズマによる処理であることが好ましい。ここで、酸化性または窒化性プラズマとは、それぞれ、プラズマ状態の酸素または窒素が含まれていればよく、他の原子のプラズマ(例えば不活性ガスのプラズマ)が含まれていてもよい。酸素および窒素がともに含まれているプラズマを用いてもよい。プラズマとしては、特に窒素プラズマが好ましい。
【0014】
熱処理は、酸化性雰囲気または窒化性雰囲気における熱処理であることが好ましい。ここで、酸化性または窒化性雰囲気とは、それぞれ、酸素または窒素を含有する雰囲気であればよく、他の気体が存在していても構わない。酸素および窒素が存在する雰囲気、例えば大気成分であってもよい。雰囲気としては、特に窒素雰囲気が好ましい。
【0015】
熱処理温度は、常温以上の温度、好ましくは100〜500℃、より好ましくは300〜500℃である。熱処理時間は、熱処理温度にもよるが、例えば300〜500℃で処理する場合には、10分〜15分程度が好適である。熱処理温度が高すぎたり、熱処理時間が長すぎたりすると、熱処理前に形成した化合物間、または同化合物と半導体基板との間で望ましくない反応が伴うおそれがある。
【0016】
接液処理は、窒化チタン膜の表面に液体を接触させる処理であり、液体としては、水(特に純水)、酸または有機化合物含有液が好適である。酸としては、発煙硝酸が特に好ましい。有機化合物としては、例えば、テトラメチルアンモニウム蟻酸塩、N,N−ジメチルホルムアミド、プロピオン酸を挙げることができる。
【0017】
エッチング処理は、ウェットエッチングでもよいが、ここでは主としてドライエッチングの適用を考慮している。エッチングガスとしては、特にSF6+Ar、Cl2+BCl3が好適である。
【0018】
上記各処理を比較すると、プラズマ処理は、チタンを完全酸化または完全窒化できる点で有利であり、熱処理は、成膜による応力の緩和作用がある点で好ましい。また、接液処理は、スパッタリング後の半導体基板の清浄化を同時に実施できる点で有利であり、エッチング処理は、窒化チタン上のチタンを完全に除去できる点で好ましい。ただし、窒化チタン膜上のチタンを、金属の状態としては存在しないようにできる処理であれば、本発明の方法に適用できる処理は、上記に列挙したものに限らない。
【0019】
以下、図面を参照しながら、本発明の好ましい形態についてさらに説明する。
(実施の形態1)
まず、従来から行われてきたように、トランジスタ、拡散層などが形成された半導体基板1上に層間絶縁膜2を堆積し、CMP法などを用いて表面を平坦化する(図1(a))。次に、半導体基板1と接続するコンタクトホール3を層間絶縁膜2に形成する(図1(b))。コンタクトホールは層間絶縁膜の貫通孔である。さらに、例えば窒化チタン・チタン積層膜からなるバリアメタル4を形成し、バリアメタル上にCVD法などによりタングステン膜5を成膜する(図1(c))。引き続いて、CMP法、ドライエッチングなどによるエッチバックにより、層間絶縁膜2の表面が露出するまで、タングステン膜5およびバリアメタル4を研磨し、層間絶縁膜に埋め込まれたタングステンプラグ6を形成する(図1(d))。
【0020】
この後、層間絶縁膜2上に、この層との密着層であるチタン膜7と窒化チタン膜8とを連続して堆積する。この堆積には、枚葉式の、ターゲット上にシャッターがない標準的なスパッタリング装置を用いて行えばよい。窒化チタン膜8をアルゴンと窒素とを用いたスパッタリング(反応性スパッタリング)により堆積すると、チタンターゲット表面に窒化チタン層が形成される。この窒化チタン層をスパッタリング法によるクリーニングを行って除去すると、窒化チタン膜8の表面にごく薄いチタン膜が形成される。このチタン膜の膜厚は、通常、3nm〜5nm程度である。
【0021】
この薄いチタン膜を除去するために、上記処理(ここでは、酸素プラズマ20による処理)を適用する(図1(e))。窒化チタン膜の表面を酸素プラズマ(60℃、3分間)に曝したところ、窒化チタン膜上のチタン膜がほぼ完全に酸化されていることが確認できた。
【0022】
なお、酸素プラズマ20による処理は、チタン膜などのスパッタリング装置の堆積チャンバーとは別のチャンバー内で行うことが好ましい。酸素のコンタミネーションを避けることができるからである。
【0023】
ここでは酸素プラズマを適用したが、金属チタンをチタン化合物へと変化(この変化は広義の酸化、すなわちチタンの酸化数の増大である)させ得るものであれば、窒素プラズマなどその他のプラズマを用いてもよい。また、熱処理を用いて金属チタンの酸化や窒化を行ってもよい。熱処理は、特に制限はないが、炉やランプアニール装置などを用いて行えばよい。
【0024】
こうして、チタンが存在しない窒化チタン膜80を形成し、再びスパッタリング法により、アルミニウムを主成分とする合金膜9、窒化チタン膜10を連続して堆積する(図1(f))。なお、合金膜としては、例えばアルミニウムと銅との合金を用いることができる。また、合金膜9に代えてアルミニウム膜を用いてもよい。さらに、リソグラフィー技術、ドライエッチング法を用いて配線のパターニングを行う(図1(g))。
【0025】
以上の方法により配線を形成すると、ターゲットクリーニングにより生成したチタンが酸素プラズマによって酸化されるため、続いて堆積させる合金膜9のアルミニウムとチタンと合金化することがない。したがって、窒化チタン膜と合金膜との境界付近のアルミニウム合金中にチタン−アルミニウム生成物が形成されない。こうして、チタン−アルミ生成物に起因するストレスマイグレーションが抑制され、半導体装置の信頼性を向上させることができる。
【0026】
なお、ここでは、コンタクトホール3に埋め込む金属がCVD法によるタングステンである場合を説明したが、スパッタリング法によるタングステン、あるいは銅やアルミニウムなどタングステン以外の金属を用いても構わない。また、ここでは、半導体基板上に形成されるコンタクトホール上に配線を形成する場合について説明をしたが、配線層同士を接続するヴァイアホール上に配線を形成する場合について上記工程を適用してもよい。
【0027】
(実施の形態2)
まず、実施の形態1と同様にして、半導体基板1上に形成された層間絶縁膜2にコンタクトホール3を形成し、次いでコンタクトホール3内にバリアメタル4およびタングステンプラグ6を埋め込む(図2(a)〜(d))。さらにチタン膜7および窒化チタン膜8を連続して形成し、チタンターゲットに対してスパッタリングクリーニングを行う。
【0028】
本形態では、窒化チタン膜8の表面の処理として、純水30による洗浄を適用する(図2(e))。純水により洗浄することにより、スパッタリングクリーニングに伴って窒化チタン膜上に付着したチタンは水分子中の酸素と反応する。純水の温度は、特に制限されないが、25℃以上が好ましい。なお、洗浄に用いる液体は、既に形成した層間絶縁膜や金属を過度に浸食しない液体であればよく、純水に限られるものではない。
【0029】
以下、実施の形態1と同様にして、処理後の窒化チタン膜80上に、合金膜9、窒化チタン膜10を堆積し(図2(f))、さらに配線のパターニングを行う(図2(g))。
【0030】
(実施の形態3)
本形態でも、まず、実施の形態1と同様にして、半導体基板1上に形成された層間絶縁膜2にコンタクトホール3を形成し、次いでコンタクトホール3内にバリアメタル4およびタングステンプラグ6を埋め込む(図3(a)〜(d))。さらにチタン膜7および窒化チタン膜8を連続して形成し、チタンターゲットに対してスパッタリングクリーニングを行う(図3(e))。
【0031】
本形態では、窒化チタン膜8の表面の処理として、ドライエッチング40を適用する(図3(f))。ドライエッチングにより、スパッタクリーニングに伴って窒化チタン膜上に付着したチタンは除去される。エッチングは、窒化チタン膜8の下のチタン膜7が露出する前に停止するように、時間調整を行う。
【0032】
以下、実施の形態1と同様にして、処理後の窒化チタン膜80上に、合金膜9、窒化チタン膜10を堆積し(図3(g))、さらに配線のパターニングを行う(図3(h))。
【0033】
実施の形態1〜3で説明した各工程により、図4に示した半導体装置を得ることができる。この半導体装置では、窒化チタン膜80上にチタンが金属としては残存しない状態でアルミニウム合金膜9を堆積しているため、パターニングされた配線内において、チタン−アルミニウム生成物の形成が防止されている。
【0034】
本発明の方法は、特に、枚葉式であってターゲット上にシャッターが配置されていないスパッタリング装置を用いた製造に適しており、特に同装置を用いた複数の半導体装置の連続製造に適している。
【0035】
【発明の効果】
以上説明したように、本発明の製造方法によれば、マイグレーションパスを形成するアルミニウムと未反応チタンとの合金反応を抑制し、チタン−アルミニウム生成物に起因するストレスマイグレーションを防止することができる。高性能・高信頼性の半導体装置を提供するものとして、当該技術分野における本発明の利用価値は極めて大きい。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造工程の例を同装置の断面により示す工程図である。
【図2】本発明の半導体装置の製造工程の別の例を同装置の断面により示す工程図である。
【図3】本発明の半導体装置の製造工程のまた別の例を同装置の断面により示す工程図である。
【図4】本発明により製造した半導体装置の一例を示す断面図である。
【図5】従来の半導体装置の製造工程を同装置の断面により示す工程図である。
【図6】従来の工程により製造した半導体装置を示す断面図である。
【符号の説明】
1 半導体基板
2 層間絶縁膜
3 コンタクトホール
4 バリアメタル
5 タングステン膜
6 タングステンプラグ
7 チタン膜
8 窒化チタン膜
9 アルミニウム合金膜
10 窒化チタン膜
20 酸素プラズマ処理
30 純水による洗浄
40 ドライエッチング
80 (処理後の)窒化チタン膜
120 チタン−アルミニウム生成物
Claims (5)
- 半導体基板上に形成された絶縁膜上に、スパッタリング法によりチタン膜および窒化チタン膜を順次堆積する工程と、前記窒化チタン膜の堆積に用いたチタンターゲットの表面をスパッタリングクリーニングする工程と、前記スパッタリングクリーニングにより前記窒化チタン膜の表面に付着したチタンを酸化する工程と、前記付着したチタンが酸化された前記窒化チタン膜上にアルミニウムを主成分とする金属膜を堆積する工程と、を含むことを特徴とする半導体装置の製造方法。
- 前記チタンを酸化する工程が、酸化性プラズマによるプラズマ処理を含む請求項1に記載の半導体装置の製造方法。
- 前記チタンを酸化する工程が、酸化性雰囲気における熱処理を含む請求項1に記載の半導体装置の製造方法。
- 前記熱処理が、100℃以上500℃以下の温度での処理である請求項3に記載の半導体装置の製造方法。
- 前記チタンを酸化する工程が、接液処理として、水、酸または有機化合物含有液による洗浄を含む請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000214828A JP3592209B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000214828A JP3592209B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033322A JP2002033322A (ja) | 2002-01-31 |
JP3592209B2 true JP3592209B2 (ja) | 2004-11-24 |
Family
ID=18710342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000214828A Expired - Fee Related JP3592209B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592209B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100561523B1 (ko) | 2003-12-31 | 2006-03-16 | 동부아남반도체 주식회사 | 알루미늄 배선 형성 방법 |
-
2000
- 2000-07-14 JP JP2000214828A patent/JP3592209B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002033322A (ja) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100446300B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20050112876A1 (en) | Method to form a robust TiCI4 based CVD TiN film | |
US6159857A (en) | Robust post Cu-CMP IMD process | |
JPH06140372A (ja) | 半導体装置の製造方法 | |
JP3975292B2 (ja) | 強誘電体記憶素子の製造方法 | |
KR100319588B1 (ko) | 배선구조의 형성방법 | |
JP2809196B2 (ja) | 半導体装置の製造方法 | |
KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
JP2005116801A (ja) | 半導体装置の製造方法 | |
JPH0869980A (ja) | 半導体装置及びその製造方法 | |
US6136691A (en) | In situ plasma clean for tungsten etching back | |
JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
EP1401015A1 (en) | Selective dry etching of tantalum and tantalum nitride | |
US20040188842A1 (en) | Interconnect structure | |
US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
JP3592209B2 (ja) | 半導体装置の製造方法 | |
JP3333313B2 (ja) | 半導体装置の製造方法 | |
JP4071029B2 (ja) | 半導体素子の配線形成方法 | |
US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
JP2011029554A (ja) | 半導体装置の製造方法 | |
JP3696750B2 (ja) | 半導体装置の製造方法 | |
JP4457884B2 (ja) | 半導体装置 | |
JPH1022379A (ja) | 半導体装置の製造方法 | |
JP4152164B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |