KR100249252B1 - Cmos 집적회로의 고장 검출 시스템 - Google Patents

Cmos 집적회로의 고장 검출 시스템 Download PDF

Info

Publication number
KR100249252B1
KR100249252B1 KR1019970003788A KR19970003788A KR100249252B1 KR 100249252 B1 KR100249252 B1 KR 100249252B1 KR 1019970003788 A KR1019970003788 A KR 1019970003788A KR 19970003788 A KR19970003788 A KR 19970003788A KR 100249252 B1 KR100249252 B1 KR 100249252B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
cmos integrated
current
power
test pattern
Prior art date
Application number
KR1019970003788A
Other languages
English (en)
Other versions
KR970062716A (ko
Inventor
가즈히로 사까구찌
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12686883&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100249252(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970062716A publication Critical patent/KR970062716A/ko
Application granted granted Critical
Publication of KR100249252B1 publication Critical patent/KR100249252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

간이 시스템으로 CMOS 집적회로의 급속 검출이 실현된다. 테스터 (1) 는 테스트 패턴을 테스트대상인 CMOS 집적회로 (4) 에 반복적으로 인가하고, 전원 유닛 (5)은 전류 검출기 (6) 를 통해 CMOS 집적회로 (4) 에 전류를 공급한다. 전류 검출기 (6) 는 검출신호를 출력하는데, 이는 증폭기 (7) 를 통하여 파워 스펙트럼 분석기 (8) 에 연결되어 파워 스펙트럼을 얻게 된다. CMOS 집적회로 (4) 가 고장난 경우, 트랜지스터 스위칭 전류이외의 정적 전원 전류가 매 (NT + T0) 초마다 테스트 패턴의 특정 서브 패턴에 있어서 생성된다. 판정기 (9) 는 1/(NT + T0) [Hz] 의 근방에서 검출신호의 파워를 검출하고 따라서 정적 전류를 검출하여, 테스트 중인 CMOS 집적회로 (4) 의 고장을 판정한다.

Description

CMOS 집적회로의 고장 검출 시스템{SYSTEM FOR DETECTING TROUBLES IN CMOS INTEGRATED CIRCUIT}
본 발명은 CMOS 집적회로의 고장검출 시스템에 관한 것으로, 특히, 전원 전류 정보를 기초로 하여 CMOS 집적회로의 고장을 검출하는 시스템 및 방법에 관한 것이다.
이러한 CMOS 집적회로 고장 검출 방법 및 시스템은 CMOS 집적회로의 정상 동작을 신속하게 검출하기 위해 사용되어 왔다.
CMOS 집적회로에 있어서, 트랜지스터 스위칭 동작에서 과도 전류를 제외 한 전원 전류로서 매우 작은 리크 (leak) 전류만 흐른다. 이러한 CMOS 집적회로의 특성은 그 내부의 고장을 검출하는데 사용될 수 있다. 고장은 트랜지스터 스위칭 전류 또는 리크 전류가 아닌 큰 전류를 기초로 검출된다.
도 11 은 고장 검출 시스템의 종래예를 나타낸다. 이러한 경우, 전원 전압을 전원 (5＇) 으로부터 테스트대상인 CMOS 집적회로 (4) 로 공급하고, 전류계 (6＇) 에서 측정되는 전원 전류의 크기로부터 회로상의 고장을 판정하였다.
도 12 는 고장 검출 시스템의 또다른 종래예를 나타낸다. 이러한 경우에, 테스터 (1) 는 테스트 패턴 저장 유닛으로부터 테스트대상인 CMOS 집적회로 (4) 로 테스트 패턴을 인가하고, 이때 흐르는 전원 전류를 전류 검출기 (6) 에서 검출한다. 판정기 (9) 는 검출 또는 관측의 결과로부터 회로 (4) 의 고장을 판정한다.
도 13 은 일본 특개평 2 - 302677 호에 개시된 IC (집적회로)의 전기적 특성을 판정하는 IC 판정 시스템에서 전류 측정을 실행하는 방법을 나타낸다. 이러한 방법에 있어서, 전류는 발생된 테스트 패턴의 타이밍에 맞추어 측정된다. 특히, 정확한 전류 측정을 위해 테스트 패턴 발생기로부터 출력된 테스트 패턴 (102) 이, 테스트 패턴에 동기하는 전원 전류 (101) 의 측정을 제어하는 게이트 신호를 발생하는데 사용된다.
전류 측정을 기초로 한, 도 11 에 나타낸 CMOS 집적회로 고장 검출 시스템에 있어서, CMOS 집적회로의 전원 전류는 동작하고 있지 않은 상태에서 측정된다. 따라서, 반드시 고장에 기인하는 전원 전류를 측정하는 것은 아니다.
도 12 의 경우는 CMOS 집적회로를 동작시키고 그때 테스터를 사용하여 전원 전류를 실시간 측정하는 경우이다. 그러나, 전류를 측정하는데 시간이 걸린다. 즉, 테스트 중인 CMOS 집적회로에 의해서는 실질적으로 실시간 전원 전류 측정을 실시할 수 없고, 예를 들어 고주파 동작 소자 등으로 실시할 수 없다.
종래 전류 측정 방법은 동작 상태에서의 CMOS 집적회로의 전원 전류의 AC 특성을 결정하는 시스템에 적용된다. 이 시스템에서, CMOS 집적회로에 테스트 패턴을 인가하고, 인가된 각 테스트패턴마다 전원 전류를 측정함으로써 CMOS 집적회로를 테스트한다. 그러나, 전원 전류의 정확한 측정은 고속 전류 측정 시스템을 요구하고, 단시간에서의 측정이 어렵다.
도 14 는 CMOS 집적회로의 트랜지스터 스위칭 전류가 아닌 전원 전류로서 발생되는 정적 전류 (105) 의 측정을 설명한다. 그러나, 이러한 경우에, 트랜지스터 스위칭 전류로서의 전원 전류 (106) 로부터 정적 전류를 분리하는 것이 필요하지만, 그것은 어려운 문제점이 있다.
본 발명은 상기 문제의 관점에서 이루어진 것이며, CMOS 집적회로에 각 테스트 패턴을 인가함으로써 발생되는 트랜지스터 스위칭 전류이외의 정적 전류에 대한 단기간 판정에 의해 CMOS 집적회로에서의 고장 검출을 하는 방법 및 시스템을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시예에 따른 시스템을 도시한 블록도.
도 2 는 본 발명에 따른 검사 과정을 표시한 순서도.
도 3a 내지 3c 는 본 발명의 원리를 설명하는 도면으로서, CMOS 집적회로의 반복적인 테스트 패턴 인가와 전원 전류사이의 관계를 나타낸 도면.
도 4 는 본 발명의 다른 실시예를 도시한 블록도.
도 5 는 CMOS 집적회로의 반복적인 테스트 패턴 인가와 전원 전류사이의 관계를 나타낸 도면.
도 6 은 본 발명의 또다른 실시예를 도시한 블록도.
도 7 은 전류 검출 저항 (R)을 사용한 전류 검출기 (6a) 를 나타낸 도면.
도 8 은 본 발명의 또다른 실시예를 도시한 블록도.
도 9 는 본 발명의 또다른 실시예를 도시한 블록도.
도 10 은 본 발명의 또다른 실시예를 나타낸 도면.
도 11 은 고장 검출 시스템의 종래예를 나타낸 도면.
도 12 는 고장 검출 시스템의 다른 종래예를 나타낸 도면.
도 13 은 IC 의 전기적인 특성을 판정하는 IC 판정 시스템에서 실행된 전류 측정의 방법을 나타낸 도면.
도 14 는 CMOS 집적회로에서 트랜지스터 스위칭 전류가 아닌 전원 전류로서 발생되는 정적 전류 (105) 의 측정을 표시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
1 : 테스터 2 , 2a : 프로그램 저장 유닛
3 : 패턴 저장 유닛 4 : CMOS 집적회로
5 : 전원 유닛 6 , 6a : 전류 검출기
7 : 증폭기 8 : 파워 스펙트럼 분석기
9 : 판정기 10 : 필터
10a : 밴드 패스 필터 10b : 로우 패스 필터
101 , 103 : 전원 전류 102 , 104 : 테스트 패턴
105 : 고장에 기인하는 정적 전류 106 : 트랜지스터 스위칭 전류
201 : 정상전원 전류 202 : 이상전원 전류
203 : 이상정적 전류
본 발명의 일태양에 의하면, 테스트대상인 CMOS 집적회로에 테스트 패턴을 반복적으로 인가하는 수단, CMOS 집적회로에 공급된 전원 전류를 검출하는 전류 검출 수단, 및 전류 검출 수단에 의해 검출된 공급 전류의 파워 스펙트럼을 유도하는 수단으로 구성되며, 테스트 패턴 인가에 의해서 동작되는 CMOS 집적회로에서 발생되는 전원전류에서 트랜지스터 스위칭 전류이외의 정적 전류를 관측함으로써 CMOS 집적회로에서의 고장을 검출하는 시스템을 제공한다. 테스트대상인 CMOS 집적회로는 소정의 주파수 대역에 대한 전원 전류 파워 스펙트럼의 파워 크기에 기초하여 고장이 판정된다.
본 발명의 다른 태양에 의하면, 테스트대상인 CMOS 집적회로에 테스트 패턴을 인가하는 테스터, 테스트 패턴의 데이터가 저장된 테스트 패턴 저장 수단, 테스터의 동작을 제어하는 프로그램이 저장된 프로그램 저장 수단, 테스트대상인 CMOS 집적회로에 전원을 공급하는 전원 유닛, 전원 유닛으로부터 테스트대상인 CMOS 집적회로에 공급된 전원 전류를 검출하는 전류 검출기, 전류 검출기로부터 얻은 검출 신호를 증폭하는 증폭기, 각 주파수 대역에 대해 증폭된 검출 신호의 파워를 구하는 파워 스펙트럼 분석기, 각 주파수 대역에 대해 필터링을 한 후 증폭된 검출 신호의 파워의 크기를 검출하고 소정의 주파수 대역에서 검출된 파워의 크기에 기초하여 CMOS 집적회로의 고장을 판정하는 판정기으로 구성되며, 테스트 패턴 인가에 의해서 동작되는 CMOS 집적회로에서 발생된 전원 전류에서 트랜지스터 스위칭 전류이외의 정적 전류를 관측함으로써 CMOS 집적회로에서의 고장을 검출하는 시스템을 제공한다.
다른 목적과 형태는 첨부된 도면을 참조로 이하 설명으로부터 확실해진다.
도 3a 는 테스트대상인 CMOS 집적회로에 대해 테스트 패턴 (200) ( 인가된 신호 204) 의 반복적인 인가를 설명한 도면이다. 테스트 패턴 (200) 은 N 개의 서브 패턴으로 이루어지고, 테스트 패턴의 인가는 NT 초 (T는 패턴의 주기를 표시하고, 테스트 사이클에 대응함)를 필요로 한다.
도 3b 에 나타낸 바와 같이, 인가 신호 (204) 를 CMOS 집적회로에 인가하여 CMOS 집적회로를 동작시키는 경우, CMOS 집적회로가 정상 상태에 있으면, 전원 전류 (201) 가 흐른다. 상기 정상전원 전류는 트랜지스터 스위칭 전류만으로 구성되어지고, 정적 전류 레벨은 무시된다.
테스트대상인 CMOS 집적회로가 고장인 경우 (예를 들면, 단락 회로), 도 3c 에 나타낸 바와 같이, 이상전원전류 (abnormal supply current) (202) 가 발생한다. 상기 이상전원전류 (202) 는 특정 서브 패턴에 있어서 정지상태 VDD 전원 전류 (Iddq) 로서의 이상정적전류 (abnormal quiescent current) (203) 이다.
테스트 패턴 (200) 을 (NT + T0) (T0는 시스템 셋 업에 요구되는 시간) 의 주기로 테스트대상인 CMOS 집적회로에 반복적으로 인가하는 경우, 이상 전원 전류 (202) 1/T 및 1/(NT + T0) [Hz] 에서 피크를 갖는 반면, 정상 전원 전류 (201) 는 주파수 1/T [Hz] 에서 큰 피크를 갖는다. 즉, 두 전류는 1/(NT + T0) [Hz] 에서의 피크 유무에 있어서 차이가 있다.
따라서, 특정한 서브 패턴에서만 발생한 정적 전류를 검출하는 것이 가능하고, 1/(NT + T0) [Hz] 에서 피크를 검출함으로써 테스트대상인 CMOS 집적회로에서의 고장을 판정할 수 있다.
이러한 기능을 수행하기 위해서는 고속 동작 측정 장치가 필요 없고 단지 간단한 필터링 장치만으로 실현 가능하다.
동작 속도가 고속 ( 즉, T 가 짧은 경우)인 장치의 경우에도 1/(NT + T0) [Hz] 의 신호를 취급할 수 있다. 통상, N 이 수천에서 수십만에 이르기 때문에 주파수 (1/(NT + T0) [Hz]) 는 높지 않고, 특정 시스템 없이도 측정이 가능하다.
이하, 도면을 참조하여 바람직한 실시예를 설명한다. 도 1 은 본 발명의 제 1 실시예에 따른 시스템을 나타내는 블록도이다.
도 1 을 참조하면, 테스트대상인 CMOS 집적회로가 테스터 (1) 에 전기적으로 연결되어 있다. 프로그램 저장 유닛 (2) 및 테스트 패턴 저장 유닛 (3) 이 테스터 (1) 에 연결되어 있다. 테스터 (1) 의 구동을 제어하는 프로그램 (이하 "테스트 프로그램"이라 함) 은 프로그램 저장 유닛 (2) 에 저장되고, 테스트대상인 CMOS 집적회로 (4) 를 테스트하는 테스트 패턴 데이터는 패턴 저장 유닛 (3) 에 저장된다. 전원 공급을 위한 전원 유닛 (5) 은 전류 검출기 (6) 를 통해 CMOS 집적회로 (4) 에 연결되어 있다. 프로그램 저장 유닛 (2) 에 저장된 프로그램의 제어하에서, 그리고 프로그램 저장 유닛 (2) 에 저장되어 있는 프로그램에 의해서 설정된 테스트 사이클, 반복 주기 및 신호 파형 포맷으로 테스터 (1) 가 핀 일렉트로닉 카드 드라이버 (pin electronic card driver)(도면에는 나타나지 않음) 로부터 CMOS 집적회로 (4) 의 대응 단자 (또는 입력 핀) 로 테스트 패턴을 인가한다. 전원 유닛 (5) 으로서 테스터 (1) 에 제공된 프로그램 제어형 전원 유닛을 사용할 수도 있다.
전류 검출기 (6) 는 전원 유닛 (5) 으로부터 공급된 전원 전류를 검출하고, 그 검출 신호는 증폭기 (7) 및 파워 스펙트럼 분석기 (8) 를 통해 판정기 (9) 에 연결된다. 증폭기 (7) 는 검출 신호를 증폭하고, 파워 스펙트럼 분석기 (8) 는 각 주파수 대역에 대해서 증폭기 (7) 로부터 증폭된 검출 신호의 파워를 결정한다. 판정기 (9) 는 결정된 신호 파워를 관측하고, 관측된 신호 파워의 크기에 기초하여 테스트대상인 CMOS 집적회로 (4) 의 고장을 판정한다.
본 발명의 제 1 실시예에 따른 시스템을 사용한 검사방법을 설명한다. 도 2 는 본 발명에 따른 검사 과정을 설명한 순서도이다. 우선, 테스터는 테스트대상인 CMOS 집적회로에 테스트 패턴을 반복적으로 인가한다 (단계 301). 테스트 패턴의 서브 패턴의 주기는 T 초이고, N 개의 서브 패턴인 경우 테스트 패턴의 반복 주기는 (NT + T0) 이다.
그후, 테스트대상인 CMOS 집적회로에 흐르는 전원 전류를 검출하여, 검출 또는 관측 신호를 생성한다(단계 302). 그후, 전원 전류의 파워 스펙트럼 데이터는 검출 신호의 필터링을 통해 생성된다 (단계 303). 그후, 1파워 스펙트럼 데이터로부터 1/(NT + T0)[Hz] 에서의 파워 스펙트럼을 얻고, 이렇게 획득된 파워 스펙트럼의 크기로부터 테스트대상인 CMOS 집적회로의 고장을 판정한다 (단계 304).
도 1 에 나타난 본원 발명의 제 1 실시예에 따른 시스템의 동작을 설명한다. 상술한 바와 같이, 테스터 (1) 를 구동하는 프로그램은 프로그램 저장 유닛 (2) 에 저장되고, 테스트대상인 CMOS 집적회로 (4) 를 테스트하기 위한 프로그램 패턴은 패턴 저장 유닛 (3) 에 저장된다. 테스터 (1) 는 프로그램 및 테스트 패턴 저장 유닛 (3) 에 저장된 테스트 패턴을 사용하여 CMOS 집적회로 (4) 를 테스트한다.
테스트 패턴이 CMOS 집적회로 (4) 에 반복적으로 인가되도록 프로그램된다. T 초의 주기 (즉, 테스트 주기) 를 갖는 N 개의 서브 패턴으로 이루어진 테스트 패턴은 1 회의 인가에 대해 NT 초를 필요로 한다.
테스트 패턴은 (NT + T0) 초마다 테스트대상인 CMOS 집적회로 (4) 에 반복적으로 인가된다. CMOS 집적회로 (4) 에는 전원 유닛 (5) 으로부터 파워가 공급되고, 전원 전류는 전류 검출기 (6) 에 의해서 모니터된다. 증폭기 (7) 는 전류 검출기 (6) 로부터의 신호를 증폭하고, 파워 스펙트럼 분석기 (8) 는 각 주파수 대역에 대해 파워 스펙트럼의 파워를 결정한다. 판정기 (9) 는 각 주파수 대역 파워의 크기를 검출하고, 검출된 크기가 기준값을 초과한 경우, CMOS 집적회로에 고장이 존재하는 것으로 결정한다.
테스트 패턴이 N 개의 서브 패턴으로 구성되고, 각 패턴의 주기가 T 초이고, CMOS 집적회로 (4) 에 인가하는 반복 주기가 (NT + T0) 초 일 때, 판정기 (9) 는 1/(NT + T0)[Hz] 의 근방에서의 파워의 크기를 검출한다.
도 4 는 본 발명의 다른 실시예를 나타낸 블록도이다. 이 실시예에서는, 도 5 에 나타낸 바와 같이 인접한 테스트 패턴 주기 (NT) 사이의 시간 간격 (T0) 은 0 초로 설정한다. 즉, 각각 T 초의 주기를 갖는 N 개의 서브 패턴으로 구성된 테스트 패턴 (200) 이 테스트대상인 CMOS 집적회로에 NT 초 주기로 반복적으로 인가된다. 필터 (즉, 파워 스펙트럼 분석기 (8) ) 는 특정 대역만을 선택적으로 통과시킨다. 예를 들어 전류 검출기 (6) 로부터의 검출 신호의 1/NT [Hz] 의 근방을 통과시킨다. 테스트 패턴은 NT 초의 반복 주기로 테스트대상인 CMOS 집적회로에 반복적 및 연속적으로 인가되므로, 전원 전류 파워 스펙트럼은 T0에 기인한 파워 스펙트럼을 포함하지 않아, CMOS 집적회로 (4) 를 더 정확히 검사할 수 있다.
도 6 은 본 발명의 다른 실시예를 나타낸 블록도이다. 이 실시예에서는, 도 7 에 나타낸 바와 같이, 전류 검출기 (6a) 는 전류 검출 저항 (R) 을 사용한다. 전류 검출 저항 (R) 을 사용함으로써 전류 신호를 전압 신호로 변환하는 것이 용이하다.
또한, 도 8 은 본 발명의 또다른 실시예를 나타낸 블록도이다. 이 실시예에 있어서, 필터 (10) 는 도 1 에 나타낸 파워 스펙트럼 분석기 (8) 대신으로 사용된다. 필터 (10) 는 전원 전류 데이터의 특정 주파수 부분 (신호) 을 통과시킬 수 있다. 판정기 (9) 는 필터 (10) 를 통해 통과되는 전원 전류 데이터로서 검출 신호의 파워 크기를 검출함으로써 테스트대상인 CMOS 집적회로의 고장을 판정한다. 필터 (10) 를 사용함으로써, 간단한 구성으로 특정 주파수 대역의 전원 전류의 파워의 크기를 검출할 수 있다.
또한, 도 9 는 본 발명의 또다른 실시예를 나타낸 블록도이다. 이 실시예에 있어서, 밴드 패스 필터 (10a) 는 전술한 실시예의 필터 (10) 대신에 사용된다. 테스트 패턴이 N 개의 서브 패턴으로 구성되고, 각 패턴의 주기가 T 초이며, (NT + T0) 초의 반복 주기로 테스트대상인 CMOS 집적회로 (4) 에 반복적을 인가될 경우, 밴드 패스 필터 (10a) 는 1/(NT + T0)[Hz] 의 근방만을 통과시킨다. 이상 정적 패턴이 테스트대상인 CMOS 집적회로 (4) 의 고장때문에 특정 서브 패턴에 생성되는 경우, 전원 전류 파워 스펙트럼은 1/(NT + T0) [Hz] 에서 피크를 가지고, 이 피크는 밴드 패스 필터 (10a) 에 의해서 용이하게 분리될 수 있다.
또한, 도 10 은 본 발명의 또다른 실시예를 나타낸 도면이다. 이 실시예는 전술한 필터 (10) 대신에 로우 패스 필터 (10b) 를 사용한다. 테스트 패턴이 N 개의 서브 패턴으로 구성되고, 각 패턴의 사이클 주기가 T 초이며, (NT + T0) 초의 반복 주기로 테스트대상인 CMOS 집적회로 (4) 에 반복적으로 인가될 때, 로우 패스 필터 (10b) 는 1/(NT + T0)[Hz] 의 근방이하만을 통과시킨다. 이상 정적 전류가 테스트대상인 CMOS 집적회로 (4) 의 고장에 기인하여 특정 서브 패턴에 발생되는 경우에는, 전원 전류 파워 스펙트럼은 1/(NT + T0) [Hz] 에서 피크를 가지고, 무의미한 피크가 1/(NT + T0)[Hz] 이하에 존재하게 된다. 따라서 로우 패스 필터 (10b) 는 용이하게 피크를 분리할 수 있으면서 시스템 구성은 간략화 될 수 있다.
전술한 바와 같이, 본원 발명에 의한 CMOS 집적회로의 고장을 검출하는 시스템은, 직접 관측이 어렵고 테스트 패턴을 인가할 때 고장에 기인하여 테스트대상인 CMOS 집적회로에 생성되는 정적 신호를 트랜지스터 스위칭 전류로부터 분리할 수 있다. 즉, 상기 정적 전류는 반복 인가 주기마다 테스트 패턴의 특정 서브 패턴에서 생성되므로, 전원 전류 파워 스펙트럼 분석을 통해 정적 전류를 판정할 수 있다.
더욱이, 본 발명에 의하면, 고속동작 장치의 테스트의 경우에도, 테스트 패턴의 길이를 고려함으로써, 트랜지스터 스위칭 전류로부터 정적 전류를 분리하는 것이 용이하며 단순한 구성으로 실현될 수 있다.
구성에 있어서의 변경이 당해 기술분야에 있는 숙련자에게 생각될 수 있으며, 실시예들이 본 발명의 범위에서 이탈하지 않고 다양한 다른 변경이 이루어 질 수도 있다. 앞의 설명 및 첨부도면에 개시된 문제는 설명하기 위해 제공된 것이다. 따라서, 앞에서 설명한 것은 한정한다기 보다는 설명하기 위한 것으로 간주하는 것을 의도로 한다.

Claims (13)

  1. (2차 정정)
    테스트 패턴의 인가에 의해 동작하게되는 CMOS 집적회로에서 생성된 전원전류에서, 트랜지스터 스위칭 전류이외의 정적전류를 관측함으로써 상기 CMOS 집적회로에서 고장을 검출하는 시스템으로서,
    테스트대상인 상기 CMOS 집적회로에 테스트 패턴을 반복적으로 인가하는 수단;
    상기 CMOS 집적회로에 공급된 상기 전원 전류를 검출하는 전류 검출 수단; 및
    상기 전류 검출 수단으로 검출된 상기 전원 전류의 파워 스펙트럼을 구하는 수단으로 이루어지며,
    테스트대상인 상기 CMOS 집적회로는 소정 주파수 밴드에 대한 상기 전원 전류 파워 스펙트럼의 파워 크기에 기초하여 고장이 판정되는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  2. (정정)
    제 1 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 갖는 N 개의 서브-패턴으로 이루어지고,
    테스트대상인 상기 CMOS 집적회로는 1/(NT+ T0) [Hz] 의 근방에서의 상기 전원 전류 파워 스펙트럼의 파워 크기에 기초하여 고장이 판정되며,
    상기 전원 전류 파워 스펙트럼은 (NT+T0) 초의 반복주기로 테스트대상인 상기 CMOS 집적회로에 상기 테스트 패턴을 반복적으로 인가함으로써 CMOS 집적회로로부터 얻어지는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  3. (정정)
    제 1 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 각각 갖는 N 서브패턴으로 이루어지고,
    테스트대상인 상기 CMOS 집적회로는 1/(NT+ T0) [Hz] 의 근방에서의 상기 전원 전류 파워 스펙트럼의 파워 크기에 의하여 고장이 판정되며,
    상기 전원 전류 파워 스펙트럼은 TN 초의 반복주기로 테스트대상인 상기 CMOS 집적회로에 상기 테스트 패턴을 반복적으로 인가함으로써 CMOS 집적회로로부터 얻어지는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  4. (정정)
    테스트 패턴의 인가에 의해 동작하게 되는 CMOS 집적회로에서 생성되는 전원전류에서, 트랜지스터 스위칭 전류이외의 정적전류를 관측함으로써 상기 CMOS 집적회로에서 고장을 검출하는 시스템으로서,
    테스트대상인 상기 CMOS 집적회로에 상기 테스트 패턴을 인가하는 테스터;
    상기 테스트 패턴의 데이터가 저장된 테스트 패턴 저장 수단;
    상기 테스터의 구동을 제어하는 프로그램이 저장된 프로그램 저장 수단과,
    테스트대상인 상기 CMOS 집적회로에 전원을 공급하는 전원 유닛과,
    상기 전원 유닛으로부터 테스트대상인 상기 CMOS 집적회로에 공급된 전원 전류를 검출하는 전류 검출기와,
    상기 전류 검출기로부터의 검출 신호를 증폭하는 증폭기와,
    각각의 주파수 밴드에 대해 증폭된 검출 신호의 파워를 구하는 파워 스펙트럼 분석기와,
    각각의 주파수 밴드에 대한 필터링 후 상기 증폭된 검출 신호의 파워의 크기를 검출하고 소정 주파수 밴드에 있어서 검출된 파워의 크기에 기초하여 상기 CMOS 집적회로의 고장을 판정하는 판정기를 구비하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  5. (2차 정정)
    제 4 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 갖는 N 개의 서브-패턴으로 이루어지고,
    상기 테스트 패턴은 (TN+T0) 초의 반복 주기로 테스트대상인 상기 CMOS 집적회로에 반복적으로 인가되며,
    상기 판정기는 1/(NT+T0) [Hz] 의 근방에서의 상기 검출 신호의 파워 크기에 기초하여 테스트대상인 상기 CMOS 집적회로의 고장을 판정하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  6. (정정)
    제 4 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 가지는 N 개의 서브-패턴으로 이루어지고,
    상기 테스트 패턴은 TN 초의 반복 주기로 테스트대상인 상기 CMOS 집적회로에 반복적으로 인가되며,
    상기 판정기는 1/(NT) [Hz] 의 근방에서의 상기 검출 신호의 파워의 크기에 기초하여 테스트대상인 상기 CMOS 집적회로의 고장을 판정하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  7. (정정)
    제 4 항에 있어서,
    상기 전류 검출기는 전류 검출 저항을 포함하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  8. (정정)
    제 5 항에 있어서,
    상기 전류 검출기는 전류 검출 저항을 포함하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  9. (정정)
    제 6 항에 있어서,
    상기 전류 검출기는 전류 검출 저항을 포함하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  10. (정정)
    제 4 항에 있어서,
    상기 파워 스펙트럼 분석기 대신에 특정 주파수 밴드만 통과시키는 밴드 패스 필터가 사용되고,
    상기 판정기는 상기 밴드 패스 필터를 통과한 검출신호의 파워에 기초하여 테스트대상인 상기 CMOS 집적회로의 고장을 검사하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  11. (정정)
    제 4 항에 있어서,
    상기 파워 스펙트럼 분석기 대신에 소정 주파수 이하의 대역만 통과시키는 로우 패스 필터가 사용되고,
    상기 판정기는 상기 로우 패스 필터를 통과한 검출신호의 파워에 기초하여 테스트대상인 상기 CMOS 집적회로의 고장을 검사하는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  12. (정정)
    제 10 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 갖는 N 개의 서브 패턴으로 이루어지고, (NT + T0) 초의 반복 인가 주기로 테스트대상인 상기 CMOS 집적회로에 반복적으로 인가되며,
    상기 밴드 패스 필터는 1/(NT + T0) [Hz] 의 근방의 주파수 대역만을 통과시키는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
  13. (정정)
    제 11 항에 있어서,
    상기 테스트 패턴은 T 초의 주기를 갖는 N 개의 서브 패턴으로 이루어지고, (NT + T0) 초의 반복 인가 주기로 테스트대상인 상기 CMOS 집적회로에 반복적으로 인가되고,
    상기 로우 패스 필터는 1/(NT + T0) [Hz] 의 근방이하의 주파수 대역만을 통과시키는 것을 특징으로 하는 CMOS 집적회로 고장 검출 시스템.
KR1019970003788A 1996-02-06 1997-02-06 Cmos 집적회로의 고장 검출 시스템 KR100249252B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8044272A JP2783243B2 (ja) 1996-02-06 1996-02-06 Ｃｍｏｓ集積回路の故障検出方法及び装置
JP96-44272 1996-02-06

Publications (2)

Publication Number Publication Date
KR970062716A KR970062716A (ko) 1997-09-12
KR100249252B1 true KR100249252B1 (ko) 2000-03-15

Family

ID=12686883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003788A KR100249252B1 (ko) 1996-02-06 1997-02-06 Cmos 집적회로의 고장 검출 시스템

Country Status (5)

Country Link
US (1) US5949798A (ko)
JP (1) JP2783243B2 (ko)
KR (1) KR100249252B1 (ko)
GB (1) GB2310290B (ko)
TW (1) TW332259B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351835B1 (en) 1998-07-31 2002-02-26 Nec Corporation High speed LSI spectral analysis testing apparatus and method
JP2000074986A (ja) * 1998-08-31 2000-03-14 Ando Electric Co Ltd デバイス試験装置
DE19908379A1 (de) * 1999-02-26 2000-09-14 Orga Kartensysteme Gmbh Einrichtung zum Testen der elektrischen Funktionstüchtigkeit einer kontaktbehafteten Chipkarte
JP2000258490A (ja) 1999-03-09 2000-09-22 Ando Electric Co Ltd デバイステストシステム
JP4489870B2 (ja) * 1999-06-28 2010-06-23 三菱電機株式会社 内部信号観測方法
JP3164106B2 (ja) 1999-06-29 2001-05-08 日本電気株式会社 集積回路の故障検出方法及び故障検出装置及びその制御プログラムを記録した記憶媒体
JP2001021609A (ja) 1999-07-07 2001-01-26 Mitsubishi Electric Corp 半導体集積回路の検査方法
JP3371865B2 (ja) 1999-09-27 2003-01-27 日本電気株式会社 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体
KR100701374B1 (ko) * 2000-01-12 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자의 아이디디큐 불량분석 방법
JP2001208803A (ja) * 2000-01-24 2001-08-03 Advantest Corp 半導体集積回路の故障シミュレーション方法および故障シミュレータ
JP3389914B2 (ja) 2000-03-03 2003-03-24 日本電気株式会社 集積回路の電源電流値のサンプリング方法及び装置、及びその制御プログラムを記録した記憶媒体
KR100360717B1 (ko) * 2000-03-27 2002-11-13 김강철 Ｃｍｏｓ논리회로의 고장감지장치
JP4174167B2 (ja) * 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
JP4970640B2 (ja) * 2000-05-19 2012-07-11 ルネサスエレクトロニクス株式会社 スクリーニング方法、スクリーニング装置及び記録媒体
JP4507379B2 (ja) 2000-10-02 2010-07-21 ソニー株式会社 Ｃｍｏｓ集積回路の良品判定方法
US6661246B1 (en) * 2000-10-23 2003-12-09 Advanced Micro Devices, Inc. Constant-current VDDQ testing of integrated circuits
US6717428B1 (en) * 2000-11-02 2004-04-06 Intel Corporation Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage
KR100388494B1 (ko) * 2001-05-07 2003-06-25 한국전자통신연구원 코덱 에이직의 기능 분석 시스템 및 그 방법
KR100419184B1 (ko) * 2001-12-26 2004-02-18 한국항공우주연구원 래치업 시뮬레이터
US6930500B2 (en) * 2003-08-01 2005-08-16 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College IDDQ testing of CMOS mixed-signal integrated circuits
WO2005071582A2 (en) * 2004-01-27 2005-08-04 British Telecommunications Public Limited Company Detection of abnormal behaviour in dynamic systems
US7301325B2 (en) * 2004-02-02 2007-11-27 Synthesys Research, Inc. Method and apparatus for creating performance limits from parametric measurements
US7102357B2 (en) * 2004-03-22 2006-09-05 Hewlett-Packard Development Company, L.P. Determination of worst case voltage in a power supply loop
FR2883998A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant un circuit de detection d'un evenement
FR2884000A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant des moyens pour empecher l'acces a un organe du coprocesseur
US7218091B1 (en) * 2006-07-13 2007-05-15 International Business Machines Corporation Integrated CMOS spectrum analyzer for on-chip diagnostics using digital autocorrelation of coarsely quantized signals
DE102007009549B4 (de) * 2007-02-27 2016-10-20 Infineon Technologies Ag Vorrichtung und Verfahren zur Messung der Stromaufnahme und der Kapazität eines Halbleiterbauelements
US7888947B2 (en) * 2007-11-21 2011-02-15 Teradyne, Inc. Calibrating automatic test equipment
KR101141242B1 (ko) * 2009-12-23 2012-05-04 연세대학교 산학협력단 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치
US20120158346A1 (en) * 2010-12-17 2012-06-21 Silicon Image, Inc. Iddq testing of cmos devices
US10094874B1 (en) 2011-12-01 2018-10-09 National Technology & Engineering Solutions Of Sandia, Llc Scanning method for screening of electronic devices
US10145894B1 (en) 2011-12-01 2018-12-04 National Technology & Engineering Solutions Of Sandia, Llc Defect screening method for electronic circuits and circuit components using power spectrum anaylysis
US9568540B2 (en) 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
CN109696902B (zh) * 2018-12-06 2022-06-10 奇瑞汽车股份有限公司 一种信号记录装置、故障点检测电路及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608690A (en) * 1982-11-26 1986-08-26 Tektronix, Inc. Detecting improper operation of a digital data processing apparatus
US4855670A (en) * 1985-03-15 1989-08-08 Tektronix, Inc. Method of providing information useful in identifying defects in electronic circuits
GB2183853B (en) * 1985-12-02 1989-12-20 Trw Inc Power supply switch circuit for wafer scale applications
JPH02302677A (ja) * 1989-05-17 1990-12-14 Seiko Epson Corp 電流測定方法
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
US5321354A (en) * 1990-07-23 1994-06-14 Seiko Epson Corporation Method for inspecting semiconductor devices
US5420522A (en) * 1991-12-04 1995-05-30 Texas Instruments Incorporated Method and system for fault testing integrated circuits using a light source
JPH05273298A (ja) * 1992-03-25 1993-10-22 Sharp Corp 半導体集積回路装置及びそのテスト方法
JPH06160487A (ja) * 1992-11-17 1994-06-07 Nippon Telegr & Teleph Corp <Ntt> Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法
US5475694A (en) * 1993-01-19 1995-12-12 The University Of British Columbia Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits
US5483170A (en) * 1993-08-24 1996-01-09 New Mexico State University Technology Transfer Corp. Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis
TW260788B (ko) * 1993-09-01 1995-10-21 Philips Electronics Nv
JPH07280880A (ja) * 1994-04-04 1995-10-27 Advantest Corp Ｉｃの静止時電源電流試験装置

Also Published As

Publication number Publication date
JPH09211088A (ja) 1997-08-15
GB9702379D0 (en) 1997-03-26
GB2310290B (en) 2001-01-17
US5949798A (en) 1999-09-07
KR970062716A (ko) 1997-09-12
TW332259B (en) 1998-05-21
JP2783243B2 (ja) 1998-08-06
GB2310290A (en) 1997-08-20

Similar Documents

Publication Publication Date Title
KR100249252B1 (ko) Cmos 집적회로의 고장 검출 시스템
KR100729068B1 (ko) 광대역 극초단파 모사 부분방전신호 및 신호유형패턴 발생장치
US6058502A (en) Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method
US5483170A (en) Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis
US7433793B2 (en) Error detection apparatus and method and signal extractor
US5905381A (en) Functional OBIC analysis
KR970056992A (ko) 컬러 선형 씨씨디(ccd) 영상소자 및 이의 구동방법
EP1635183A1 (en) Device for monitoring quiescent current of an electronic device
JP2001091569A (ja) 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体
JP2962283B2 (ja) 集積回路の故障検出方法及び故障検出装置
US6717428B1 (en) Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage
JP3092590B2 (ja) 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体
JP2007521475A (ja) 無線周波数及びアナログの回路の試験
KR20030044935A (ko) 반도체 집적 회로 장치의 스크리닝을 위한 컴퓨터프로그램 제품
JP2000065890A (ja) Ｌｓｉテストシステム
JPH11142471A (ja) バーンイン試験方法及びバーンイン試験装置
KR950015175B1 (ko) 회로파형 검사장치
JPH05190637A (ja) 半導体集積回路の試験方法
JP2001289919A (ja) パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置
Manhaeve et al. Application of supply current testing to analogue circuits, towards a structural analogue test methodology
KR100431318B1 (ko) 반도체소자의esd테스트장치및그구동방법
JP2002131368A (ja) Ｃｍｏｓ−ｌｓｉ試験方法及び装置
JP2003139826A (ja) 半導体集積回路試験装置
JP2000230962A (ja) 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体
KR970056092A (ko) 무선 기기의 자동 시험 장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 18

EXPY Expiration of term