JPH05190637A - 半導体集積回路の試験方法 - Google Patents
半導体集積回路の試験方法Info
- Publication number
- JPH05190637A JPH05190637A JP4003494A JP349492A JPH05190637A JP H05190637 A JPH05190637 A JP H05190637A JP 4003494 A JP4003494 A JP 4003494A JP 349492 A JP349492 A JP 349492A JP H05190637 A JPH05190637 A JP H05190637A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- test
- short
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】となりあうピンのショート試験を行う項目で複
数ピンを同時に測定すること。 【構成】複数のDC特性測定器1にて、同一試験におい
て、独立した印加電圧、印加電流及び、それぞれに対応
した判定値を与える機能を有する。 【効果】となりあうピンのショートテストを複数ピン同
時に行うことができる為、テスト時間の短縮が可能とな
る。
数ピンを同時に測定すること。 【構成】複数のDC特性測定器1にて、同一試験におい
て、独立した印加電圧、印加電流及び、それぞれに対応
した判定値を与える機能を有する。 【効果】となりあうピンのショートテストを複数ピン同
時に行うことができる為、テスト時間の短縮が可能とな
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路の試験
方法に関する。
方法に関する。
【0002】
【従来の技術】従来の半導体試験装置は、図3に示す様
に、同時に複数ピン3をDC測定する場合、全てのDC
特性測定器1に同じ設定、すなわち印加電圧、印加電
流、判定値を与えることにより、同種類のピン13の試
験項目を、同時に測定する機能を有している。
に、同時に複数ピン3をDC測定する場合、全てのDC
特性測定器1に同じ設定、すなわち印加電圧、印加電
流、判定値を与えることにより、同種類のピン13の試
験項目を、同時に測定する機能を有している。
【0003】すなわち、被測定デバイス2の被測定ピン
3の内4ピン毎それぞれDC特性測定器1のDC1より
DC4に接続して、4ピン同時に同一試験の短縮を計っ
ている。
3の内4ピン毎それぞれDC特性測定器1のDC1より
DC4に接続して、4ピン同時に同一試験の短縮を計っ
ている。
【0004】
【発明が解決しようとする課題】従来の試験装置では、
同時に複数ピンをDC測定する場合、印加電圧が同じで
あることから、図4に示す様な、被測定デバイス2のと
なりあうピン間のショートチェックを兼ねたピンリーク
試験項目では、ピン間ショートがあっても電流は流れな
い為、不良を検出できず、1ピン毎測定を行わねばなら
ないという問題があった。
同時に複数ピンをDC測定する場合、印加電圧が同じで
あることから、図4に示す様な、被測定デバイス2のと
なりあうピン間のショートチェックを兼ねたピンリーク
試験項目では、ピン間ショートがあっても電流は流れな
い為、不良を検出できず、1ピン毎測定を行わねばなら
ないという問題があった。
【0005】
【課題を解決するための手段】本発明の特徴は、半導体
集積回路の複数ピンのそれぞれにDC特性測定器を接続
してそれぞれの該ピンに接続された該半導体集積回路の
内部回路の状態を測定する際に、前記複数のDC特性測
定器はそれぞれ独立した印加電圧、印加電流および判定
値を与える機能を有し、隣合うピンには互いに異なる電
圧を印加してピン間のショート状態の測定を可能とした
半導体集積回路の試験方法にある。
集積回路の複数ピンのそれぞれにDC特性測定器を接続
してそれぞれの該ピンに接続された該半導体集積回路の
内部回路の状態を測定する際に、前記複数のDC特性測
定器はそれぞれ独立した印加電圧、印加電流および判定
値を与える機能を有し、隣合うピンには互いに異なる電
圧を印加してピン間のショート状態の測定を可能とした
半導体集積回路の試験方法にある。
【0006】
【実施例】本発明について図面を参照して説明する。図
1は、本発明の一実施例に用いる試験装置のDC特性測
定器のブロック図である。4台のDC特性測定器1のD
C1よりDC4にて、同時に、被測定デバイス2の被測
定ピン3の内の4ピンを測定することができる。
1は、本発明の一実施例に用いる試験装置のDC特性測
定器のブロック図である。4台のDC特性測定器1のD
C1よりDC4にて、同時に、被測定デバイス2の被測
定ピン3の内の4ピンを測定することができる。
【0007】この際、各測定器より独立した印加値(F
ORCE1〜FORCE4)とそれぞれに対応した判定
値(LIMIT1〜LIMIT4)を与えられる。
ORCE1〜FORCE4)とそれぞれに対応した判定
値(LIMIT1〜LIMIT4)を与えられる。
【0008】尚、印加値、判定値を同じにすれば従来機
能に等しい。これより、図2に示す様に、被測定デバイ
ス2のとなりあうピン間のショートチェックを兼ねたピ
ンリーク試験項目でもピン間シュートが起こった場合、
印加電圧の差による電流Iにてショート不良を検出する
ことができる。ここでは印加電圧をDC1とDC3を
5.5V、DC2とDC4を5.0Vとしている。
能に等しい。これより、図2に示す様に、被測定デバイ
ス2のとなりあうピン間のショートチェックを兼ねたピ
ンリーク試験項目でもピン間シュートが起こった場合、
印加電圧の差による電流Iにてショート不良を検出する
ことができる。ここでは印加電圧をDC1とDC3を
5.5V、DC2とDC4を5.0Vとしている。
【0009】
【発明の効果】以上説明したように本発明は、DC特性
測定器の設定を同テスト項目においても独立して与える
ことから、前述したピン間ショートテストを兼ねたリー
クテスト等でも複数ピンを同時に試験することができる
為、試験時間を短縮できるという効果を有する。
測定器の設定を同テスト項目においても独立して与える
ことから、前述したピン間ショートテストを兼ねたリー
クテスト等でも複数ピンを同時に試験することができる
為、試験時間を短縮できるという効果を有する。
【図1】本発明の実施例に用いるDC測定器のブロック
図。
図。
【図2】本発明の実施例のリーク試験項目の測定回路
図。
図。
【図3】従来技術のDC測定器のブロック図。
【図4】従来技術のDC測定器によるリーク試験の測定
回路図。
回路図。
1 DC特性測定器 2 被測定デバイス 3 被測定ピン 4 ピン間ショート部
Claims (1)
- 【請求項1】 半導体集積回路の複数ピンのそれぞれに
DC特性測定器を接続してそれぞれの該ピンに接続され
た該半導体集積回路の内部回路の状態を測定する際に、
前記複数のDC特性測定器はそれぞれ独立した印加電
圧、印加電流および判定値を与える機能を有し、隣合う
ピンには互いに異なる電圧を印加してピン間のショート
状態の測定を可能とした事を特徴とする半導体集積回路
の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4003494A JP2919147B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4003494A JP2919147B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05190637A true JPH05190637A (ja) | 1993-07-30 |
JP2919147B2 JP2919147B2 (ja) | 1999-07-12 |
Family
ID=11558894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4003494A Expired - Fee Related JP2919147B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路の試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919147B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11183548A (ja) * | 1997-12-17 | 1999-07-09 | Nec Eng Ltd | Ic接続試験方法 |
US6075377A (en) * | 1996-05-28 | 2000-06-13 | Nec Corporation | Method of confirming connecting states of signal terminals in a semiconductor device |
JP2008256632A (ja) * | 2007-04-09 | 2008-10-23 | Yokogawa Electric Corp | 半導体集積回路の試験方法及びicテスタ |
JP2009128082A (ja) * | 2007-11-21 | 2009-06-11 | Yokogawa Electric Corp | Icテスタ及び液晶駆動ドライバの試験方法 |
CN108962331A (zh) * | 2017-05-24 | 2018-12-07 | 爱思开海力士有限公司 | 半导体器件、测试方法和包括其的*** |
-
1992
- 1992-01-13 JP JP4003494A patent/JP2919147B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6075377A (en) * | 1996-05-28 | 2000-06-13 | Nec Corporation | Method of confirming connecting states of signal terminals in a semiconductor device |
JPH11183548A (ja) * | 1997-12-17 | 1999-07-09 | Nec Eng Ltd | Ic接続試験方法 |
JP2008256632A (ja) * | 2007-04-09 | 2008-10-23 | Yokogawa Electric Corp | 半導体集積回路の試験方法及びicテスタ |
JP2009128082A (ja) * | 2007-11-21 | 2009-06-11 | Yokogawa Electric Corp | Icテスタ及び液晶駆動ドライバの試験方法 |
CN108962331A (zh) * | 2017-05-24 | 2018-12-07 | 爱思开海力士有限公司 | 半导体器件、测试方法和包括其的*** |
US11293972B2 (en) | 2017-05-24 | 2022-04-05 | SK Hynix Inc. | Semiconductor device, test method, and system including the same |
CN108962331B (zh) * | 2017-05-24 | 2022-04-15 | 爱思开海力士有限公司 | 半导体器件、测试方法和包括其的*** |
Also Published As
Publication number | Publication date |
---|---|
JP2919147B2 (ja) | 1999-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2783243B2 (ja) | Cmos集積回路の故障検出方法及び装置 | |
US7019547B2 (en) | Pin driver for AC and DC semiconductor device testing | |
US20010005143A1 (en) | Configuration for measurement of internal voltages in an integrated semiconductor apparatus | |
JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
US6037796A (en) | Current waveform analysis for testing semiconductor devices | |
JP2962283B2 (ja) | 集積回路の故障検出方法及び故障検出装置 | |
JPH01129432A (ja) | 集積回路 | |
JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
JP3372488B2 (ja) | 半導体cmos集積回路の試験装置 | |
JP2963234B2 (ja) | 高速デバイス試験方法 | |
JP2002156403A (ja) | 電子デバイスの試験装置 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP2821302B2 (ja) | 半導体icのテスト方法 | |
JPH03252565A (ja) | 配線基板検査装置 | |
JPH05264676A (ja) | 故障検出方法及び検出装置 | |
JPS587573A (ja) | Ic試験方法 | |
KR0148723B1 (ko) | 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법 | |
JPH01240873A (ja) | 半導体集積回路の試験方法 | |
JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 | |
JPH04270978A (ja) | Icテスタ | |
JP2004271274A (ja) | 半導体デバイス検査装置 | |
JPH067154B2 (ja) | 半導体装置の静電破壊試験装置 | |
JPH0786344A (ja) | 半導体素子測定方法 | |
JPH10275835A (ja) | ウエハ検査装置 | |
JPS63147666A (ja) | サ−マルヘツド基板の検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990330 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |