KR100419184B1 - 래치업 시뮬레이터 - Google Patents
래치업 시뮬레이터 Download PDFInfo
- Publication number
- KR100419184B1 KR100419184B1 KR10-2001-0084614A KR20010084614A KR100419184B1 KR 100419184 B1 KR100419184 B1 KR 100419184B1 KR 20010084614 A KR20010084614 A KR 20010084614A KR 100419184 B1 KR100419184 B1 KR 100419184B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- voltage
- latch
- voltage pattern
- simulator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 우주환경에서 발생되는 래치업(Latch-up) 현상을 지상에서 최대한 모의하기 위한 시뮬레이터에 관한 것으로, 실제 래치업 현상에 따른 급격한 전류변화를 모사하기 위하여 다중의 래치업 시뮬레이터를 연결하여 원하는 전류값을 얻을 수 있도록 한 것이다.
이러한 본 발명은 사용자가 원하는 전압 패턴을 발생시키는 Programmable Voltage Pattern Generator와, 상기 Programmable Voltage Pattern Generator에서 생성된 전압 패턴을 전류치로 변환하는 전압/전류변환 회로와, 상기 전압/전류변환 회로에서 변환된 전류치가 트랜지스터의 베이스 전류로 인가되어 트랜지스터의 도통 전류를 조절함으로써 원하는 시간과 양으로 전류치를 조절하는 TR 증폭회로로 이루어진다.
본 발명은 지상에서 우주환경에서 일어나는 래치업 현상을 모의함으로써, 그에 따른 적절한 보상회로를 장착하여 인공위성 시스템의 신뢰도를 높일 수 있도록 한 것이다.
Description
본 발명은 우주환경에서 발생되는 래치업(Latch-up) 현상을 방지하기 위한 보호회로의 기능이 정상적인가를 검증하여, 래치업 보호회로의 성능을 개선할 수 있도록 하는 것으로, 실제 래치업 현상에 따른 급격한 전류변화를 모사하여 다양한 전류공급 특성에 따른 시험을 할 수 있도록 한 것이다.
우주환경에는 다양한 형태의 입자가 존재하고 있으며, 이들은 인공위성 및 우주전자장비의 각 부품들에 영향을 미치게 되어 인공위성의 수명을 단축시키거나 성능을 저하시키는 중요한 원인이 되고 있다.
이러한 영향은 입자의 종류 및 위성체 궤도나 경사각 등에 따라 다양한 형태로 나타나게 되는데, 래치업 현상도 그 중의 한 형태로서, 전자부품에 순간적으로 높은 전류를 유발시켜 일시적 내지는 영구적으로 전자부품을 정상동작하지 못하게 하는 현상이다.
따라서, 인공위성의 전자부품에 이러한 래치업 현상을 막아주는 회로를 장착하는 것은 필수불가결한 요소라 할 수 있지만, 지상에서 우주에서 발생되는 래치업현상을 정확히 모의하여 보호회로를 장착하는 것은 비용 및 시간적인 면에서 무척 힘든 일로 여겨지고 있으며, 특히 저궤도 위성같은 경우는 정지궤도 위성과는 달리 우주입자로부터 영향을 덜 받기 때문에 우주입자 영향해석만을 통하여 발사하는 추세였다.
본 발명은 우주방사선 영향으로 생기는 래치업 현상을 방지하는 보호회로의 개선을 위하여 전류공급 특성을 다양하게 모의 할 수 있도록 하는 것으로
이러한 본 발명은 사용자가 원하는 전압 패턴을 발생시키는 Programmable Voltage Pattern Generator와, 상기 Programmable Voltage Pattern Generator에서 생성된 전압 패턴을 전류치로 변환하는 전압/전류변환 회로와, 상기 전압/전류변환 회로에서 변환된 전류치가 트랜지스터의 베이스 전류로 인가되어 트랜지스터의 도통 전류를 조절함으로써 전류치를 원하는 시간과 양으로 조절하는 TR 증폭회로를 구비함으로써 이루어지는 것으로, 래치업 현상의 전류변화 패턴을 모의하여 래치업 보호회로의 성능을 개선하는 것이다.
도 1 은 본 발명에서 래치업 시뮬레이터를 이용한 모의 회로도
도 2 는 본 발명의 구성 회로도
도 3 은 본 발명의 전압/전류변환 회로 구성회로도
도 4 는 본 발명에서 TR 증폭회로의 구성 회로도
도 5 는 TR 증폭회로에서 전류치의 변화를 나타내는 그래프
도 6 은 시퀀서에서 전류치의 변화를 나타내는 그래프
도 7 은 시퀀서에 병렬 연결된 복수개의 래치업 시뮬레이터를 나타낸 블럭도
[도면의 주요부분에 대한 부호의 설명]
1 : Programmable Voltage Pattern Generator
2 : 전압/전류변환 회로 3 : TR 증폭회로
4 : 8bit 마이크로 콘트롤러
6 : D/A 컨버터 7 : Target Circuit
8 : 시퀀서(Sequencer)
9, 10, 11, 12 : 래치업 시뮬레이터, 래치업 시뮬레이터 #1, #2, #3
13 : 전원전압(V supply)
본 발명은 우주환경에서 발생되는 래치업(Latch-up) 현상을 지상에서 최대한 모의하기 위한 시뮬레이터에 관한 것으로, 래치업 현상을 방지하기 위한 보호회로의 시험 및 보호회로의 성능개선을 위하여 다양한 전류공급 특성을 모의 할 수 있도록 하여 다중의 래치업 시뮬레이터를 연결하여 보다 큰 범위의 부하 모의를 할 수 있도록 한 것이다.
본 발명은 도 1 과 같이 임의의 logic 또는 제어기능을 갖는 CPU 등으로 원하는 전압 패턴을 발생시키는 Programmable Voltage Pattern Generator(1)와,
상기 Programmable Voltage Pattern Generator(1)에서 생성된 전압 패턴을 전류치로 변환하는 일반적인 구조의 전압/전류변환 회로(2)와,
상기 전압/전류변환 회로(2)에서 변환된 전류치가 트랜지스터의 베이스 전류로 인가되어 트랜지스터의 도통 전류를 조절함으로써 전류치를 원하는 시간과 양으로 조절하는 일반적인 TR 증폭회로(3)로 이루어진다.
상기 Programmable Voltage Pattern Generator(1)는 1과 0의 디지탈 전압값을 생성하고 사용자가 원하는 전압을 원하는 시간에 출력하기 위하여 도 2 와 같이 8bit 마이크로 콘트롤러(4)로 이루어진다.
8bit 마이크로 콘트롤러(4)는 로직내에 Programmable Voltage Pattern Generator(1)에서 생성된 0과 1의 디지털전압을 원하는 시간동안 원하는 전압값을 출력하기 위해 시간 제어를 하는 Nbit counter/timer와 Programmable Voltage Pattern Generator(1)와 Nbit counter/timer에서 출력되는 디지털 전압값을 아날로그 전압값으로 변환하는 D/A 컨버터(6)로 구성된다.
본 발명의 동작원리를 상세히 설명하면 Programmable Voltage Pattern Generator(1)는 0과 1의 디지털 전압값을 생성한다.
8bit 마이크로 콘트롤러(4) 로직내에 Nbit counter/timer는 사용자가 원하는 시간동안 원하는 전압을 출력하기 위해 시간제어를 하는데 counter/timer의 클럭은 xMHz로 할 경우, 8bit 마이크로 콘트롤러 주기는 1/x[MHZ]가 되므로 이것을 이용하여 원하는 시간동안 출력이 가능하도록 한 것이다.
원하는 전압을 원하는 시간동안에 출력하기 위해서 임의의 시간동안 임의의 전압패턴을 출력한다.
원하는 전압을 제어하기 위해 8bit 마이크로 콘트롤러(4)내에서는 D/A 컨버터(6)를 통해 디지털전압값을 아날로그 전압으로 변환하며, 상기 Programmable Voltage Pattern Generator(1)와 Nbit counter/timer에 의해서 전압 뿐만 아니라 증가하는 곡선의 형태도 생성된다.
생성된 패턴은 port를 통해 1과 0의 디지털 값으로 구성되어, D/A 컨버터(6)를 통해 아날로그 곡선형태를 갖게 된다.
8bit 마이크로 콘트롤러(4) 로직내에 D/A 컨버터(6)는 N bit입력과 출력전압 V에 대하여 다음 식과 같은 결과값(resolution)을 갖는 것을 사용한다.
도 4 에서 TR 증폭회로(3)는 상기 전압/전류 변환회로(2)를 통해 변환된 전류치를 트랜지스터의 베이스 전류로 하여 에미터 컬렉터 사이의 전류를 제어한다.
트랜지스터의 베이스 전류(Iref)가 인가되면 에미터와 컬렉터 사이간의 전류는 트랜지스터의 증폭율(β) 만큼 증폭되어 에미터 컬렉터 사이를 흐르게 되어 부하저항(RL)에는 부하전류(Iload)로 흐르게 된다.
상기 TR 증폭회로(3)에서 사용자가 원하는 시간에 원하는 소모전류의 양으로 발생된 전류치(Iload)는 일반적인 전자회로로 구성된 Target Circuit(7)으로 인가되어 래치업 현상시 과전류가 흘러 전자부품에 치명적인 손상을 주는 현상을 모사하고 상기 Target Circuit(7)에 인가된 전류(Iload)가 급격한 증가를 일으킬 경우 보호회로에 의해 전원전압(13)이 차단되도록 한다.
실제 우주환경에서 발생되는 래치업으로 인한 전자부품의 높은 전류의 인가를 래치업 시뮬레이터로 도 5 와 같이 임의의 시간에 임의의 패턴으로 나누어 모사한다.
Target Circuit(7)에 인가되는 전류를 원하는 시간만큼 발생시키기 위하여 도 7 과 같이 복수개의 래치업 시뮬레이터를 시퀀서(Sequencer)(8)에 병렬로 연결하여 도 6 과 같이 래치업 시뮬레이터 #1(10)을 이용하여 T1만큼의 시간동안 발생시킨 전류를 유지시킨 다음 래치업 시뮬레이터 #2(11)와 #3(12)를 이용하여 T2, T3시간동안 연속해서 원하는 시간만큼 인가되는 전류를 발생시키는 것이다.
본 발명은 지상에서 우주환경에서 일어나는 래치업 현상을 모의함으로써, 그에 따른 적절한 보상회로를 장착하여 래치업 보호회로 자체에 대한 성능 개선을 함으로써 인공위성 시스템의 신뢰도를 높일 수 있도록 하는 한편, 본 발명의 모의장치를 여러개 병렬로 장착할 경우 더 많은 전류의 변화 패턴을 생성할 수 있는 것이다.
Claims (3)
- 사용자가 원하는 전압 패턴을 발생시키는 Programmable Voltage Pattern Generator(1)와,상기 Programmable Voltage Pattern Generator(1)에서 생성된 전압 패턴을 전류치로 변환하는 전압/전류변환 회로(2)와,상기 전압/전류변환 회로(2)에서 변환된 전류치가 트랜지스터의 베이스 전류에 인가되어 트랜지스터의 도통 전류를 조절함으로써 전류치를 원하는 시간과 양으로 조절하는 TR 증폭회로(3)로 구성됨을 특징으로 하는 래치업 시뮬레이터.
- 제 1 항에 있어서, Programmable Voltage Pattern Generator(1)는 0과 1로 생성된 디지털 전압값을 사용자가 원하는 시간동안 출력하기 위해 시간 제어를 하는 Nbit counter/timer와, 상기 Nbit counter/timer를 거친 디지털 전압값을 아날로그 전압값으로 변환하는 D/A 컨버터(6)로 이루어진 8bit 마이크로 콘트롤러(4)로 구성됨을 특징으로 하는 래치업 시뮬레이터.
- 제 1 항에 있어서, 래치업 시뮬레이터는 시퀀서(8)에 복수개를 병렬로 연결하여 원하는 전류 패턴을 생성하는 것을 특징으로 하는 래치업 시뮬레이터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0084614A KR100419184B1 (ko) | 2001-12-26 | 2001-12-26 | 래치업 시뮬레이터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0084614A KR100419184B1 (ko) | 2001-12-26 | 2001-12-26 | 래치업 시뮬레이터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030054453A KR20030054453A (ko) | 2003-07-02 |
KR100419184B1 true KR100419184B1 (ko) | 2004-02-18 |
Family
ID=32213083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0084614A KR100419184B1 (ko) | 2001-12-26 | 2001-12-26 | 래치업 시뮬레이터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100419184B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109831242B (zh) * | 2019-01-23 | 2021-05-11 | 上海卫星工程研究所 | 星载应答机在轨闩锁的恢复方法及*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61207974A (ja) * | 1985-03-13 | 1986-09-16 | Tokyo Denshi Koeki Kk | 集積回路測定装置 |
KR970062716A (ko) * | 1996-02-06 | 1997-09-12 | 가네꼬 히사시 | Cmos 직접회로 고장 검출 시스템 |
JPH11202020A (ja) * | 1998-01-13 | 1999-07-30 | Advantest Corp | ラッチアップ試験装置 |
KR19990084676A (ko) * | 1998-05-09 | 1999-12-06 | 윤종용 | 래치-업 측정 장치 |
-
2001
- 2001-12-26 KR KR10-2001-0084614A patent/KR100419184B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61207974A (ja) * | 1985-03-13 | 1986-09-16 | Tokyo Denshi Koeki Kk | 集積回路測定装置 |
KR970062716A (ko) * | 1996-02-06 | 1997-09-12 | 가네꼬 히사시 | Cmos 직접회로 고장 검출 시스템 |
JPH11202020A (ja) * | 1998-01-13 | 1999-07-30 | Advantest Corp | ラッチアップ試験装置 |
KR19990084676A (ko) * | 1998-05-09 | 1999-12-06 | 윤종용 | 래치-업 측정 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20030054453A (ko) | 2003-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Khateb et al. | A Novel Current-Mode Full-Wave Rectifier Based on One CDTA and Two Diodes. | |
Qin et al. | Laboratory emulation of a photovoltaic module for controllable insolation and realistic dynamic performance | |
TW200629033A (en) | Low voltage bandgap reference (BGR) circuit | |
CN101763135A (zh) | 不受温度制约式参考电流发生器件 | |
Nagayoshi et al. | Novel PV array/module IV curve simulator circuit | |
KR100419184B1 (ko) | 래치업 시뮬레이터 | |
JPH0614099B2 (ja) | 能動負荷回路網 | |
Yan et al. | Modeling of thermal coupling and temperature sensor circuit design considerations for hardware Trojan detection | |
US8892377B2 (en) | Digital programmable load measurement device | |
US5130577A (en) | Computational circuit for transforming an analog input voltage into attenuated output current proportional to a selected transfer function | |
CN103199825B (zh) | 基于dcp的dds输出信号幅度调控方法及调控电路 | |
Vagapov et al. | Modelling of a photovoltaic array using Analog System Lab Kit Pro board | |
JPH06324105A (ja) | 半導体試験装置 | |
US5504694A (en) | Method of cell characterization for energy dissipation | |
Zarębski et al. | The electrothermal macromodel of voltage mode PWM controllers for SPICE | |
Vekslender et al. | Full IC design of a PWM controller with integrated high-resolution ADC and DPWM peripherals using digital backend tools | |
KR200224171Y1 (ko) | 연산 증폭기 설계 및 실험 장치 | |
Luo et al. | A macromodel for operational amplifiers with adjustable offset voltage | |
Kull | Study of a Solar Array Simulator for Medium Powered Satellites | |
Reddy et al. | Solar Array Simulators for INSAT-2E/3B | |
Wang et al. | Noise analysis for electronic circuit using Multisim | |
JP3092362B2 (ja) | 集積回路の自動試験装置 | |
Brinson | Modelling and simulation of Zener diode noise in the time domain | |
Ericson et al. | Design of measurement circuits for SiC experiment: KTH student satellite MIST | |
Belloc et al. | Conversion of Conventional Switching Mode Power Supply in a Photovoltaic Array Emulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070205 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |