KR100701374B1 - 반도체 소자의 아이디디큐 불량분석 방법 - Google Patents

반도체 소자의 아이디디큐 불량분석 방법 Download PDF

Info

Publication number
KR100701374B1
KR100701374B1 KR1020000001434A KR20000001434A KR100701374B1 KR 100701374 B1 KR100701374 B1 KR 100701374B1 KR 1020000001434 A KR1020000001434 A KR 1020000001434A KR 20000001434 A KR20000001434 A KR 20000001434A KR 100701374 B1 KR100701374 B1 KR 100701374B1
Authority
KR
South Korea
Prior art keywords
iddq
semiconductor device
emmi
failure
die
Prior art date
Application number
KR1020000001434A
Other languages
English (en)
Other versions
KR20010069155A (ko
Inventor
박진호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020000001434A priority Critical patent/KR100701374B1/ko
Publication of KR20010069155A publication Critical patent/KR20010069155A/ko
Application granted granted Critical
Publication of KR100701374B1 publication Critical patent/KR100701374B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • A01G9/028—Multi-compartmented pots
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G31/00—Soilless cultivation, e.g. hydroponics
    • A01G31/02—Special apparatus therefor

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법을 개시한다.
본 발명은 IDDQ 불량이 발생되어진 지점을 찾기 위한 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 있어서, 로직 테스터에 의해 반도체 소자를 최종 테스트하여 IDDQ 불량이 발생한 반도체 소자의 다이를 선별하는 단계와; 상기 로직 테스터의 생산용 테스트 프로그램 중 IDDQ 테스트 항목을 따로 분리하여 EMMI 용으로 변환하는 단계와; 상기 로직 테스터와 EMMI 장비를 IDDQ 키트로 서로 연결하되, IDDQ 불량으로 선별된 다이를 EMMI 장비의 프로브 스테이션에 위치시키는 단계와; 상기 IDDQ 불량이 발생한 반도체 소자의 다이를 프루빙(probing)하여 EMMI에서 불량 포인트 검출하는 단계를를 포함한다.
본 발명에 따르면, 생산용 테스트 프로그램을 적용하여 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정부분을 찾아서 개선할 수 있어 생산수율을 향상시키는 효과를 얻을 수 있다.

Description

반도체 소자의 아이디디큐 불량분석 방법{METHOD FOR IDDQ FAILURE ANALYSIS OF SEMICONDUCTOR DEVICE}
도 1a 내지 1b는 본 발명에 따른 실시예로 IDDQ로 불량이 발생한 부분을 EMMI에서 검출하여 레이아웃 데이터에서 정확한 위치를 파악한 모습을 보여주는 사진,
도 2a 내지 2b는 도 1에 보인 결과를 이용하여 PFA한 결과를 보인 사진.
본 발명은 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 관한 것으로, 더욱 상세하게는 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정 부분을 생산용 테스트 프로그램(test program)으로 찾아낼 수 있는 반도체 소자의 IDDQ 불량분석방법에 관한 것이다.
IDDQ(드레인간 정지 전류:drain to drain quiescent current)는 C-MOS 트랜지스터의 VDD(P-MOS 드레인에 걸리는 전압)에서 VSS(N-MOS드레인에 걸리는 전압)로 흐르는 전류로, 반도체 소자의 입력단에 일정한 전압을 인가하여 측정한 전류값이다. 이때 반도체 소자는 정적인(static) 상태를 유지하고 있어야 한다.
정상적으로 작동하는 C-MOS 트랜지스터에선 VDD에서 VSS로 흐르는 전류는 매우 적게 나타나는 특성을 가지는데 IDDQ가 많이 흐른다는 것은 C-MOS 트랜지스터에서 누설 전류(leakage current)가 발생되고 있음을 의미한다. 이러한 누설 전류는 트랜지스터의 결함에 의해 발생된다. 이러한 결함이 있는 트랜지스터의 특성은 펑크션 테스트나 기타 테스트 패턴에서 불량을 나타내지 않지만 잠정적인 반도체 소자의 오동작을 가져오게 되고, 신중히 다뤄져야 할 테스트 항목중의 하나이다.
IDDQ 불량 분석은 가장 어려운 분석 중의 한 항목으로 모든 반도체 소자에서 나타날 수 있는 불량이다.
한편, 로직 테스터(logic tester)는 웨이퍼 레벨의 최종 테스터 장비이다. 로직 테스터는 크게 바디(body) 부분과 헤드(head) 부분으로 나뉘어진다. 헤드 부분에 반도체 소자를 검사(probing)하기 위한 검사 카드(probe card)가 장착되어지고, 웨이퍼를 검사하기 쉽게 고정시켜 주는 장치가 부가적으로 설치된다.
로직 테스터의 헤드는 검사 팁(probe tip)을 가진 검사 카드를 중간 매체로 검사 장비 내에 있는 개별의 반도체 소자와 결합하게 된다. 이렇게 접속이 이루어지고 나면 로직 테스터의 컨트롤러(controller)에 의해 조절되어 개별 반도체 소자를 테스트하게 된다. 이렇게 해서 웨이퍼에 있는 각각의 다이들에 대한 테스트 결과를 알 수 있게 된다. 예를 들면, 양호한 다이(good die), 전원 단락(power supply short) 불량, 핀 누설(pin leakage) 불량, 램(RAM) 불량, 롬(R0M) 불량, 아식 펑크션(ASIC function) 불량, IDDQ 불량 등을 테스트한다.
그런데 이와 같은 종래의 로직 테스터에 의한 IDDQ 불량은 불량이 발생되어 진 부분을 정확하게 확인하지 못하는 단점이 있었다.
따라서 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, IDDQ 불량 문제를 효과적으로 개선하기 위하여 생산용 테스트 프로그램을 이용하여 IDDQ 불량이 발생되어진 부분을 찾아서 확인할 수 있는 반도체 소자의 IDDQ 불량 분석 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명은 IDDQ 불량이 발생되어진 지점을 찾기 위한 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 있어서, 로직 테스터에 의해 반도체 소자를 최종 테스트하여 IDDQ 불량이 발생한 반도체 소자의 다이를 선별하는 단계와; 상기 로직 테스터의 생산용 테스트 프로그램 중 IDDQ 테스트 항목을 따로 분리하여 EMMI 용으로 변환하는 단계와; 상기 로직 테스터와 EMMI 장비를 IDDQ 키트로 서로 연결하되, IDDQ 불량으로 선별된 다이를 EMMI 장비의 프로브 스테이션에 위치시키는 단계와; 상기 IDDQ 불량이 발생한 반도체 소자의 다이를 프루빙(probing)하여 EMMI에서 불량 포인트 검출하는 단계를 포함한다.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.
IDDQ는 C-MOS 트랜지스터의 VDD(P-MOS 드레인에 걸리는 전압)에서 VSS(N-MOS 드레인에 걸리는 전압)로 흐르는 전류로, 반도체 소자의 입력단에 일정한 전압을 인가하여 측정한 전류값이다. 이때 반도체 소자는 정적인(static) 상태를 유지하고 있어야 한다.
정상적으로 작동하는 C-MOS 트랜지스터에선 VDD에서 VSS로 흐르는 전류는 매우 적게 나타나는 특성을 가지는데 IDDQ가 많이 흐른다는 것은 C-MOS 트랜지스터에서 누설 전류(leakage current)가 발생되고 있음을 의미한다. 이러한 누설 전류는 트랜지스터의 결함에 의해 발생된다. 이러한 결함이 있는 트랜지스터의 특성은 펑크션 테스트나 기타 테스트 패턴에서 불량을 나타내지 않지만 잠정적인 반도체 소자의 오동작을 가져오게 되고, 신중히 다뤄져야 할 테스트 항목중의 하나이다.
IDDQ 불량 분석은 가장 어려운 분석 중의 한 항목으로 모든 반도체 소자에서 나타날 수 있는 불량이다.
로직 테스터(logic tester)는 웨이퍼 레벨의 최종 테스터 장비이다. 로직 테스터는 크게 바디(body) 부분과 헤드(head) 부분으로 나뉘어진다. 헤드 부분에 반도체 소자를 프루빙(probing)하기 위한 프루브 카드(probe card)가 장착되어지고, 웨이퍼를 검사하기 쉽게 고정시켜 주는 장치가 부가적으로 설치된다.
로직 테스터의 헤드는 프루브 팁(probe tip)을 가진 검사 카드를 중간 매체로 프루브 장비 내에 있는 개별의 반도체 소자와 결합하게 된다. 이렇게 접속이 이루어지고 나면 로직 테스터의 컨트롤러(controller)에 의해 조절되어 개별 반도체 소자를 테스트하게 된다. 이렇게 해서 웨이퍼에 있는 각각의 다이(die)들에 대한 테스트 결과를 알 수 있게 된다. 예를 들면, 양호한 다이(good die), 전원 단락(power supply short) 불량, 핀 누설(pin leakage) 불량, 램(RAM) 불량, 롬(ROM) 불량, 아식 펑크션(ASIC function) 불량, IDDQ 불량 등을 테스트한다.
한편, 본 발명에 따라 IDDQ 불량이 발생되어진 지점을 찾기 위해서는 최종 테스트되어진 로직 테스터 결과와 매칭(matching)시키기 위하여 로직 테스터에서 사용하는 생산용 테스트 프로그램을 사용한다. 한편, 종래의 생산용 테스트 프로그램은 반도체 소자의 여러 가지 전기적 특성을 테스트하여 그 결과를 나타내 주기만 할 뿐이므로 이를 IDDQ 불량 분석에 적용하기 위해서는 IDDQ 테스트 항목의 테스트 프로그램을 따로 분리하여 EMMI 장비나 기타 검출(detection) 장비에서 불량을 검출할 수 있게 프로그램을 변환(conversion)하여야 한다.
이렇게 변환된 프로그램을 가지고 IDDQ 불량이 발생한 다이를 프루빙(probing)하여 EMMI에서 불량 포인트를 찾아가게 된다.
본 발명에 따른 장치의 구성을 좀 더 자세히 설명하면 다음과 같다.
EMMI는 emission microscope controller의 약자이며 반도체 소자 내에 EHP가 발생될 때 포톤(photon)을 검출하는 장비로 본체인 하드웨어와 모니터, 그리고 옵션 항목으로 칼라 프린터로 구성되어 있으며, 프루브 스테이션의 동작을 제어한다. 또한, 로직 테스터의 제어를 받아서 불량 포인트를 검출하는 역할을 한다. EMMI 장비는 분석(inspection)하고자하는 부분이 EMMI의 검출단에 노출되어야 한다. 따라서, 분석하고자 하는 다이는 검사 스테이션(probe station)에 위치하여야 한다.
프루브 스테이션은 분석하기 위한 웨이퍼나 팩키지를 흔들림 없이 잡아주는 장비로 재진장치를 구비한다.
IDDQ 키트는 직사각형의 인쇄 회로 기판(rectangular type printed circuit board ; 이하 R-PCB라 함)과, 원형의 인쇄 회로 기판(circular type printed circuit board ; 이하 C-PCB라 함), 그리고 2개의 PCB를 연결시켜주는 컨넥터 (connectors)로 구성된다.
R-PCB는 EMMI의 프루브 스테이션에 연결되고, C-PCB는 멀티-프루브 테스터 장비와 연결되며, R-PCB와 C-PCB는 컨넥터로 연결된다. 도시하지는 않았지만, 예로서 컨넥터는 3개의 병렬 커넥터(parallel connector)를 적용한 예를 보이고 있으나, 이는 반도체 소자의 종류에 따라 달라질 수 있다.
IDDQ 키트는 로직 데스터의 헤드와 EMMI의 검사 스테이션에 있는 반도체 소자를 서로 연결시킨다. 반도체 소자가 EMMI의 검사 스테이션에 있기 때문에 검사팁을 가진 검사 카드는 EMMI 검사 스테이션에 장착되게 된다.
로직 테스터의 제어 신호는 로직 테스터의 헤드를 통하여 C-PCB에 전달되고, 이 신호는 3개의 병렬 커넥터(parallel connector)를 통하여 R-PCB에 전달되고 R-PCB의 검사 팁에서 개별 다이를 테스트하게 된다.
이렇게 해서 IDDQ 불량이 발생한 다이의 위치를 찾아내게 되면 PFA(physical failure analysis)를 실시하여 주 불량 원인을 밝히게 된다.
도 1a 내지 1b는 본 발명에 따른 실시예로 IDDQ로 불량이 발생한 부분을 EMMI에서 검출하여 레이아웃 데이터에서 정확한 위치를 파악한 모습을 보여주는 사진이다. 즉, 1a에 나타낸 사진은 EMMI에서 불량이 나타난 다이의 불량 포인트를 나타내고 있다. 1b는 불량이 검출되어진 지점을 설계 데이터인 레이아웃에서 정확한 불량 포인트를 확인한 그림이다.
한편 도 2a 내지 2b는 도 1에 보인 결과를 이용하여 PFA한 결과를 보이고 있다. 즉, 게이트 옥사이드가 손상을 입은 것을 알 수 있다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로, 본 발명의 당업자는 본 발명의 요지를 변경시키지 않고 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지해야 한다.
상술한 바와 같이 본 발명에 따르면, 생산용 테스트 프로그램을 적용하여 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정부분을 찾아서 개선할 수 있어 생산수율을 향상시키는 효과를 얻을 수 있다.

Claims (2)

  1. IDDQ 불량이 발생되어진 지점을 찾기 위한 반도체 소자의 아이디디큐(IDDQ)불량분석 방법에 있어서,
    로직 테스터에 의해 반도체 소자를 최종 테스트하여 IDDQ 불량이 발생한 반도체 소자의 다이를 선별하는 단계와;
    상기 로직 테스터의 생산용 테스트 프로그램 중 IDDQ 테스트 항목을 따로 분리하여 EMMI 용으로 변환하는 단계와;
    상기 로직 테스터와 EMMI 장비를 IDDQ 키트로 서로 연결하되, IDDQ 불량으로 선별된 다이를 EMMI 장비의 프로브 스테이션에 위치시키는 단계와;
    상기 IDDQ 불량이 발생한 반도체 소자의 다이를 프루빙(probing)하여 EMMI에서 불량 포인트 검출하는 단계를 포함하는 반도체 소자의 아이디디큐 불량분석 방법.
  2. 제 1 항에 있어서,
    상기 EMMI에서 불량 포인트가 검출되면, PFA(physical failure analysis)를 실시하여 주 불량 원인을 밝히는 것을 특징으로 하는 반도체 소자의 아이디디큐 불량분석 방법.
KR1020000001434A 2000-01-12 2000-01-12 반도체 소자의 아이디디큐 불량분석 방법 KR100701374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000001434A KR100701374B1 (ko) 2000-01-12 2000-01-12 반도체 소자의 아이디디큐 불량분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000001434A KR100701374B1 (ko) 2000-01-12 2000-01-12 반도체 소자의 아이디디큐 불량분석 방법

Publications (2)

Publication Number Publication Date
KR20010069155A KR20010069155A (ko) 2001-07-23
KR100701374B1 true KR100701374B1 (ko) 2007-03-28

Family

ID=19638192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001434A KR100701374B1 (ko) 2000-01-12 2000-01-12 반도체 소자의 아이디디큐 불량분석 방법

Country Status (1)

Country Link
KR (1) KR100701374B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211088A (ja) * 1996-02-06 1997-08-15 Nec Corp Ｃｍｏｓ集積回路の故障検出方法及び装置
JPH1019986A (ja) * 1996-07-03 1998-01-23 Nec Corp Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
KR19980071048A (ko) * 1997-02-04 1998-10-26 빈센트비.인그라시아 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
JPH11237449A (ja) * 1998-02-20 1999-08-31 Nec Corp 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211088A (ja) * 1996-02-06 1997-08-15 Nec Corp Ｃｍｏｓ集積回路の故障検出方法及び装置
JPH1019986A (ja) * 1996-07-03 1998-01-23 Nec Corp Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
KR19980071048A (ko) * 1997-02-04 1998-10-26 빈센트비.인그라시아 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
JPH11237449A (ja) * 1998-02-20 1999-08-31 Nec Corp 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
11237449 *

Also Published As

Publication number Publication date
KR20010069155A (ko) 2001-07-23

Similar Documents

Publication Publication Date Title
US7109736B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
US8138783B2 (en) Testable integrated circuit and IC test method
US7782071B2 (en) Probe card analysis system and method
US20030016044A1 (en) Method for analyzing failure of semiconductor integrated circuit and failure
US5365180A (en) Method for measuring contact resistance
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
JPH01112179A (ja) 回路板検査装置および方法
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
US11187746B2 (en) Contact quality testing
TW201538986A (zh) 檢查用晶圓及試驗系統
US6154039A (en) Functional OBIC analysis
JP5032892B2 (ja) 回路基板検査方法及び装置
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
US6541992B2 (en) Apparatus and method for continuity testing of pogo pins in a probe
JP2008026122A (ja) 半導体素子検査装置のメンテナンス方法
JP2008122338A (ja) 電子回路の配線故障検査法とその検査容易化回路
KR0154731B1 (ko) 병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치
Lee et al. Wafer-Level Failure Analysis Process Flow
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
JP2006261391A (ja) 半導体装置およびその検査方法
WO2008044183A2 (en) Integrated circuit with iddq test facilities and ic iddq test method
JP2004095802A (ja) 半導体試験装置
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
JP2963234B2 (ja) 高速デバイス試験方法
JP2000147071A (ja) アナログ回路の特性検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee