JP2000065890A - Ｌｓｉテストシステム - Google Patents
ＬｓｉテストシステムInfo
- Publication number
- JP2000065890A JP2000065890A JP10240822A JP24082298A JP2000065890A JP 2000065890 A JP2000065890 A JP 2000065890A JP 10240822 A JP10240822 A JP 10240822A JP 24082298 A JP24082298 A JP 24082298A JP 2000065890 A JP2000065890 A JP 2000065890A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- lsi
- supply current
- spectrum data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 測定時間を短縮できるＬＳＩテストシステム
を提供する。 【解決手段】 ＬＳＩテストシステム２に、被測定デバ
イス１に電源を供給する電源回路９と、被測定デバイス
１にテスト信号を送信するテスト信号発生回路４と、前
記電源回路９から供給される電源電流波形を測定する電
源電流測定回路１０と、測定された電源電流波形をスペ
クトルデータに変換する信号変換回路１１と、変換され
たスペクトルデータを基に前記被測定デバイス１の故障
解析を行う信号解析回路１２とを設けた。
を提供する。 【解決手段】 ＬＳＩテストシステム２に、被測定デバ
イス１に電源を供給する電源回路９と、被測定デバイス
１にテスト信号を送信するテスト信号発生回路４と、前
記電源回路９から供給される電源電流波形を測定する電
源電流測定回路１０と、測定された電源電流波形をスペ
クトルデータに変換する信号変換回路１１と、変換され
たスペクトルデータを基に前記被測定デバイス１の故障
解析を行う信号解析回路１２とを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩの故障検出
および解析に用いられるＬＳＩテストシステムに関す
る。
および解析に用いられるＬＳＩテストシステムに関す
る。
【０００２】
【従来の技術】従来、ＬＳＩ等の被測定デバイスにテス
トパタンを印加して、各テストパタン毎の静止電源電流
を測定し、被測定デバイスの故障の有無を判定する装置
があった。この装置においては、被測定デバイスの動作
速度が高速化するのに伴って、装置が発生するテストパ
タンも高速化が可能になってきている。
トパタンを印加して、各テストパタン毎の静止電源電流
を測定し、被測定デバイスの故障の有無を判定する装置
があった。この装置においては、被測定デバイスの動作
速度が高速化するのに伴って、装置が発生するテストパ
タンも高速化が可能になってきている。
【０００３】
【発明が解決しようとする課題】しかし、この装置にお
いては、テストパタン毎の静止電源電流の測定に時間を
要していた。これは、静止電源電流の測定を行う回路で
使用する部品の性能によって制限を受けるためであっ
た。このため、測定においては、静止電源電流の測定回
路が動作できる速度まで、テストパタンの発生速度を落
としていた。このため、一連のテストパタンの静止電源
電流を全て測定するには、かなりの時間を要していた。
特に、一連のテストパタンが数万から数十万パタンで構
成されている場合もあり、このような場合には測定に膨
大な時間を要していた。
いては、テストパタン毎の静止電源電流の測定に時間を
要していた。これは、静止電源電流の測定を行う回路で
使用する部品の性能によって制限を受けるためであっ
た。このため、測定においては、静止電源電流の測定回
路が動作できる速度まで、テストパタンの発生速度を落
としていた。このため、一連のテストパタンの静止電源
電流を全て測定するには、かなりの時間を要していた。
特に、一連のテストパタンが数万から数十万パタンで構
成されている場合もあり、このような場合には測定に膨
大な時間を要していた。
【０００４】本発明は、上記の問題を解決するためにな
されたもので、測定時間を短縮できるＬＳＩテストシス
テムを提供するものである。
されたもので、測定時間を短縮できるＬＳＩテストシス
テムを提供するものである。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、被測定デバイスに電源を供給する電源回路と、被測
定デバイスにテスト信号を送信するテスト信号発生回路
と、前記電源回路から供給される電源電流波形を測定す
る電源電流測定回路と、測定された電源電流波形をスペ
クトルデータに変換する信号変換回路と、変換されたス
ペクトルデータを基に前記被測定デバイスの故障解析を
行う信号解析回路とを有するＬＳＩテストシステムであ
る。
は、被測定デバイスに電源を供給する電源回路と、被測
定デバイスにテスト信号を送信するテスト信号発生回路
と、前記電源回路から供給される電源電流波形を測定す
る電源電流測定回路と、測定された電源電流波形をスペ
クトルデータに変換する信号変換回路と、変換されたス
ペクトルデータを基に前記被測定デバイスの故障解析を
行う信号解析回路とを有するＬＳＩテストシステムであ
る。
【０００６】請求項２に記載の発明は、さらに、正常に
動作する被測定デバイスから得たスペクトルデータを記
憶するメモリと、このメモリに記憶されたスペクトルデ
ータと、被測定デバイスから得られたスペクトルデータ
とを比較する比較回路とを有し、前記信号解析回路は、
前記比較回路による比較結果を基に前記被測定デバイス
の故障解析を行うことを特徴とする請求項１に記載のＬ
ＳＩテストシステムである。
動作する被測定デバイスから得たスペクトルデータを記
憶するメモリと、このメモリに記憶されたスペクトルデ
ータと、被測定デバイスから得られたスペクトルデータ
とを比較する比較回路とを有し、前記信号解析回路は、
前記比較回路による比較結果を基に前記被測定デバイス
の故障解析を行うことを特徴とする請求項１に記載のＬ
ＳＩテストシステムである。
【０００７】請求項３に記載の発明は、少なくとも前記
電源回路および電源電流測定回路および信号変換回路を
複数有し、複数の電源電流測定回路と複数の信号変換回
路との接続を自在に切り換えることができる切り換え手
段を有することを特徴とする請求項１または２に記載の
ＬＳＩテストシステムである。
電源回路および電源電流測定回路および信号変換回路を
複数有し、複数の電源電流測定回路と複数の信号変換回
路との接続を自在に切り換えることができる切り換え手
段を有することを特徴とする請求項１または２に記載の
ＬＳＩテストシステムである。
【０００８】
【発明の実施の形態】本発明の一実施形態の構成を図１
に示す。図中の１は、被測定ＬＳＩである。この被測定
ＬＳＩ１をテストするＬＳＩテストシステム２は、タイ
ミング発生ユニット３、制御ユニット４、試料用電源ユ
ニット５、接続切り替えスイッチ６、スペクトル解析ユ
ニット７、メモリ８を有する。図示していないが、試料
用電源ユニット５およびスペクトル解析ユニット７は、
複数設けられている。
に示す。図中の１は、被測定ＬＳＩである。この被測定
ＬＳＩ１をテストするＬＳＩテストシステム２は、タイ
ミング発生ユニット３、制御ユニット４、試料用電源ユ
ニット５、接続切り替えスイッチ６、スペクトル解析ユ
ニット７、メモリ８を有する。図示していないが、試料
用電源ユニット５およびスペクトル解析ユニット７は、
複数設けられている。
【０００９】試料用電源ユニット５は、試料用電源９、
電源電流測定回路１０、電源電圧測定回路１４を有す
る。また、スペクトル解析ユニット７は、信号変換回路
１１、信号解析回路１２、比較判定回路１３を有する。
電源電流測定回路１０、電源電圧測定回路１４を有す
る。また、スペクトル解析ユニット７は、信号変換回路
１１、信号解析回路１２、比較判定回路１３を有する。
【００１０】タイミング発生ユニット３は、制御ユニッ
ト４に接続されている。制御ユニット４は、試料用電源
ユニット５に接続されているとともに、図示していない
接続線によって被測定ＬＳＩ１の各入力端子と接続され
ている。
ト４に接続されている。制御ユニット４は、試料用電源
ユニット５に接続されているとともに、図示していない
接続線によって被測定ＬＳＩ１の各入力端子と接続され
ている。
【００１１】制御ユニット４は、試料用電源ユニット５
に内蔵されている試料用電源９に接続されている。試料
用電源９の出力は、電源電流測定回路１０を経由して被
測定ＬＳＩ１の電源端子に接続されている。この電源端
子は、電源電圧測定回路１４の入力にも接続されてい
る。電源電流測定回路１０の出力は、接続切り替えスイ
ッチ６の一端に接続されている。図示していない複数の
試料用電源ユニットに内蔵された電源電流測定回路の出
力もまた、接続切り替えスイッチ６の一端に接続されて
いる。
に内蔵されている試料用電源９に接続されている。試料
用電源９の出力は、電源電流測定回路１０を経由して被
測定ＬＳＩ１の電源端子に接続されている。この電源端
子は、電源電圧測定回路１４の入力にも接続されてい
る。電源電流測定回路１０の出力は、接続切り替えスイ
ッチ６の一端に接続されている。図示していない複数の
試料用電源ユニットに内蔵された電源電流測定回路の出
力もまた、接続切り替えスイッチ６の一端に接続されて
いる。
【００１２】接続切り替えスイッチ６の他端は、スペク
トル解析ユニット７に内蔵された信号変換回路１１に接
続されているが、これは図示していない複数のスペクト
ル解析ユニットでも同様である。信号変換回路１１の出
力は信号解析回路１２に接続され、信号解析回路１２の
出力は比較判定回路１３に接続されている。また、比較
判定回路１３は、メモリ８とも接続されている。
トル解析ユニット７に内蔵された信号変換回路１１に接
続されているが、これは図示していない複数のスペクト
ル解析ユニットでも同様である。信号変換回路１１の出
力は信号解析回路１２に接続され、信号解析回路１２の
出力は比較判定回路１３に接続されている。また、比較
判定回路１３は、メモリ８とも接続されている。
【００１３】次に、本実施形態の動作を説明する。タイ
ミング発生ユニット３はタイミング信号を出力し、この
タイミング信号は制御ユニット４に入力される。制御ユ
ニット４は、このタイミング信号に従って動作し、試料
用電源ユニット５に内蔵された試料用電源９を制御す
る。また、前記制御ユニット４は、前記タイミング信号
に従って、不図示の接続線を経由して、被測定ＬＳＩ１
の各入力端子へテストパタンを送信する。
ミング発生ユニット３はタイミング信号を出力し、この
タイミング信号は制御ユニット４に入力される。制御ユ
ニット４は、このタイミング信号に従って動作し、試料
用電源ユニット５に内蔵された試料用電源９を制御す
る。また、前記制御ユニット４は、前記タイミング信号
に従って、不図示の接続線を経由して、被測定ＬＳＩ１
の各入力端子へテストパタンを送信する。
【００１４】試料用電源ユニット５に内蔵された試料用
電源９が出力する電源は、電源電流測定回路１０を経由
して被測定ＬＳＩ１の電源端子に供給される。この電源
端子には、電源電圧測定回路１４も接続されていて、印
可されている電源電圧が検出され、あらかじめ設定され
た電源電圧となるように試料用電源９が制御される。試
料用電源ユニットは複数設けられているので、複数の電
源電圧を必要とするＬＳＩ、例えば＋５Ｖで駆動される
回路と＋３．３Ｖで駆動される回路が混在するＬＳＩで
あっても、このＬＳＩに電源を供給することができる。
電源９が出力する電源は、電源電流測定回路１０を経由
して被測定ＬＳＩ１の電源端子に供給される。この電源
端子には、電源電圧測定回路１４も接続されていて、印
可されている電源電圧が検出され、あらかじめ設定され
た電源電圧となるように試料用電源９が制御される。試
料用電源ユニットは複数設けられているので、複数の電
源電圧を必要とするＬＳＩ、例えば＋５Ｖで駆動される
回路と＋３．３Ｖで駆動される回路が混在するＬＳＩで
あっても、このＬＳＩに電源を供給することができる。
【００１５】電源電流測定回路１０は、前記制御ユニッ
ト４が出力するテストパタンに同期して電源電流波形を
測定し、測定された電流波形を接続切り替えスイッチ６
を経由して信号変換回路１１へ送る。接続切り替えスイ
ッチ６には複数の電源電流測定回路および信号変換回路
が接続されており、複数の電源電流測定回路が出力する
電流波形を複数の信号変換回路へそれぞれ送ることがで
きる。
ト４が出力するテストパタンに同期して電源電流波形を
測定し、測定された電流波形を接続切り替えスイッチ６
を経由して信号変換回路１１へ送る。接続切り替えスイ
ッチ６には複数の電源電流測定回路および信号変換回路
が接続されており、複数の電源電流測定回路が出力する
電流波形を複数の信号変換回路へそれぞれ送ることがで
きる。
【００１６】信号変換回路１１は、送られた電流波形を
周波数成分毎の信号に変換し、スペクトルデータを出力
する。出力されたスペクトルデータは、信号解析回路１
２に入力される。
周波数成分毎の信号に変換し、スペクトルデータを出力
する。出力されたスペクトルデータは、信号解析回路１
２に入力される。
【００１７】信号解析回路１２に入力されたスペクトル
データは、比較判定回路１３へ送られる。一方、メモリ
８にはあらかじめ正常なＬＳＩのスペクトルデータが記
憶されており、この正常なＬＳＩのスペクトルデータも
比較判定回路１３に送られる。比較判定回路１３は、送
られた両者のスペクトルデータを比較し、比較結果を信
号解析回路１２に返送する。信号解析回路１２は、返送
された比較結果を基に、被測定ＬＳＩ１の故障解析を行
う。
データは、比較判定回路１３へ送られる。一方、メモリ
８にはあらかじめ正常なＬＳＩのスペクトルデータが記
憶されており、この正常なＬＳＩのスペクトルデータも
比較判定回路１３に送られる。比較判定回路１３は、送
られた両者のスペクトルデータを比較し、比較結果を信
号解析回路１２に返送する。信号解析回路１２は、返送
された比較結果を基に、被測定ＬＳＩ１の故障解析を行
う。
【００１８】被測定ＬＳＩ１に何らかの故障、例えば内
部回路の配線が短絡していたり、切れていたりすれば、
正常なＬＳＩでは観測されない異常な電源電流波形が観
測される。その結果、電源電流波形を変換して得られる
スペクトルデータにも、正常なＬＳＩと故障したＬＳＩ
とで差異がでてくる。この差異を基に、被測定ＬＳＩ１
に故障があるか否かを判定し、故障がある場合には、こ
の故障を解析する。
部回路の配線が短絡していたり、切れていたりすれば、
正常なＬＳＩでは観測されない異常な電源電流波形が観
測される。その結果、電源電流波形を変換して得られる
スペクトルデータにも、正常なＬＳＩと故障したＬＳＩ
とで差異がでてくる。この差異を基に、被測定ＬＳＩ１
に故障があるか否かを判定し、故障がある場合には、こ
の故障を解析する。
【００１９】前記テストパタンを印加したときに流れ
る、被測定ＬＳＩ１の故障に起因する静的電流は、テス
トパタンを繰り返し印加すると、印可周期毎に流れるの
で、この電源電流波形を周波数成分に変換したスペクト
ルには、前記印可周期に対応した成分が現れる。一方、
正常なＬＳＩにも存在する内部トランジスタのスイッチ
ング電流は、前記の故障に起因する静的電流とは異なっ
た周波数成分をもつので、これらを区別して故障を検出
できる。
る、被測定ＬＳＩ１の故障に起因する静的電流は、テス
トパタンを繰り返し印加すると、印可周期毎に流れるの
で、この電源電流波形を周波数成分に変換したスペクト
ルには、前記印可周期に対応した成分が現れる。一方、
正常なＬＳＩにも存在する内部トランジスタのスイッチ
ング電流は、前記の故障に起因する静的電流とは異なっ
た周波数成分をもつので、これらを区別して故障を検出
できる。
【００２０】なお、本実施形態においては、複数の試料
用電源ユニット５およびスペクトル解析ユニット７を搭
載しているので、複数のＬＳＩを同時に試験することも
可能である。
用電源ユニット５およびスペクトル解析ユニット７を搭
載しているので、複数のＬＳＩを同時に試験することも
可能である。
【００２１】
【発明の効果】本発明によると、スペクトルの観測によ
って故障検出が可能となり、時間をかけて静止電源電流
を測定する必要がなくなり、短時間で故障検出が可能と
なった。さらに、短時間で故障の検出ができることによ
って、ＬＳＩ試験のコスト削減も可能となった。
って故障検出が可能となり、時間をかけて静止電源電流
を測定する必要がなくなり、短時間で故障検出が可能と
なった。さらに、短時間で故障の検出ができることによ
って、ＬＳＩ試験のコスト削減も可能となった。
【図１】 本発明によるＬＳＩテストシステムのブロッ
ク図である。
ク図である。
１ 被測定ＬＳＩ（被測定デバイス） ２ ＬＳＩ
テストシステム ３ タイミング発生ユニット ４ 制御ユ
ニット ５ 試料用電源ユニット ６ 接続切
り替えスイッチ ７ スペクトル解析ユニット ８ メモリ ９ 試料用電源 １０ 電源
電流測定回路 １１ 信号変換回路 １２ 信号
解析回路 １３ 比較判定回路
テストシステム ３ タイミング発生ユニット ４ 制御ユ
ニット ５ 試料用電源ユニット ６ 接続切
り替えスイッチ ７ スペクトル解析ユニット ８ メモリ ９ 試料用電源 １０ 電源
電流測定回路 １１ 信号変換回路 １２ 信号
解析回路 １３ 比較判定回路
Claims (3)
- 【請求項１】 被測定デバイスに電源を供給する電源回
路と、 被測定デバイスにテスト信号を送信するテスト信号発生
回路と、 前記電源回路から供給される電源電流波形を測定する電
源電流測定回路と、 測定された電源電流波形をスペクトルデータに変換する
信号変換回路と、 変換されたスペクトルデータを基に前記被測定デバイス
の故障解析を行う信号解析回路とを有するＬＳＩテスト
システム。 - 【請求項２】 さらに、正常に動作する被測定デバイス
から得たスペクトルデータを記憶するメモリと、 このメモリに記憶されたスペクトルデータと、被測定デ
バイスから得られたスペクトルデータとを比較する比較
回路とを有し、 前記信号解析回路は、前記比較回路による比較結果を基
に前記被測定デバイスの故障解析を行うことを特徴とす
る請求項１に記載のＬＳＩテストシステム。 - 【請求項３】 少なくとも前記電源回路および電源電流
測定回路および信号変換回路を複数有し、 複数の電源電流測定回路と複数の信号変換回路との接続
を自在に切り換えることができる切り換え手段を有する
ことを特徴とする請求項１または２に記載のＬＳＩテス
トシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240822A JP2000065890A (ja) | 1998-08-26 | 1998-08-26 | Ｌｓｉテストシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240822A JP2000065890A (ja) | 1998-08-26 | 1998-08-26 | Ｌｓｉテストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000065890A true JP2000065890A (ja) | 2000-03-03 |
Family
ID=17065222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10240822A Pending JP2000065890A (ja) | 1998-08-26 | 1998-08-26 | Ｌｓｉテストシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000065890A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010105278A (ko) * | 2000-05-19 | 2001-11-28 | 니시가키 코지 | 반도체 집적 회로 장치의 스크리닝 |
| JP2004085469A (ja) * | 2002-08-28 | 2004-03-18 | Yamaha Corp | 半導体検査方法及び装置 |
| US7003409B2 (en) | 2003-08-19 | 2006-02-21 | International Business Machines Corporation | Predictive failure analysis and failure isolation using current sensing |
| JP2006153705A (ja) * | 2004-11-30 | 2006-06-15 | Yamaha Corp | 集積回路における回路ブロック試験方法 |
| CN102508140A (zh) * | 2011-10-10 | 2012-06-20 | 保定天威集团有限公司 | 一种通过数字电路实现脉冲校验的方法 |
| JP2016053805A (ja) * | 2014-09-03 | 2016-04-14 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
| WO2017056308A1 (ja) * | 2015-10-02 | 2017-04-06 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
| JP2017212002A (ja) * | 2017-07-19 | 2017-11-30 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
-
1998
- 1998-08-26 JP JP10240822A patent/JP2000065890A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010105278A (ko) * | 2000-05-19 | 2001-11-28 | 니시가키 코지 | 반도체 집적 회로 장치의 스크리닝 |
| JP2004085469A (ja) * | 2002-08-28 | 2004-03-18 | Yamaha Corp | 半導体検査方法及び装置 |
| US7003409B2 (en) | 2003-08-19 | 2006-02-21 | International Business Machines Corporation | Predictive failure analysis and failure isolation using current sensing |
| JP2006153705A (ja) * | 2004-11-30 | 2006-06-15 | Yamaha Corp | 集積回路における回路ブロック試験方法 |
| CN102508140A (zh) * | 2011-10-10 | 2012-06-20 | 保定天威集团有限公司 | 一种通过数字电路实现脉冲校验的方法 |
| JP2016053805A (ja) * | 2014-09-03 | 2016-04-14 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
| WO2017056308A1 (ja) * | 2015-10-02 | 2017-04-06 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
| JP2017212002A (ja) * | 2017-07-19 | 2017-11-30 | 株式会社Ｄｎｐハイパーテック | Ｍｐｕ保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249252B1 (ko) | Cmos 집적회로의 고장 검출 시스템 | |
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US20020140451A1 (en) | Apparatus for testing integrated circuits | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| KR0164836B1 (ko) | 무선장비 자동 시험장치와 그 방법 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| KR20000053622A (ko) | 반도체 시험 장치 | |
| JP2008224585A (ja) | 半導体試験装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JPH1068753A (ja) | 無線機検査装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JPH08185762A (ja) | プリスケーラｉｃテスト方法及びテストプローブカード | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP2006058104A (ja) | 半導体装置の検査装置 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
| KR19980051679A (ko) | 전전자 교환기의 공간분할 스위치 경로 시험 장치 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| KR20040013283A (ko) | 통합 계측기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030924 |